JPH1041621A - 錫−ビスマスはんだの接合方法 - Google Patents
錫−ビスマスはんだの接合方法Info
- Publication number
- JPH1041621A JPH1041621A JP8189546A JP18954696A JPH1041621A JP H1041621 A JPH1041621 A JP H1041621A JP 8189546 A JP8189546 A JP 8189546A JP 18954696 A JP18954696 A JP 18954696A JP H1041621 A JPH1041621 A JP H1041621A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- tin
- circuit board
- bismuth
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 本発明は、ＬＳＩ素子および電子機器中の
はんだ材料や接合用電極材料、またはんだにより回路基
板に表面実装する際に重要な役割を果たす電極接合部表
面の被覆処理に関し、Ｓｎ−Ｂｉはんだの接着強度を増
す接着方法を得る。 【解決手段】 回路基板上のはんだ付け部にあらかじ
め銀添加膜を形成し、次いではんだ付け部に電子部品を
Ｓｎ−Ｂｉはんだで接合する。はんだ付け部をニッケル
または銅の膜で形成し、その表面に５μｍを超えない厚
さの銀添加膜を形成する。また、Ｓｎを４０〜５０Ｗｔ
％、Ｂｉを４０〜７０Ｗｔ％を含む錫−ビスマスはんだ
を用いて電子部品を回路基板にはんだ付けする際、該回
路基板上のはんだ付け部の表面被覆材に少なくともビス
マスが５０Ｗｔ％を超える錫−ビスマスはんだを用い
る。
はんだ材料や接合用電極材料、またはんだにより回路基
板に表面実装する際に重要な役割を果たす電極接合部表
面の被覆処理に関し、Ｓｎ−Ｂｉはんだの接着強度を増
す接着方法を得る。 【解決手段】 回路基板上のはんだ付け部にあらかじ
め銀添加膜を形成し、次いではんだ付け部に電子部品を
Ｓｎ−Ｂｉはんだで接合する。はんだ付け部をニッケル
または銅の膜で形成し、その表面に５μｍを超えない厚
さの銀添加膜を形成する。また、Ｓｎを４０〜５０Ｗｔ
％、Ｂｉを４０〜７０Ｗｔ％を含む錫−ビスマスはんだ
を用いて電子部品を回路基板にはんだ付けする際、該回
路基板上のはんだ付け部の表面被覆材に少なくともビス
マスが５０Ｗｔ％を超える錫−ビスマスはんだを用い
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩ素子および
電子機器中のはんだ材料や接合用電極材料、またはんだ
により回路基板に表面実装する際に重要な役割を果たす
電極接合部表面の被覆処理に関する。
電子機器中のはんだ材料や接合用電極材料、またはんだ
により回路基板に表面実装する際に重要な役割を果たす
電極接合部表面の被覆処理に関する。
【０００２】電子機器等の部品ははんだによって接合さ
れる部分が大多数を占める。一般的にはんだというと錫
−鉛（Ｐｂ）の合金が知られ、上記の各種実装方式の接
合材料としても使用されている。
れる部分が大多数を占める。一般的にはんだというと錫
−鉛（Ｐｂ）の合金が知られ、上記の各種実装方式の接
合材料としても使用されている。
【０００３】
【従来の技術】従来技術では、例えば、ＤＩＰ方式、Ｑ
ＦＰ方式、ＬＣＣ方式の実装においては、Ｓｎ−６３Ｗ
ｔ％Ｐｂという共晶組成の融点１８３℃のはんだを用い
て、約２２０℃程度の温度を加えることによって、電子
部品等の端子（リード）、または電極をプリント基板等
の回路基板上の銅（Ｃｕ）電極パッドに接合している。
ＦＰ方式、ＬＣＣ方式の実装においては、Ｓｎ−６３Ｗ
ｔ％Ｐｂという共晶組成の融点１８３℃のはんだを用い
て、約２２０℃程度の温度を加えることによって、電子
部品等の端子（リード）、または電極をプリント基板等
の回路基板上の銅（Ｃｕ）電極パッドに接合している。
【０００４】しかし、Ｓｎ−Ｐｂ系はんだでは、溶融す
る最も低い温度がＳｎ−３７Ｗｔ％Ｐｂの１８３℃であ
り、はんだ接合には２１０〜２２０℃程度の温度が必要
となり、耐熱性の低い部品をリフローで一括接合するこ
とができないなどのことから実装温度の低温化に対応で
きるはんだが注目されている。
る最も低い温度がＳｎ−３７Ｗｔ％Ｐｂの１８３℃であ
り、はんだ接合には２１０〜２２０℃程度の温度が必要
となり、耐熱性の低い部品をリフローで一括接合するこ
とができないなどのことから実装温度の低温化に対応で
きるはんだが注目されている。
【０００５】また、最近は環境汚染という観点からも、
エレクトロニクス用はんだに含まれるＰｂを規制しよう
という動きが国際的にく活発化している。この動きに対
応して、Ｐｂを含まないはんだ、いわゆるＰｂフリーは
んだの開発が盛んになっている。
エレクトロニクス用はんだに含まれるＰｂを規制しよう
という動きが国際的にく活発化している。この動きに対
応して、Ｐｂを含まないはんだ、いわゆるＰｂフリーは
んだの開発が盛んになっている。
【０００６】現在、開発が進められているＰｂフリーは
んだ合金は、Ｂｉ−４３Ｓｎ（融点：１３９℃）：Ｓｎ
−３．５Ａｇ（融点：２２１℃）などのＳｎ系の共晶は
んだ合金をベースとして、融点の調整、機械的性質の改
善のために、少量の第三、第四の元素を添加したもので
ある。開発のポイントは、Ｓｎ−３７Ｐｂと同等の接合
性、作業性を持ち、且つＰｂその他の有害元素を含まな
いことである。
んだ合金は、Ｂｉ−４３Ｓｎ（融点：１３９℃）：Ｓｎ
−３．５Ａｇ（融点：２２１℃）などのＳｎ系の共晶は
んだ合金をベースとして、融点の調整、機械的性質の改
善のために、少量の第三、第四の元素を添加したもので
ある。開発のポイントは、Ｓｎ−３７Ｐｂと同等の接合
性、作業性を持ち、且つＰｂその他の有害元素を含まな
いことである。
【０００７】従来は、Ｓｎ−Ｐｂ系はんだに代わる低温
はんだとして、Ｓｎ−５２Ｉｎ（融点１１７℃）、Ｓｎ
−５８Ｂｉ（融点１３９℃）等が知られている。低温接
合、Ｐｂフリー化という観点から、Ｓｎ−Ｂｉはんだが
注目されている。Ｓｎ−ＢｉはんだというのはＳｎが２
０〜６５Ｗｔ％で残部がＢｉである合金、および微量
（１〜３％）の範囲の銀（Ａｇ）、亜鉛（Ｚｎ）、ゲル
マニウム（Ｇｅ）、銅（Ｃｕ）、アンチモン（Ｓｂ）、
インジウム（Ｉｎ）等を含んだ合金のことをいう。
はんだとして、Ｓｎ−５２Ｉｎ（融点１１７℃）、Ｓｎ
−５８Ｂｉ（融点１３９℃）等が知られている。低温接
合、Ｐｂフリー化という観点から、Ｓｎ−Ｂｉはんだが
注目されている。Ｓｎ−ＢｉはんだというのはＳｎが２
０〜６５Ｗｔ％で残部がＢｉである合金、および微量
（１〜３％）の範囲の銀（Ａｇ）、亜鉛（Ｚｎ）、ゲル
マニウム（Ｇｅ）、銅（Ｃｕ）、アンチモン（Ｓｂ）、
インジウム（Ｉｎ）等を含んだ合金のことをいう。
【０００８】はんだ接合においては接合信頼性が重要な
ポイントとなるため、機械的形質の優れた材料であるこ
と、接合強度が大きいことの二つが重要になる。ここで
加えた第三元素は、はんだの性質を補うために添加す
る。例えば、Ｓｎ−５８ＢｉはＢｉの脆さからくる接合
信頼性への懸念があるが、Ａｇを加えることで、機械的
性質を改善出来ることが知られている。とが知られてい
る。
ポイントとなるため、機械的形質の優れた材料であるこ
と、接合強度が大きいことの二つが重要になる。ここで
加えた第三元素は、はんだの性質を補うために添加す
る。例えば、Ｓｎ−５８ＢｉはＢｉの脆さからくる接合
信頼性への懸念があるが、Ａｇを加えることで、機械的
性質を改善出来ることが知られている。とが知られてい
る。
【０００９】また、基板あるいは部品の接合部に表面被
覆処理が施される目的は、はんだ付け性を良好にし、接
合部の機械的強度を十分なものとして、製品の信頼性を
確保するためである。はんだ付け性を改善する作用とし
ては以下の通りである。
覆処理が施される目的は、はんだ付け性を良好にし、接
合部の機械的強度を十分なものとして、製品の信頼性を
確保するためである。はんだ付け性を改善する作用とし
ては以下の通りである。
【００１０】 はんだ付け性の悪い母材に対して、よ
りはんだ付け性の良い材料を被覆することによって、は
んだ付け性を改善する。実装時に使用するはんだ合金を
母材に被覆すると、いわゆる予備はんだとなる。
りはんだ付け性の良い材料を被覆することによって、は
んだ付け性を改善する。実装時に使用するはんだ合金を
母材に被覆すると、いわゆる予備はんだとなる。
【００１１】 酸化等の表面腐食を起こしやすい母材
を、腐食しにくい材料によって被覆することにより母材
表面の腐食を防止し、はんだ付け性を確保する。表面被
覆処理は電解めっきや無電解めっきのような電気めっき
法の他、溶融めっき法、蒸着法などによって形成され
る。現在エレクトロニクス用はんだの大部分が前述のよ
うにＳｎ−３７Ｐｂが占めているため、表面被覆処理も
Ｓｎ−Ｐｂ系の予備はんだが大半を占めている。
を、腐食しにくい材料によって被覆することにより母材
表面の腐食を防止し、はんだ付け性を確保する。表面被
覆処理は電解めっきや無電解めっきのような電気めっき
法の他、溶融めっき法、蒸着法などによって形成され
る。現在エレクトロニクス用はんだの大部分が前述のよ
うにＳｎ−３７Ｐｂが占めているため、表面被覆処理も
Ｓｎ−Ｐｂ系の予備はんだが大半を占めている。
【００１２】
【発明が解決しようとする課題】前項のＳｎ−Ｂｉ系は
んだにおいて、添加するＡｇが多くなりすぎると、逆に
機械的性質が劣化するということも知られている。
んだにおいて、添加するＡｇが多くなりすぎると、逆に
機械的性質が劣化するということも知られている。
【００１３】例えば、伸びの優れたＳｎ−５８Ｂｉ−１
Ａｇはんだは、ＮｉやＣｕに対して接合すると高い接合
強度が実現できる。しかし、Ａｇに対してはんだ接合を
行なうとはんだ中のＡｇの含有量が多くなり、伸びが小
さくなると同時に接合部の強度を低下させてしまう。
Ａｇはんだは、ＮｉやＣｕに対して接合すると高い接合
強度が実現できる。しかし、Ａｇに対してはんだ接合を
行なうとはんだ中のＡｇの含有量が多くなり、伸びが小
さくなると同時に接合部の強度を低下させてしまう。
【００１４】このため、Ｓｎ−５８Ｂｉはんだ中のＡｇ
の量を最適に添加できるようにすることが必要である。
また、Ｐｂ規制の問題は、はんだだけではなく、接合部
の表面被覆材料についても、Ｐｂフリー化を進める必要
がある。Ｐｂフリー表面被覆材料には、金（Ａｕ）、バ
ラジウム（Ｐｄ）、Ｓｎ、Ａｇ−Ｐｄや、Ｐｂフリーは
んだによる予備はんだが考えられる。部品リード部の表
面被覆材として、Ｓｎめっき、Ｐｄめっきを使用した部
品が既に市販されている。
の量を最適に添加できるようにすることが必要である。
また、Ｐｂ規制の問題は、はんだだけではなく、接合部
の表面被覆材料についても、Ｐｂフリー化を進める必要
がある。Ｐｂフリー表面被覆材料には、金（Ａｕ）、バ
ラジウム（Ｐｄ）、Ｓｎ、Ａｇ−Ｐｄや、Ｐｂフリーは
んだによる予備はんだが考えられる。部品リード部の表
面被覆材として、Ｓｎめっき、Ｐｄめっきを使用した部
品が既に市販されている。
【００１５】ところが、Ｓｎ−Ｂｉ共晶系のはんだ合金
を用いてＳｎめっき部品を実装した場合、Ｓｎ−Ｂｉ共
晶はんだめっき部品を用いて実装した場合に比べて、接
合強度が著しく低下するといって問題が発生する。
を用いてＳｎめっき部品を実装した場合、Ｓｎ−Ｂｉ共
晶はんだめっき部品を用いて実装した場合に比べて、接
合強度が著しく低下するといって問題が発生する。
【００１６】
【課題を解決するための手段】図１は本発明の原理説明
図である。図において、１は回路基板、２ははんだ付け
部、３金属電極、４はＡｇ添加膜、５はＳｎ−Ｂｉはん
だ、６は電子部品、７は表面被覆材である。
図である。図において、１は回路基板、２ははんだ付け
部、３金属電極、４はＡｇ添加膜、５はＳｎ−Ｂｉはん
だ、６は電子部品、７は表面被覆材である。
【００１７】本発明では、図１（ａ）に回路基板１の金
属電極３への電子部品６のはんだ付け部２を断面構造図
で示すように、被接合電極材料にＡｇ添加膜４を用い、
はんだ接合時にＳｎ−５８Ｂｉはんだ５との拡散によっ
て、Ｓｎ−Ｂｉはんだ５中にＡｇ添加膜４よりＡｇを添
加させることにより、接合強度の高いＳｎ−５８Ｂｉは
んだ５を用いた場合と同様に、高い接合強度を提供す
る。
属電極３への電子部品６のはんだ付け部２を断面構造図
で示すように、被接合電極材料にＡｇ添加膜４を用い、
はんだ接合時にＳｎ−５８Ｂｉはんだ５との拡散によっ
て、Ｓｎ−Ｂｉはんだ５中にＡｇ添加膜４よりＡｇを添
加させることにより、接合強度の高いＳｎ−５８Ｂｉは
んだ５を用いた場合と同様に、高い接合強度を提供す
る。
【００１８】また、金属電極３の表面にはんだ接合時に
Ｓｎ−Ｂｉはんだ５中に全て拡散しつくす量のＡｇ、第
二層にＮｉまたはＣｕを配置することで、全体としてＡ
ｇを添加したＳｎ−５８Ｂｉ５がＮｉ、Ｃｕと接合され
ている状態となり、より強度の高い接合が可能となる。
Ｓｎ−Ｂｉはんだ５中に全て拡散しつくす量のＡｇ、第
二層にＮｉまたはＣｕを配置することで、全体としてＡ
ｇを添加したＳｎ−５８Ｂｉ５がＮｉ、Ｃｕと接合され
ている状態となり、より強度の高い接合が可能となる。
【００１９】また、Ｓｎを主成分とする表面被覆材７に
おいても、上記の問題を解決するため、接合後のはんだ
合金の組織や組成等の状態を調査し、鋭意検討を重ねた
結果、接合強度の低下の原因は、はんだ合金の溶融や拡
散により、電子部品６の端子等の表面被覆材７であるＳ
ｎが、Ｓｎ−Ｂｉはんだ５の合金と混合し、はんだ付け
部２のはんだ合金の組成が変化して、Ｓｎリッチ化して
いるためであることが明らかとなった。
おいても、上記の問題を解決するため、接合後のはんだ
合金の組織や組成等の状態を調査し、鋭意検討を重ねた
結果、接合強度の低下の原因は、はんだ合金の溶融や拡
散により、電子部品６の端子等の表面被覆材７であるＳ
ｎが、Ｓｎ−Ｂｉはんだ５の合金と混合し、はんだ付け
部２のはんだ合金の組成が変化して、Ｓｎリッチ化して
いるためであることが明らかとなった。
【００２０】この合金組成の変化によって、伸び、引っ
張り強さといった合金の機械的性質が変わることにより
接合強度が低下する。従って、接合強度を向上させるた
めには、接合部のはんだ合金の組成変化を抑制すること
が必要である。
張り強さといった合金の機械的性質が変わることにより
接合強度が低下する。従って、接合強度を向上させるた
めには、接合部のはんだ合金の組成変化を抑制すること
が必要である。
【００２１】合金の組成変化抑制は、回路基板側の接合
部表面被覆材を、はんだ合金とリードおよびパッドの表
面処理材混合後の組成が、はんだ合金と同じになるよう
に調整することで達成できる。
部表面被覆材を、はんだ合金とリードおよびパッドの表
面処理材混合後の組成が、はんだ合金と同じになるよう
に調整することで達成できる。
【００２２】接合時のはんだ合金と接合部表面処理材の
混合によって接合部のはんだ合金は、元の合金とは異な
った組成、機械的性質を持ち、接合強度は低下する。回
路基板の接合部表面被覆処理は、プリント回路基板の製
作者の意志に応じて、有る程度自由に組成を調整するこ
とが可能である。そこで、はんだ合金と部品側接合部表
面被覆材が混合する時に、更に基板側接合部表面被覆材
が混合することにより、はんだ合金の組成変化が抑制で
きるように、基板側接合部表面被覆材の組成を調整する
ことで、接合強度を向上させることができる。
混合によって接合部のはんだ合金は、元の合金とは異な
った組成、機械的性質を持ち、接合強度は低下する。回
路基板の接合部表面被覆処理は、プリント回路基板の製
作者の意志に応じて、有る程度自由に組成を調整するこ
とが可能である。そこで、はんだ合金と部品側接合部表
面被覆材が混合する時に、更に基板側接合部表面被覆材
が混合することにより、はんだ合金の組成変化が抑制で
きるように、基板側接合部表面被覆材の組成を調整する
ことで、接合強度を向上させることができる。
【００２３】部品側接合部表面処理材がＳｎめっきやＳ
ｎ−１０Ｂｉめっきの場合、接合後の半田合金組成はＳ
ｎリッチ化するため、基板側接合部表面処理材をＢｉリ
ッチとすることで、組成変化を抑制できる。
ｎ−１０Ｂｉめっきの場合、接合後の半田合金組成はＳ
ｎリッチ化するため、基板側接合部表面処理材をＢｉリ
ッチとすることで、組成変化を抑制できる。
【００２４】つまり、Ｂｉ５０ｗｔ％以上、Ｓｎ残部、
このましくはＢｉ７０〜９０ｗｔ％、Ｓｎ残部のめっき
を基板パッド上に施すことで、組成変化を抑制し、接合
強度を向上することができる。
このましくはＢｉ７０〜９０ｗｔ％、Ｓｎ残部のめっき
を基板パッド上に施すことで、組成変化を抑制し、接合
強度を向上することができる。
【００２５】
【発明の実施の形態】図２〜図５は本発明の実施例の説
明図である。図において、８はＡｇワイヤ、９はポリイ
ミド膜、10ははんだボール、11はＡｇ膜、12はＮｉまた
はＣｕワイヤ、13はプリント基板、14はＡｇ、15はＳｎ
−Ｂｉはんだ、16は電子部品、17は端子、18はＱＦＰパ
ッケージ、19はガラスエポキシ基板、20はＣｕパッドで
ある。
明図である。図において、８はＡｇワイヤ、９はポリイ
ミド膜、10ははんだボール、11はＡｇ膜、12はＮｉまた
はＣｕワイヤ、13はプリント基板、14はＡｇ、15はＳｎ
−Ｂｉはんだ、16は電子部品、17は端子、18はＱＦＰパ
ッケージ、19はガラスエポキシ基板、20はＣｕパッドで
ある。
【００２６】接着強度を確認する本発明の第一の実施例
について、図２により説明する。直径１ｍｍのＡｇワイ
ヤ８にポリイミド膜９を被覆し、Ａｇワイヤ８の端面に
直径０．８ｍｍのはんだボール10を予備はんだし、これ
を２本一組としてはんだボール10同士を互いに突き合わ
せて加熱することによりＡｇワイヤ８を接合した。
について、図２により説明する。直径１ｍｍのＡｇワイ
ヤ８にポリイミド膜９を被覆し、Ａｇワイヤ８の端面に
直径０．８ｍｍのはんだボール10を予備はんだし、これ
を２本一組としてはんだボール10同士を互いに突き合わ
せて加熱することによりＡｇワイヤ８を接合した。
【００２７】接合温度は１７０℃、加熱時間は３０秒で
行った。はんだボール10にはＳｎ−５８ＢｉとＳｎ−５
８Ｂｉ−１Ａｇの２種類のはんだを用いた。本発明と比
較のため、従来のＳｎ−３７Ｐｂはんだでも同様の実験
を行った。その結果、接合温度は２１０℃で、加熱時間
は３０秒で行った。
行った。はんだボール10にはＳｎ−５８ＢｉとＳｎ−５
８Ｂｉ−１Ａｇの２種類のはんだを用いた。本発明と比
較のため、従来のＳｎ−３７Ｐｂはんだでも同様の実験
を行った。その結果、接合温度は２１０℃で、加熱時間
は３０秒で行った。
【００２８】引っ張り試験を行った結果を表１に示す。
【００２９】
【表１】
【００３０】ＡｇとＳｎ−５８Ｂｉの接合で８．５９ｋ
ｇ／ｍｍ2 、ＡｇとＳｎ−５８Ｂｉ−１Ａｇの接合で
６．９０ｋｇ／ｍｍ2 、ＡｇとＳｎ−３７Ｐｂの接合で
８．０４ｋｇ／ｍｍ2 となり、ＡｇとＳｎ−５８Ｂｉを
接合すると高い接合強度が得られることが分かった。
ｇ／ｍｍ2 、ＡｇとＳｎ−５８Ｂｉ−１Ａｇの接合で
６．９０ｋｇ／ｍｍ2 、ＡｇとＳｎ−３７Ｐｂの接合で
８．０４ｋｇ／ｍｍ2 となり、ＡｇとＳｎ−５８Ｂｉを
接合すると高い接合強度が得られることが分かった。
【００３１】次に、接着強度を確認する本発明の第二の
実施例について、図３により説明する。直径１ｍｍのＮ
ｉまたはＣｕワイヤ12にポリイミド膜９を被覆し、ワイ
ヤ12の端面にＡｇ膜11をめっきよって１μｍの厚さに形
成した。これに直径０．８ｍｍのはんだボール10を予備
はんだし、これを２本一組としてはんだ同士を互いに突
き合わせて加熱することにより接合した。
実施例について、図３により説明する。直径１ｍｍのＮ
ｉまたはＣｕワイヤ12にポリイミド膜９を被覆し、ワイ
ヤ12の端面にＡｇ膜11をめっきよって１μｍの厚さに形
成した。これに直径０．８ｍｍのはんだボール10を予備
はんだし、これを２本一組としてはんだ同士を互いに突
き合わせて加熱することにより接合した。
【００３２】はんだはＳｎ−５８ＢｉとＳｎ−３７Ｐｂ
の２種類を用いた。接合温度は、Ｓｎ−５８Ｂｉは１７
０℃、Ｓｎ−３７Ｐｂは２１０℃で加熱時間はともに３
０秒である。
の２種類を用いた。接合温度は、Ｓｎ−５８Ｂｉは１７
０℃、Ｓｎ−３７Ｐｂは２１０℃で加熱時間はともに３
０秒である。
【００３３】引っ張り試験を行った結果を表２に示す。
【００３４】
【表２】
【００３５】Ｓｎ−５８Ｂｉで接合した場合、ベースの
ワイヤ12がＮｉ、Ｃｕのいづれにおいても、Ｓｎ−３７
Ｐｂを用いて接合したものよりも高い接合強度が得られ
る。次に、本出願の第一の発明について、実際に電子部
品をプリント板等の回路基板にはんだ付けした本発明の
第三の実施例について説明する。
ワイヤ12がＮｉ、Ｃｕのいづれにおいても、Ｓｎ−３７
Ｐｂを用いて接合したものよりも高い接合強度が得られ
る。次に、本出願の第一の発明について、実際に電子部
品をプリント板等の回路基板にはんだ付けした本発明の
第三の実施例について説明する。
【００３６】図４に断面図で示すように、プリント基板
13上の配線銅箔の電子部品16の端子17との接合部分（は
んだ付け部）に銀を１００μｍの厚さに予め蒸着法とフ
ォトプロセスにより形成しておく。その上にＳｎ−５８
Ｂｉのはんだを載せ、１７０℃に加熱で３０秒加熱す
る。銅箔上の銀の薄膜から銀がＳｎ−Ｂｉはんだに拡散
し、プリント基板への電子部品の強固なはんだ付けが完
了する。
13上の配線銅箔の電子部品16の端子17との接合部分（は
んだ付け部）に銀を１００μｍの厚さに予め蒸着法とフ
ォトプロセスにより形成しておく。その上にＳｎ−５８
Ｂｉのはんだを載せ、１７０℃に加熱で３０秒加熱す
る。銅箔上の銀の薄膜から銀がＳｎ−Ｂｉはんだに拡散
し、プリント基板への電子部品の強固なはんだ付けが完
了する。
【００３７】次に、本出願の第二の発明について、表面
被覆材に関する本発明の第四の実施例について説明す
る。端子17表面に厚さ１０μｍのＳｎめっきが施してあ
る、０．５ｍｍピッチの２０８ピンＱＦＰパッケージ18
をＳｎ−Ｂｉ共晶はんだでガラスエポキシ基板19の接合
部のＣｕパッド20に接合した。Ｃｕパッド20は厚さ１５
μｍの１０Ｓｎ−９０Ｂｉめっきを施したものと、比較
のために無処理のものとを用いた。
被覆材に関する本発明の第四の実施例について説明す
る。端子17表面に厚さ１０μｍのＳｎめっきが施してあ
る、０．５ｍｍピッチの２０８ピンＱＦＰパッケージ18
をＳｎ−Ｂｉ共晶はんだでガラスエポキシ基板19の接合
部のＣｕパッド20に接合した。Ｃｕパッド20は厚さ１５
μｍの１０Ｓｎ−９０Ｂｉめっきを施したものと、比較
のために無処理のものとを用いた。
【００３８】リードの接合強度をピーリング（剥離）試
験により評価した結果を表３に示す。
験により評価した結果を表３に示す。
【００３９】
【表３】
【００４０】表３に示されたように、はんだ合金とリー
ド表面処理材の組成が異なる条件１では、接合強度は１
００ｇ／ピンとなる。これは比較実験して行った合金と
表面処理材の組成が同一である条件３、条件４と比べて
非常に低い値である。
ド表面処理材の組成が異なる条件１では、接合強度は１
００ｇ／ピンとなる。これは比較実験して行った合金と
表面処理材の組成が同一である条件３、条件４と比べて
非常に低い値である。
【００４１】これに対して、はんだ合金とリードおよび
パッドの表面処理材が混合後の組成がはんだ合金と同じ
になるようにパッドの表面処理材を調整した条件２で
は、条件１に比べて接合強度は大幅に向上しており、条
件３、条件４と同程度の強度となる。
パッドの表面処理材が混合後の組成がはんだ合金と同じ
になるようにパッドの表面処理材を調整した条件２で
は、条件１に比べて接合強度は大幅に向上しており、条
件３、条件４と同程度の強度となる。
【００４２】
【発明の効果】以上説明したように、Ｓｎ−Ｂｉ系はん
だを用いた場合は、Ａｇ添加膜の電極に対してＳｎ−Ｂ
ｉはんだを接合することで、はんだ中へのＡｇの添加が
可能となり、強度の高い接合が可能となる。
だを用いた場合は、Ａｇ添加膜の電極に対してＳｎ−Ｂ
ｉはんだを接合することで、はんだ中へのＡｇの添加が
可能となり、強度の高い接合が可能となる。
【００４３】また、Ｓｎ−Ｂｉ共晶系はんだを用いたＳ
ｎめっき部品の高強度接合方法を用いることにより、接
合部ははんだ合金の組成変化による接合強度の低下とい
う問題を解決することができる。これにより、Ｓｎ−Ｂ
ｉ共晶系の鉛フリーはんだを用いたＳｎめっき部品の接
合信頼性を確保することができる。
ｎめっき部品の高強度接合方法を用いることにより、接
合部ははんだ合金の組成変化による接合強度の低下とい
う問題を解決することができる。これにより、Ｓｎ−Ｂ
ｉ共晶系の鉛フリーはんだを用いたＳｎめっき部品の接
合信頼性を確保することができる。
【図１】 本発明の原理説明図
【図２】 本発明の第一の実施例の説明図
【図３】 本発明の第二の実施例の説明図
【図４】 本発明の第三の実施例の説明図
【図５】 本発明の第四の実施例の説明図
【符号の説明】 図において １ 回路基板 ２ はんだ付け部 ３ 金属電極 ４ Ａｇ添加膜 ５ Ｓｎ−Ｂｉはんだ ６ 電子部品 ７ 表面被覆材 ８ Ａｇワイヤ ９ ポリイミド膜 10 はんだボール 11 Ａｇ膜 12 ＮｉまたはＣｕワイヤ 13 プリント基板 14 Ａｇ 15 Ｓｎ−Ｂｉはんだ 16 電子部品 17 端子 18 ＱＦＰパッケージ 19 ガラスエポキシ基板 20 Ｃｕパッド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 表 孝 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 山岸 康男 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内
Claims (3)
- 【請求項１】 回路基板上のはんだ付け部に銀（Ａｇ）
添加膜を形成し、次いで該はんだ付け部に電子部品を錫
（Ｓｎ）−ビスマス（Ｂｉ）はんだで接合することを特
徴とする錫−ビスマスはんだの接合方法。 - 【請求項２】 前記はんだ付け部をニッケル（Ｎｉ）ま
たは銅（Ｃｕ）の膜で形成し、該ニッケルまたは銅の表
面に５μｍを超えない厚さの前記銀添加膜を形成するこ
とを特徴とする請求項１記載の錫−ビスマスはんだの接
合方法。 - 【請求項３】 錫を４０〜５０Ｗｔ％、ビスマスを４０
〜７０Ｗｔ％を含む錫−ビスマスはんだを用いて電子部
品を回路基板にはんだ付けする際、該回路基板上のはん
だ付け部の表面被覆材にビスマスが５０Ｗｔ％を超える
錫−ビスマスはんだを用いることを特徴とする錫−ビス
マスはんだの接合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8189546A JPH1041621A (ja) | 1996-07-18 | 1996-07-18 | 錫−ビスマスはんだの接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8189546A JPH1041621A (ja) | 1996-07-18 | 1996-07-18 | 錫−ビスマスはんだの接合方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1041621A true JPH1041621A (ja) | 1998-02-13 |
Family
ID=16243130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8189546A Pending JPH1041621A (ja) | 1996-07-18 | 1996-07-18 | 錫−ビスマスはんだの接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1041621A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999030866A1 (fr) * | 1997-12-16 | 1999-06-24 | Hitachi, Ltd. | Structure raccordee par soudure sans plomb et dispositif electronique |
| US6241145B1 (en) | 1999-04-22 | 2001-06-05 | Mitsubishi Denki Kabushiki Kaisha | Lead-free solder joining method and electronic module manufactured by using the method |
| EP1243026A1 (en) * | 1999-12-21 | 2002-09-25 | Advanced Micro Devices, Inc. | Organic packages with solders for reliable flip chip connections |
| GB2383552A (en) * | 2001-12-28 | 2003-07-02 | Matsushita Electric Industrial Co Ltd | Use of a barrier layer on a Cu substrate when using a Sn-Bi alloy as solder |
| JP2004322213A (ja) * | 2004-05-28 | 2004-11-18 | Hitachi Ltd | Ｐｂフリーはんだ接続構造体および電子機器 |
| JP2007324447A (ja) * | 2006-06-02 | 2007-12-13 | Hitachi Kyowa Engineering Co Ltd | 電子部品搭載用基板、電子部品および電子装置 |
| JP2008113003A (ja) * | 2007-10-26 | 2008-05-15 | Hitachi Ltd | Ｐｂフリーはんだ接続構造体および電子機器 |
| JP2009044180A (ja) * | 1999-01-11 | 2009-02-26 | Panasonic Corp | プリント基板および電気製品、ならびにこれらの廃棄物のリサイクル方法 |
| US8556157B2 (en) | 2008-11-28 | 2013-10-15 | Fujitsu Limited | Method of manufacturing electronic apparatus, electronic component-mounting board, and method of manufacturing the same |
| JP2014027314A (ja) * | 2013-11-05 | 2014-02-06 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| WO2014115798A1 (ja) * | 2013-01-28 | 2014-07-31 | 株式会社村田製作所 | はんだバンプの形成方法およびはんだバンプ |
| JP2014146652A (ja) * | 2013-01-28 | 2014-08-14 | Toppan Printing Co Ltd | 配線基板およびその製造方法 |
| US10056342B2 (en) | 2011-12-26 | 2018-08-21 | Fujitsu Limited | Electronic component and electronic device |
-
1996
- 1996-07-18 JP JP8189546A patent/JPH1041621A/ja active Pending
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999030866A1 (fr) * | 1997-12-16 | 1999-06-24 | Hitachi, Ltd. | Structure raccordee par soudure sans plomb et dispositif electronique |
| KR100716094B1 (ko) * | 1997-12-16 | 2007-05-09 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 |
| US8503189B2 (en) | 1997-12-16 | 2013-08-06 | Renesas Electronics Corporation | Pb-free solder-connected structure and electronic device |
| US7709746B2 (en) | 1997-12-16 | 2010-05-04 | Renesas Technology Corp. | Pb-free solder-connected structure and electronic device |
| US8907475B2 (en) | 1997-12-16 | 2014-12-09 | Renesas Electronics Corporation | Pb-free solder-connected structure |
| US6960396B2 (en) | 1997-12-16 | 2005-11-01 | Hitachi, Ltd. | Pb-free solder-connected structure and electronic device |
| US7013564B2 (en) | 1997-12-16 | 2006-03-21 | Hitachi, Ltd. | Method of producing an electronic device having a PB free solder connection |
| JP2009044180A (ja) * | 1999-01-11 | 2009-02-26 | Panasonic Corp | プリント基板および電気製品、ならびにこれらの廃棄物のリサイクル方法 |
| US6241145B1 (en) | 1999-04-22 | 2001-06-05 | Mitsubishi Denki Kabushiki Kaisha | Lead-free solder joining method and electronic module manufactured by using the method |
| JP2003518743A (ja) * | 1999-12-21 | 2003-06-10 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 信頼性のあるフリップチップ接続のためのはんだによる有機パッケージ |
| EP1243026A1 (en) * | 1999-12-21 | 2002-09-25 | Advanced Micro Devices, Inc. | Organic packages with solders for reliable flip chip connections |
| US6871775B2 (en) | 2001-12-28 | 2005-03-29 | Matsushita Electric Industrial Co., Ltd. | Process for soldering and connecting structure |
| GB2383552B (en) * | 2001-12-28 | 2005-03-02 | Matsushita Electric Industrial Co Ltd | Process for soldering and connecting structure |
| GB2383552A (en) * | 2001-12-28 | 2003-07-02 | Matsushita Electric Industrial Co Ltd | Use of a barrier layer on a Cu substrate when using a Sn-Bi alloy as solder |
| JP2004322213A (ja) * | 2004-05-28 | 2004-11-18 | Hitachi Ltd | Ｐｂフリーはんだ接続構造体および電子機器 |
| JP2007324447A (ja) * | 2006-06-02 | 2007-12-13 | Hitachi Kyowa Engineering Co Ltd | 電子部品搭載用基板、電子部品および電子装置 |
| JP2008113003A (ja) * | 2007-10-26 | 2008-05-15 | Hitachi Ltd | Ｐｂフリーはんだ接続構造体および電子機器 |
| US8740047B2 (en) | 2008-11-28 | 2014-06-03 | Fujitsu Limited | Method of manufacturing electronic apparatus, electronic component-mounting board, and method of manufacturing the same |
| US8556157B2 (en) | 2008-11-28 | 2013-10-15 | Fujitsu Limited | Method of manufacturing electronic apparatus, electronic component-mounting board, and method of manufacturing the same |
| US10056342B2 (en) | 2011-12-26 | 2018-08-21 | Fujitsu Limited | Electronic component and electronic device |
| US10062658B2 (en) | 2011-12-26 | 2018-08-28 | Fujitsu Limited | Electronic component and electronic device |
| WO2014115798A1 (ja) * | 2013-01-28 | 2014-07-31 | 株式会社村田製作所 | はんだバンプの形成方法およびはんだバンプ |
| JP2014146652A (ja) * | 2013-01-28 | 2014-08-14 | Toppan Printing Co Ltd | 配線基板およびその製造方法 |
| US9883586B2 (en) | 2013-01-28 | 2018-01-30 | Toppan Printing Co., Ltd. | Wiring substrate for bonding using solder having a low melting point and method for manufacturing same |
| US10090268B2 (en) | 2013-01-28 | 2018-10-02 | Murata Manufacturing Co., Ltd. | Method of forming solder bump, and solder bump |
| JP2014027314A (ja) * | 2013-11-05 | 2014-02-06 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2017031B1 (en) | Solder paste | |
| KR101059710B1 (ko) | 솔더 페이스트 및 인쇄 회로 기판 | |
| WO1997000753A1 (en) | Solder, and soldered electronic component and electronic circuit board | |
| JP4438974B2 (ja) | ソルダペ−スト | |
| US5389160A (en) | Tin bismuth solder paste, and method using paste to form connection having improved high temperature properties | |
| US5942185A (en) | Lead-free solder used for connecting electronic parts on organic substrate and electronic products made using same | |
| KR101738841B1 (ko) | Ｂｉ-Ｓｎ계 고온 땜납 합금으로 이루어진 고온 땜납 이음 | |
| WO2010122764A1 (ja) | はんだ材料および電子部品接合体 | |
| JP2000307228A (ja) | 鉛を含まないはんだ接合方法及びこれによって製造された電子モジュール | |
| JP3682654B2 (ja) | 無電解Ｎｉメッキ部分へのはんだ付け用はんだ合金 | |
| JPH1041621A (ja) | 錫−ビスマスはんだの接合方法 | |
| JP2018511482A (ja) | 混成合金ソルダペースト | |
| JPH08164496A (ja) | Ｓｎ−Ｚｎ系、Ｓｎ−Ｚｎ−Ｂｉ系はんだ及びその表面処理方法並びにそれを用いた実装品 | |
| US6630251B1 (en) | Leach-resistant solder alloys for silver-based thick-film conductors | |
| JP2003112285A (ja) | ソルダーペースト | |
| JP2003332731A (ja) | Ｐｂフリー半田付け物品 | |
| WO1999004048A1 (en) | Tin-bismuth based lead-free solders | |
| JP2001168519A (ja) | 混載実装構造体及び混載実装方法並びに電子機器 | |
| JPH1093004A (ja) | 電子部品およびその製造方法 | |
| JP2002185130A (ja) | 電子回路装置及び電子部品 | |
| JP3328210B2 (ja) | 電子部品実装品の製造方法 | |
| JPH0985484A (ja) | 鉛フリーはんだとそれを用いた実装方法及び実装品 | |
| JP3867116B2 (ja) | はんだ付け用フラックス | |
| JP4097813B2 (ja) | はんだ付け方法 | |
| CN1266989C (zh) | 锡焊方法及焊接结构体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060616 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060718 |