JP2014197680A - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP2014197680A JP2014197680A JP2014086061A JP2014086061A JP2014197680A JP 2014197680 A JP2014197680 A JP 2014197680A JP 2014086061 A JP2014086061 A JP 2014086061A JP 2014086061 A JP2014086061 A JP 2014086061A JP 2014197680 A JP2014197680 A JP 2014197680A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- frequency
- circuit
- stage
- basic cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 230000003071 parasitic effect Effects 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims description 30
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000003786 synthesis reaction Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 5
- 125000004122 cyclic group Chemical group 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000000605 extraction Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
- H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
- H03K23/52—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits using field-effect transistors
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Power Sources (AREA)
Abstract
【課題】分周回路において消費電流を削減することを課題とする。特に、多段の分周回路において消費電流を削減すること課題とする。【解決手段】多段の分周回路１００では、初段ほど入力される信号の周波数が高く、後段ほど入力される信号の周波数は低くなる。よって、高い周波数の信号が入力される分周回路に対応する基本セル（Ｄ１）から優先的に配置し、配線接続を行う。つまり、高い周波数の信号が入力される配線を、より低い周波数の信号が入力される配線と比較して、配線長が短く、他の配線との交差が少なくなるように、即ち配線の寄生容量、寄生抵抗が小さくなるように、多段の分周回路に対応する複数の基本セルをレイアウトする。【選択図】図１
Description
本発明は分周回路を有する半導体装置の作製方法に関する。特に、前段の分周回路の出
力が後段の分周回路の入力となるように電気的に接続された複数の分周回路に信号を入力
することにより、より低い周波数の信号へと順に変換する多段の分周回路を有する半導体
装置の作製方法に関する。
力が後段の分周回路の入力となるように電気的に接続された複数の分周回路に信号を入力
することにより、より低い周波数の信号へと順に変換する多段の分周回路を有する半導体
装置の作製方法に関する。
分周回路を有する半導体装置として、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉ
ｄｅｎｔｉｆｉｃａｔｉｏｎ）タグ（ＩＤチップ、ＩＣタグ、ＩＤタグ、ＲＦタグ、無線
タグ、電子タグ、トランスポンダともいわれる）がある。ＲＦＩＤタグは、記憶素子に必
要な情報を記憶し、非接触手段、一般的には無線信号を用い、通信装置により内部の情報
を読み取るものである。本発明はＲＦＩＤタグの作製方法に関する。
ｄｅｎｔｉｆｉｃａｔｉｏｎ）タグ（ＩＤチップ、ＩＣタグ、ＩＤタグ、ＲＦタグ、無線
タグ、電子タグ、トランスポンダともいわれる）がある。ＲＦＩＤタグは、記憶素子に必
要な情報を記憶し、非接触手段、一般的には無線信号を用い、通信装置により内部の情報
を読み取るものである。本発明はＲＦＩＤタグの作製方法に関する。
論理回路を有する半導体装置を作製するために、論理回路のレイアウトを行う。論理回
路のレイアウトは、機能毎にセルを作製し、これを基本セル（スタンダードセル等ともい
う）として、複数の基本セルを配線で電気的に接続することによって行う。複数の基本セ
ルの配置と配線接続は自動配置配線ツールを用いて行われることが多い。
路のレイアウトは、機能毎にセルを作製し、これを基本セル（スタンダードセル等ともい
う）として、複数の基本セルを配線で電気的に接続することによって行う。複数の基本セ
ルの配置と配線接続は自動配置配線ツールを用いて行われることが多い。
例えば、自動配置配線ツールを用いて論理回路のレイアウトを行う場合の設計フローを
図２に示す。論理回路は、機能設計、論理合成、自動配置配線などの工程を経てレイアウ
トされる。
図２に示す。論理回路は、機能設計、論理合成、自動配置配線などの工程を経てレイアウ
トされる。
機能設計では、機能回路の動作をハードウェア記述言語（以下、ＨＤＬ）により記述す
る。目的とする機能回路の機能が実現されているかなど、適宜シミュレーションを行なっ
て確認する。
る。目的とする機能回路の機能が実現されているかなど、適宜シミュレーションを行なっ
て確認する。
論理合成では、上記のＨＤＬで記述された動作を、論理合成ツールを用いて実際の電気
回路に書き換える。この電気回路は一般にネットリストと呼ばれる形式で得られる。ネッ
トリストとは電気回路に含まれる基本セルの入力端子または出力端子の接続情報である。
論理合成時には、まず各配線における仮の寄生容量を決め、論理合成ツールが寄生容量に
応じた駆動能力の基本セルを選択し、動作速度等、所定の仕様を満たすようにネットリス
トを最適化する。
回路に書き換える。この電気回路は一般にネットリストと呼ばれる形式で得られる。ネッ
トリストとは電気回路に含まれる基本セルの入力端子または出力端子の接続情報である。
論理合成時には、まず各配線における仮の寄生容量を決め、論理合成ツールが寄生容量に
応じた駆動能力の基本セルを選択し、動作速度等、所定の仕様を満たすようにネットリス
トを最適化する。
自動配置配線では、ネットリストを元にフォトマスクを作成する。まずネットリストに
含まれる基本セルを仮配置し、各基本セルの入力端子および出力端子をネットリストに従
って順に電気的に接続していく。全ての端子を電気的に接続することでフォトマスクが完
成する。
含まれる基本セルを仮配置し、各基本セルの入力端子および出力端子をネットリストに従
って順に電気的に接続していく。全ての端子を電気的に接続することでフォトマスクが完
成する。
自動配置配線後、各配線における寄生容量を抽出し、再度動作速度を見積もる。この動
作検証時に、所定の仕様が満たされない場合は、自動配置配線、若しくは論理合成の段階
に戻ることになる。論理合成に戻る場合、各配線における仮の寄生容量の値にかえて、配
置配線後の寄生容量を用いる。引き続き所定の仕様が得られない場合は、これらの工程を
繰り返すことになる。このように、自動配置配線では、各基本セルの動作速度、遅延時間
を考慮して複数の基本セルの配置と配線接続が行われる（例えば、特許文献１を参照）。
作検証時に、所定の仕様が満たされない場合は、自動配置配線、若しくは論理合成の段階
に戻ることになる。論理合成に戻る場合、各配線における仮の寄生容量の値にかえて、配
置配線後の寄生容量を用いる。引き続き所定の仕様が得られない場合は、これらの工程を
繰り返すことになる。このように、自動配置配線では、各基本セルの動作速度、遅延時間
を考慮して複数の基本セルの配置と配線接続が行われる（例えば、特許文献１を参照）。
自動配置配線ツールによって論理回路のレイアウトを行うと、配線の引き回し距離や他
の配線との配線交差の回数が多くなり、寄生容量や寄生抵抗が大きくなる傾向にある。寄
生容量や寄生抵抗が大きくなると回路の消費電流は増大する。また、分周回路のように高
い周波数の信号が入力される回路では、低い周波数の信号が入力される回路と比較して、
配線の寄生容量や寄生抵抗が同じ場合でも回路で消費される消費電流は大きくなる。
の配線との配線交差の回数が多くなり、寄生容量や寄生抵抗が大きくなる傾向にある。寄
生容量や寄生抵抗が大きくなると回路の消費電流は増大する。また、分周回路のように高
い周波数の信号が入力される回路では、低い周波数の信号が入力される回路と比較して、
配線の寄生容量や寄生抵抗が同じ場合でも回路で消費される消費電流は大きくなる。
本発明の一態様は、分周回路において消費電流を削減することを課題とする。特に、多
段の分周回路において消費電流を削減すること課題とする。
段の分周回路において消費電流を削減すること課題とする。
また、ＲＦＩＤタグは、無線信号によって電力を受け取り動作する。受信した電力から
電源電圧を生成するため、ＲＦＩＤタグの消費電流の上限値はおのずと決まる。また、受
信電力はリーダ／ライタとの通信距離の２乗に反比例するので通信距離が長ければ、それ
だけＲＦＩＤタグの消費電流を小さくする必要がある。このため、ＲＦＩＤタグは消費電
力ができるだけ小さいほうがよい。そこで、本発明の一態様はＲＦＩＤタグにおいて消費
電流を削減することを課題とする。
電源電圧を生成するため、ＲＦＩＤタグの消費電流の上限値はおのずと決まる。また、受
信電力はリーダ／ライタとの通信距離の２乗に反比例するので通信距離が長ければ、それ
だけＲＦＩＤタグの消費電流を小さくする必要がある。このため、ＲＦＩＤタグは消費電
力ができるだけ小さいほうがよい。そこで、本発明の一態様はＲＦＩＤタグにおいて消費
電流を削減することを課題とする。
多段の分周回路では、初段ほど入力される信号の周波数が高く、後段ほど入力される信
号の周波数は低くなる。また、多段の分周回路では、初段ほど出力される信号の周波数が
高く、後段ほど出力される信号の周波数は低くなる。よって、高い周波数の信号が入力及
び出力される分周回路に対応する基本セルから優先的に配置し、配線接続を行う。つまり
、高い周波数の信号が入力及び出力される配線を、より低い周波数の信号が入力及び出力
される配線と比較して、配線長が短く、他の配線との交差が少なくなるように、即ち配線
の寄生容量、寄生抵抗が小さくなるように、多段の分周回路に対応する複数の基本セルを
レイアウトする。
号の周波数は低くなる。また、多段の分周回路では、初段ほど出力される信号の周波数が
高く、後段ほど出力される信号の周波数は低くなる。よって、高い周波数の信号が入力及
び出力される分周回路に対応する基本セルから優先的に配置し、配線接続を行う。つまり
、高い周波数の信号が入力及び出力される配線を、より低い周波数の信号が入力及び出力
される配線と比較して、配線長が短く、他の配線との交差が少なくなるように、即ち配線
の寄生容量、寄生抵抗が小さくなるように、多段の分周回路に対応する複数の基本セルを
レイアウトする。
本発明の一態様は、前段の分周回路の出力が後段の分周回路の入力となるように電気的
に接続された複数の分周回路に第１の信号を入力することにより、第１の信号より低い周
波数の第２の信号に変換する多段の分周回路を有する半導体装置の作製方法であって、前
段の分周回路の有する配線又は前段の分周回路に電気的に接続された配線の寄生容量は、
後段の分周回路の有する配線又は後段の分周回路に電気的に接続された配線の寄生容量よ
りも小さくなるように、前段の分周回路に対応する基本セルと後段の分周回路に対応する
基本セルを配置することを特徴とする。
に接続された複数の分周回路に第１の信号を入力することにより、第１の信号より低い周
波数の第２の信号に変換する多段の分周回路を有する半導体装置の作製方法であって、前
段の分周回路の有する配線又は前段の分周回路に電気的に接続された配線の寄生容量は、
後段の分周回路の有する配線又は後段の分周回路に電気的に接続された配線の寄生容量よ
りも小さくなるように、前段の分周回路に対応する基本セルと後段の分周回路に対応する
基本セルを配置することを特徴とする。
本発明の一態様は、前段の分周回路の出力が後段の分周回路の入力となるように電気的
に接続された複数の分周回路に第１の信号を入力することにより、第１の信号より低い周
波数の第２の信号に変換する多段の分周回路を有する半導体装置の作製方法であって、前
段の分周回路の有する配線又は前段の分周回路に電気的に接続された配線の寄生抵抗は、
後段の分周回路の有する配線又は後段の分周回路に電気的に接続された配線の寄生抵抗よ
りも小さくなるように、前段の分周回路に対応する基本セルと後段の分周回路に対応する
基本セルを配置することを特徴とする。
に接続された複数の分周回路に第１の信号を入力することにより、第１の信号より低い周
波数の第２の信号に変換する多段の分周回路を有する半導体装置の作製方法であって、前
段の分周回路の有する配線又は前段の分周回路に電気的に接続された配線の寄生抵抗は、
後段の分周回路の有する配線又は後段の分周回路に電気的に接続された配線の寄生抵抗よ
りも小さくなるように、前段の分周回路に対応する基本セルと後段の分周回路に対応する
基本セルを配置することを特徴とする。
本発明の一態様は、前段の分周回路の出力が後段の分周回路の入力となるように電気的
に接続された複数の分周回路に第１の信号を入力することにより、第１の信号より低い周
波数の第２の信号に変換する多段の分周回路を有する半導体装置の作製方法であって、前
段の分周回路の有する配線又は前段の分周回路に電気的に接続された配線の配線長は、後
段の分周回路の有する配線又は後段の分周回路に電気的に接続された配線の配線長よりも
短くなるように、前段の分周回路に対応する基本セルと後段の分周回路に対応する基本セ
ルを配置することを特徴とする。
に接続された複数の分周回路に第１の信号を入力することにより、第１の信号より低い周
波数の第２の信号に変換する多段の分周回路を有する半導体装置の作製方法であって、前
段の分周回路の有する配線又は前段の分周回路に電気的に接続された配線の配線長は、後
段の分周回路の有する配線又は後段の分周回路に電気的に接続された配線の配線長よりも
短くなるように、前段の分周回路に対応する基本セルと後段の分周回路に対応する基本セ
ルを配置することを特徴とする。
本発明の一態様は、前段の分周回路の出力が後段の分周回路の入力となるように電気的
に接続された複数の分周回路に第１の信号を入力することにより、第１の信号より低い周
波数の第２の信号に変換する多段の分周回路を有する半導体装置の作製方法であって、前
段の分周回路の有する配線又は前段の分周回路に電気的に接続された配線と他の配線とが
交差する回数は、後段の分周回路の有する配線又は後段の分周回路に電気的に接続された
配線と他の配線とが交差する回数よりも少なくなるように、前段の分周回路に対応する基
本セルと後段の分周回路に対応する基本セルを配置することを特徴とする。
に接続された複数の分周回路に第１の信号を入力することにより、第１の信号より低い周
波数の第２の信号に変換する多段の分周回路を有する半導体装置の作製方法であって、前
段の分周回路の有する配線又は前段の分周回路に電気的に接続された配線と他の配線とが
交差する回数は、後段の分周回路の有する配線又は後段の分周回路に電気的に接続された
配線と他の配線とが交差する回数よりも少なくなるように、前段の分周回路に対応する基
本セルと後段の分周回路に対応する基本セルを配置することを特徴とする。
本発明の一態様では、多段の分周回路において、高い周波数の信号が入力及び出力され
る分周回路に対応する基本セルから優先的に配置して配線接続を行い、周波数の高い信号
が入力及び出力される分周回路において配線の寄生容量、寄生抵抗を小さくする。こうし
て、多段の分周回路全体において消費電流を大きく低減することができる。そのため、消
費電流を削減した半導体装置を提供することができる。また、消費電力を削減したＲＦＩ
Ｄタグを提供することができる。
る分周回路に対応する基本セルから優先的に配置して配線接続を行い、周波数の高い信号
が入力及び出力される分周回路において配線の寄生容量、寄生抵抗を小さくする。こうし
て、多段の分周回路全体において消費電流を大きく低減することができる。そのため、消
費電流を削減した半導体装置を提供することができる。また、消費電力を削減したＲＦＩ
Ｄタグを提供することができる。
以下に、本発明の実施の形態及び実施例を図面に基づいて説明する。但し、本発明は多
くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱するこ
となくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従
って、本実施の形態及び実施例の記載内容に限定して解釈されるものではない。なお、実
施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一
の符号を付し、その繰り返しの説明は省略する。
くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱するこ
となくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従
って、本実施の形態及び実施例の記載内容に限定して解釈されるものではない。なお、実
施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一
の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
多段の分周回路の回路図を図１に示す。なお、周波数を分周することができる最小単位
の基本セルが分周回路に相当し、該基本セルを複数段用いることで多段の分周回路を形成
することができる。図１において、５段の分周回路１００を例示したが、本発明の一態様
は一般にｎ（ｎは２以上の自然数）段の分周回路に適用することができる。
多段の分周回路の回路図を図１に示す。なお、周波数を分周することができる最小単位
の基本セルが分周回路に相当し、該基本セルを複数段用いることで多段の分周回路を形成
することができる。図１において、５段の分周回路１００を例示したが、本発明の一態様
は一般にｎ（ｎは２以上の自然数）段の分周回路に適用することができる。
図１中、第ｉ（ｉは５以下の自然数）段の分周回路をＤｉと示し、Ｄｉに入力される信
号をＩｎｉ、Ｄｉから出力される信号をＯｕｔｉで示す。第１段の分周回路Ｄ１は入力さ
れた信号Ｉｎ１を分周して（周波数を低くして）第２段の分周回路Ｄ２に入力する。同様
に、第２段の分周回路Ｄ２乃至第４段の分周回路Ｄ４も入力された信号を分周して後段の
分周回路に入力する。第５段の分周回路Ｄ５も入力された信号を分周し、その出力信号Ｏ
ｕｔ５を多段の分周回路１００の出力信号として出力する。第１段の分周回路Ｄ１乃至第
５段の分周回路Ｄ５がそれぞれ入力された信号を１／２の周波数の信号に変換して出力す
る回路の場合、図１に示す多段の分周回路１００は入力された信号Ｉｎ１を１／３２の周
波数の信号Ｏｕｔ５に変換して出力する。
号をＩｎｉ、Ｄｉから出力される信号をＯｕｔｉで示す。第１段の分周回路Ｄ１は入力さ
れた信号Ｉｎ１を分周して（周波数を低くして）第２段の分周回路Ｄ２に入力する。同様
に、第２段の分周回路Ｄ２乃至第４段の分周回路Ｄ４も入力された信号を分周して後段の
分周回路に入力する。第５段の分周回路Ｄ５も入力された信号を分周し、その出力信号Ｏ
ｕｔ５を多段の分周回路１００の出力信号として出力する。第１段の分周回路Ｄ１乃至第
５段の分周回路Ｄ５がそれぞれ入力された信号を１／２の周波数の信号に変換して出力す
る回路の場合、図１に示す多段の分周回路１００は入力された信号Ｉｎ１を１／３２の周
波数の信号Ｏｕｔ５に変換して出力する。
一般に、ｎ段の分周回路の場合、第ｉ（ｉはｎ以下の自然数）段の分周回路をＤｉとし
、Ｄｉに入力される信号をＩｎｉ、Ｄｉから出力される信号をＯｕｔｉとする。第１段の
分周回路は入力された信号Ｉｎ１を分周して（周波数を低くして）第２段の分周回路に入
力する。同様に、第２段の分周回路乃至第（ｎ−１）段の分周回路も入力された信号を分
周して後段の分周回路に入力する。第ｎ段の分周回路も入力された信号を分周し、その出
力信号Ｏｕｔｎを多段の分周回路の出力信号として出力する。第１段の分周回路乃至第ｎ
段の分周回路がそれぞれ入力された信号を１／２の周波数の信号に変換して出力する回路
の場合、ｎ段の分周回路は入力された信号を１／２ｎの周波数の信号に変換して出力する
。
、Ｄｉに入力される信号をＩｎｉ、Ｄｉから出力される信号をＯｕｔｉとする。第１段の
分周回路は入力された信号Ｉｎ１を分周して（周波数を低くして）第２段の分周回路に入
力する。同様に、第２段の分周回路乃至第（ｎ−１）段の分周回路も入力された信号を分
周して後段の分周回路に入力する。第ｎ段の分周回路も入力された信号を分周し、その出
力信号Ｏｕｔｎを多段の分周回路の出力信号として出力する。第１段の分周回路乃至第ｎ
段の分周回路がそれぞれ入力された信号を１／２の周波数の信号に変換して出力する回路
の場合、ｎ段の分周回路は入力された信号を１／２ｎの周波数の信号に変換して出力する
。
本発明の一態様にかかる半導体装置の作製方法では、Ｉｎｉの周波数が一番高い分周回
路に対応する基本セルから優先的にレイアウトすることを特徴とする。即ち、第１段の分
周回路Ｄ１に対応する基本セルから順に優先的にレイアウトすることを特徴とする。
路に対応する基本セルから優先的にレイアウトすることを特徴とする。即ち、第１段の分
周回路Ｄ１に対応する基本セルから順に優先的にレイアウトすることを特徴とする。
例えば、第１段の分周回路の有する配線又は第１段の分周回路に電気的に接続された配
線の寄生容量は、第２段の分周回路乃至第５段の分周回路の有する配線又は第２段の分周
回路乃至第５段の分周回路に電気的に接続された配線の寄生容量よりも小さくなるように
、第１段の分周回路に対応する基本セルと第２段の分周回路乃至第５段の分周回路に対応
する基本セルを配置することを特徴とする。
線の寄生容量は、第２段の分周回路乃至第５段の分周回路の有する配線又は第２段の分周
回路乃至第５段の分周回路に電気的に接続された配線の寄生容量よりも小さくなるように
、第１段の分周回路に対応する基本セルと第２段の分周回路乃至第５段の分周回路に対応
する基本セルを配置することを特徴とする。
例えば、第１段の分周回路の有する配線又は第１段の分周回路に電気的に接続された配
線の寄生抵抗は、第２段の分周回路乃至第５段の分周回路の有する配線又は第２段の分周
回路乃至第５段の分周回路に電気的に接続された配線の寄生抵抗よりも小さくなるように
、第１段の分周回路に対応する基本セルと第２段の分周回路乃至第５段の分周回路に対応
する基本セルを配置することを特徴とする。
線の寄生抵抗は、第２段の分周回路乃至第５段の分周回路の有する配線又は第２段の分周
回路乃至第５段の分周回路に電気的に接続された配線の寄生抵抗よりも小さくなるように
、第１段の分周回路に対応する基本セルと第２段の分周回路乃至第５段の分周回路に対応
する基本セルを配置することを特徴とする。
例えば、第１段の分周回路の有する配線又は第１段の分周回路に電気的に接続された配
線の配線長は、第２段の分周回路乃至第５段の分周回路の有する配線又は第２段の分周回
路乃至第５段の分周回路に電気的に接続された配線の配線長よりも短くなるように、第１
段の分周回路に対応する基本セルと第２段の分周回路乃至第５段の分周回路に対応する基
本セルを配置することを特徴とする。
線の配線長は、第２段の分周回路乃至第５段の分周回路の有する配線又は第２段の分周回
路乃至第５段の分周回路に電気的に接続された配線の配線長よりも短くなるように、第１
段の分周回路に対応する基本セルと第２段の分周回路乃至第５段の分周回路に対応する基
本セルを配置することを特徴とする。
例えば、第１段の分周回路の有する配線又は第１段の分周回路に電気的に接続された配
線と他の配線とが交差する回数は、第２段の分周回路乃至第５段の分周回路の有する配線
又は第２段の分周回路乃至第５段の分周回路に電気的に接続された配線と他の配線とが交
差する回数よりも少なくなるように、第１段の分周回路に対応する基本セルと第２段の分
周回路乃至第５段の分周回路に対応する基本セルを配置することを特徴とする。
線と他の配線とが交差する回数は、第２段の分周回路乃至第５段の分周回路の有する配線
又は第２段の分周回路乃至第５段の分周回路に電気的に接続された配線と他の配線とが交
差する回数よりも少なくなるように、第１段の分周回路に対応する基本セルと第２段の分
周回路乃至第５段の分周回路に対応する基本セルを配置することを特徴とする。
更に、第２段の分周回路に対応する基本セルと、第３段の分周回路乃至第５段の分周回
路に対応する基本セルとが、上記と同様の関係を満たすように配置してもよい。
路に対応する基本セルとが、上記と同様の関係を満たすように配置してもよい。
更に、第３段の分周回路に対応する基本セルと、第４段の分周回路及び第５段の分周回
路に対応する基本セルとが、上記と同様の関係を満たすように配置してもよい。
路に対応する基本セルとが、上記と同様の関係を満たすように配置してもよい。
更に、第４段の分周回路に対応する基本セルと、第５段の分周回路に対応する基本セル
とが、上記と同様の関係を満たすように配置してもよい。
とが、上記と同様の関係を満たすように配置してもよい。
なお、分周回路が有する配線又は分周回路に電気的に接続される配線には、分周回路ど
うしを電気的に接続する配線と、分周回路とそれ以外の回路とを電気的に接続する配線と
が含まれる。前者の配線の場合、複数の分周回路が当該配線を共有していることになる。
また、１つの分周回路が、分周回路以外の複数の回路と電気的に接続されていれば、１つ
の分周回路が後者の配線を複数有することになる。いずれにしろ、本発明の一態様では、
高い周波数の信号が入力及び出力される配線を、より低い周波数の信号が入力及び出力さ
れる配線と比較して、配線長が短く、他の配線との交差が少なくなるように、即ち配線の
寄生容量、寄生抵抗が小さくなるように、多段の分周回路に対応する複数の基本セルをレ
イアウトしていればよい。
うしを電気的に接続する配線と、分周回路とそれ以外の回路とを電気的に接続する配線と
が含まれる。前者の配線の場合、複数の分周回路が当該配線を共有していることになる。
また、１つの分周回路が、分周回路以外の複数の回路と電気的に接続されていれば、１つ
の分周回路が後者の配線を複数有することになる。いずれにしろ、本発明の一態様では、
高い周波数の信号が入力及び出力される配線を、より低い周波数の信号が入力及び出力さ
れる配線と比較して、配線長が短く、他の配線との交差が少なくなるように、即ち配線の
寄生容量、寄生抵抗が小さくなるように、多段の分周回路に対応する複数の基本セルをレ
イアウトしていればよい。
従って、本発明の一態様は、前段の分周回路の出力が後段の分周回路の入力となる複数の
分周回路を有する半導体装置の作製方法であって、複数の分周回路は、後段の分周回路よ
りも前段の分周回路の方が、入力側の配線の寄生容量がより小さくなるように配置されて
おり、複数の分周回路は、後段の分周回路よりも前段の分周回路の方が、出力側の配線の
寄生容量及び出力を入力に帰還させる配線の寄生容量がより小さくなるように配置されて
いる。
分周回路を有する半導体装置の作製方法であって、複数の分周回路は、後段の分周回路よ
りも前段の分周回路の方が、入力側の配線の寄生容量がより小さくなるように配置されて
おり、複数の分周回路は、後段の分周回路よりも前段の分周回路の方が、出力側の配線の
寄生容量及び出力を入力に帰還させる配線の寄生容量がより小さくなるように配置されて
いる。
また、本発明の一態様は、前段の分周回路の出力が後段の分周回路の入力となる複数の分
周回路を有する半導体装置の作製方法であって、複数の分周回路は、後段の分周回路より
も前段の分周回路の方が、入力側の配線の寄生抵抗がより小さくなるように配置されてお
り、複数の分周回路は、後段の分周回路よりも前段の分周回路の方が、出力側の配線の寄
生抵抗及び出力を入力に帰還させる配線の寄生抵抗がより小さくなるように配置されてい
る。
周回路を有する半導体装置の作製方法であって、複数の分周回路は、後段の分周回路より
も前段の分周回路の方が、入力側の配線の寄生抵抗がより小さくなるように配置されてお
り、複数の分周回路は、後段の分周回路よりも前段の分周回路の方が、出力側の配線の寄
生抵抗及び出力を入力に帰還させる配線の寄生抵抗がより小さくなるように配置されてい
る。
また、本発明の一態様は、前段の分周回路の出力が後段の分周回路の入力となる複数の分
周回路を有する半導体装置の作製方法であって、複数の分周回路は、後段の分周回路より
も前段の分周回路の方が、入力側の配線の配線長がより短くなるように配置されており、
複数の分周回路は、後段の分周回路よりも前段の分周回路の方が、出力側の配線の配線長
及び出力を入力に帰還させる配線の配線長がより短くなるように配置されている。
周回路を有する半導体装置の作製方法であって、複数の分周回路は、後段の分周回路より
も前段の分周回路の方が、入力側の配線の配線長がより短くなるように配置されており、
複数の分周回路は、後段の分周回路よりも前段の分周回路の方が、出力側の配線の配線長
及び出力を入力に帰還させる配線の配線長がより短くなるように配置されている。
また、本発明の一態様は、前段の分周回路の出力が後段の分周回路の入力となる複数の分
周回路を有する半導体装置の作製方法であって、複数の分周回路は、後段の分周回路より
も前段の分周回路の方が、入力側の配線と他の配線とが交差する回数がより少なくなるよ
うに配置されており、複数の分周回路は、後段の分周回路よりも前段の分周回路の方が、
出力側の配線と他の配線とが交差する回数及び出力を入力に帰還させる配線と他の配線と
が交差する回数がより少なくなるように配置されている。
周回路を有する半導体装置の作製方法であって、複数の分周回路は、後段の分周回路より
も前段の分周回路の方が、入力側の配線と他の配線とが交差する回数がより少なくなるよ
うに配置されており、複数の分周回路は、後段の分周回路よりも前段の分周回路の方が、
出力側の配線と他の配線とが交差する回数及び出力を入力に帰還させる配線と他の配線と
が交差する回数がより少なくなるように配置されている。
こうして、多段の分周回路１００全体において消費電流を大きく低減することができる
。そのため、消費電流を削減した半導体装置を提供することができる。
。そのため、消費電流を削減した半導体装置を提供することができる。
（実施の形態２）
本実施の形態では、実施の形態１で示した多段の分周回路を有するＲＦＩＤタグについ
て説明する。
本実施の形態では、実施の形態１で示した多段の分周回路を有するＲＦＩＤタグについ
て説明する。
図３に、ＲＦＩＤタグ２００と、ＲＦＩＤタグ２００と無線通信によってデータの入出
力を行うリーダ／ライタ２０１とを有する無線通信システムの構成を示す。ＲＦＩＤタグ
２００は、アンテナ２０２と、アンテナ２０２と信号の送受信を行う回路部２０３とを有
する。リーダ／ライタ２０１は、アンテナ２０６と、アンテナ２０６と信号の送受信を行
う回路部２０７とを有する。ＲＦＩＤタグ２００とリーダ／ライタ２０１とは、アンテナ
２０２とアンテナ２０６とによって、変調された搬送波２１１（無線信号ともいう）を送
受信することによりデータの入出力を行う。回路部２０３は、アナログ部２０４及びデジ
タル部２０５を有する。アナログ部２０４は、アンテナ２０２と信号の送受信を行う。デ
ジタル部２０５は、アナログ部２０４と信号の送受信を行う。
力を行うリーダ／ライタ２０１とを有する無線通信システムの構成を示す。ＲＦＩＤタグ
２００は、アンテナ２０２と、アンテナ２０２と信号の送受信を行う回路部２０３とを有
する。リーダ／ライタ２０１は、アンテナ２０６と、アンテナ２０６と信号の送受信を行
う回路部２０７とを有する。ＲＦＩＤタグ２００とリーダ／ライタ２０１とは、アンテナ
２０２とアンテナ２０６とによって、変調された搬送波２１１（無線信号ともいう）を送
受信することによりデータの入出力を行う。回路部２０３は、アナログ部２０４及びデジ
タル部２０５を有する。アナログ部２０４は、アンテナ２０２と信号の送受信を行う。デ
ジタル部２０５は、アナログ部２０４と信号の送受信を行う。
ＲＦＩＤタグ２００の内部の回路について更に具体的な構成例を示す。図４に、アナロ
グ部２０４の構成を示す。アナログ部２０４は、共振容量５０１と、帯域フィルタ５０２
と、電源回路５０３と、復調回路５０６と、変調回路５０７とを有する。共振容量５０１
は、アンテナ２０２が所定の周波数の信号を受信し易くするように設けられている。アン
テナ２０２から入力された変調された搬送波は、帯域フィルタ５０２によってノイズを除
去され、電源回路５０３及び復調回路５０６に入力される。電源回路５０３は、整流回路
５０４及び保持容量５０５を有する。帯域フィルタ５０２を介して入力された変調された
搬送波は、整流回路５０４によって整流され、更に保持容量５０５によって平滑化される
。こうして、電源回路５０３は直流電圧を生成する。電源回路５０３において生成された
直流電圧５１１は電源電圧として、ＲＦＩＤタグ２００が有する回路部２０３内の各回路
に供給される。帯域フィルタ５０２を介して入力された変調された搬送波は、復調回路５
０６によって復調され、復調された信号５１２はデジタル部２０５に入力される。また、
デジタル部２０５から出力された変調信号５１３（変調方式に対応した搬送波を変調する
ための信号）は、変調回路５０７に入力される。変調回路５０７は、入力された信号に応
じて搬送波を負荷変調し、アンテナ２０２に出力する。
グ部２０４の構成を示す。アナログ部２０４は、共振容量５０１と、帯域フィルタ５０２
と、電源回路５０３と、復調回路５０６と、変調回路５０７とを有する。共振容量５０１
は、アンテナ２０２が所定の周波数の信号を受信し易くするように設けられている。アン
テナ２０２から入力された変調された搬送波は、帯域フィルタ５０２によってノイズを除
去され、電源回路５０３及び復調回路５０６に入力される。電源回路５０３は、整流回路
５０４及び保持容量５０５を有する。帯域フィルタ５０２を介して入力された変調された
搬送波は、整流回路５０４によって整流され、更に保持容量５０５によって平滑化される
。こうして、電源回路５０３は直流電圧を生成する。電源回路５０３において生成された
直流電圧５１１は電源電圧として、ＲＦＩＤタグ２００が有する回路部２０３内の各回路
に供給される。帯域フィルタ５０２を介して入力された変調された搬送波は、復調回路５
０６によって復調され、復調された信号５１２はデジタル部２０５に入力される。また、
デジタル部２０５から出力された変調信号５１３（変調方式に対応した搬送波を変調する
ための信号）は、変調回路５０７に入力される。変調回路５０７は、入力された信号に応
じて搬送波を負荷変調し、アンテナ２０２に出力する。
図５に、デジタル部２０５の構成を示す。デジタル部２０５は、クロック生成回路３０
９と、コード抽出回路３０１と、コード判定回路３０２と、巡回冗長検査回路３０３と、
メモリコントローラ３０８と、メモリ３０５と、符号化出力回路３０４とを有する。アナ
ログ部２０４から入力される、変調された搬送波を復調回路５０６によって復調した信号
５１２は、コード抽出回路３０１に入力され、信号の有するコードが抽出される。また、
アナログ部２０４から入力される信号５１２はクロック生成回路３０９にも入力される。
更に、クロック生成回路３０９には信号１１３が入力される。信号１１３はアナログ部２
０４の帯域フィルタ５０２から出力された信号である。クロック生成回路３０９は入力さ
れた信号から所定の周波数のクロック信号を生成する。生成されたクロック信号はデジタ
ル部２０５の各回路に入力される。コード抽出回路３０１の出力は、コード判定回路３０
２に入力され、抽出されたコードが解析される。解析されたコードは、巡回冗長検査回路
３０３に入力され、送信エラーを識別するための演算処理が行われる。こうして、巡回冗
長検査回路３０３は符号化出力回路３０４にＣＲＣ３１１を出力する。メモリ３０５及び
メモリ３０５をコントロールするメモリコントローラ３０８は、コード判定回路３０２か
ら入力される信号に応じて、記憶されたＵＩＤ３１２を符号化出力回路３０４に出力する
。コード判定回路３０２は、変調方式に応じた信号（例えば、振幅変調を行う場合か、周
波数変調を行う場合かを選択する信号）である変調モード選択信号１１５を符号化出力回
路３０４に出力する。また、コード判定回路３０２は、データの伝送速度を複数段階に切
り替えるための伝送速度切り替え信号１１４を符号化出力回路３０４に出力する。符号化
出力回路３０４は、変調モードに応じた変調信号（例えば、振幅変調信号または周波数変
調信号）を出力する。符号化出力回路３０４から出力される変調信号５１３は、アナログ
部２０４の変調回路５０７に入力される。
９と、コード抽出回路３０１と、コード判定回路３０２と、巡回冗長検査回路３０３と、
メモリコントローラ３０８と、メモリ３０５と、符号化出力回路３０４とを有する。アナ
ログ部２０４から入力される、変調された搬送波を復調回路５０６によって復調した信号
５１２は、コード抽出回路３０１に入力され、信号の有するコードが抽出される。また、
アナログ部２０４から入力される信号５１２はクロック生成回路３０９にも入力される。
更に、クロック生成回路３０９には信号１１３が入力される。信号１１３はアナログ部２
０４の帯域フィルタ５０２から出力された信号である。クロック生成回路３０９は入力さ
れた信号から所定の周波数のクロック信号を生成する。生成されたクロック信号はデジタ
ル部２０５の各回路に入力される。コード抽出回路３０１の出力は、コード判定回路３０
２に入力され、抽出されたコードが解析される。解析されたコードは、巡回冗長検査回路
３０３に入力され、送信エラーを識別するための演算処理が行われる。こうして、巡回冗
長検査回路３０３は符号化出力回路３０４にＣＲＣ３１１を出力する。メモリ３０５及び
メモリ３０５をコントロールするメモリコントローラ３０８は、コード判定回路３０２か
ら入力される信号に応じて、記憶されたＵＩＤ３１２を符号化出力回路３０４に出力する
。コード判定回路３０２は、変調方式に応じた信号（例えば、振幅変調を行う場合か、周
波数変調を行う場合かを選択する信号）である変調モード選択信号１１５を符号化出力回
路３０４に出力する。また、コード判定回路３０２は、データの伝送速度を複数段階に切
り替えるための伝送速度切り替え信号１１４を符号化出力回路３０４に出力する。符号化
出力回路３０４は、変調モードに応じた変調信号（例えば、振幅変調信号または周波数変
調信号）を出力する。符号化出力回路３０４から出力される変調信号５１３は、アナログ
部２０４の変調回路５０７に入力される。
実施の形態１等で説明した多段の分周回路は、クロック生成回路３０９の一部に用いる
ことができる。
ことができる。
デジタル部２０５全体の消費電流のうち、クロック生成回路３０９の消費電流が占める
割合は他の回路（コード抽出回路３０１、コード判定回路３０２、符号化出力回路３０４
、巡回冗長検査回路３０３、メモリコントローラ３０８等）の消費電流と比較して非常の
大きい。デジタル部２０５全体の消費電流のうち、クロック生成回路３０９の消費電流が
占める割合は５０％以上、例えば８０％程度である。本発明の一態様にかかる半導体装置
の作製方法を用いてクロック生成回路３０９中の多段の分周回路を作製することにより、
クロック生成回路３０９の消費電流を削減することができるので、デジタル部２０５の消
費電流を大きく削減することができる。そのため、ＲＦＩＤタグ２００の消費電流を大幅
に削減することができる。
割合は他の回路（コード抽出回路３０１、コード判定回路３０２、符号化出力回路３０４
、巡回冗長検査回路３０３、メモリコントローラ３０８等）の消費電流と比較して非常の
大きい。デジタル部２０５全体の消費電流のうち、クロック生成回路３０９の消費電流が
占める割合は５０％以上、例えば８０％程度である。本発明の一態様にかかる半導体装置
の作製方法を用いてクロック生成回路３０９中の多段の分周回路を作製することにより、
クロック生成回路３０９の消費電流を削減することができるので、デジタル部２０５の消
費電流を大きく削減することができる。そのため、ＲＦＩＤタグ２００の消費電流を大幅
に削減することができる。
本実施の形態は他の実施の形態と自由に組み合わせて実施することができる。
本発明の一態様にかかる半導体装置の作製方法についてより具体的に説明する。
図６は、図１に示した多段の分周回路１００を、ＤＦＦを用いた基本セル１０３、基本
セル１０４、基本セル１０５、基本セル１０６、基本セル１０７によって作製した例であ
る。基本セル１０３が第１段の分周回路に対応し、基本セル１０４が第２段の分周回路に
対応し、基本セル１０５が第３段の分周回路に対応し、基本セル１０６が第４段の分周回
路に対応し、基本セル１０７が第５段の分周回路に対応する。ＤＦＦはＤ型フリップフロ
ップ回路である。なお、図６において５段の分周回路１００を例示したが、本発明の一態
様は一般にｎ（ｎは２以上の自然数）段の分周回路に適用することができる。
セル１０４、基本セル１０５、基本セル１０６、基本セル１０７によって作製した例であ
る。基本セル１０３が第１段の分周回路に対応し、基本セル１０４が第２段の分周回路に
対応し、基本セル１０５が第３段の分周回路に対応し、基本セル１０６が第４段の分周回
路に対応し、基本セル１０７が第５段の分周回路に対応する。ＤＦＦはＤ型フリップフロ
ップ回路である。なお、図６において５段の分周回路１００を例示したが、本発明の一態
様は一般にｎ（ｎは２以上の自然数）段の分周回路に適用することができる。
基本セル１０３において、ＣＬＫ端子には配線１００１が電気的に接続され、Ｄ端子及
びＱＢ端子には配線１００３が電気的に接続され、Ｑ端子には配線１００４が電気的に接
続される。
びＱＢ端子には配線１００３が電気的に接続され、Ｑ端子には配線１００４が電気的に接
続される。
基本セル１０４において、ＣＬＫ端子には配線１００３が電気的に接続され、Ｄ端子及
びＱＢ端子には配線１００５が電気的に接続され、Ｑ端子には配線１００６が電気的に接
続される。
びＱＢ端子には配線１００５が電気的に接続され、Ｑ端子には配線１００６が電気的に接
続される。
基本セル１０５において、ＣＬＫ端子には配線１００５が電気的に接続され、Ｄ端子及
びＱＢ端子には配線１００７が電気的に接続され、Ｑ端子には配線１００８が電気的に接
続される。
びＱＢ端子には配線１００７が電気的に接続され、Ｑ端子には配線１００８が電気的に接
続される。
基本セル１０６において、ＣＬＫ端子には配線１００７が電気的に接続され、Ｄ端子及
びＱＢ端子には配線１００９が電気的に接続され、Ｑ端子には配線１０１０が電気的に接
続される。
びＱＢ端子には配線１００９が電気的に接続され、Ｑ端子には配線１０１０が電気的に接
続される。
基本セル１０７において、ＣＬＫ端子には配線１００９が電気的に接続され、Ｄ端子及
びＱＢ端子には配線１０１１が電気的に接続され、Ｑ端子には配線１０１２が電気的に接
続される。
びＱＢ端子には配線１０１１が電気的に接続され、Ｑ端子には配線１０１２が電気的に接
続される。
配線１００１に入力される信号が多段の分周回路１００の入力信号となり、配線１０１
１に出力される信号が多段の分周回路１００の出力信号となる。
１に出力される信号が多段の分周回路１００の出力信号となる。
基本セル１０３乃至基本セル１０７を構成するＤＦＦはそれぞれ、ＱＢ端子がＤ端子に
接続されており、ＣＬＫ端子に入力された信号の周波数を１／２にしてＱ端子及びＱＢ端
子から出力する。よって、配線１００１に１３．５６ＭＨｚの周波数の信号が入力される
と、配線１００３及び配線１００４には６．７８ＭＨｚの周波数の信号が入力され、配線
１００５及び配線１００６には３．３９ＭＨｚの周波数の信号が入力され、配線１００７
及び配線１００８には１．６９５ＭＨｚの周波数の信号が入力され、配線１００９及び配
線１０１０には０．８４７５ＭＨｚの周波数の信号が入力され、配線１０１１及び配線１
０１２には０．４２３７５ＭＨｚの周波数の信号が入力される。こうして、多段の分周回
路１００は入力された１３．５６ＭＨｚの周波数の信号を１／３２の周波数の信号に変換
して出力する。
接続されており、ＣＬＫ端子に入力された信号の周波数を１／２にしてＱ端子及びＱＢ端
子から出力する。よって、配線１００１に１３．５６ＭＨｚの周波数の信号が入力される
と、配線１００３及び配線１００４には６．７８ＭＨｚの周波数の信号が入力され、配線
１００５及び配線１００６には３．３９ＭＨｚの周波数の信号が入力され、配線１００７
及び配線１００８には１．６９５ＭＨｚの周波数の信号が入力され、配線１００９及び配
線１０１０には０．８４７５ＭＨｚの周波数の信号が入力され、配線１０１１及び配線１
０１２には０．４２３７５ＭＨｚの周波数の信号が入力される。こうして、多段の分周回
路１００は入力された１３．５６ＭＨｚの周波数の信号を１／３２の周波数の信号に変換
して出力する。
図７は、本発明の一態様を用いて作製したフォトマスクである。図７中、図６に対応す
る基本セル及び配線を図６と同じ符号で示す。一方、図８は、従来の自動配置配線ツール
を用いた作製したフォトマスクである。図８中、図６に対応する基本セル及び配線を図６
と同じ符号で示す。
る基本セル及び配線を図６と同じ符号で示す。一方、図８は、従来の自動配置配線ツール
を用いた作製したフォトマスクである。図８中、図６に対応する基本セル及び配線を図６
と同じ符号で示す。
本発明の一態様の構成である図７と従来例である図８を比較すると、本発明の一態様の
構成では、高周波の信号が入力される基本セルを優先的に配置し、当該基本セルに電気的
に接続される配線の配線長を短く、他の配線と交差する回数を少なくするように配置して
いる。例えば、本発明の一態様の構成では、従来例を比較して、多段の分周回路１００に
おいて一番高い周波数の信号が入力される配線１００１の配線長が短くなるように基本セ
ル１０３乃至基本セル１０７が配置されている。また、多段の分周回路１００において二
番目に高い周波数の信号が入力される配線１００４の配線長が短く、他の配線と交差する
回数を少なくなるように基本セル１０３乃至基本セル１０７が配置されている。多段の分
周回路１００において三番目に高い周波数の信号が入力される配線１００５の配線長が短
く、他の配線と交差する回数を少なくなるように基本セル１０３乃至基本セル１０７が配
置されている。
構成では、高周波の信号が入力される基本セルを優先的に配置し、当該基本セルに電気的
に接続される配線の配線長を短く、他の配線と交差する回数を少なくするように配置して
いる。例えば、本発明の一態様の構成では、従来例を比較して、多段の分周回路１００に
おいて一番高い周波数の信号が入力される配線１００１の配線長が短くなるように基本セ
ル１０３乃至基本セル１０７が配置されている。また、多段の分周回路１００において二
番目に高い周波数の信号が入力される配線１００４の配線長が短く、他の配線と交差する
回数を少なくなるように基本セル１０３乃至基本セル１０７が配置されている。多段の分
周回路１００において三番目に高い周波数の信号が入力される配線１００５の配線長が短
く、他の配線と交差する回数を少なくなるように基本セル１０３乃至基本セル１０７が配
置されている。
図９は、図６で示した多段の分周回路１００を用いたＲＦＩＤタグのクロック生成回路
において、基本セル１０３乃至基本セル１０７それぞれの消費電流をシミュレーションし
て導出し、その割合を示した図である。図９（Ａ）は図８で示した従来の自動配置配線ツ
ールを用いて多段の分周回路を作製した場合の割合であり、図９（Ｂ）は図７で示した本
発明の一態様を用いて多段の分周回路を作製した場合の割合である。図９（Ｂ）は図９（
Ａ）における消費電流を１とした場合の消費電流の割合を示している。
において、基本セル１０３乃至基本セル１０７それぞれの消費電流をシミュレーションし
て導出し、その割合を示した図である。図９（Ａ）は図８で示した従来の自動配置配線ツ
ールを用いて多段の分周回路を作製した場合の割合であり、図９（Ｂ）は図７で示した本
発明の一態様を用いて多段の分周回路を作製した場合の割合である。図９（Ｂ）は図９（
Ａ）における消費電流を１とした場合の消費電流の割合を示している。
本発明の一態様では従来と比較して、高い周波数の信号が入力される基本セルほど、消
費電流が低減されていることがわかる。こうして、ＲＦＩＤタグのクロック生成回路全体
において２２％の消費電流を削減することができる。
費電流が低減されていることがわかる。こうして、ＲＦＩＤタグのクロック生成回路全体
において２２％の消費電流を削減することができる。
本実施例は、実施の形態と組み合わせて実施することができる。
１００ 分周回路
１０３ 基本セル
１０４ 基本セル
１０５ 基本セル
１０６ 基本セル
１０７ 基本セル
１１３ 信号
１１４ 伝送速度切り替え信号
１１５ 変調モード選択信号
２００ ＲＦＩＤタグ
２０１ リーダ／ ライタ
２０２ アンテナ
２０３ 回路部
２０４ アナログ部
２０５ デジタル部
２０６ アンテナ
２０７ 回路部
２１１ 変調された搬送波
３０１ コード抽出回路
３０２ コード判定回路
３０３ 巡回冗長検査回路
３０４ 符号化出力回路
３０５ メモリ
３０８ メモリコントローラ
３０９ クロック生成回路
３１１ ＣＲＣ
３１２ ＵＩＤ
５０１ 共振容量
５０２ 帯域フィルタ
５０３ 電源回路
５０４ 整流回路
５０５ 保持容量
５０６ 復調回路
５０７ 変調回路
５１１ 直流電圧
５１２ 信号
５１３ 変調信号
１００１ 配線
１００３ 配線
１００４ 配線
１００５ 配線
１００６ 配線
１００７ 配線
１００８ 配線
１００９ 配線
１０１０ 配線
１０１１ 配線
１０１２ 配線
１０３ 基本セル
１０４ 基本セル
１０５ 基本セル
１０６ 基本セル
１０７ 基本セル
１１３ 信号
１１４ 伝送速度切り替え信号
１１５ 変調モード選択信号
２００ ＲＦＩＤタグ
２０１ リーダ／ ライタ
２０２ アンテナ
２０３ 回路部
２０４ アナログ部
２０５ デジタル部
２０６ アンテナ
２０７ 回路部
２１１ 変調された搬送波
３０１ コード抽出回路
３０２ コード判定回路
３０３ 巡回冗長検査回路
３０４ 符号化出力回路
３０５ メモリ
３０８ メモリコントローラ
３０９ クロック生成回路
３１１ ＣＲＣ
３１２ ＵＩＤ
５０１ 共振容量
５０２ 帯域フィルタ
５０３ 電源回路
５０４ 整流回路
５０５ 保持容量
５０６ 復調回路
５０７ 変調回路
５１１ 直流電圧
５１２ 信号
５１３ 変調信号
１００１ 配線
１００３ 配線
１００４ 配線
１００５ 配線
１００６ 配線
１００７ 配線
１００８ 配線
１００９ 配線
１０１０ 配線
１０１１ 配線
１０１２ 配線
Claims (8)
- ｎ（ｎは２以上の自然数）段の分周回路と、記憶素子と、アンテナと、を有し、
無線信号を用いて情報の送信を行う半導体装置の作製方法であって、
第ｉ（ｉは１以上ｎより小さい自然数）段の分周回路が有する配線の寄生容量は、第ｊ（ｊはｉより大きくｎ以下の自然数）段の分周回路が有する配線の寄生容量よりも小さくなるように、第ｉ段の分周回路に対応する基本セルと第ｊ段の分周回路に対応する基本セルを配置することを特徴とする半導体装置の作製方法。 - ｎ（ｎは２以上の自然数）段の分周回路と、記憶素子と、アンテナと、を有し、
無線信号を用いて情報の送信を行う半導体装置の作製方法であって、
第ｉ（ｉは１以上ｎより小さい自然数）段の分周回路に電気的に接続された配線の寄生容量は、第ｊ（ｊはｉより大きくｎ以下の自然数）段の分周回路に電気的に接続された配線の寄生容量よりも小さくなるように、第ｉ段の分周回路に対応する基本セルと第ｊ段の分周回路に対応する基本セルを配置することを特徴とする半導体装置の作製方法。 - ｎ（ｎは２以上の自然数）段の分周回路と、記憶素子と、アンテナと、を有し、
無線信号を用いて情報の送信を行う半導体装置の作製方法であって、
第ｉ（ｉは１以上ｎより小さい自然数）段の分周回路が有する配線の寄生抵抗は、第ｊ（ｊはｉより大きくｎ以下の自然数）段の分周回路が有する配線の寄生抵抗よりも小さくなるように、第ｉ段の分周回路に対応する基本セルと第ｊ段の分周回路に対応する基本セルを配置することを特徴とする半導体装置の作製方法。 - ｎ（ｎは２以上の自然数）段の分周回路と、記憶素子と、アンテナと、を有し、
無線信号を用いて情報の送信を行う半導体装置の作製方法であって、
第ｉ（ｉは１以上ｎより小さい自然数）段の分周回路に電気的に接続された配線の寄生抵抗は、第ｊ（ｊはｉより大きくｎ以下の自然数）段の分周回路に電気的に接続された配線の寄生抵抗よりも小さくなるように、第ｉ段の分周回路に対応する基本セルと第ｊ段の分周回路に対応する基本セルを配置することを特徴とする半導体装置の作製方法。 - ｎ（ｎは２以上の自然数）段の分周回路と、記憶素子と、アンテナと、を有し、
無線信号を用いて情報の送信を行う半導体装置の作製方法であって、
第ｉ（ｉは１以上ｎより小さい自然数）段の分周回路が有する配線の配線長は、第ｊ（ｊはｉより大きくｎ以下の自然数）段の分周回路が有する配線の配線長よりも短くなるように、第ｉ段の分周回路に対応する基本セルと第ｊ段の分周回路に対応する基本セルを配置することを特徴とする半導体装置の作製方法。 - ｎ（ｎは２以上の自然数）段の分周回路と、記憶素子と、アンテナと、を有し、
無線信号を用いて情報の送信を行う半導体装置の作製方法であって、
第ｉ（ｉは１以上ｎより小さい自然数）段の分周回路に電気的に接続された配線の配線長は、第ｊ（ｊはｉより大きくｎ以下の自然数）段の分周回路に電気的に接続された配線の配線長よりも短くなるように、第ｉ段の分周回路に対応する基本セルと第ｊ段の分周回路に対応する基本セルを配置することを特徴とする半導体装置の作製方法。 - ｎ（ｎは２以上の自然数）段の分周回路と、記憶素子と、アンテナと、を有し、
無線信号を用いて情報の送信を行う半導体装置の作製方法であって、
第ｉ（ｉは１以上ｎより小さい自然数）段の分周回路が有する配線と他の配線とが交差する回数は、第ｊ（ｊはｉより大きくｎ以下の自然数）段の分周回路が有する配線と他の配線とが交差する回数よりも少なくなるように、第ｉ段の分周回路に対応する基本セルと第ｊ段の分周回路に対応する基本セルを配置することを特徴とする半導体装置の作製方法。 - ｎ（ｎは２以上の自然数）段の分周回路と、記憶素子と、アンテナと、を有し、
無線信号を用いて情報の送信を行う半導体装置の作製方法であって、
第ｉ（ｉは１以上ｎより小さい自然数）段の分周回路に電気的に接続された配線と他の配線とが交差する回数は、第ｊ（ｊはｉより大きくｎ以下の自然数）段の分周回路に電気的に接続された配線と他の配線とが交差する回数よりも少なくなるように、第ｉ段の分周回路に対応する基本セルと第ｊ段の分周回路に対応する基本セルを配置することを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014086061A JP2014197680A (ja) | 2008-09-23 | 2014-04-18 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008243452 | 2008-09-23 | ||
| JP2008243452 | 2008-09-23 | ||
| JP2014086061A JP2014197680A (ja) | 2008-09-23 | 2014-04-18 | 半導体装置の作製方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009216312A Division JP5530687B2 (ja) | 2008-09-23 | 2009-09-18 | 半導体装置の作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014197680A true JP2014197680A (ja) | 2014-10-16 |
Family
ID=42036146
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009216312A Expired - Fee Related JP5530687B2 (ja) | 2008-09-23 | 2009-09-18 | 半導体装置の作製方法 |
| JP2014086061A Withdrawn JP2014197680A (ja) | 2008-09-23 | 2014-04-18 | 半導体装置の作製方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009216312A Expired - Fee Related JP5530687B2 (ja) | 2008-09-23 | 2009-09-18 | 半導体装置の作製方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8006217B2 (ja) |
| JP (2) | JP5530687B2 (ja) |
| KR (1) | KR101570993B1 (ja) |
| CN (1) | CN102165578B (ja) |
| WO (1) | WO2010035848A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4555891B2 (ja) * | 2007-05-28 | 2010-10-06 | 富士通株式会社 | 自動配線装置，自動配線プログラム，及び同プログラムを記録したコンピュータ読取可能な記録媒体 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04239222A (ja) * | 1991-01-11 | 1992-08-27 | Nippon Telegr & Teleph Corp <Ntt> | 可変分周回路 |
| JPH0541660A (ja) * | 1991-08-05 | 1993-02-19 | Nippon Telegr & Teleph Corp <Ntt> | 分周回路ｉｃ |
| JPH1167926A (ja) * | 1997-08-26 | 1999-03-09 | Nec Corp | 半導体集積回路のレイアウトパターン作成装置 |
| JP2002217710A (ja) * | 2001-01-19 | 2002-08-02 | Mitsubishi Electric Corp | 可変分周回路 |
| JP2008035498A (ja) * | 2006-06-30 | 2008-02-14 | Semiconductor Energy Lab Co Ltd | 半導体装置及び当該半導体装置を具備する電子機器 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2830713B2 (ja) * | 1993-08-25 | 1998-12-02 | 日本電気株式会社 | 分周回路のテスト方法 |
| JPH09245065A (ja) * | 1996-03-05 | 1997-09-19 | Mitsubishi Electric Corp | 負荷容量検証装置 |
| JP4593891B2 (ja) * | 2003-07-08 | 2010-12-08 | パナソニック株式会社 | 半導体装置 |
| JP4683833B2 (ja) * | 2003-10-31 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 機能回路及びその設計方法 |
| JP2005184608A (ja) * | 2003-12-22 | 2005-07-07 | Renesas Technology Corp | 通信用半導体集積回路 |
| CN101278534B (zh) * | 2005-08-11 | 2011-06-08 | 株式会社半导体能源研究所 | 半导体器件和无线通信系统 |
| JP2007294484A (ja) * | 2006-04-20 | 2007-11-08 | Toyota Industries Corp | 半導体集積回路 |
| JP5192732B2 (ja) * | 2006-05-31 | 2013-05-08 | 株式会社半導体エネルギー研究所 | 半導体装置及び当該半導体装置を具備するｉｃラベル、ｉｃタグ、ｉｃカード |
| WO2007139205A1 (en) | 2006-05-31 | 2007-12-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and ic label, ic tag, and ic card having the same |
-
2009
- 2009-09-17 CN CN200980138116.9A patent/CN102165578B/zh not_active Expired - Fee Related
- 2009-09-17 KR KR1020117008346A patent/KR101570993B1/ko active Active
- 2009-09-17 WO PCT/JP2009/066841 patent/WO2010035848A1/en not_active Ceased
- 2009-09-18 US US12/562,837 patent/US8006217B2/en not_active Expired - Fee Related
- 2009-09-18 JP JP2009216312A patent/JP5530687B2/ja not_active Expired - Fee Related
-
2014
- 2014-04-18 JP JP2014086061A patent/JP2014197680A/ja not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04239222A (ja) * | 1991-01-11 | 1992-08-27 | Nippon Telegr & Teleph Corp <Ntt> | 可変分周回路 |
| JPH0541660A (ja) * | 1991-08-05 | 1993-02-19 | Nippon Telegr & Teleph Corp <Ntt> | 分周回路ｉｃ |
| JPH1167926A (ja) * | 1997-08-26 | 1999-03-09 | Nec Corp | 半導体集積回路のレイアウトパターン作成装置 |
| JP2002217710A (ja) * | 2001-01-19 | 2002-08-02 | Mitsubishi Electric Corp | 可変分周回路 |
| JP2008035498A (ja) * | 2006-06-30 | 2008-02-14 | Semiconductor Energy Lab Co Ltd | 半導体装置及び当該半導体装置を具備する電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102165578B (zh) | 2014-01-29 |
| CN102165578A (zh) | 2011-08-24 |
| KR101570993B1 (ko) | 2015-11-23 |
| JP5530687B2 (ja) | 2014-06-25 |
| WO2010035848A1 (en) | 2010-04-01 |
| US20100071178A1 (en) | 2010-03-25 |
| KR20110084501A (ko) | 2011-07-25 |
| JP2010103504A (ja) | 2010-05-06 |
| US8006217B2 (en) | 2011-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100973206B1 (ko) | 하이브리드 온칩-오프칩 트랜스포머 | |
| Yao et al. | A–$21.2 $-dBm dual-channel UHF passive CMOS RFID Tag design | |
| US9391453B2 (en) | Power management in multi-die assemblies | |
| US10181788B2 (en) | Rational conversion ratio converter | |
| JP7618580B2 (ja) | オンパッケージの高バンド幅共振スイッチドキャパシタ電圧レギュレータ | |
| CN101197507A (zh) | 无线电源装置及电路 | |
| US20150028834A1 (en) | Dc-dc converter for envelope tracking | |
| JP5530687B2 (ja) | 半導体装置の作製方法 | |
| Namoune et al. | Simulation of an integrated spiral inductor and inter-digital capacitor in a buck micro converter | |
| CN107077950B (zh) | 用于集成电压调节器的嵌入式薄膜磁载体 | |
| US9667217B2 (en) | High performance integrated tunable impedance matching network with coupled merged inductors | |
| CN113994581A (zh) | 三电平降压调节器的连接端子图案及布局 | |
| Seemann et al. | Single-ended ultra-low-power multistage rectifiers for passive RFID tags at UHF and microwave frequencies | |
| El Mattar et al. | Dickson voltage multiplier with 1 to 6 stages for dual-band rectifiers (2.45/5.8 GHz) with low input power | |
| CN109308374B (zh) | 多边形螺旋电感器件的版图参数抽取方法 | |
| JP2012139051A (ja) | 受電回路 | |
| Amin et al. | A wirelessly powered low‐power digital temperature sensor | |
| US20070096923A1 (en) | Voltage multiplier for radio frequency identification tags | |
| US20170243690A1 (en) | Composite inductor structure | |
| Banerjee | Enhancement of output power level of RF energy harvesting circuit using Wilkinson power combiner | |
| CN219576645U (zh) | 供电电路、芯片及电子设备 | |
| US20240304545A1 (en) | Coupled inductors through substrate-assembly process and/or wafer-level process | |
| KR101467469B1 (ko) | 인쇄 메모리 회로 장치 및 이를 이용한 rfid 태그 | |
| Mejdoub et al. | A 1-GHz 180 nm CMOS Power Amplifier for UHF RFID Reader Systems | |
| Mok et al. | A 13.56 MHz adiabatic smart card/RFID |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150212 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20150223 |