JP2014509389A - 磁界感知デバイス - Google Patents

Abstract

本発明は、機能的に異なる層（３８、６０、７０）を備えた磁界感知デバイス（５０）に関する。ホイートストンブリッジ層（７０）はホイートストンブリッジ（１８）の少なくとも２つの抵抗器（２０）を備え、各々の抵抗器（２０）は抵抗器部分要素（２２）の形態をした磁界感知素子（１０）を備え、フリップ導体層（３８）は、各々の磁界感知素子（１０）の内部磁化状態をフリップするフリップ導体（３０）を備える。フリップ導体３０は複数の導体ストライプ（３２）を備え、これらの導体ストライプ（３２）は、フリップ導体層（３８）の少なくとも２つの異なるフリップ導体副層（３８−１、３８−２）の上に配列され、ビアを介して相互に電気結合される。フリップ導体（３０）の多層配列は磁界感知デバイス（５０）のコンパクトな設計を提供し、磁界感知デバイスの減少された電力消費、減少されたインダクタンス、および改善された感度が達成され得る。

Description

本発明は、外部磁界の方向および大きさを感知する磁界感知デバイスに関する。

ＡＭＲ効果（異方性磁気抵抗効果）は、多数のセンサで、特に、電子コンパスのように地球の磁界を測定し、または（導体の周りに生成された磁界を測定することによって）電流を測定して、トラフィックの検出ならびに線形位置および角度の感知を行うために使用される。典型的には、ＡＭＲ磁界感知デバイスは、ＡＭＲ効果を利用する磁界感知素子を備える。ＡＭＲ効果は、外部磁界が適用されたとき、伝導材料の電気抵抗値を変化させる伝導材料特性である。ホイートストンブリッジ構成の使用は、ＡＭＲ感知ブリッジ抵抗器の抵抗変動の高感知測定を可能にする。高度にコンパクトな電子デバイス、たとえば、ナビゲーションシステム、パルスウォッチ、スピードメータ、モバイルコンピュータ、および類似の電子製品の多くが、ますます磁界センサを備えるようになったため、高度に集積された小さい磁界センサチップの必要性が生じている。

ＡＭＲセンサチップの感度は、磁界フリップ機構を導入することによって増加され得ることが周知である。各々のＡＭＲ磁気感知素子の内部磁化が周期的にフリップされ、磁界の単一成分の差分測定が遂行され得るようにされる。それゆえに、典型的なセンサチップは、フリップ磁界を生成する磁気フリップ導体を備え、フリップ導体はＡＭＲセンサチップの単一チップ層の中に集積される。磁界センサチップを組み込んだ多くの電気デバイスは、低容量のバッテリまたは蓄電池によって電力を与えられる。ゆえに、フリップ機構は、多くの電力を消費することなく磁界測定の分解能および精度を向上させる高フリップ頻度を達成することが望まれる。さらに、従来設計のフリップ導体のサイズは、磁界センサチップの全体的寸法を支配するので、フリップ導体の設計を小型化することがさらに望ましい。これはインダクタンスの減少を助け、結果としてフリップ頻度を増加する。

フリップ導体が渦巻き設計を有するように形成され、磁界センサチップ区域の主な部分をカバーする磁界感知デバイスは、米国特許第５２４７２７８号から公知である。フリップ導体のレイアウトは、センサチップのサイズを決定する。フリップ導体は単一層の上に配列され、誘電絶縁層によってホイートストンブリッジ層およびチップ基板から分離される。センサチップの単一層の上に比較的大きなフリップ導体を配列することは、磁界感知素子の内部磁化をフリップする十分大きなフリップ磁界を生成するとき、比較的高い電気エネルギー消費を生じ、チップ区域の大きな部分を占有し、電気エネルギーの著しい量を消費し、高いインダクタンスを顕示し、比較的低いフリップ頻度のみが取得され、磁界感知の時間分解能を限定する。

技術水準の磁界感知デバイスで遭遇される問題は、ＡＭＲ抵抗器構成に関して磁界導体が相対的に大きく、電気エネルギーの相対的に高い量を消費し、フリップ頻度の増加を許さず、磁界感知デバイスの一層高い小型化および一層良好な分解能が限定される態様に存在する。それゆえに、一層高い集積度、一層小さいチップサイズ、一層低い電力消費、磁界感知の一層高い時間分解能および感度を可能にする向上した磁界感知デバイスを提供することが望ましい。

本発明の目的は、請求項１に従った磁界感知デバイスによって達成される。

本発明は、機能的に異なる幾つかの層を備え、ホイートストンブリッジ層がホイートストンブリッジの少なくとも２つの抵抗器を備えた磁界感知デバイスを示唆する。ホイートストンブリッジの各々の抵抗器は、少なくとも１つの磁界感知素子を副抵抗器として備える。フリップ導体層は、各々の磁界感知素子の内部磁化状態をフリップする少なくとも１つのフリップ導体を備える。フリップ導体は複数の導体ストライプを備え、これらの導体ストライプはフリップ導体層の少なくとも２つの異なるフリップ導体副層の上に配列され、副層の導体ストライプはビア接続、すなわち、いわゆるビアを介して相互に電気結合される。こうして、磁界感知デバイスは、フリップ導体が少なくとも２つの副層の上に配列され、これらの副層が相互の上部に存在するかホイートストン抵抗器を挟むセンサチップ設計を示唆する。このような設計は、従来の磁気センサチップ区域のサイズのほぼ半分を要求する。これは少なくとも２つの副層の上に配列されたフリップ導体の多層構造から生じる。３次元構造は、磁界感知素子が位置決めされる区域の外側でチップサイズを低減し、センサチップの全体的サイズを一層コンパクトにする。さらに、コンパクト設計に起因して、漂遊磁界が減少され、インダクタンスが低減され得る。磁界感知素子に隣接する磁気活性導体ストライプは、Ｕ字形、蛇行形、または渦巻き形を有するように設計され、既存のフリップ導体構造と同等または優越した効果をフリップ機構に及ぼし得る。フリップ機構の基本的コンセプトは従来の設計に従う。すなわち、磁気感知素子に近いフリップ導体副層の導体ストライプに関して各々の抵抗器の磁気抵抗ストライプの方位をフリップする。結果として、抵抗器配列の磁界感知素子は相互に一層近く位置決めされ、磁界感知素子は一層均一にされ、材料不純物および加工欠陥は２つ以上の抵抗器へ同等に影響し、次のような改善を生じる。

・Ｒ／θ関係曲線の改善された線形性。ここでθは、磁界感知素子の整列に関して測定されるべき外部磁界の角度であり、Ｒは素子の電気抵抗である。

・温度変化および加工変動に対する減少された感度。

・ホイートストンブリッジ構成の低減されたオフセット電圧Ｖ_ｏｆｆ。

・一層コンパクトな設計および一層小さなチップサイズ。

・低減された漂遊磁界に起因するフリップコイルの減少されたインダクタンス。

・増加された感知頻度限定。

・減少されたフリップ電圧、フリップ電流Ｉ_Ｆ、およびエネルギー消費。

一般的に、フリップ磁界またはフリップ磁気インパルスを提供するために設計される磁気活性導体ストライプ、および活性導体ストライプを導電する導体ストライプは、双方の副層の上に任意の形態で位置決めされ得る。好ましい実施形態によれば、フリップ導体は、関連づけられた磁界感知素子のフリップ磁界を提供する磁気活性導体ストライプの第１の組を備え得る。導体ストライプの第１の組は、ホイートストンブリッジ層の側に対面する第１のフリップ導体副層の上に配列され得る。

さらに、磁界感知デバイスは、導体ストライプの第１の組の電気接続を提供する導体ストライプの少なくとも１つの第２の組を備え得る。この第２の組は、少なくとも１つの第２のフリップ導体副層の上に配列される。このようにして、双方の副層は特定の技術目的に設計される。すなわち、第１の層は、フリップ磁界を生成する導体ストライプの第１の組を備え、第２の層は、導体ストライプの第１の組を接続する導体ストライプの第２の組を備え、各々の磁気感知素子の内部磁化状態をフリップするフリップ磁界をフリップ電流が生成し得るようにされる。好ましくは、第１の磁気活性副層はホイートストンブリッジの抵抗器の磁界感知素子の近くに位置決めされ、副抵抗器の内部磁気状態をフリップするのに十分なフリップ磁界を小さな電流が生成し得るようにされる。導体ストライプの第１の組と磁界感知素子との間の距離を減少することは、フリッププロセスのエネルギー消費を低減する。

一般的に、フリップ導体は、磁界感知素子の内部磁化と平行または反平行な磁界を提供する。たとえば、導体ストライプは、ソレノイドまたは円筒コイルとして設計され得る。好ましい実施形態および前述された実施形態によれば、導体ストライプの第１の組は、磁界感知素子の長手方向整列に関して本質的に垂直に方位され、導体ストライプの第２の組は、磁界感知素子の長手方向整列に関して本質的に平行に方位される。導体ストライプは、電流の流れに垂直な磁界をストライプに沿って生成する。それゆえに、磁界感知素子の長さ方向に関して垂直に方位された導体ストライプは、磁気フリップ素子の内部状態と平行または反平行なフリップ磁界を生成し、垂直導体ストライプの第１の組の第２の副層接点の平行方位ストライプへ垂直導体ストライプを電気接続し得る。双方の副層の間の電気接続はビアまたは結合線によって形成される。このようにして、低減された幾何学的寸法を有するコンパクトで効率的な導体コイル配列が提供され得る。

一般的に、第１のフリップ導体副層の導体ストライプは、関連づけられた磁界感知素子の内部磁化方向と好ましくは垂直に方位された単一ストライプであり得る。代替として、導体ストライプはＵ字形、渦巻き形、または蛇行形であり、内部磁化方向に関して平行に方位された領域をさらに備え得る。そのような単一平行方位導体ストライプ、Ｕ字形、渦巻き形、または蛇行形導体ストライプは指を形成し、複数の非接続導体ストライプが相互に係合し得るようにされる。前述された実施形態によれば、導体ストライプの第１の組は、磁界感知素子の中心部分のためにフリップ磁界を提供する垂直方位導体ストライプおよび磁界感知素子の端部分のためにフリップ磁界を提供する垂直導体ストライプから成るインターディジタル配列を備え得る。反対方向の電流の流れを有する導体ストライプが相互に隣接するインターディジタル配列は、低減されたインダクタンスおよび最小化された漂遊磁界を有するコンパクトな設計を提供する。第２の副層の平行方位導体ストライプは、導体ストライプの第１の組の指を接続する。

好ましい実施形態によれば、磁界感知素子の中心部分のために提供されるフリップ磁界に関して増加されたフリップ磁界が、各々の磁界感知素子の双方の端部分で提供され得るように、導体ストライプの第１の組が設計および配列され得る。磁界感知素子のフリップは、比較的強いフリップ磁界を磁界感知素子の双方の端へ適用し、低減されたフリップ磁界を磁界感知素子の中心部分へ適用することによって確保される。増加されたフリップ磁界は、フリップ導体を通って流れる磁気フリップ電流の中心部分に関して電流密度を端部分で増加することによって、双方の端部分で提供され得る。たとえば、低減された幅を磁界感知素子の端部分で有し、増加された幅を磁界感知素子の中心部分で有するフリップ導体ストライプを配列し、またはコンダクタンスプロファイルを有するフリップ導体ストライプを設計して、磁界感知素子の端部分でフリップ電流密度が増加されるようにすることは、磁界感知素子の内部磁化状態を安定および信頼可能にフリップするフリップ磁界を提供する。

前述された実施形態と組み合わせて有利な好ましい実施形態によれば、均一なフリップ磁界が磁界感知素子の中心部分で励起され得るように、導体ストライプの第１の組の少なくとも１つの導体ストライプが、電流分布を提供するように設計された少なくとも１つの電流分布要素、好ましくはコンダクタンスプロファイルまたは非伝導区域、特に窪みを備え、これによって好ましくは、導体ストライプが磁界感知素子の中心部分の内部磁化状態をフリップするように適合され得る。電流分布要素は、磁気感知素子の中心部分に均一な電流分布を提供するように設計される。その高度にコンパクトな設計に起因して、フリップ導体は複数の粗いエッジを備える。電流分布要素は、好ましくは磁界感知素子の中心部分で磁気フリップ電流の均一な分布を提供するための、導体ストライプの第１の組の孔、窪み、または非伝導部分であり得る。このようにして、均一なフリップ磁界が中心部分のために提供され、任意選択的に、電流分布要素を設計して、増加された磁界を磁界感知素子の端部分で提供し得る。もし導体ストライプが不完全伝導材料から構成されるならば、電流分布材料はコンダクタンスプロファイルをさらに備え得る。コンダクタンスプロファイルは、均一な電流分布を磁界感知素子の中心領域で強制し、任意選択的に、増加された電流分布を端部分で強制する。

好ましい実施形態によれば、抵抗器は、少なくとも２つの磁界感知素子を副抵抗器として備え得る。各々の磁界感知素子は、フリップ導体の関連づけられた垂直導体ストライプの電流の流れ方向に関するその配列に依存して、正または負のバーバーポール整列を有するバーバーポール構造を備える。このようにして、隣接する磁気活性フリップ導体副層の導体ストライプは、ホイートストンブリッジ網の中の各々の抵抗器の磁気抵抗ストライプ（磁界感知素子）の数の半分の磁化方向を１つの方向に設定し、磁気抵抗ストライプの数の半分の磁化方向を他の方向に設定し、センサデバイスの改善された線形性および向上した感度が達成され得るようにする。たとえば、抵抗器は少なくとも２つの磁界感知素子を備え、正のバーバーポール配列を有する第１の素子および負のバーバーポール配列を有する第２の素子が直列に接続される。双方の素子は、それらの対応する磁気活性フリップ導体ストライプに関して配列され、それらの内部磁化が相互に反対にフリップされ得るようにされる。こうして、ホイートストンブリッジのＵ_ａ／Ｈ関係曲線が線形化され、精度および感度が改善される。

前述された実施形態によれば、ホイートストンブリッジ層の少なくとも２つの抵抗器の副抵抗器は、インターディジタル形式で配列され得る。詳細には、各々の抵抗器は複数の磁界感知素子の直列接続を備える。各々の抵抗器の磁界感知素子は蛇行形態で配列され、２つの直列接続された素子が「指」を形成して並ぶように配列される。第１の抵抗器の２つの隣接する指の間にギャップが形成され、第２の抵抗器の指が第１の抵抗器の２つの指の間に挟まれ得るようにされる。このようにして、第１および第２の抵抗器の指はインターディジタル形式で配列され、コンパクトな配列および双方の抵抗器の類似の材料特性および特徴を生じる。結果として、センサチップの全体的サイズが低減され、線形性、精度、および感度が改善され得る。

好ましい実施形態によれば、磁界感知素子の双方の長手方向端部分はテーパ形態、好ましくは楕円形態を有し得る。テーパ形態、たとえば、磁界素子の端部分の狭くされるか細くされた楕円形態は、素子の電気接続を改善し、素子の内部状態をフリップするフリップ磁界の強さを低減する。このようにして、フリップ機構の全体的エネルギー消費が低減され得る。

一般的に、ホイートストンブリッジ層は、第１および第２のフリップ導体副層に関して任意的に配列され得る。好ましい実施形態によれば、ブリッジ抵抗器はホイートストンブリッジ層の上で、第１のフリップ導体副層の下におよび有利には隣接して、配列され得る。ホイートストンブリッジ層も、好ましくは第２のフリップ導体副層の中に配列され、これによって第２のフリップ導体副層の伝導ストライプおよびホイートストンブリッジの磁界感知素子は同じ層の上に配列される。代替として、ホイートストンブリッジ層は第１および第２のフリップ導体副層の間に挟まれ、これによってホイートストンブリッジの磁界感知素子が第１および第２の副層の間に配置される。第１のフリップ導体副層の上部にホイートストンブリッジ層を配列することも可能である。第１のフリップ導体副層は、磁界感知素子の内部磁化を確実にフリップするためホイートストンブリッジの磁界感知素子の近くに配列されるべきである。ホイートストンブリッジの磁界感知素子は有利には第２の副層の中に位置決めされ、これによって導体ストライプの第２の組は、磁界感知素子と本質的に平行に方位される。これはチップの容積を低減し、導体ストライプの長さを短縮し、インダクタンスを低減し、フリップ導体の磁気活性導体ストライプのフリップ磁界と磁界感知素子との結合を改善する。磁界感知素子は、ＡＭＲ材料ストライプ、たとえば、パーマロイを備え、それに対して、ＡＭＲ材料ストライプの整列に関して好ましくは４５°の角度で整列された高伝導材料のバーバーポール構造が取り付けられる。バーバーポール構造の処理中に、フリップ導体ストライプの第２の組およびフリップ導体ストライプの第１の組を接続するビアが、バーバーポール構造と同じ材料を使用して同時に製造され得る。

好ましい実施形態によれば、磁界感知デバイスは、補償磁界を生成して外部磁界を補償する補償導体を備え得る。ここで補償導体は、好ましくはホイートストンブリッジ層の上部に、フリップ導体層と隣接しておよび／または互い違いに、少なくとも１つの補償導体層の上に配置される。補償導体も磁界を生成し得るが、フリップ導体とは対照的に、磁界感知素子の長さ方位と平行ではなく、長さ方位と垂直に磁界を生成する。外部磁界が補償され得るように、補償導体は、感知されるべき外部磁界の成分と平行な磁界を生成し得る。補償磁界は外部磁界を削除または補正し、磁界感知デバイスにバイアスをかけるために使用され得る。各々の層の磁気活性部分が磁界感知素子の近くに配列され得るように、フリップ導体層と補償導体層との間にホイートストンブリッジ層を配列することが有利であり得る。結果として、低減された電気エネルギーを用いてフリップ磁界ならびに補償磁界が生成され得る。補償導体層およびフリップ導体層は２つ以上の副層を備え得る。双方の導体層の副層が相互に交代して配列されるように、双方の導体層の副層が相互に互い違いにされることが有利であり得る。

前述された実施形態に加えて、補償導体層の少なくとも２つの異なる補償導体副層の上に、補償導体の複数の導体ストライプを配列することが有利である。異なる副層の導体ストライプは、ビアを介して相互に電気結合され、補償磁界を提供する補償導体ストライプの第１の組が第１の補償導体副層の上に配列され、補償導体ストライプの第１の組の電気接続を提供する補償導体ストライプの第２の組が第２の補償導体副層の上に配列される。補償導体ストライプの第１の組は、ホイートストンブリッジ層の上におよび隣接して、および第１のフリップ導体副層の下に、配列され得る。好ましくは、第１の補償導体副層の磁気活性導体ストライプは、ホイートストンブリッジ層の抵抗器の近くに置かれる。さらに、第２の補償導体副層をホイートストンブリッジ層から遠くに置き、補償導体ストライプの第２の組の補償導体ストライプによって生成された磁界が、ホイートストンブリッジ抵抗器の補償磁界に悪影響を与えないようにすることが有利である。代替として、補償導体副層の第２の組がホイートストンブリッジ層の下に位置決めされ、ホイートストンブリッジ層が補償導体副層の第１および第２の組の間に挟まれて、補償導体ストライプの第２の組の導体ストライプによって生成された磁界が、補償導体ストライプの第１の組によって生成された補償磁界に貢献するようにされ得る。好ましい実施形態において、第２のフリップ導体副層の導体ストライプの組は、チップ基板の表面上で磁界感知素子に相当するＡＭＲ材料ストライプと平行に配列される。この層の上部に、第１の補償導体副層の導体ストライプの組が配列される。続いて第１のフリップ導体副層のフリップ導体ストライプの組が配列され、この後で、チップ層配列の上部に、第２の補償導体副層の補償導体ストライプの組が配列される。副層はビアによって接触され得る。こうして、補償導体ストライプおよびフリップ導体ストライプの交代する副層の互い違い配列は、コンパクト、高感知性、およびエネルギー効率的な磁界感知デバイスを提供する。この実施形態は、複数フリップ導体層配列の前述されたコンセプトを複数補償導体層配列へ移転することを示唆する。このようにして、フリップ導体コンセプトに関する有利性および改善が、補償導体についても成り立つ。

好ましい実施形態によれば、フリップ導体および／または補償導体の少なくとも一部分は、本質的にＵ字形、渦巻き形、および／または蛇行形に配列される。これらの配列の全ては、垂直および平行に方位された要素を備え、これらの要素はフリップ導体および／または補償導体の磁気活性ストライプおよび電気接続導体ストライプへ割り当てられ得る。全ての配列は、反対磁界を有する磁気活性導体ストライプを提供し、コンパクトな形態で実現され得る。これらの配列は、さらに組み合わせられ得る。すなわち、副層は、Ｕ字形および渦巻き形、Ｕ字形および蛇行形、などの導体ストライプを備え得る。

好ましい実施形態によれば、フリップ導体および／または補償導体の材料は高伝導性であり、好ましくは、銅、アルミニウム、銀、金、またはこれらの合金を備え、好ましくはバーバーポール構造を形成する材料と同じである。高伝導性導体は、バッテリ駆動デバイスが低電圧でも高電流を生成し、十分大きな磁界を生成し得る。バーバーポール構造および導体ストライプに同じ材料を使用することは、製造の複雑さを低減し、バーバーポール構造および導体ストライプを同時に製造し得る。

一般的に、ホイートストンブリッジの全ての磁界感知素子を同時にフリップする単一フリップ導体が提供される。好ましい実施形態によれば、ブリッジ抵抗器の少なくとも１つの磁界感知素子の磁化状態を独立にフリップするため、電気的に分離された２つ以上のフリップ導体が提供され得る。２つの独立したフリップ導体は、磁界感知素子の半分を独立にフリップすることを可能にする。双方のフリップ導体はホイートストンブリッジ抵抗器の磁界感知素子の４つの異なるフリップ状態を生成し、ホイートストンブリッジの感度がオンまたはオフに切り換えられ得るようにする。これはブリッジのオフセット電圧の測定ならびにブリッジの自己テストの遂行を可能にする。磁界感知デバイスの精度をさらに改善するため、オフセット電圧が使用され得る。

上記で列挙された実施形態は、多数の非限定的な例を備える。たとえば、フリップ導体配列および補償導体配列のコンセプトは、相互に組み合わせられ、合併され、または移転され得る。抵抗器は、少なくとも１つまたは複数の直列接続磁界感知素子、好ましくはＡＭＲストライプを備え得る。各々の抵抗器の磁界感知素子のバーバーポール配列は、フリップ導体に関する配列に依存して同じであるか互い違いであり得る。フリップ導体副層は、積み重ねられ得るか、ホイートストンブリッジ層を挟み得る。好ましくは、ホイートストンブリッジ層は、フリップ導体の第２の副層の中に配列される。補償導体層は、フリップ導体層の上または下に積み重ねられ得る。好ましくは、フリップ導体層および補償導体層は、ホイートストンブリッジ層を挟む。

この後で、本発明は、添付された図面を参照して一層詳細に説明される。これらの略図はイラストとしてのみ使用され、本発明の範囲を決して限定しない。

ＡＭＲコンセプト、および、バーバーポール構造を有しない磁界感知素子における外部磁界の角度に関する抵抗依存性を略図で示す。 図１に関して、バーバーポール構造の効果を示す。 フリップ導体を有しない技術水準の磁界感知デバイスのホイートストンブリッジ配列の略図を示す。 フリップ導体を有する磁界感知デバイスの異なる略図であって、ホイートストンブリッジ抵抗器が単一の磁界感知素子、複数の磁界感知素子、および複数のフリップ導体から構成された略図を示す。 技術水準のフリップ導体配列を有する異なる磁界感知デバイスを示す。 多層フリップ導体を有する磁界感知デバイスの第１の実施形態を略図で示す。 図６のフリップ導体層の単一の副層を示す。 磁界感知素子のインターディジタル配列を有する磁界感知デバイスの第２の実施形態を示す。 第１の副層の蛇行形およびＵ字形フリップ導体配列を有する磁界感知デバイスの他の実施形態を略図で示す。 図９のフリップ導体層の単一の副層を表す。 磁界感知デバイスの他の実施形態のＵ字形フリップ導体配列を有する副層配列を略図で示す。 フリップ導体配列および補償導体配列を有する磁界感知デバイスの他の実施形態を示す。 図１２のフリップ導体層および補償導体層の単一の副層を表す。 磁界感知デバイスの他の実施形態のフリップ導体層、補償導体層、およびホイートストンブリッジ層の３次元配列の略図を示す。

図１ａおよび図１ｂは、ＡＭＲコンセプト、および、バーバーポール構造１６を有しない磁界感知素子１０における外部磁界１４の角度に関する抵抗依存性を略図で示す。磁気抵抗とは、外部磁界が材料へ適用されたとき、その材料の電気抵抗値が変化する材料特性である。いわゆる異方性磁気抵抗（ＡＭＲ）とは、電気抵抗が、電流方向と磁界Ｍの方位との間の角度Θに依存する磁界感知素子１０の特性である。この効果は、好ましくは、パーマロイの狭くて（ｗ）、薄く（ｔ）、長い（ｌ）シートの中で観測され得る。ここでｌ≫ｗ≫ｔが成り立つ。パーマロイは、８１％Ｎｉおよび１９％Ｆｅの合金である。素子１０の電気抵抗Ｒは、感知電流が磁界Ｍの方向と平行であるとき最大値Ｒ_＝を有し、磁界Ｍが電流方向と垂直であるとき最小値Ｒ_⊥を有する。効果は、磁界Ｍに起因する原子の電子スピン整列のひずみによって引き起こされる。パーマロイ磁界感知素子１０は内部磁化Ｍ_０１２を有し、この内部磁化は典型的にはＡＭＲ感知素子の長手方向および感知素子１０を通って流れる電流方向へ整列する。今後、磁界Ｍは、内部磁化Ｍ_０および感知電流に平行な成分Ｈ_Ｐ、および感知電流および内部磁化Ｍ_０１２に垂直なＨ_Ｅ１４へ分割されるものと仮定する。これによって、さらに｜Ｍ_０｜≫｜Ｈ_Ｐ｜が成り立つものと仮定され、今後はＨ_Ｐが無視され得る。磁化Ｍ_０１２に平行な電流を考慮すると、次の関係、すなわち、Ｒ＝Ｒ_⊥＋（Ｒ_＝−Ｒ_⊥）ｃｏｓ^２（Θ）が成り立ち、ｔａｎ（Θ）は外部垂直磁界成分Ｈ_Ｅ１４と内部磁化Ｍ_０１２との大きさの比である。これは図１ｂで描かれる。感知素子１０の抵抗感度は、｜Ｈ_Ｅ｜が｜Ｍ_０｜（Θ〜４５°）に等しければ最大化され、｜Ｍ_０｜≫｜Ｈ_Ｅ｜および｜Ｍ_０｜≪｜Ｈ_Ｅ｜（Θ〜０°または９０°）であれば最小化される。

図２ａおよび図２ｂは、図１の磁界感知素子のさらなる発展を表し、｜Ｍ_０｜≫｜Ｈ_Ｅ｜（Θ〜０°）の場合に最大抵抗感度へ到達するように外部磁界感度を向上させるバーバーポール構造１６を有する。図１の磁気抵抗ストライプ素子からスタートすると、オーム抵抗を有して内部磁化Ｍ_０に対する感知磁界Ｈ_Ｅの小さな変動を感知する磁界センサ１０を有することが望ましい。Θ＝ａｒｃｔａｎ（Ｈ_Ｅ／Ｍ_０）であるＲ／Θ関係曲線は、小さなＨ_Ｅ値について平坦であるから、典型的なＡＭＲセンサは、いわゆるバーバーポール構造１６を装備される。バーバーポール構造１６は、白金、銅、アルミニウム、銀、または金から作られた高伝導性の小さなストライプを備え、ストライプは電流の流れに関して４５°の角度で磁化可能材料（たとえば、パーマロイ）へ取り付けられ、したがって図２ａで示されるように、素子１０を通って流れる４５°傾斜電流５３を強制する。このようにして、Ｒ／Θ関係曲線は、小さなＨ_Ｅ変動が線形抵抗変化をもたらす線形領域へシフトされ、Ｒ＝Ｒ_⊥＋（Ｒ_＝−Ｒ_⊥）ｃｏｓ^２（Θ±４５°）が成り立つ。図２ａおよび図２ｂで分かるように、Ｒ／Θ関係曲線の勾配は、バーバーポール整列の角度および感知磁界Ｈ_Ｅに関する内部磁界Ｍ_０の方向に依存する。上記から分かるように、抵抗変化の勾配は、バーバーポールの角度２６、２８の方向および感知磁界Ｈ_Ｅ１４に関する磁化Ｍ_０の整列方向に依存する。

図３は、磁界成分Ｈ_Ｅ１４の大きさを感知する磁界感知デバイスのホイートストンブリッジ配列１８の略図を示す。ホイートストンブリッジ１８は、４つの磁界感知素子１０をブリッジ抵抗器２０として備え、ブリッジ抵抗器２０は、正および負の角度２６、２８を有するバーバーポール構造１６を有する。図３ｂは、電圧Ｖｓｓ／Ｇｎｄがブリッジ１８へ適用されたときの、ホイートストンブリッジ１８のＵ_ａ／Ｈ関係を表す。外部磁界Ｈ_Ｅ１４を高感度で感知するためには、通常、１つまたは複数の感知素子１０を備える４つの磁界感知抵抗器２０ Ｒ１、Ｒ２、Ｒ３、およびＲ４が、そのようなホイートストンブリッジ回路１８の中に配列される。ホイートストンブリッジの２つの脚の抵抗値における非対称は、ブリッジの電圧差Ｕ_ａをもたらす。感知磁界Ｈ_Ｅ１４が存在しないときでも、温度ドリフト、生産公差、および他の影響に起因して、残るオフセット電圧Ｕ_ｏｆｆを完全にゼロにすることはできない。３つの次元の全部でベクトルの磁界を感知するには、３つの磁界感知デバイスを組み合わせなければならない。

所望されないオフセット電圧Ｕ_ｏｆｆを削除するため、内部磁化を二者択一的にフリップするフリップコンセプトが開発された。このコンセプトは、強い外部フリップ磁界Ｈ_ｆｌｉｐによって磁界感知素子１０の内部磁化Ｍ_０１２を周期的にフリップし、ホイートストンブリッジ１８の２つのフリップ状態の差分値ΔＵ_ａを使用して、外部磁界Ｈ_Ｅ１４の大きさを決定することを示唆する。ブリッジ抵抗器２０ Ｒ１、Ｒ２、Ｒ３、およびＲ４の単一の磁界感知素子１０の内部磁化Ｍ_０１２は、外部フリップ磁界Ｈ_ｆｌｉｐによって周期的にフリップされる。フリップ磁界の典型的な強さは、０．１から５０ｍＴである。各々のフリップステップの後、ホイートストンブリッジ１８の出力値ΔＵ_ａは、図３ｂで描かれるように、Ｒ／Θ関係曲線に従って、２つのフリップ磁化状態Ｈ_ｆｌｉｐに依存してＵ_ｏｆｆのあたりで対称的に変化する。センサ信号Ｕ_ａは、交代するセンサ信号であり、感知回路は静的オフセット値Ｕ_ｏｆｆを削除し、ΔＵ_ａに依存してＨ_Ｅの強さを決定する。

この数年間、バーバーポールおよびフリップコンセプトに基づく異なるＡＭＲセンサ設計が論議の対象であった。図４は、フリップ導体３０を有する磁界感知デバイス５０の異なる基本コンセプトをイラストおよび抽象表現で示す。ホイートストンブリッジ抵抗器２０は、単一または複数の磁界感知素子１０を副抵抗器２２、２２−１から２２−４までとして備え、単一または２つの電気的に分離されたフリップ導体３０、または３０−１、３０−２を備える。

図４ａは、集積フリップコイル３０を有する磁界感知デバイス５０を表す。各々の磁界感知素子１０は、互い違いのバーバーポール構造１６、２６、２８を有する抵抗器２０ Ｒ１、Ｒ２、Ｒ３、およびＲ４を形成する。ホイートストンブリッジ１８の上方部分の磁界感知素子１０ Ｒ１、Ｒ４は、ホイートストンブリッジ１８の下方部分の磁界感知素子１０ Ｒ２、Ｒ３とは対照的に、反対方向のフリップ磁界Ｈ_ｆｌｉｐへ露出され、磁界感知素子１０ Ｒ１、Ｒ４が１つの方向に磁化され、磁界感知素子１０ Ｒ２、Ｒ３が反対方向に磁化される（Ｈ_ｆｌｉｐ方向のダッシュドット矢印およびドット矢印を参照）。フリップ磁界Ｈ_ｆｌｉｐはフリップ電流Ｉ_Ｆによって生成される。この電流はフリップ導体３０を通って流れる電流パルスであってもよく、導体３０は、渦巻きとして形成された複数の導体ストライプ３２を備える。磁界感知素子１０に関して垂直に方位された導体ストライプ３２は、アンペアの法則に従ってフリップ磁界Ｈ_ｆｌｉｐを生成し、磁界感知素子１０の長さ方位と平行に方位された導体ストライプ３２は、磁気活性導体ストライプ３２の電気接続を提供する。その結果、オフセット電圧Ｕ_ｏｆｆが削除され得るようにＲ／Θ関係曲線のフリップが達成され、小さなサイズの集積フリップコイルを有するコンパクトなセンサ構成が提供される。

１９９３年、微細構造技術オプトエレクトロニクス協会（ＩＭＯ）、ウェッツラー、ドイツは、図４ｂで描かれる感知デバイス５０を提案した。このデバイスにおいて、各々のブリッジ抵抗器２０ Ｒ１、Ｒ２、Ｒ３、およびＲ４は、少なくとも２つの抵抗器副部品ａおよびｂへ分割され、各々の副部品は磁界感知素子１０を副部品２２−１または２２−２として備え、互い違いのバーバーポール構造１６、２６、２８を有する。各々の副抵抗器２２−１、２２−２（Ｒ１ａ、Ｒ１ｂ．．．）は、フリップ電流Ｉ_Ｆによって生成されたフリップ導体３０のフリップ磁界Ｈ_ｆｌｉｐの反対部分へ露出され、感知素子１０の生産公差または温度変動によって引き起こされたセンサオフセットをさらに減少し、抵抗器２０の一層コンパクトな配列を達成し、一層小さなチップサイズをもたらす。

図４ｃは、図４ｂの磁界感知素子デバイス５０の更なる発展を略図で示す。このデバイスにおいて、フリップ導体３０は２つの独立フリップ導体部分３０−１および３０−２へ分割される。各々の抵抗器２０は、４つの副抵抗器２２−１から２２−４までに分割される。２つの導体部分３０−１、３０−２は、個々に独立して各々の副抵抗器２２−１、２２−２、２２−３、および２２−４のためにフリップ磁界Ｈ_ｆｌｉｐを調整することを可能にする。各々の抵抗器２０の副抵抗器２２の半分は、２つの電気的に分離されたフリップ導体３０−１、３０−２の１つにかぶさる。双方のフリップ電流Ｉ_Ｆ１、Ｉ_Ｆ２の相関に依存して、「正常」フリップモード（平行電流）および「非活性」モード（反対電流）を設定可能であり、こうして感知デバイス５０の自己較正が可能になる。２つのフリップ導体３０−１、３０−２は、４つの異なるフリップ状態を提供し（＋／−／０／０Ｈ_ｆｌｉｐ状態を参照）、これによって反対のフリップ電流Ｉ_Ｆ（Ｈ_ｆｌｉｐ０／０）の場合、ホイートストンブリッジの感度がほとんど削除（非活性化）され、出力信号がオフセット電圧Ｕ_ＯＦＦを表す。

図５は、技術水準のフリップ導体配列を有するセンサ・チップ・レイアウトとしての異なる磁界感知デバイス５２を示す。図５ａは、ホイートストンブリッジ１８を備える第１の技術水準の磁界感知デバイス５２を示す。このホイートストンブリッジにおいて、各々のブリッジ抵抗器２０は、抵抗器である副抵抗器２２の形態をした４つの磁界感知素子１０を備える。抵抗器２０は直列接続されて蛇行形態に配列され、これにより２つの抵抗器２０の間の各々の接続点において、図３で説明されたように、接触パッド４０（Ｕａ、Ｖｃｃ、Ｇｎｄ）はホイートストンブリッジ構成１８との接触を可能にする。ホイートストンブリッジ１８の下方部分では、グラウンドＧｎｄおよび供給電圧Ｖ_ＣＣの供給パッド４０が配列される。上方接触パッド４０は、ホイートストンブリッジのセンサ電圧Ｕａへアクセスして、電圧差ΔＵ_ａを測定することを可能にする。ホイートストンブリッジ１８は単一フリップ導体層の上部に配列され、単一フリップ導体層には蛇行形フリップ導体３０が配列され、接触パッド４０を介して結合され得るフリップ電流Ｉ_Ｆは、フリップ導体３０の接触ストライプ３２を通って流れ、フリップ磁界Ｈ_ｆｌｉｐを第２または第３の方向に生成する。フリップ導体３０は単一層の上に配列され、チップ構造全体の寸法を決定し、ホイートストンブリッジ１８が配列される空間を提供する。追加の電気絶縁層の上に補償導体６０が配列される。この導体も蛇行形態として設計され、ホイートストンブリッジ１８のブリッジ抵抗器２０の数の２倍の蛇行勾配を有し、外部磁界を補償する補償電界を提供する。補償導体６０はフリップ導体３０と同じ原理に基くが、補償電流Ｉ_ｃによって提供される磁界を生成する。この磁界は磁界感知素子１０の長手方向と整列しないで垂直方向と整列し、内部磁化Ｍ_０に影響しないで、測定されるべき外部磁界Ｈ_Ｅ１４と重ね合わせられるか、それを補償する。

図５ｂは、同じくホイートストンブリッジ１８を備える同様の技術水準の磁界感知デバイス５２を示す。このデバイスにおいて、各々のブリッジ抵抗器２０は、副抵抗器２２の形態をした４つの磁界感知素子１０から構成される。この感知デバイス５２は、チップ５２の別個の単一層の上に位置決めされた磁界フリップ導体３０を備え、導体ストライプ３２は、どちらかと言えば複雑な組み合わされた蛇行形態として配列される。フリップ導体３０の電気導体３２は接触パッド４０を提供され、この接触パッドを介して、フリップ電流パルスＩ_Ｆが結合および抽出され得る。下方の接触パッド４０は、異なる層の上のビア接続４２を使用することによって、フリップ導体３０の導体ストライプと結合される。このビア接続は、２つの層と、パッド４０をフリップ導体３０の第１の導体ストライプ３２に接触させる短い導体ストライプとの間の、導電貫通孔である。

図５ｂの磁界感知デバイス５２のさらなる修正は、図５ｃに描かれる。ホイートストンブリッジ１８は４つの抵抗器２０を備え、各々の抵抗器２０は副抵抗器２２としての２つの磁界感知素子１０から構成される。４つのブリッジ抵抗器２０は直列に電気接続され、渦巻き磁気フリップ導体３０の上で蛇行形態として配列される。双方の磁界感知素子１０、すなわち、各々の抵抗器２０の副抵抗器２２は、フリップ導体３０の水平整列伝導ストライプ３２の上部に位置決めされる。各々の抵抗器２０の第１の磁界感知素子１０（副抵抗器２２）は、上方方向フリップ磁界Ｈ_ｆｌｉｐを生成するフリップ導体３０の磁気活性導体ストライプ３２（水平方位ストライプ３２）の上部に配列され、第２の素子１０は、下方方向Ｈ_ｆｌｉｐ磁界を生成する磁気活性導体ストライプ３２の上部に配列される。フリップ導体３０は接触パッド４０へ接続されて、渦巻き形状を有する。Ｈ_ｆｌｉｐフリップ磁界は、フリップ導体３０を通って流れるフリップ電流Ｉ_Ｆによって生成される。渦巻きの中心における終端導体ストライプ３２は、ビア４２および次の層の上に位置決めされる導体ストライプによって接触パッド４０へ接続される。図５ｃの右側には、フリップ導体構成３０ならびに接続導体およびビア４２が表される。

図６は、本発明に従った磁界感知デバイス５０の第１の実施形態を示す。磁界センサチップ５０はホイートストンブリッジ１８を備え、各々のブリッジ抵抗器２０は２つの副抵抗器２２を備え、これらの副抵抗器は、互い違いのバーバーポール構造１６、２６、２８を有する磁界感知素子１０として設計される。ホイートストンブリッジ１８は、デバイス５０の第１の層の上に配列される。ホイートストンブリッジ１８は、電気エネルギーＶｃｃ、Ｇｎｄをホイートストンブリッジ１８へ供給するため、および外部磁界Ｈ_Ｅ１４の結果としてパッドＶｏから電圧差ΔＶ_ｏを感知するため、４つの接触パッド４０へ接続される。ホイートストンブリッジ１８は、２つの副層３８−１および３８−２を備えるフリップ導体層３８の上部に配列される。

個々の副層の詳細な図は、図７ａ〜図７ｃに描かれる。フリップ電流パルスＩ_Ｆを導体コイルの中へ送り込み、フリップ磁界Ｈ_ｆｌｉｐを生成するため、フリップ導体３０はフリップ導体層３８の上に配列され、接触パッド４０によって接触され得る。フリップ導体３０の全体の設計は二重渦巻き形状である。フリップ磁界Ｈ_ｆｌｉｐを磁界感知素子１０の整列方向に生成する水平方位導体ストライプ３２は、第１の副層３８−１の上に配列される。これは図７ｂで表される。副層３８−１の水平方位磁気活性導体ストライプ３２は、フリップ磁界Ｈ_ｆｌｉｐを生成するため導体ストライプの第１の組３４を形成する。第１の組３４の導体ストライプ３２は、垂直方位接続導体ストライプ３２へ接続される。この導体ストライプは、第１の組３４のストライプ３２を電気接続する導体ストライプ３６の第２の組を形成し、第２の副層３８−２の上に配列される。これは図７ｃで示される。導体ストライプ３４、３６の双方の組は、副層３８−１、３８−２の間のビア４２を介して電気接続される。こうして、フリップ電流Ｉ_Ｆは、第１および第２の副層３８−１、３８−２の区分された導体ストライプ３２を通って流れ得る。導体ストライプ３４の第１の組は、磁界感知素子１０の端部分８２に配列された導体ストライプ３２を備える。端部分８２に配列された導体ストライプ３２は、磁界感知素子１０の中心部分８０に配列される導体ストライプ３４と比較して一層小さい幅を有する。このようにして、感知素子１０の中心部分８０に関して磁界感知素子１０の端部分８２で、増加されたフリップ磁界Ｈ_ｆｌｉｐが生成され得る。こうして、感知素子１０の内部磁化Ｍ_０の確実なフリップを達成する際、フリップ電流Ｉ_Ｆが低くされ、磁気フリップ導体３０のインダクタンスが減少され得る。低減された漂遊磁界、したがって一層低いインダクタンスに起因して、一層高いフリップ頻度が時間分解能の増加を可能にする。というのは、固定された時間区間中に一層多数の測定値が取得され得るからである。磁界感知素子１０の中心部分８０に関連づけられた導体ストライプ３４の第１の組の導体ストライプ３２は、非伝導区域５６の形態をした電流分布要素４４を備える。電流分布要素４４は、フリップ電流Ｉ_Ｆを導体ストライプ３２の上で均一に分布するように設計される。電流分布要素４４は均一の電流分布を提供し、減少された均一のフリップ磁界Ｈ_ｆｌｉｐが磁界感知素子１０の中心部分８０で生成され、増加されたフリップ磁界Ｈ_ｆｌｉｐが磁界感知素子１０の端部分８２で生成される。電流分布要素４４は、磁気フリップ電流Ｉ_Ｆの大きさを減少することを助け、フリップ機構を最適化して電気エネルギー消費を低減するように電流分布形状を形成する。

図７ａは、フリップ導体層３８の上に配列されたフリップ導体３０のレイアウトを略図で描いている。フリップ導体３０は接触パッド４０を介して電気接触可能であり、フリップ電流Ｉ_Ｆはフリップ導体３０の中へ入り、そこから抽出され得る。図７ｂで表わされる、フリップ磁界を生成する導体ストライプ３２の第１の組は、第１の副層３８−１の上に配列され、図７ｃで示される第２の副層３８−２の上に配列された導体ストライプ３２の第２の組へ接続される。長方形および多角形の窪み５８の形態をした電流分布要素４４は、磁界感知素子１０の中心部分８０に関連づけられた相対的に広い導体ストライプの上に配列される。第１および第２の副層の導体ストライプ３２の間の電気接続は、ビア４０によって提供される。第２の副層３８−２は第１の副層３８−１の上部に配列され、ホイートストンブリッジ１８のブリッジ抵抗器２０を同様に備え得る。その副抵抗器２２は磁界感知素子１０から構成される。その結果、センサチップ構成５０の全体は、下部層としての副層３８−１および上部層としての３８−２の２つを備え、第２の副層３８−２はホイートストンブリッジ層７０をさらに備える。この配列は、増加された磁気感度および一層低いエネルギー消費を有する非常にコンパクトなチップ設計を提供する。

図８は、ブリッジ抵抗器２０のインターディジタル配列２４を有する磁界感知デバイス５０の第２の実施形態を表す。フリップ導体配列３０は、図６、図７で描かれた実施形態のフリップ導体と同じである。ホイートストンブリッジ１８は４つの抵抗器２０を備え、各々の抵抗器２０は副抵抗器２２の形態をした複数の磁界感知素子１０を備える。各々の抵抗器２０の磁界感知素子１０は直列接続され、互い違いのバーバーポール構造２６、２８を有する２つの感知素子１０は、反対のフリップ磁界Ｈ_ｆｌｉｐを生成するフリップ導体３０の第１の副層３８−１の磁気活性導体ストライプ３２の上に配列される。互に入り込む指が形成されるように、各々の抵抗器２０の直列接続素子１０は蛇行形態として配列される。ブリッジ抵抗器２０がインターディジタル配列２４として形成されるように、２つの抵抗器２０の指は相互に作用し、隣接する抵抗器の磁気素子１０は相互の近くに配列される。ブリッジ抵抗器２０の感知素子１０のコンパクトな配列に起因して、材料の不純物、欠陥、または温度変動は、双方の抵抗器へ同等に影響し、したがって感知デバイスの安定度および精度を向上させる。

図９は、磁界感知デバイス５０の他の実施形態を示す。このデバイスでは、フリップ導体３０が二重に蛇行し、Ｕ字形導体ストライプ３２を備える。このチップ配列５０において、接触パッド４０はチップレイアウトの接触側の上に配列され、ブリッジ抵抗器１８の個々の感知素子１０は、二重に蛇行するフリップ導体３０に沿って直列接続で配列される。各々の抵抗器２０は、互い違いのバーバーポール構造２６、２８を有する４つの磁界感知素子１０を備え、磁界感知素子１０は、反対のフリップ磁界を生成するフリップ導体３０の磁気活性導体ストライプ３２の組３４の上部に位置決めされる。

図９のフリップ導体配列３０の詳細は、図１０に描かれる。図１０ａは、図１０ｂで示される副層３８−１および図１０ｃで示される副層３８−２の２つの上に位置決めされたフリップ導体３０の構造を顕示する。フリップ導体層３８−１の上で水平に方位された第１の組の導体ストライプ３２、３４は、蛇行形態として配列され、磁界感知素子１０の端部分８２に関連づけられたＵ字形導体ストライプを備える。磁界感知素子１０の中心部分８０に関連づけられた導体ストライプ３２の均一な電流密度を提供するため、円形または楕円形を有する非伝導性窪み５８が提供される。電流分布要素４４は、フリップ電流ＩＦの電流密度を均一化して、磁界感知素子１０の中心部分８０のために均一なフリップ磁界Ｈ_ｆｌｉｐを提供する。ホイートストンブリッジ層７０のＡＭＲ感知素子１０は、第２のフリップ導体の組３２、３６の垂直方位導体ストライプ３６と一緒に第２の副層３８−２の上に配列される。導体ストライプ３４、３６の２つの組は、ビア４２によって電気接続される。

図１１は、図９で表わされたチップ構成のフリップ導体３０の代替構成を描いている。図１１ａは、フリップ導体層３８のフリップ導体３０の全体的形状を表わす。図１１ｂの第１の副層３８−１は水平方位磁気活性導体ストライプ３２、３４のみを備え、図１１ｃで描かれた第２の副層３８−２は、垂直方位導体ストライプ３２、３６のみを備える。磁界感知素子１０（図示されず）は、有利にはフリップ導体ストライプ３６の第２の組と同じ図１１ｃの層の上に配列され得る。双方の副層３８−１および３８−２の導体ストライプはビアによって接続される。副層３８−２は副層３８−１の上に配列され、図示されないホイートストンブリッジ層７０の感知素子１０を同様に備え得る。磁界感知素子１０の中心部分８０に関連づけられた導体ストライプ３４の第１の組の磁気活性導体ストライプ３２は、磁界感知素子１０の端部分８２に関連づけられた導体ストライプ３２と比較して、減少された均一のフリップ磁界を生成するコンダクタンスプロファイル５４を備える。図９のフリップ導体設計と比較して、ビア接続４２の数は増加されるが、垂直および水平に方位された導体ストライプ３４、３６の厳格な分離に起因して、チップ区域の全体的サイズがさらに低減される。

図１２は、ホイートストンブリッジ層７０の上部および下で、積み重ねられた層３８、６２の上に配列されたフリップ導体３０および補償導体６０を有する磁界感知デバイス５０の他の実施形態を表す。フリップ導体配列は、図６で描かれた実施形態のフリップ導体と同じである。感知デバイス５０は、第１の方向の磁界成分Ｈ_Ｅを感知するように適合され、フリップ磁界Ｈ_ｆｌｉｐの方向に依存して第２および第３の方向に磁化され得る磁界感知素子１０を備える。感知デバイス５０のフリップ導体３０および補償導体６０の層配列は、図１３で示される。

図１３ａは、図１２のチップ設計の導体ストライプ３２の構成を表す。この構成は、フリップ導体３０の、図１３ｄで示されるフリップ導体副層３８−１、図１３ｅで表される３８−２、および補償導体６０の、図１３ｂで描かれる副層６２−１、図１３ｃで描かれる６２−２を備える。補償導体６０ならびにフリップ導体３０は、それぞれ２つの副層３８−１、３８−２、６２−１、および６２−２を備え、磁気活性導体ストライプ３４、６６の第１の組は、それぞれ第１の副層３８−１、６２−１の上に配列され、導体ストライプ３４、６６の第１の組をそれぞれ導電するための導体ストライプ３６、６８の第２の組は、第２の副層３８−２、６２−２の上に配列される。副層３８−１、３８−２および６２−１、６２−２は、相互の上部に積み重ねられ、またはホイートストンブリッジ層７０を挟み得る。接触パッド４０は、ホイートストンブリッジ１８ならびにフリップ導体３０および補償導体６０を伝導するため積層アセンブリを囲む。補償導体６０は、補償電界を生成して外部磁界Ｈ_Ｅ１４を補償するように設計され、補償磁界は磁界感知要素１０（図示されず）の長さ配列と垂直に方位される。磁界感知素子１０（図示されず）は、有利にはフリップ導体副層３８−２のフリップ導体ストライプ３６の第２の組と平行に、図１３ｅで描かれた層の上に配列され得る。フリップ導体３０の副層コンセプトは補償導体６０へも適用され得るから、フリップ導体３０を単一層の上に配列し、補償導体６０の導体ストライプ６６、６８の２つの組を２つの副層６２−１、６２−２の上に配列し、よって本発明の利点を補償導体層配列６０へ移転することも考慮可能であって有利である。

最後に、図１４は、図１２で描かれた３次元磁気センサチップ配列５０の略組立分解断面図を表す。配列５０は、図１３で描かれたフリップ導体層３０、補償導体層６０、およびホイートストンブリッジ層７０を基板６４の上に備える。チップレイアウトの３次元表現は純粋にイラストであり、実際の寸法を表現するものではない。基板６４の上には、４つのブリッジ抵抗器２０の磁界感知素子１０が、ホイートストンブリッジ層７０の上に配列される。磁界感知素子１０は、ＡＭＲ材料ストライプ４８、たとえば、パーマロイストライプ、および高伝導性材料、たとえば、金または銅から作られたバーバーポール構造１６を備える。ホイートストンブリッジ１８の４つの抵抗器２０は、磁界感知デバイス５０の主な基板区域を覆う。各々の抵抗器２０は複数の副抵抗器２２を備え、ここで各々の副抵抗器２２は磁界感知素子１０である。各々の磁界感知素子１０はＡＭＲ材料ストライプ４８、たとえば、パーマロイストライプを備え、上部に高伝導性材料のバーバーポール構造１６を備える。磁界感知素子１０が配列された同じホイートストンブリッジ層７０の上に、第２のフリップ導体副層３０、３８−２が提供される。この副層は、フリップ導体ストライプ３４の第１の組の導体ストライプ３２を電気接続するフリップ導体ストライプ３２、３６の第２の組を備える。図７ｃ、図１０ｃ、図１１ｃ、または図１３ｅで表された同様の構成を参照されたい。フリップ導体ストライプ３６の第２の組およびバーバーポール構造１６の金属化は同じであり、並列に加工され得る。組み合わせられた層７０、３８−２の上部に、補償導体ストライプ６６の第１の組を備える第１の補償導体副層６２−１が配列され、補償磁界が生成されて外部磁界Ｈ_Ｅを補償する。図１３ｂの構成も参照されたい。第１の補償導体副層６２−１の上部に、磁気活性フリップ導体ストライプ３４の組を備える第１のフリップ導体副層３８−１が配列される。図１３ｄも参照されたい。フリップ導体３０の第１の組３４は、ビア導体要素４２を介して磁気フリップ層３８の第２の組３６へ接続される。ビア導体要素４２は、有利には補償導体ストライプ６６の第１の組の伝導ストライプ３２と並列に処理され得る。最後に、第１のフリップ導体副層３８−１の上部に、第２の補償導体副層６２−２が配列される。副層６２−２は、第１の補償導体副層６２−１の磁気活性導体ストライプ６６の第１の組を接続する導体ストライプ６８の第２の組を備える。図１３ｃを参照されたい。補償導体ストライプ６６、６８の第１および第２の組の導体ストライプ３２は、図示されていないビアによって接続される。副層３８−１、３８−２、６２−１、６２−２の互い違い設計は、最小漂遊磁界および低インダクタンスを有する高集積でコンパクトなチップ設計を提供する。このチップ設計は、低電力消費と共に高頻度および増加された感度で作動され得る。

フリップコイル３０の抵抗は、その磁界感知素子１０およびそのフリップ導体３０の形状に起因して、センサチップ５０当たり１Ωへ減少され、Ｈ_ｆｌｉｐ磁界は、１．５Ｖよりも小さな電圧Ｖ_Ｆで２００ｍＡ電流Ｉ_Ｆによって生成され得る。フリップ導体３０の特別の設計は、増加されたＨ_ｆｌｉｐ磁界を素子１０の双方の端８２で生成し、一層小さなＨ_ｆｌｉｐ磁界を素子１０の中心部分８０で生成し、全体的に減少されたＨ_ｆｌｉｐ磁界の強さによって内部磁化Ｍ_０がフリップされ得る。さらに、各々の素子１０の端部分８２の低減された直径は、減少されたＨ_ｆｌｉｐ磁界を適用して内部磁化Ｍ_０を確実にフリップすることを可能にする。改善された設計は、小さくてコンパクトなセンサチップ配列５０を提供する。配列５０は３Ｄセンサチップへ拡大され、携帯デバイスの１．２Ｖ再充電可能バッテリによって加えられ得る比較的低い電圧によって駆動され得る。本発明は、上記の例に限定されず、添付された特許請求の範囲の中で自由に変形されてもよい。

１０ 磁界感知素子
１２ 内部磁化Ｍ_０
１４ 外部磁界
１６ バーバーポール構造
１８ ホイートストンブリッジ
２０ ブリッジ抵抗器
２２ ブリッジ副抵抗器
２４ インターディジタル抵抗器部分要素配列
２６ 正の角度を有するバーバーポール構造
２８ 負の角度を有するバーバーポール構造
３０ フリップ導体
３２ 導体ストライプ
３４ フリップ磁界のための導体ストライプの第１の組
３６ 電気接続のための導体ストライプの第２の組
３８ フリップ導体層
４０ 接触パッド
４２ ビア
４４ 電流分布要素
４６ 磁界感知素子の間の電気接続
４８ ＡＭＲ材料ストライプ
５０ 磁界感知デバイス
５２ 技術水準の磁界感知デバイス
５３ 電流密度分布
５４ コンダクタンスプロファイル
５６ 非伝導区域
５８ 窪み
６０ 補償導体
６２ 補償導体層
６４ 基板
６６ 補償磁界のための補償導体ストライプの第１の組
６８ 電気接続のための補償導体ストライプの第２の組
７０ ホイートストンブリッジ層
７２
７４
７６
７８
８０ 磁界感知素子の中心部分
８２ 磁界感知素子の端部分

本発明は、外部磁界の方向および大きさを感知する磁界感知デバイスに関する。

ＡＭＲ効果（異方性磁気抵抗効果）は、多数のセンサで、特に、電子コンパスのように地球の磁界を測定し、または（導体の周りに生成された磁界を測定することによって）電流を測定して、トラフィックの検出ならびに線形位置および角度の感知を行うために使用される。典型的には、ＡＭＲ磁界感知デバイスは、ＡＭＲ効果を利用する磁界感知素子を備える。ＡＭＲ効果は、外部磁界が適用されたとき、伝導材料の電気抵抗値を変化させる伝導材料特性である。ホイートストンブリッジ構成の使用は、ＡＭＲ感知ブリッジ抵抗器の抵抗変動の高感知測定を可能にする。高度にコンパクトな電子デバイス、たとえば、ナビゲーションシステム、パルスウォッチ、スピードメータ、モバイルコンピュータ、および類似の電子製品の多くが、ますます磁界センサを備えるようになったため、高度に集積された小さい磁界センサチップの必要性が生じている。

ＡＭＲセンサチップの感度は、磁界フリップ機構を導入することによって増加され得ることが周知である。各々のＡＭＲ磁気感知素子の内部磁化が周期的にフリップされ、磁界の単一成分の差分測定が遂行され得るようにされる。それゆえに、典型的なセンサチップは、フリップ磁界を生成する磁気フリップ導体を備え、フリップ導体はＡＭＲセンサチップの単一チップ層の中に集積される。磁界センサチップを組み込んだ多くの電気デバイスは、低容量のバッテリまたは蓄電池によって電力を与えられる。ゆえに、フリップ機構は、多くの電力を消費することなく磁界測定の分解能および精度を向上させる高フリップ頻度を達成することが望まれる。さらに、従来設計のフリップ導体のサイズは、磁界センサチップの全体的寸法を支配するので、フリップ導体の設計を小型化することがさらに望ましい。これはインダクタンスの減少を助け、結果としてフリップ頻度を増加する。

フリップ導体が渦巻き設計を有するように形成され、磁界センサチップ区域の主な部分をカバーする磁界感知デバイスは、米国特許第５２４７２７８号から公知である。フリップ導体のレイアウトは、センサチップのサイズを決定する。フリップ導体は単一層の上に配列され、誘電絶縁層によってホイートストンブリッジ層およびチップ基板から分離される。センサチップの単一層の上に比較的大きなフリップ導体を配列することは、磁界感知素子の内部磁化をフリップする十分大きなフリップ磁界を生成するとき、比較的高い電気エネルギー消費を生じ、チップ区域の大きな部分を占有し、電気エネルギーの著しい量を消費し、高いインダクタンスを顕示し、比較的低いフリップ頻度のみが取得され、磁界感知の時間分解能を限定する。

米国特許第５９５２８２５号は同様な磁界感知デバイスを教示し、渦巻き形態のフリップ導体が単一層の上に配列される。さらに、同じように渦巻き形態の２つの補償導体が、別個の層の上でフリップ導体層とホイートストンブリッジ層との間に配列される。チップの全体的サイズは、ホイートストンブリッジ抵抗器のサイズと比較して大きく、増加されたインダクタンスおよび漂遊磁界が電気エネルギーの増加された消費を引き起こす。

独国特許出願公開第４３２７４５８号は、ホイートストンブリッジ構成を備える磁界感知デバイスを顕示する。この構成において、単一ＡＭＲ感知ブリッジ抵抗器は、バーバーポール構造の電気ガイド素子と共に楕円外形のテーパ形態を有する。最後に、米国特許出願公開第２００９／０１０８８４１号は、２軸磁界感知デバイスを説明している。このデバイスは２つのホイートストンブリッジ抵抗器配列および複数の補償導体配列を備える。

技術水準の磁界感知デバイスで遭遇される問題は、ＡＭＲ抵抗器構成に関して磁界導体が相対的に大きく、電気エネルギーの相対的に高い量を消費し、フリップ頻度の増加を許さず、磁界感知デバイスの一層高い小型化および一層良好な分解能が限定される態様に存在する。それゆえに、一層高い集積度、一層小さいチップサイズ、一層低い電力消費、磁界感知の一層高い時間分解能および感度を可能にする向上した磁界感知デバイスを提供することが望ましい。

本発明の目的は、請求項１に従った磁界感知デバイスによって達成される。

本発明は、機能的に異なる幾つかの層を備え、ホイートストンブリッジ層がホイートストンブリッジの少なくとも２つの抵抗器を備えた磁界感知デバイスを示唆する。ホイートストンブリッジの各々の抵抗器は、少なくとも１つの磁界感知素子を副抵抗器として備える。フリップ導体層は、各々の磁界感知素子の内部磁化状態をフリップする少なくとも１つのフリップ導体を備える。フリップ導体は複数の導体ストライプを備え、これらの導体ストライプはフリップ導体層の少なくとも２つの異なるフリップ導体副層の上に配列され、副層の導体ストライプはビア接続、すなわち、いわゆるビアを介して相互に電気結合される。こうして、磁界感知デバイスは、フリップ導体が少なくとも２つの副層の上に配列され、これらの副層が相互の上部に存在するかホイートストン抵抗器を挟むセンサチップ設計を示唆する。このような設計は、従来の磁気センサチップ区域のサイズのほぼ半分を要求する。これは少なくとも２つの副層の上に配列されたフリップ導体の多層構造から生じる。３次元構造は、磁界感知素子が位置決めされる区域の外側でチップサイズを低減し、センサチップの全体的サイズを一層コンパクトにする。さらに、コンパクト設計に起因して、漂遊磁界が減少され、インダクタンスが低減され得る。磁界感知素子に隣接する磁気活性導体ストライプは、Ｕ字形、蛇行形、または渦巻き形を有するように設計され、既存のフリップ導体構造と同等または優越した効果をフリップ機構に及ぼし得る。フリップ機構の基本的コンセプトは従来の設計に従う。すなわち、磁気感知素子に近いフリップ導体副層の導体ストライプに関して各々の抵抗器の磁気抵抗ストライプの方位をフリップする。結果として、抵抗器配列の磁界感知素子は相互に一層近く位置決めされ、磁界感知素子は一層均一にされ、材料不純物および加工欠陥は２つ以上の抵抗器へ同等に影響し、次のような改善を生じる。

・Ｒ／θ関係曲線の改善された線形性。ここでθは、磁界感知素子の整列に関して測定されるべき外部磁界の角度であり、Ｒは素子の電気抵抗である。

・温度変化および加工変動に対する減少された感度。

・ホイートストンブリッジ構成の低減されたオフセット電圧Ｖ_ｏｆｆ。

・一層コンパクトな設計および一層小さなチップサイズ。

・低減された漂遊磁界に起因するフリップコイルの減少されたインダクタンス。

・増加された感知頻度限定。

・減少されたフリップ電圧、フリップ電流Ｉ_Ｆ、およびエネルギー消費。

一般的に、フリップ磁界またはフリップ磁気インパルスを提供するために設計される磁気活性導体ストライプ、および活性導体ストライプを導電する導体ストライプは、双方の副層の上に任意の形態で位置決めされ得る。好ましい実施形態によれば、フリップ導体は、関連づけられた磁界感知素子のフリップ磁界を提供する磁気活性導体ストライプの第１の組を備え得る。導体ストライプの第１の組は、ホイートストンブリッジ層の側に対面する第１のフリップ導体副層の上に配列され得る。

さらに、磁界感知デバイスは、導体ストライプの第１の組の電気接続を提供する導体ストライプの少なくとも１つの第２の組を備え得る。この第２の組は、少なくとも１つの第２のフリップ導体副層の上に配列される。このようにして、双方の副層は特定の技術目的に設計される。すなわち、第１の層は、フリップ磁界を生成する導体ストライプの第１の組を備え、第２の層は、導体ストライプの第１の組を接続する導体ストライプの第２の組を備え、各々の磁気感知素子の内部磁化状態をフリップするフリップ磁界をフリップ電流が生成し得るようにされる。好ましくは、第１の磁気活性副層はホイートストンブリッジの抵抗器の磁界感知素子の近くに位置決めされ、副抵抗器の内部磁気状態をフリップするのに十分なフリップ磁界を小さな電流が生成し得るようにされる。導体ストライプの第１の組と磁界感知素子との間の距離を減少することは、フリッププロセスのエネルギー消費を低減する。

一般的に、フリップ導体は、磁界感知素子の内部磁化と平行または反平行な磁界を提供する。たとえば、導体ストライプは、ソレノイドまたは円筒コイルとして設計され得る。好ましい実施形態および前述された実施形態によれば、導体ストライプの第１の組は、磁界感知素子の長手方向整列に関して本質的に垂直に方位され、導体ストライプの第２の組は、磁界感知素子の長手方向整列に関して本質的に平行に方位される。導体ストライプは、電流の流れに垂直な磁界をストライプに沿って生成する。それゆえに、磁界感知素子の長さ方向に関して垂直に方位された導体ストライプは、磁気フリップ素子の内部状態と平行または反平行なフリップ磁界を生成し、垂直導体ストライプの第１の組の第２の副層接点の平行方位ストライプへ垂直導体ストライプを電気接続し得る。双方の副層の間の電気接続はビアまたは結合線によって形成される。このようにして、低減された幾何学的寸法を有するコンパクトで効率的な導体コイル配列が提供され得る。

一般的に、第１のフリップ導体副層の導体ストライプは、関連づけられた磁界感知素子の内部磁化方向と好ましくは垂直に方位された単一ストライプであり得る。代替として、導体ストライプはＵ字形、渦巻き形、または蛇行形であり、内部磁化方向に関して平行に方位された領域をさらに備え得る。そのような単一平行方位導体ストライプ、Ｕ字形、渦巻き形、または蛇行形導体ストライプは指を形成し、複数の非接続導体ストライプが相互に係合し得るようにされる。前述された実施形態によれば、導体ストライプの第１の組は、磁界感知素子の中心部分のためにフリップ磁界を提供する垂直方位導体ストライプおよび磁界感知素子の端部分のためにフリップ磁界を提供する垂直導体ストライプから成るインターディジタル配列を備え得る。反対方向の電流の流れを有する導体ストライプが相互に隣接するインターディジタル配列は、低減されたインダクタンスおよび最小化された漂遊磁界を有するコンパクトな設計を提供する。第２の副層の平行方位導体ストライプは、導体ストライプの第１の組の指を接続する。

好ましい実施形態によれば、磁界感知素子の中心部分のために提供されるフリップ磁界に関して増加されたフリップ磁界が、各々の磁界感知素子の双方の端部分で提供され得るように、導体ストライプの第１の組が設計および配列され得る。磁界感知素子のフリップは、比較的強いフリップ磁界を磁界感知素子の双方の端へ適用し、低減されたフリップ磁界を磁界感知素子の中心部分へ適用することによって確保される。増加されたフリップ磁界は、フリップ導体を通って流れる磁気フリップ電流の中心部分に関して電流密度を端部分で増加することによって、双方の端部分で提供され得る。たとえば、低減された幅を磁界感知素子の端部分で有し、増加された幅を磁界感知素子の中心部分で有するフリップ導体ストライプを配列し、またはコンダクタンスプロファイルを有するフリップ導体ストライプを設計して、磁界感知素子の端部分でフリップ電流密度が増加されるようにすることは、磁界感知素子の内部磁化状態を安定および信頼可能にフリップするフリップ磁界を提供する。

前述された実施形態と組み合わせて有利な好ましい実施形態によれば、均一なフリップ磁界が磁界感知素子の中心部分で励起され得るように、導体ストライプの第１の組の少なくとも１つの導体ストライプが、電流分布を提供するように設計された少なくとも１つの電流分布要素、好ましくはコンダクタンスプロファイルまたは非伝導区域、特に窪みを備え、これによって好ましくは、導体ストライプが磁界感知素子の中心部分の内部磁化状態をフリップするように適合され得る。電流分布要素は、磁気感知素子の中心部分に均一な電流分布を提供するように設計される。その高度にコンパクトな設計に起因して、フリップ導体は複数の粗いエッジを備える。電流分布要素は、好ましくは磁界感知素子の中心部分で磁気フリップ電流の均一な分布を提供するための、導体ストライプの第１の組の孔、窪み、または非伝導部分であり得る。このようにして、均一なフリップ磁界が中心部分のために提供され、任意選択的に、電流分布要素を設計して、増加された磁界を磁界感知素子の端部分で提供し得る。もし導体ストライプが不完全伝導材料から構成されるならば、電流分布材料はコンダクタンスプロファイルをさらに備え得る。コンダクタンスプロファイルは、均一な電流分布を磁界感知素子の中心領域で強制し、任意選択的に、増加された電流分布を端部分で強制する。

好ましい実施形態によれば、抵抗器は、少なくとも２つの磁界感知素子を副抵抗器として備え得る。各々の磁界感知素子は、フリップ導体の関連づけられた垂直導体ストライプの電流の流れ方向に関するその配列に依存して、正または負のバーバーポール整列を有するバーバーポール構造を備える。このようにして、隣接する磁気活性フリップ導体副層の導体ストライプは、ホイートストンブリッジ網の中の各々の抵抗器の磁気抵抗ストライプ（磁界感知素子）の数の半分の磁化方向を１つの方向に設定し、磁気抵抗ストライプの数の半分の磁化方向を他の方向に設定し、センサデバイスの改善された線形性および向上した感度が達成され得るようにする。たとえば、抵抗器は少なくとも２つの磁界感知素子を備え、正のバーバーポール配列を有する第１の素子および負のバーバーポール配列を有する第２の素子が直列に接続される。双方の素子は、それらの対応する磁気活性フリップ導体ストライプに関して配列され、それらの内部磁化が相互に反対にフリップされ得るようにされる。こうして、ホイートストンブリッジのＵ_ａ／Ｈ関係曲線が線形化され、精度および感度が改善される。

前述された実施形態によれば、ホイートストンブリッジ層の少なくとも２つの抵抗器の副抵抗器は、インターディジタル形式で配列され得る。詳細には、各々の抵抗器は複数の磁界感知素子の直列接続を備える。各々の抵抗器の磁界感知素子は蛇行形態で配列され、２つの直列接続された素子が「指」を形成して並ぶように配列される。第１の抵抗器の２つの隣接する指の間にギャップが形成され、第２の抵抗器の指が第１の抵抗器の２つの指の間に挟まれ得るようにされる。このようにして、第１および第２の抵抗器の指はインターディジタル形式で配列され、コンパクトな配列および双方の抵抗器の類似の材料特性および特徴を生じる。結果として、センサチップの全体的サイズが低減され、線形性、精度、および感度が改善され得る。

好ましい実施形態によれば、磁界感知素子の双方の長手方向端部分はテーパ形態、好ましくは楕円形態を有し得る。テーパ形態、たとえば、磁界素子の端部分の狭くされるか細くされた楕円形態は、素子の電気接続を改善し、素子の内部状態をフリップするフリップ磁界の強さを低減する。このようにして、フリップ機構の全体的エネルギー消費が低減され得る。

一般的に、ホイートストンブリッジ層は、第１および第２のフリップ導体副層に関して任意的に配列され得る。好ましい実施形態によれば、ブリッジ抵抗器はホイートストンブリッジ層の上で、第１のフリップ導体副層の下におよび有利には隣接して、配列され得る。ホイートストンブリッジ層も、好ましくは第２のフリップ導体副層の中に配列され、これによって第２のフリップ導体副層の伝導ストライプおよびホイートストンブリッジの磁界感知素子は同じ層の上に配列される。代替として、ホイートストンブリッジ層は第１および第２のフリップ導体副層の間に挟まれ、これによってホイートストンブリッジの磁界感知素子が第１および第２の副層の間に配置される。第１のフリップ導体副層の上部にホイートストンブリッジ層を配列することも可能である。第１のフリップ導体副層は、磁界感知素子の内部磁化を確実にフリップするためホイートストンブリッジの磁界感知素子の近くに配列されるべきである。ホイートストンブリッジの磁界感知素子は有利には第２の副層の中に位置決めされ、これによって導体ストライプの第２の組は、磁界感知素子と本質的に平行に方位される。これはチップの容積を低減し、導体ストライプの長さを短縮し、インダクタンスを低減し、フリップ導体の磁気活性導体ストライプのフリップ磁界と磁界感知素子との結合を改善する。磁界感知素子は、ＡＭＲ材料ストライプ、たとえば、パーマロイを備え、それに対して、ＡＭＲ材料ストライプの整列に関して好ましくは４５°の角度で整列された高伝導材料のバーバーポール構造が取り付けられる。バーバーポール構造の処理中に、フリップ導体ストライプの第２の組およびフリップ導体ストライプの第１の組を接続するビアが、バーバーポール構造と同じ材料を使用して同時に製造され得る。

好ましい実施形態によれば、磁界感知デバイスは、補償磁界を生成して外部磁界を補償する補償導体を備え得る。ここで補償導体は、好ましくはホイートストンブリッジ層の上部に、フリップ導体層と隣接しておよび／または互い違いに、少なくとも１つの補償導体層の上に配置される。補償導体も磁界を生成し得るが、フリップ導体とは対照的に、磁界感知素子の長さ方位と平行ではなく、長さ方位と垂直に磁界を生成する。外部磁界が補償され得るように、補償導体は、感知されるべき外部磁界の成分と平行な磁界を生成し得る。補償磁界は外部磁界を削除または補正し、磁界感知デバイスにバイアスをかけるために使用され得る。各々の層の磁気活性部分が磁界感知素子の近くに配列され得るように、フリップ導体層と補償導体層との間にホイートストンブリッジ層を配列することが有利であり得る。結果として、低減された電気エネルギーを用いてフリップ磁界ならびに補償磁界が生成され得る。補償導体層およびフリップ導体層は２つ以上の副層を備え得る。双方の導体層の副層が相互に交代して配列されるように、双方の導体層の副層が相互に互い違いにされることが有利であり得る。

前述された実施形態に加えて、補償導体層の少なくとも２つの異なる補償導体副層の上に、補償導体の複数の導体ストライプを配列することが有利である。異なる副層の導体ストライプは、ビアを介して相互に電気結合され、補償磁界を提供する補償導体ストライプの第１の組が第１の補償導体副層の上に配列され、補償導体ストライプの第１の組の電気接続を提供する補償導体ストライプの第２の組が第２の補償導体副層の上に配列される。補償導体ストライプの第１の組は、ホイートストンブリッジ層の上におよび隣接して、および第１のフリップ導体副層の下に、配列され得る。好ましくは、第１の補償導体副層の磁気活性導体ストライプは、ホイートストンブリッジ層の抵抗器の近くに置かれる。さらに、第２の補償導体副層をホイートストンブリッジ層から遠くに置き、補償導体ストライプの第２の組の補償導体ストライプによって生成された磁界が、ホイートストンブリッジ抵抗器の補償磁界に悪影響を与えないようにすることが有利である。代替として、補償導体副層の第２の組がホイートストンブリッジ層の下に位置決めされ、ホイートストンブリッジ層が補償導体副層の第１および第２の組の間に挟まれて、補償導体ストライプの第２の組の導体ストライプによって生成された磁界が、補償導体ストライプの第１の組によって生成された補償磁界に貢献するようにされ得る。好ましい実施形態において、第２のフリップ導体副層の導体ストライプの組は、チップ基板の表面上で磁界感知素子に相当するＡＭＲ材料ストライプと平行に配列される。この層の上部に、第１の補償導体副層の導体ストライプの組が配列される。続いて第１のフリップ導体副層のフリップ導体ストライプの組が配列され、この後で、チップ層配列の上部に、第２の補償導体副層の補償導体ストライプの組が配列される。副層はビアによって接触され得る。こうして、補償導体ストライプおよびフリップ導体ストライプの交代する副層の互い違い配列は、コンパクト、高感知性、およびエネルギー効率的な磁界感知デバイスを提供する。この実施形態は、複数フリップ導体層配列の前述されたコンセプトを複数補償導体層配列へ移転することを示唆する。このようにして、フリップ導体コンセプトに関する有利性および改善が、補償導体についても成り立つ。

好ましい実施形態によれば、フリップ導体および／または補償導体の少なくとも一部分は、本質的にＵ字形、渦巻き形、および／または蛇行形に配列される。これらの配列の全ては、垂直および平行に方位された要素を備え、これらの要素はフリップ導体および／または補償導体の磁気活性ストライプおよび電気接続導体ストライプへ割り当てられ得る。全ての配列は、反対磁界を有する磁気活性導体ストライプを提供し、コンパクトな形態で実現され得る。これらの配列は、さらに組み合わせられ得る。すなわち、副層は、Ｕ字形および渦巻き形、Ｕ字形および蛇行形、などの導体ストライプを備え得る。

好ましい実施形態によれば、フリップ導体および／または補償導体の材料は高伝導性であり、好ましくは、銅、アルミニウム、銀、金、またはこれらの合金を備え、好ましくはバーバーポール構造を形成する材料と同じである。高伝導性導体は、バッテリ駆動デバイスが低電圧でも高電流を生成し、十分大きな磁界を生成し得る。バーバーポール構造および導体ストライプに同じ材料を使用することは、製造の複雑さを低減し、バーバーポール構造および導体ストライプを同時に製造し得る。

一般的に、ホイートストンブリッジの全ての磁界感知素子を同時にフリップする単一フリップ導体が提供される。好ましい実施形態によれば、ブリッジ抵抗器の少なくとも１つの磁界感知素子の磁化状態を独立にフリップするため、電気的に分離された２つ以上のフリップ導体が提供され得る。２つの独立したフリップ導体は、磁界感知素子の半分を独立にフリップすることを可能にする。双方のフリップ導体はホイートストンブリッジ抵抗器の磁界感知素子の４つの異なるフリップ状態を生成し、ホイートストンブリッジの感度がオンまたはオフに切り換えられ得るようにする。これはブリッジのオフセット電圧の測定ならびにブリッジの自己テストの遂行を可能にする。磁界感知デバイスの精度をさらに改善するため、オフセット電圧が使用され得る。

上記で列挙された実施形態は、多数の非限定的な例を備える。たとえば、フリップ導体配列および補償導体配列のコンセプトは、相互に組み合わせられ、合併され、または移転され得る。抵抗器は、少なくとも１つまたは複数の直列接続磁界感知素子、好ましくはＡＭＲストライプを備え得る。各々の抵抗器の磁界感知素子のバーバーポール配列は、フリップ導体に関する配列に依存して同じであるか互い違いであり得る。フリップ導体副層は、積み重ねられ得るか、ホイートストンブリッジ層を挟み得る。好ましくは、ホイートストンブリッジ層は、フリップ導体の第２の副層の中に配列される。補償導体層は、フリップ導体層の上または下に積み重ねられ得る。好ましくは、フリップ導体層および補償導体層は、ホイートストンブリッジ層を挟む。

この後で、本発明は、添付された図面を参照して一層詳細に説明される。これらの略図はイラストとしてのみ使用され、本発明の範囲を決して限定しない。

ＡＭＲコンセプト、および、バーバーポール構造を有しない磁界感知素子における外部磁界の角度に関する抵抗依存性を略図で示す。 図１に関して、バーバーポール構造の効果を示す。 フリップ導体を有しない技術水準の磁界感知デバイスのホイートストンブリッジ配列の略図を示す。 フリップ導体を有する磁界感知デバイスの異なる略図であって、ホイートストンブリッジ抵抗器が単一の磁界感知素子、複数の磁界感知素子、および複数のフリップ導体から構成された略図を示す。 技術水準のフリップ導体配列を有する異なる磁界感知デバイスを示す。 多層フリップ導体を有する磁界感知デバイスの第１の実施形態を略図で示す。 図６のフリップ導体層の単一の副層を示す。 磁界感知素子のインターディジタル配列を有する磁界感知デバイスの第２の実施形態を示す。 第１の副層の蛇行形およびＵ字形フリップ導体配列を有する磁界感知デバイスの他の実施形態を略図で示す。 図９のフリップ導体層の単一の副層を表す。 磁界感知デバイスの他の実施形態のＵ字形フリップ導体配列を有する副層配列を略図で示す。 フリップ導体配列および補償導体配列を有する磁界感知デバイスの他の実施形態を示す。 図１２のフリップ導体層および補償導体層の単一の副層を表す。 磁界感知デバイスの他の実施形態のフリップ導体層、補償導体層、およびホイートストンブリッジ層の３次元配列の略図を示す。

図１ａおよび図１ｂは、ＡＭＲコンセプト、および、バーバーポール構造１６を有しない磁界感知素子１０における外部磁界１４の角度に関する抵抗依存性を略図で示す。磁気抵抗とは、外部磁界が材料へ適用されたとき、その材料の電気抵抗値が変化する材料特性である。いわゆる異方性磁気抵抗（ＡＭＲ）とは、電気抵抗が、電流方向と磁界Ｍの方位との間の角度Θに依存する磁界感知素子１０の特性である。この効果は、好ましくは、パーマロイの狭くて（ｗ）、薄く（ｔ）、長い（ｌ）シートの中で観測され得る。ここでｌ≫ｗ≫ｔが成り立つ。パーマロイは、８１％Ｎｉおよび１９％Ｆｅの合金である。素子１０の電気抵抗Ｒは、感知電流が磁界Ｍの方向と平行であるとき最大値Ｒ_＝を有し、磁界Ｍが電流方向と垂直であるとき最小値Ｒ_⊥を有する。効果は、磁界Ｍに起因する原子の電子スピン整列のひずみによって引き起こされる。パーマロイ磁界感知素子１０は内部磁化Ｍ_０１２を有し、この内部磁化は典型的にはＡＭＲ感知素子の長手方向および感知素子１０を通って流れる電流方向へ整列する。今後、磁界Ｍは、内部磁化Ｍ_０および感知電流に平行な成分Ｈ_Ｐ、および感知電流および内部磁化Ｍ_０１２に垂直なＨ_Ｅ１４へ分割されるものと仮定する。これによって、さらに｜Ｍ_０｜≫｜Ｈ_Ｐ｜が成り立つものと仮定され、今後はＨ_Ｐが無視され得る。磁化Ｍ_０１２に平行な電流を考慮すると、次の関係、すなわち、Ｒ＝Ｒ_⊥＋（Ｒ_＝−Ｒ_⊥）ｃｏｓ^２（Θ）が成り立ち、ｔａｎ（Θ）は外部垂直磁界成分Ｈ_Ｅ１４と内部磁化Ｍ_０１２との大きさの比である。これは図１ｂで描かれる。感知素子１０の抵抗感度は、｜Ｈ_Ｅ｜が｜Ｍ_０｜（Θ〜４５°）に等しければ最大化され、｜Ｍ_０｜≫｜Ｈ_Ｅ｜および｜Ｍ_０｜≪｜Ｈ_Ｅ｜（Θ〜０°または９０°）であれば最小化される。

図２ａおよび図２ｂは、図１の磁界感知素子のさらなる発展を表し、｜Ｍ_０｜≫｜Ｈ_Ｅ｜（Θ〜０°）の場合に最大抵抗感度へ到達するように外部磁界感度を向上させるバーバーポール構造１６を有する。図１の磁気抵抗ストライプ素子からスタートすると、オーム抵抗を有して内部磁化Ｍ_０に対する感知磁界Ｈ_Ｅの小さな変動を感知する磁界センサ１０を有することが望ましい。Θ＝ａｒｃｔａｎ（Ｈ_Ｅ／Ｍ_０）であるＲ／Θ関係曲線は、小さなＨ_Ｅ値について平坦であるから、典型的なＡＭＲセンサは、いわゆるバーバーポール構造１６を装備される。バーバーポール構造１６は、白金、銅、アルミニウム、銀、または金から作られた高伝導性の小さなストライプを備え、ストライプは電流の流れに関して４５°の角度で磁化可能材料（たとえば、パーマロイ）へ取り付けられ、したがって図２ａで示されるように、素子１０を通って流れる４５°傾斜電流５３を強制する。このようにして、Ｒ／Θ関係曲線は、小さなＨ_Ｅ変動が線形抵抗変化をもたらす線形領域へシフトされ、Ｒ＝Ｒ_⊥＋（Ｒ_＝−Ｒ_⊥）ｃｏｓ^２（Θ±４５°）が成り立つ。図２ａおよび図２ｂで分かるように、Ｒ／Θ関係曲線の勾配は、バーバーポール整列の角度および感知磁界Ｈ_Ｅに関する内部磁界Ｍ_０の方向に依存する。上記から分かるように、抵抗変化の勾配は、バーバーポールの角度２６、２８の方向および感知磁界Ｈ_Ｅ１４に関する磁化Ｍ_０の整列方向に依存する。

図３は、磁界成分Ｈ_Ｅ１４の大きさを感知する磁界感知デバイスのホイートストンブリッジ配列１８の略図を示す。ホイートストンブリッジ１８は、４つの磁界感知素子１０をブリッジ抵抗器２０として備え、ブリッジ抵抗器２０は、正および負の角度２６、２８を有するバーバーポール構造１６を有する。図３ｂは、電圧Ｖｓｓ／Ｇｎｄがブリッジ１８へ適用されたときの、ホイートストンブリッジ１８のＵ_ａ／Ｈ関係を表す。外部磁界Ｈ_Ｅ１４を高感度で感知するためには、通常、１つまたは複数の感知素子１０を備える４つの磁界感知抵抗器２０ Ｒ１、Ｒ２、Ｒ３、およびＲ４が、そのようなホイートストンブリッジ回路１８の中に配列される。ホイートストンブリッジの２つの脚の抵抗値における非対称は、ブリッジの電圧差Ｕ_ａをもたらす。感知磁界Ｈ_Ｅ１４が存在しないときでも、温度ドリフト、生産公差、および他の影響に起因して、残るオフセット電圧Ｕ_ｏｆｆを完全にゼロにすることはできない。３つの次元の全部でベクトルの磁界を感知するには、３つの磁界感知デバイスを組み合わせなければならない。

所望されないオフセット電圧Ｕ_ｏｆｆを削除するため、内部磁化を二者択一的にフリップするフリップコンセプトが開発された。このコンセプトは、強い外部フリップ磁界Ｈ_ｆｌｉｐによって磁界感知素子１０の内部磁化Ｍ_０１２を周期的にフリップし、ホイートストンブリッジ１８の２つのフリップ状態の差分値ΔＵ_ａを使用して、外部磁界Ｈ_Ｅ１４の大きさを決定することを示唆する。ブリッジ抵抗器２０ Ｒ１、Ｒ２、Ｒ３、およびＲ４の単一の磁界感知素子１０の内部磁化Ｍ_０１２は、外部フリップ磁界Ｈ_ｆｌｉｐによって周期的にフリップされる。フリップ磁界の典型的な強さは、０．１から５０ｍＴである。各々のフリップステップの後、ホイートストンブリッジ１８の出力値ΔＵ_ａは、図３ｂで描かれるように、Ｒ／Θ関係曲線に従って、２つのフリップ磁化状態Ｈ_ｆｌｉｐに依存してＵ_ｏｆｆのあたりで対称的に変化する。センサ信号Ｕ_ａは、交代するセンサ信号であり、感知回路は静的オフセット値Ｕ_ｏｆｆを削除し、ΔＵ_ａに依存してＨ_Ｅの強さを決定する。

この数年間、バーバーポールおよびフリップコンセプトに基づく異なるＡＭＲセンサ設計が論議の対象であった。図４は、フリップ導体３０を有する磁界感知デバイス５０の異なる基本コンセプトをイラストおよび抽象表現で示す。ホイートストンブリッジ抵抗器２０は、単一または複数の磁界感知素子１０を副抵抗器２２、２２−１から２２−４までとして備え、単一または２つの電気的に分離されたフリップ導体３０、または３０−１、３０−２を備える。

図４ａは、集積フリップコイル３０を有する磁界感知デバイス５０を表す。各々の磁界感知素子１０は、互い違いのバーバーポール構造１６、２６、２８を有する抵抗器２０ Ｒ１、Ｒ２、Ｒ３、およびＲ４を形成する。ホイートストンブリッジ１８の上方部分の磁界感知素子１０ Ｒ１、Ｒ４は、ホイートストンブリッジ１８の下方部分の磁界感知素子１０ Ｒ２、Ｒ３とは対照的に、反対方向のフリップ磁界Ｈ_ｆｌｉｐへ露出され、磁界感知素子１０ Ｒ１、Ｒ４が１つの方向に磁化され、磁界感知素子１０ Ｒ２、Ｒ３が反対方向に磁化される（Ｈ_ｆｌｉｐ方向のダッシュドット矢印およびドット矢印を参照）。フリップ磁界Ｈ_ｆｌｉｐはフリップ電流Ｉ_Ｆによって生成される。この電流はフリップ導体３０を通って流れる電流パルスであってもよく、導体３０は、渦巻きとして形成された複数の導体ストライプ３２を備える。磁界感知素子１０に関して垂直に方位された導体ストライプ３２は、アンペアの法則に従ってフリップ磁界Ｈ_ｆｌｉｐを生成し、磁界感知素子１０の長さ方位と平行に方位された導体ストライプ３２は、磁気活性導体ストライプ３２の電気接続を提供する。その結果、オフセット電圧Ｕ_ｏｆｆが削除され得るようにＲ／Θ関係曲線のフリップが達成され、小さなサイズの集積フリップコイルを有するコンパクトなセンサ構成が提供される。

１９９３年、微細構造技術オプトエレクトロニクス協会（ＩＭＯ）、ウェッツラー、ドイツは、図４ｂで描かれる感知デバイス５０を提案した。このデバイスにおいて、各々のブリッジ抵抗器２０ Ｒ１、Ｒ２、Ｒ３、およびＲ４は、少なくとも２つの抵抗器副部品ａおよびｂへ分割され、各々の副部品は磁界感知素子１０を副部品２２−１または２２−２として備え、互い違いのバーバーポール構造１６、２６、２８を有する。各々の副抵抗器２２−１、２２−２（Ｒ１ａ、Ｒ１ｂ．．．）は、フリップ電流Ｉ_Ｆによって生成されたフリップ導体３０のフリップ磁界Ｈ_ｆｌｉｐの反対部分へ露出され、感知素子１０の生産公差または温度変動によって引き起こされたセンサオフセットをさらに減少し、抵抗器２０の一層コンパクトな配列を達成し、一層小さなチップサイズをもたらす。

図４ｃは、図４ｂの磁界感知素子デバイス５０の更なる発展を略図で示す。このデバイスにおいて、フリップ導体３０は２つの独立フリップ導体部分３０−１および３０−２へ分割される。各々の抵抗器２０は、４つの副抵抗器２２−１から２２−４までに分割される。２つの導体部分３０−１、３０−２は、個々に独立して各々の副抵抗器２２−１、２２−２、２２−３、および２２−４のためにフリップ磁界Ｈ_ｆｌｉｐを調整することを可能にする。各々の抵抗器２０の副抵抗器２２の半分は、２つの電気的に分離されたフリップ導体３０−１、３０−２の１つにかぶさる。双方のフリップ電流Ｉ_Ｆ１、Ｉ_Ｆ２の相関に依存して、「正常」フリップモード（平行電流）および「非活性」モード（反対電流）を設定可能であり、こうして感知デバイス５０の自己較正が可能になる。２つのフリップ導体３０−１、３０−２は、４つの異なるフリップ状態を提供し（＋／−／０／０Ｈ_ｆｌｉｐ状態を参照）、これによって反対のフリップ電流Ｉ_Ｆ（Ｈ_ｆｌｉｐ０／０）の場合、ホイートストンブリッジの感度がほとんど削除（非活性化）され、出力信号がオフセット電圧Ｕ_ＯＦＦを表す。

図５は、技術水準のフリップ導体配列を有するセンサ・チップ・レイアウトとしての異なる磁界感知デバイス５２を示す。図５ａは、ホイートストンブリッジ１８を備える第１の技術水準の磁界感知デバイス５２を示す。このホイートストンブリッジにおいて、各々のブリッジ抵抗器２０は、抵抗器である副抵抗器２２の形態をした４つの磁界感知素子１０を備える。抵抗器２０は直列接続されて蛇行形態に配列され、これにより２つの抵抗器２０の間の各々の接続点において、図３で説明されたように、接触パッド４０（Ｕａ、Ｖｃｃ、Ｇｎｄ）はホイートストンブリッジ構成１８との接触を可能にする。ホイートストンブリッジ１８の下方部分では、グラウンドＧｎｄおよび供給電圧Ｖ_ＣＣの供給パッド４０が配列される。上方接触パッド４０は、ホイートストンブリッジのセンサ電圧Ｕａへアクセスして、電圧差ΔＵ_ａを測定することを可能にする。ホイートストンブリッジ１８は単一フリップ導体層の上部に配列され、単一フリップ導体層には蛇行形フリップ導体３０が配列され、接触パッド４０を介して結合され得るフリップ電流Ｉ_Ｆは、フリップ導体３０の接触ストライプ３２を通って流れ、フリップ磁界Ｈ_ｆｌｉｐを第２または第３の方向に生成する。フリップ導体３０は単一層の上に配列され、チップ構造全体の寸法を決定し、ホイートストンブリッジ１８が配列される空間を提供する。追加の電気絶縁層の上に補償導体６０が配列される。この導体も蛇行形態として設計され、ホイートストンブリッジ１８のブリッジ抵抗器２０の数の２倍の蛇行勾配を有し、外部磁界を補償する補償電界を提供する。補償導体６０はフリップ導体３０と同じ原理に基くが、補償電流Ｉ_ｃによって提供される磁界を生成する。この磁界は磁界感知素子１０の長手方向と整列しないで垂直方向と整列し、内部磁化Ｍ_０に影響しないで、測定されるべき外部磁界Ｈ_Ｅ１４と重ね合わせられるか、それを補償する。

図５ｂは、同じくホイートストンブリッジ１８を備える同様の技術水準の磁界感知デバイス５２を示す。このデバイスにおいて、各々のブリッジ抵抗器２０は、副抵抗器２２の形態をした４つの磁界感知素子１０から構成される。この感知デバイス５２は、チップ５２の別個の単一層の上に位置決めされた磁界フリップ導体３０を備え、導体ストライプ３２は、どちらかと言えば複雑な組み合わされた蛇行形態として配列される。フリップ導体３０の電気導体３２は接触パッド４０を提供され、この接触パッドを介して、フリップ電流パルスＩ_Ｆが結合および抽出され得る。下方の接触パッド４０は、異なる層の上のビア接続４２を使用することによって、フリップ導体３０の導体ストライプと結合される。このビア接続は、２つの層と、パッド４０をフリップ導体３０の第１の導体ストライプ３２に接触させる短い導体ストライプとの間の、導電貫通孔である。

図５ｂの磁界感知デバイス５２のさらなる修正は、図５ｃに描かれる。ホイートストンブリッジ１８は４つの抵抗器２０を備え、各々の抵抗器２０は副抵抗器２２としての２つの磁界感知素子１０から構成される。４つのブリッジ抵抗器２０は直列に電気接続され、渦巻き磁気フリップ導体３０の上で蛇行形態として配列される。双方の磁界感知素子１０、すなわち、各々の抵抗器２０の副抵抗器２２は、フリップ導体３０の水平整列伝導ストライプ３２の上部に位置決めされる。各々の抵抗器２０の第１の磁界感知素子１０（副抵抗器２２）は、上方方向フリップ磁界Ｈ_ｆｌｉｐを生成するフリップ導体３０の磁気活性導体ストライプ３２（水平方位ストライプ３２）の上部に配列され、第２の素子１０は、下方方向Ｈ_ｆｌｉｐ磁界を生成する磁気活性導体ストライプ３２の上部に配列される。フリップ導体３０は接触パッド４０へ接続されて、渦巻き形状を有する。Ｈ_ｆｌｉｐフリップ磁界は、フリップ導体３０を通って流れるフリップ電流Ｉ_Ｆによって生成される。渦巻きの中心における終端導体ストライプ３２は、ビア４２および次の層の上に位置決めされる導体ストライプによって接触パッド４０へ接続される。図５ｃの右側には、フリップ導体構成３０ならびに接続導体およびビア４２が表される。

図６は、本発明に従った磁界感知デバイス５０の第１の実施形態を示す。磁界センサチップ５０はホイートストンブリッジ１８を備え、各々のブリッジ抵抗器２０は２つの副抵抗器２２を備え、これらの副抵抗器は、互い違いのバーバーポール構造１６、２６、２８を有する磁界感知素子１０として設計される。ホイートストンブリッジ１８は、デバイス５０の第１の層の上に配列される。ホイートストンブリッジ１８は、電気エネルギーＶｃｃ、Ｇｎｄをホイートストンブリッジ１８へ供給するため、および外部磁界Ｈ_Ｅ１４の結果としてパッドＶｏから電圧差ΔＶ_ｏを感知するため、４つの接触パッド４０へ接続される。ホイートストンブリッジ１８は、２つの副層３８−１および３８−２を備えるフリップ導体層３８の上部に配列される。

個々の副層の詳細な図は、図７ａ〜図７ｃに描かれる。フリップ電流パルスＩ_Ｆを導体コイルの中へ送り込み、フリップ磁界Ｈ_ｆｌｉｐを生成するため、フリップ導体３０はフリップ導体層３８の上に配列され、接触パッド４０によって接触され得る。フリップ導体３０の全体の設計は二重渦巻き形状である。フリップ磁界Ｈ_ｆｌｉｐを磁界感知素子１０の整列方向に生成する水平方位導体ストライプ３２は、第１の副層３８−１の上に配列される。これは図７ｂで表される。副層３８−１の水平方位磁気活性導体ストライプ３２は、フリップ磁界Ｈ_ｆｌｉｐを生成するため導体ストライプの第１の組３４を形成する。第１の組３４の導体ストライプ３２は、垂直方位接続導体ストライプ３２へ接続される。この導体ストライプは、第１の組３４のストライプ３２を電気接続する導体ストライプ３６の第２の組を形成し、第２の副層３８−２の上に配列される。これは図７ｃで示される。導体ストライプ３４、３６の双方の組は、副層３８−１、３８−２の間のビア４２を介して電気接続される。こうして、フリップ電流Ｉ_Ｆは、第１および第２の副層３８−１、３８−２の区分された導体ストライプ３２を通って流れ得る。導体ストライプ３４の第１の組は、磁界感知素子１０の端部分８２に配列された導体ストライプ３２を備える。端部分８２に配列された導体ストライプ３２は、磁界感知素子１０の中心部分８０に配列される導体ストライプ３４と比較して一層小さい幅を有する。このようにして、感知素子１０の中心部分８０に関して磁界感知素子１０の端部分８２で、増加されたフリップ磁界Ｈ_ｆｌｉｐが生成され得る。こうして、感知素子１０の内部磁化Ｍ_０の確実なフリップを達成する際、フリップ電流Ｉ_Ｆが低くされ、磁気フリップ導体３０のインダクタンスが減少され得る。低減された漂遊磁界、したがって一層低いインダクタンスに起因して、一層高いフリップ頻度が時間分解能の増加を可能にする。というのは、固定された時間区間中に一層多数の測定値が取得され得るからである。磁界感知素子１０の中心部分８０に関連づけられた導体ストライプ３４の第１の組の導体ストライプ３２は、非伝導区域５６の形態をした電流分布要素４４を備える。電流分布要素４４は、フリップ電流Ｉ_Ｆを導体ストライプ３２の上で均一に分布するように設計される。電流分布要素４４は均一の電流分布を提供し、減少された均一のフリップ磁界Ｈ_ｆｌｉｐが磁界感知素子１０の中心部分８０で生成され、増加されたフリップ磁界Ｈ_ｆｌｉｐが磁界感知素子１０の端部分８２で生成される。電流分布要素４４は、磁気フリップ電流Ｉ_Ｆの大きさを減少することを助け、フリップ機構を最適化して電気エネルギー消費を低減するように電流分布形状を形成する。

図７ａは、フリップ導体層３８の上に配列されたフリップ導体３０のレイアウトを略図で描いている。フリップ導体３０は接触パッド４０を介して電気接触可能であり、フリップ電流Ｉ_Ｆはフリップ導体３０の中へ入り、そこから抽出され得る。図７ｂで表わされる、フリップ磁界を生成する導体ストライプ３２の第１の組は、第１の副層３８−１の上に配列され、図７ｃで示される第２の副層３８−２の上に配列された導体ストライプ３２の第２の組へ接続される。長方形および多角形の窪み５８の形態をした電流分布要素４４は、磁界感知素子１０の中心部分８０に関連づけられた相対的に広い導体ストライプの上に配列される。第１および第２の副層の導体ストライプ３２の間の電気接続は、ビア４０によって提供される。第２の副層３８−２は第１の副層３８−１の上部に配列され、ホイートストンブリッジ１８のブリッジ抵抗器２０を同様に備え得る。その副抵抗器２２は磁界感知素子１０から構成される。その結果、センサチップ構成５０の全体は、下部層としての副層３８−１および上部層としての３８−２の２つを備え、第２の副層３８−２はホイートストンブリッジ層７０をさらに備える。この配列は、増加された磁気感度および一層低いエネルギー消費を有する非常にコンパクトなチップ設計を提供する。

図８は、ブリッジ抵抗器２０のインターディジタル配列２４を有する磁界感知デバイス５０の第２の実施形態を表す。フリップ導体配列３０は、図６、図７で描かれた実施形態のフリップ導体と同じである。ホイートストンブリッジ１８は４つの抵抗器２０を備え、各々の抵抗器２０は副抵抗器２２の形態をした複数の磁界感知素子１０を備える。各々の抵抗器２０の磁界感知素子１０は直列接続され、互い違いのバーバーポール構造２６、２８を有する２つの感知素子１０は、反対のフリップ磁界Ｈ_ｆｌｉｐを生成するフリップ導体３０の第１の副層３８−１の磁気活性導体ストライプ３２の上に配列される。互に入り込む指が形成されるように、各々の抵抗器２０の直列接続素子１０は蛇行形態として配列される。ブリッジ抵抗器２０がインターディジタル配列２４として形成されるように、２つの抵抗器２０の指は相互に作用し、隣接する抵抗器の磁気素子１０は相互の近くに配列される。ブリッジ抵抗器２０の感知素子１０のコンパクトな配列に起因して、材料の不純物、欠陥、または温度変動は、双方の抵抗器へ同等に影響し、したがって感知デバイスの安定度および精度を向上させる。

図９は、磁界感知デバイス５０の他の実施形態を示す。このデバイスでは、フリップ導体３０が二重に蛇行し、Ｕ字形導体ストライプ３２を備える。このチップ配列５０において、接触パッド４０はチップレイアウトの接触側の上に配列され、ブリッジ抵抗器１８の個々の感知素子１０は、二重に蛇行するフリップ導体３０に沿って直列接続で配列される。各々の抵抗器２０は、互い違いのバーバーポール構造２６、２８を有する４つの磁界感知素子１０を備え、磁界感知素子１０は、反対のフリップ磁界を生成するフリップ導体３０の磁気活性導体ストライプ３２の組３４の上部に位置決めされる。

図９のフリップ導体配列３０の詳細は、図１０に描かれる。図１０ａは、図１０ｂで示される副層３８−１および図１０ｃで示される副層３８−２の２つの上に位置決めされたフリップ導体３０の構造を顕示する。フリップ導体層３８−１の上で水平に方位された第１の組の導体ストライプ３２、３４は、蛇行形態として配列され、磁界感知素子１０の端部分８２に関連づけられたＵ字形導体ストライプを備える。磁界感知素子１０の中心部分８０に関連づけられた導体ストライプ３２の均一な電流密度を提供するため、円形または楕円形を有する非伝導性窪み５８が提供される。電流分布要素４４は、フリップ電流ＩＦの電流密度を均一化して、磁界感知素子１０の中心部分８０のために均一なフリップ磁界Ｈ_ｆｌｉｐを提供する。ホイートストンブリッジ層７０のＡＭＲ感知素子１０は、第２のフリップ導体の組３２、３６の垂直方位導体ストライプ３６と一緒に第２の副層３８−２の上に配列される。導体ストライプ３４、３６の２つの組は、ビア４２によって電気接続される。

図１１は、図９で表わされたチップ構成のフリップ導体３０の代替構成を描いている。図１１ａは、フリップ導体層３８のフリップ導体３０の全体的形状を表わす。図１１ｂの第１の副層３８−１は水平方位磁気活性導体ストライプ３２、３４のみを備え、図１１ｃで描かれた第２の副層３８−２は、垂直方位導体ストライプ３２、３６のみを備える。磁界感知素子１０（図示されず）は、有利にはフリップ導体ストライプ３６の第２の組と同じ図１１ｃの層の上に配列され得る。双方の副層３８−１および３８−２の導体ストライプはビアによって接続される。副層３８−２は副層３８−１の上に配列され、図示されないホイートストンブリッジ層７０の感知素子１０を同様に備え得る。磁界感知素子１０の中心部分８０に関連づけられた導体ストライプ３４の第１の組の磁気活性導体ストライプ３２は、磁界感知素子１０の端部分８２に関連づけられた導体ストライプ３２と比較して、減少された均一のフリップ磁界を生成するコンダクタンスプロファイル５４を備える。図９のフリップ導体設計と比較して、ビア接続４２の数は増加されるが、垂直および水平に方位された導体ストライプ３４、３６の厳格な分離に起因して、チップ区域の全体的サイズがさらに低減される。

図１２は、ホイートストンブリッジ層７０の上部および下で、積み重ねられた層３８、６２の上に配列されたフリップ導体３０および補償導体６０を有する磁界感知デバイス５０の他の実施形態を表す。フリップ導体配列は、図６で描かれた実施形態のフリップ導体と同じである。感知デバイス５０は、第１の方向の磁界成分Ｈ_Ｅを感知するように適合され、フリップ磁界Ｈ_ｆｌｉｐの方向に依存して第２および第３の方向に磁化され得る磁界感知素子１０を備える。感知デバイス５０のフリップ導体３０および補償導体６０の層配列は、図１３で示される。

図１３ａは、図１２のチップ設計の導体ストライプ３２の構成を表す。この構成は、フリップ導体３０の、図１３ｄで示されるフリップ導体副層３８−１、図１３ｅで表される３８−２、および補償導体６０の、図１３ｂで描かれる副層６２−１、図１３ｃで描かれる６２−２を備える。補償導体６０ならびにフリップ導体３０は、それぞれ２つの副層３８−１、３８−２、６２−１、および６２−２を備え、磁気活性導体ストライプ３４、６６の第１の組は、それぞれ第１の副層３８−１、６２−１の上に配列され、導体ストライプ３４、６６の第１の組をそれぞれ導電するための導体ストライプ３６、６８の第２の組は、第２の副層３８−２、６２−２の上に配列される。副層３８−１、３８−２および６２−１、６２−２は、相互の上部に積み重ねられ、またはホイートストンブリッジ層７０を挟み得る。接触パッド４０は、ホイートストンブリッジ１８ならびにフリップ導体３０および補償導体６０を伝導するため積層アセンブリを囲む。補償導体６０は、補償電界を生成して外部磁界Ｈ_Ｅ１４を補償するように設計され、補償磁界は磁界感知要素１０（図示されず）の長さ配列と垂直に方位される。磁界感知素子１０（図示されず）は、有利にはフリップ導体副層３８−２のフリップ導体ストライプ３６の第２の組と平行に、図１３ｅで描かれた層の上に配列され得る。フリップ導体３０の副層コンセプトは補償導体６０へも適用され得るから、フリップ導体３０を単一層の上に配列し、補償導体６０の導体ストライプ６６、６８の２つの組を２つの副層６２−１、６２−２の上に配列し、よって本発明の利点を補償導体層配列６０へ移転することも考慮可能であって有利である。

最後に、図１４は、図１２で描かれた３次元磁気センサチップ配列５０の略組立分解断面図を表す。配列５０は、図１３で描かれたフリップ導体層３０、補償導体層６０、およびホイートストンブリッジ層７０を基板６４の上に備える。チップレイアウトの３次元表現は純粋にイラストであり、実際の寸法を表現するものではない。基板６４の上には、４つのブリッジ抵抗器２０の磁界感知素子１０が、ホイートストンブリッジ層７０の上に配列される。磁界感知素子１０は、ＡＭＲ材料ストライプ４８、たとえば、パーマロイストライプ、および高伝導性材料、たとえば、金または銅から作られたバーバーポール構造１６を備える。ホイートストンブリッジ１８の４つの抵抗器２０は、磁界感知デバイス５０の主な基板区域を覆う。各々の抵抗器２０は複数の副抵抗器２２を備え、ここで各々の副抵抗器２２は磁界感知素子１０である。各々の磁界感知素子１０はＡＭＲ材料ストライプ４８、たとえば、パーマロイストライプを備え、上部に高伝導性材料のバーバーポール構造１６を備える。磁界感知素子１０が配列された同じホイートストンブリッジ層７０の上に、第２のフリップ導体副層３０、３８−２が提供される。この副層は、フリップ導体ストライプ３４の第１の組の導体ストライプ３２を電気接続するフリップ導体ストライプ３２、３６の第２の組を備える。図７ｃ、図１０ｃ、図１１ｃ、または図１３ｅで表された同様の構成を参照されたい。フリップ導体ストライプ３６の第２の組およびバーバーポール構造１６の金属化は同じであり、並列に加工され得る。組み合わせられた層７０、３８−２の上部に、補償導体ストライプ６６の第１の組を備える第１の補償導体副層６２−１が配列され、補償磁界が生成されて外部磁界Ｈ_Ｅを補償する。図１３ｂの構成も参照されたい。第１の補償導体副層６２−１の上部に、磁気活性フリップ導体ストライプ３４の組を備える第１のフリップ導体副層３８−１が配列される。図１３ｄも参照されたい。フリップ導体３０の第１の組３４は、ビア導体要素４２を介して磁気フリップ層３８の第２の組３６へ接続される。ビア導体要素４２は、有利には補償導体ストライプ６６の第１の組の伝導ストライプ３２と並列に処理され得る。最後に、第１のフリップ導体副層３８−１の上部に、第２の補償導体副層６２−２が配列される。副層６２−２は、第１の補償導体副層６２−１の磁気活性導体ストライプ６６の第１の組を接続する導体ストライプ６８の第２の組を備える。図１３ｃを参照されたい。補償導体ストライプ６６、６８の第１および第２の組の導体ストライプ３２は、図示されていないビアによって接続される。副層３８−１、３８−２、６２−１、６２−２の互い違い設計は、最小漂遊磁界および低インダクタンスを有する高集積でコンパクトなチップ設計を提供する。このチップ設計は、低電力消費と共に高頻度および増加された感度で作動され得る。

フリップコイル３０の抵抗は、その磁界感知素子１０およびそのフリップ導体３０の形状に起因して、センサチップ５０当たり１Ωへ減少され、Ｈ_ｆｌｉｐ磁界は、１．５Ｖよりも小さな電圧Ｖ_Ｆで２００ｍＡ電流Ｉ_Ｆによって生成され得る。フリップ導体３０の特別の設計は、増加されたＨ_ｆｌｉｐ磁界を素子１０の双方の端８２で生成し、一層小さなＨ_ｆｌｉｐ磁界を素子１０の中心部分８０で生成し、全体的に減少されたＨ_ｆｌｉｐ磁界の強さによって内部磁化Ｍ_０がフリップされ得る。さらに、各々の素子１０の端部分８２の低減された直径は、減少されたＨ_ｆｌｉｐ磁界を適用して内部磁化Ｍ_０を確実にフリップすることを可能にする。改善された設計は、小さくてコンパクトなセンサチップ配列５０を提供する。配列５０は３Ｄセンサチップへ拡大され、携帯デバイスの１．２Ｖ再充電可能バッテリによって加えられ得る比較的低い電圧によって駆動され得る。本発明は、上記の例に限定されず、添付された特許請求の範囲の中で自由に変形されてもよい。

１０ 磁界感知素子
１２ 内部磁化Ｍ_０
１４ 外部磁界
１６ バーバーポール構造
１８ ホイートストンブリッジ
２０ ブリッジ抵抗器
２２ ブリッジ副抵抗器
２４ インターディジタル抵抗器部分要素配列
２６ 正の角度を有するバーバーポール構造
２８ 負の角度を有するバーバーポール構造
３０ フリップ導体
３２ 導体ストライプ
３４ フリップ磁界のための導体ストライプの第１の組
３６ 電気接続のための導体ストライプの第２の組
３８ フリップ導体層
４０ 接触パッド
４２ ビア
４４ 電流分布要素
４６ 磁界感知素子の間の電気接続
４８ ＡＭＲ材料ストライプ
５０ 磁界感知デバイス
５２ 技術水準の磁界感知デバイス
５３ 電流密度分布
５４ コンダクタンスプロファイル
５６ 非伝導区域
５８ 窪み
６０ 補償導体
６２ 補償導体層
６４ 基板
６６ 補償磁界のための補償導体ストライプの第１の組
６８ 電気接続のための補償導体ストライプの第２の組
７０ ホイートストンブリッジ層
７２
７４
７６
７８
８０ 磁界感知素子の中心部分
８２ 磁界感知素子の端部分

Claims (15)

1. 幾つかの機能的に異なる層（３８、６０、７０）を備え、ホイートストンブリッジ層（７０）がホイートストンブリッジ（１８）の少なくとも２つの抵抗器（２０）を備え、各々の抵抗器（２０）は副抵抗器（２２）の形態をした少なくとも１つの磁界感知素子（１０）を備え、フリップ導体層（３８）が、各々の磁界感知素子（１０）の内部磁化状態をフリップする少なくとも１つのフリップ導体（３０）を備える磁界感知デバイス（５０）であって、前記フリップ導体（３０）は複数の導体ストライプ（３２）を備え、該複数の導体ストライプ（３２）は、前記フリップ導体層（３８）の少なくとも２つの異なるフリップ導体副層（３８−１、３８−２）の上に配列され、ビアを介して相互に電気結合されたことを特徴とする磁界感知デバイス。
2. 関連づけられた磁界感知素子（１０）のフリップ磁界を提供し、ホイートストンブリッジ層（７０）の側に対面する第１のフリップ導体副層（３８−１）の上に配列された導体ストライプ（３２、３４）の第１の組、および導体ストライプ（３４）の前記第１の組の電気接続を提供し、少なくとも１つの第２のフリップ導体副層（３８−２）の上に配列された導体ストライプ（３２、３６）の少なくとも第２の組から成る配列を特徴とする、請求項１に記載の磁界感知デバイス。
3. 導体ストライプ（３２、３４）の前記第１の組が、前記磁界感知素子（１０）の長手方向整列に関して本質的に垂直に方位され、導体ストライプ（３２、３６）の前記第２の組は、前記磁界感知素子（１０）の前記長手方向整列に関して本質的に平行に方位されたことを特徴とする、請求項２に記載の磁界感知デバイス。
4. 導体ストライプ（３２、３４）の前記第１の組が、前記磁界感知素子（１０）の中心部分（８０）のためにフリップ磁界を提供する前記垂直方位導体ストライプ（３４）、および前記磁界感知素子（１０）の端部分（８２）のためにフリップ磁界を提供する垂直導体ストライプ（３４）から成るインターディジタル配列を備えることを特徴とする、請求項２または３に記載の磁界感知デバイス。
5. 前記磁界感知素子（１０）の中心部分（８０）のために提供されるフリップ磁界に関して、増加されたフリップ磁界が各々の磁界感知素子（１０）の双方の端部分（８２）に提供され得るように、導体ストライプ（３４）の前記第１の組が設計および配列されたことを特徴とする、請求項１から４のいずれか一項に記載の磁界感知デバイス。
6. 均一なフリップ磁界が、磁気感知素子（１０）の中心部分（８０）で励起され得るように、導体ストライプ（３２、３４）の前記第１の組の少なくとも１つの導体ストライプが、電流分布を提供するために設計された少なくとも１つの電流分布要素（４４）、好ましくは導体ストライプ（３２、３４）のコンダクタンスプロファイル（５４）または非伝導区域（５６）、特に窪み（５８）を備え、これによって好ましくは前記導体ストライプ（３２、３４）が、前記磁界感知素子（１０）の中心部分（８０）の内部磁化状態をフリップするように適合されることを特徴とする、請求項２から５のいずれか一項に記載の磁界感知デバイス。
7. 前記抵抗器（２０）が、副抵抗器（２２）の形態をした少なくとも２つの磁界感知素子（１０）を備え、各々の磁界感知素子（１０）は、フリップ導体（３０）の関連づけられた垂直導体ストライプ（３４）の電流の流れ方向に関するその配列に依存して、正または負のバーバーポール整列（２６、２８）を有するバーバーポール構造（１６）を備えることを特徴とする、請求項１から６のいずれか一項に記載の磁界感知デバイス。
8. 前記ホイートストンブリッジ層（７０）の上の前記少なくとも２つの抵抗器（２０）の副抵抗器（２２）のインターディジタル配列（２４）を特徴とする、請求項７に記載の磁界感知デバイス。
9. 前記磁界感知素子（１０）の双方の長手方向端部分（８２）のテーパ形態、好ましくは楕円形態を特徴とする、請求項１から８のいずれか一項に記載の磁界感知デバイス。
10. 前記ブリッジ抵抗器（２０）が、前記第１のフリップ導体副層（３８−１）の下および／または前記第２のフリップ導体副層（３８−２）の中にあるように、ホイートストンブリッジ層（７０）の上に配列されたことを特徴とする、請求項１から９のいずれか一項に記載の磁界感知デバイス。
11. 補償導体（６０）が、外部磁界を補償する補償磁界を生成し、前記補償導体（６０）は、少なくとも１つの補償導体層（６２）の上に、好ましくは前記ホイートストンブリッジ層（７０）の上部に、および前記フリップ導体層（３８）に隣接しておよび／または互い違いに、配置されたことを特徴とする、請求項１から１０のいずれか一項に記載の磁界感知デバイス。
12. 前記補償導体（６０）が、複数の導体ストライプ（３２）を備え、該複数の導体ストライプは、前記補償導体層（６２）の少なくとも２つの異なる補償導体副層（６２−１、６２−２）の上に配列され、ビアを介して相互に電気結合され、補償磁界を提供する補償導体ストライプ（６６）の第１の組が前記第１の補償導体副層（６２−１）の上に配列され、補償導体ストライプ（６６）の前記第１の組の電気接続を提供する補償導体ストライプ（６８）の第２の組が前記第２の補償導体副層（６２−２）の上に配列され、補償導体ストライプ（６６）の前記第１の組は、前記ホイートストンブリッジ層（７０）の上におよび隣接して、および前記第１のフリップ導体副層（３８−１）の下に、配列されることを特徴とする、請求項１１に記載の磁界感知デバイス。
13. 前記フリップ導体（３０）および／または前記補償導体（６０）の少なくとも一部分が、本質的にＵ字形、渦巻き形、および／または蛇行形態として配列されることを特徴とする、請求項１から１２のいずれか一項に記載の磁界感知デバイス。
14. 前記フリップ導体（３０）および／または前記補償導体（６０）の材料が高伝導性であり、好ましくは銅、アルミニウム、銀、金、またはこれらの合金を備え、好ましくはバーバーポール構造（１６）を形成する材料と同じであることを特徴とする、請求項１から１３のいずれか一項に記載の磁界感知デバイス。
15. ブリッジ抵抗器（２０）の少なくとも１つの磁界感知素子（１０）の磁化状態を独立にフリップするため、電気的に分離された２つ以上のフリップ導体（３０−１、３０−２）の各々が提供されることを特徴とする、請求項１から１４のいずれか一項に記載の磁界感知デバイス。

Images