JP2015109775A - モータ制御装置 - Google Patents

Abstract

【課題】簡素な構成で冗長性を高めることのできるモータ制御装置を提供する。
【解決手段】統合ＥＣＵ２３は、相開放リレー６４ｕ，６４ｖ，６４ｗがオフ状態になった場合にＥＰＳインバータ５２から電力が供給されなくなるＥＰＳ給電線６２ｕ，６２ｖ，６２ｗの接続点８２ｕ，８２ｖ，８２ｗと、相開放リレー６４ｕ，６４ｖ，６４ｗがオフ状態となった場合にもＶＧＲインバータ５４から電力が供給されるＶＧＲ給電線７２ｕ，７２ｖ，７２ｗの接続点８３ｕ，８３ｖ，８３ｗとを接続する接続線８１ｕ，８１ｖ，８１ｗと、接続点８２ｕ，８２ｖ，８２ｗと接続点８３ｕ，８３ｖ，８３ｗとの間を遮断可能な切替リレー８４ｕ，８４ｖ，８４ｗを備える。ＥＰＳマイコン５１は、ＥＰＳインバータ５２に異常が発生した場合には、相開放リレー６４ｕ，６４ｖ，６４ｗ，７４ｕ，７４ｖをオフ状態とするとともに、切替リレー８４ｕ，８４ｖ，８４ｗをオン状態とする。
【選択図】図２

Description

本発明は、モータ制御装置に関する。

従来、車両用の操舵装置には、モータを駆動源として操舵機構にアシスト力を付与する操舵力補助装置（ＥＰＳ装置）や、ステアリング操作に基づく入力軸の回転にモータ駆動に基づく回転を上乗せして出力軸に伝達する伝達比可変装置（ＶＧＲ装置）等のモータを駆動源とするモータユニットを複数備えたものがある（例えば、特許文献１）。こうしたモータユニットの作動を制御するモータ制御装置は、複数のスイッチング素子を有する駆動回路と、モータ制御信号を出力する制御回路とを備えており、各スイッチング素子がモータ制御信号に応じてオンオフすることで、モータに駆動電力を供給する。

また、モータ制御装置には、モータと駆動回路とを接続する給電経路の途中に相開放リレー等のスイッチが設けられたものがある。そして、例えばスイッチング素子の溶着により駆動回路にショート故障等の異常が発生した場合には、駆動電源（バッテリ）からモータへの駆動電力の供給を停止するとともに、相開放リレーをオフ状態として駆動回路とモータとの間を通電不能に遮断する。これにより、例えばステアリング操作に連動してモータが回転しても、誘起電圧（逆起電圧）に応じて回生電流が流れることが抑制され、該モータがブレーキとして機能しなくなる。

特開２０１３−１２３９４９号公報 特開２０１３−７９０２７号公報

ところで、操舵力補助装置の駆動回路に異常が発生して、該操舵力補助装置を停止させた場合には、操舵機構にアシスト力が付与されない状態となる。このとき、上記のように相開放リレーをオフ状態とすることでモータがブレーキとなってステアリング操作を妨げることは抑制できるものの、運転者の負担が大きく増加するため、駆動回路に異常が発生しても、継続してアシスト力を付与可能にすることが望ましい。

そこで、例えば特許文献２に記載されるように、モータ制御装置が２つの駆動回路を有する構成とすることで、該モータ制御装置に駆動回路に関する冗長性を持たせることが考えられる。これにより、一方の駆動回路に異常が発生した場合でも、他方の駆動回路からモータに駆動電力を供給することで、継続してアシスト力を付与できる。しかし、冗長化すると、同等の機能を有する駆動回路が余分に必要になるため、部品点数が著しく増加することとなり、製造コストの大幅な増大を招くといった問題がある。

なお、こうした問題は、操舵力補助装置の作動を制御するモータ制御装置に限らず、他のモータユニットの作動を制御するモータ制御装置であっても、同様に生じ得る。
本発明は、上記問題点を解決するためになされたものであって、その目的は、簡素な構成で冗長性を高めることのできるモータ制御装置を提供することにある。

上記課題を解決するモータ制御装置は、複数のモータの作動を制御するものにおいて、前記複数のモータのうちの任意の１つである第１モータの作動を制御するための第１モータ制御信号、及び前記複数のモータのうちの別の１つである第２モータの作動を制御するため第２モータ制御信号を出力する制御回路と、前記第１モータ制御信号に基づいて前記第１モータに駆動電力を供給する第１駆動回路と、前記第２モータ制御信号に基づいて前記第２モータに駆動電力を供給する第２駆動回路と、前記第１モータと前記第１駆動回路とを接続する第１給電経路を遮断可能な第１スイッチと、前記第２モータと前記第２駆動回路とを接続する第２給電経路を遮断可能な第２スイッチと、前記第１スイッチがオフ状態になった場合に前記第１駆動回路から電力が供給されなくなる前記第１給電経路の接続点と、前記第２スイッチがオフ状態になった場合にも前記第２駆動回路から電力が供給される前記第２給電経路の接続点とを接続する接続経路を遮断可能な切替スイッチとを備え、前記制御回路は、前記第１駆動回路に異常が発生した場合には、前記第１スイッチ及び前記第２スイッチをオフ状態とするとともに、前記切替スイッチをオン状態とすることを要旨とする。

上記構成によれば、第１駆動回路に異常が発生した場合には、第１スイッチ及び第２スイッチがオフ状態とされるとともに、切替スイッチがオン状態とされるため、第１モータと第１駆動回路との間、及び第２モータと第２駆動回路との間が遮断され、第１モータと第２駆動回路との間が導通される。これにより、第２モータを停止することにはなるものの、第１モータを継続して駆動できる。したがって、駆動回路を余分に設けることなく冗長化を実現できる。

上記モータ制御装置において、前記制御回路は、前記第１モータ制御信号を出力する第１制御回路と、前記第２モータ制御信号を出力する第２制御回路と、前記第１制御回路及び前記第２制御回路のいずれか一方に異常が発生した場合に、該いずれか一方の代わりとして機能する予備制御回路とを備えることが好ましい。

上記構成によれば、第１制御回路から第１モータ制御信号が出力され、第２制御回路から第２モータ制御信号が出力されるため、例えば１つの制御回路から第１モータ制御信号及び第２モータ制御信号を出力する場合に比べ、第１制御回路及び第２制御回路に要求される処理性能を下げることができる。また、予備制御回路が第１制御回路又は第２制御回路の代わりとなるため、第１制御回路及び第２制御回路のそれぞれに対して予備制御回路を設ける場合に比べ、少ない部品点数で制御回路に関する冗長性を高めることができる。

上記モータ制御装置において、前記第１及び第２モータは、それぞれ三相のブラシレスモータであり、前記第１及び第２駆動回路は、それぞれ一対のスイッチング素子の直列回路からなるスイッチングアームを３つ並列に接続した三相インバータであり、前記第１給電経路は、各相に対応した３本の第１給電線を含み、前記第２給電経路は、各相に対応した３本の第２給電線を含み、前記接続経路は、各相に対応した３本の接続線を含み、前記３本の第１給電線には、それぞれ前記第１スイッチが設けられ、前記３本の第２給電線のうちの２本には、それぞれ前記第２スイッチが設けられ、前記３本の接続線の一端は、前記各第１給電線における前記第１スイッチよりも前記第１モータ側の接続点にそれぞれ接続され、前記３本の接続線のうちの２本の他端は、前記第２スイッチが設けられた前記各第２給電線における該第２スイッチよりも前記第２駆動回路側の接続点にそれぞれ接続されるとともに、残りの１本の他端は、前記第２スイッチが設けられていない前記第２給電線に接続されることが好ましい。

上記構成によれば、３本の第２給電線にそれぞれ第２スイッチを設ける場合に比べ、部品点数を削減して構成の簡素化を図ることができる。
上記モータ制御装置において、前記接続経路には、互いに並列に接続された複数の前記切替スイッチが設けられることが好ましい。

上記構成によれば、切替スイッチに関する冗長性を高めることができる。
上記モータ制御装置において、前記複数のモータには、継続して駆動させる優先順位が設定されるものであり、前記複数のモータのうちの任意の２つの関係において、優先順位が高い方のモータが前記第１モータとなり、優先順位が低い方のモータが前記第２モータとなるように構成されることが好ましい。

上記構成によれば、継続して駆動させる優先順位の高いモータの駆動回路に関する冗長性を高めることができる。
上記モータ制御装置において、操舵機構にアシスト力を付与する操舵力補助装置の駆動源となるＥＰＳモータ、及びステアリング操作に基づく入力軸の回転にモータ駆動に基づく回転を上乗せして出力軸に伝達する伝達比可変装置の駆動源となるＶＧＲモータの作動を制御するものであり、前記ＥＰＳモータを優先順位が高い方の前記第１モータとし、前記ＶＧＲモータを優先順位が低い方の前記第２モータとすることが好ましい。

操舵力補助装置を停止した場合と伝達比可変装置を停止した場合とを比較すると、運転者に与える影響等から、操舵力補助装置を優先的に継続して駆動させることが望ましい。したがって、上記構成のようにＥＰＳモータを第１モータとし、ＶＧＲモータを第２モータとすることで、適切に冗長性を高めることができる。

本発明によれば、簡素な構成で冗長性を高めることができる。

一実施形態の操舵装置の概略構成図。 一実施形態の統合ＥＣＵのブロック図。 一実施形態のＥＰＳモータへの電力供給経路切替制御の処理手順を示すフローチャート。 （ａ）は正常時のＥＰＳモータへの電力供給態様を示す作用説明図、（ｂ）は異常時のＥＰＳモータへの電力供給態様を示す作用説明図。 別例の切替回路のブロック図。 別例の統合ＥＣＵの切替回路近傍を示すブロック図。

以下、モータ制御装置を搭載した操舵装置の一実施形態を図面に従って説明する。
図１に示すように、操舵装置１は、運転者によるステアリングホイール２の操作に基づいて転舵輪３を転舵させる操舵機構４を備えている。

操舵機構４は、ステアリングホイール２が固定されるステアリングシャフト１１と、ステアリングシャフト１１の回転に応じて軸方向に往復動するラック軸１２とを備えている。ステアリングシャフト１１は、ステアリングホイール２側から順にコラム軸１３、中間軸１４、及びピニオン軸１５を連結することにより構成されている。ラック軸１２とピニオン軸１５とは、所定の交叉角をもって配置されており、ラック軸１２に形成されたラック歯１２ａとピニオン軸１５に形成されたピニオン歯１５ａとが噛合されることでラックアンドピニオン機構１６が構成されている。また、ラック軸１２の両端には、タイロッド１７が連結されており、タイロッド１７の先端は、転舵輪３が組み付けられた図示しないナックルに連結されている。したがって、操舵装置１では、ステアリング操作に伴うステアリングシャフト１１の回転がラックアンドピニオン機構１６によりラック軸１２の軸方向移動に変換され、この軸方向移動がタイロッド１７を介してナックルに伝達されることにより、転舵輪３の転舵角、すなわち車両の進行方向が変更される。

また、操舵装置１は、操舵機構４にアシスト力を付与する操舵力補助装置２１と、ステアリングホイール２の操舵角に対する転舵輪３の転舵角の比率、すなわち入力側から出力側への回転伝達比（ステアリングギヤ比）を可変させる伝達比可変装置２２とを備えている。さらに、操舵装置１は、操舵力補助装置２１及び伝達比可変装置２２の作動を制御するモータ制御装置としての統合ＥＣＵ２３を備えている。

操舵力補助装置２１は、駆動源となるＥＰＳモータ３１と、ＥＰＳモータ３１に連結されるとともにコラム軸１３に連結されたウォームアンドホイール等の減速機構３２とを備えている。そして、操舵力補助装置２１は、ＥＰＳモータ３１の回転を減速機構３２により減速してコラム軸１３に伝達することによって、モータトルクをアシスト力として操舵機構４に付与する。つまり、本実施形態の操舵装置１は、コラム型の電動パワーステアリング装置として構成されている。なお、本実施形態のＥＰＳモータ３１には、三相のブラシレスモータが採用されている。

伝達比可変装置２２は、駆動源となるＶＧＲモータ３３と、波動歯車機構や遊星歯車機構等の差動機構３４とを備えており、中間軸１４の途中に設けられている。詳しくは、中間軸１４は、コラム軸１３に連結されることによりステアリング操作に伴う回転が入力される入力軸３５と、ピニオン軸１５に連結される出力軸３６とを備えている。差動機構３４は、入力軸３５及び出力軸３６に連結されるとともに、ＶＧＲモータ３３に連結されている。そして、伝達比可変装置２２は、差動機構３４を用いてステアリング操作に伴う入力軸３５の回転にＶＧＲモータ３３の駆動に基づく回転を上乗せして出力軸３６に伝達し、ラックアンドピニオン機構１６に入力される回転を増速（又は減速）することによって、ステアリングホイール２と転舵輪３との間の伝達比を変更する。なお、本実施形態のＶＧＲモータ３３には、三相のブラシレスモータが採用されている。

また、伝達比可変装置２２には、伝達比を機械的に固定可能なロック機構３７が設けられている。ロック機構３７は、ＶＧＲモータ３３の回転軸（図示略）と入力軸３５との相対回転を規制するロック状態となることで伝達比を機械的に固定する。なお、ロック機構３７は、ソレノイド３８への通電により回動するレバー（図示略）と、該レバーの回動に応じてその爪部が係脱する溝部が形成されたロックホルダ（図示略）とを備える周知の構成となっており、ソレノイド３８に駆動電力が供給されるとアンロック状態になり、ソレノイド３８への電力供給が停止するとロック状態になる。

統合ＥＣＵ２３には、車両の車速ＳＰＤを検出する車速センサ４１、ステアリングシャフト１１に付与された操舵トルクＴを検出するトルクセンサ４２、及びステアリングホイール２の操舵角θsを検出するステアリングセンサ（操舵角センサ）４３が接続されている。そして、統合ＥＣＵ２３は、各センサにより検出される状態量に基づいて、ＥＰＳモータ３１への駆動電力の供給を通じて操舵力補助装置２１の作動を制御するとともに、ＶＧＲモータ３３への駆動電力の供給を通じて伝達比可変装置２２の作動を制御する。

次に、統合ＥＣＵの構成について詳細に説明する。
図２に示すように、統合ＥＣＵ２３は、ＥＰＳモータ制御信号Ｓ_meを出力するＥＰＳマイコン５１と、ＥＰＳモータ制御信号Ｓ_meに基づいてＥＰＳモータ３１に三相（Ｕ相、Ｖ相、Ｗ相）の駆動電力を供給するＥＰＳインバータ５２とを備えている。また、統合ＥＣＵ２３は、ＶＧＲモータ制御信号Ｓ_mv及びロック制御信号Ｓ_lkを出力するＶＧＲマイコン５３と、ＶＧＲモータ制御信号Ｓ_mvに基づいてＶＧＲモータ３３に三相の駆動電力を供給するＶＧＲインバータ５４と、ロック制御信号Ｓ_lkに基づいてソレノイド３８に駆動電力を供給するソレノイド駆動回路５５とを備えている。

先ず、操舵力補助装置に電力供給を行う側の構成について説明する。
ＥＰＳインバータ５２は、複数のスイッチング素子としてのＦＥＴ（電界効果型トランジスタ）６１ａ〜６１ｆを有している。本実施形態のＥＰＳインバータ５２は、ＦＥＴ６１ａ，６１ｄ、ＦＥＴ６１ｂ，６１ｅ、及びＦＥＴ６１ｃ，６１ｆの各組の直列回路を基本単位（スイッチングアーム）とし、各スイッチングアームを並列に接続してなる周知の三相インバータとして構成されている。そして、ＦＥＴ６１ａ，６１ｄ、ＦＥＴ６１ｂ，６１ｅ、ＦＥＴ６１ｃ，６１ｆの各接続点は、ＥＰＳ給電線６２ｕ，６２ｖ，６２ｗを介してそれぞれＥＰＳモータ３１の各相のモータコイル６３ｕ，６３ｖ，６３ｗに接続されている。なお、ＥＰＳモータ制御信号Ｓ_meは、ＦＥＴ６１ａ〜６１ｆのオンオフ状態を規定するゲートオンオフ信号となっている。そして、ＥＰＳモータ制御信号Ｓ_meに応答してＦＥＴ６１ａ〜６１ｆがオンオフし、各相のモータコイル６３ｕ，６３ｖ，６３ｗへの通電パターンが切り替わることにより、三相の駆動電力がＥＰＳモータ３１へと出力される。

ＥＰＳインバータ５２とＥＰＳモータ３１との間には、ＥＰＳ給電線６２ｕ，６２ｖ，６２ｗの途中にそれぞれ設けられた相開放リレー６４ｕ，６４ｖ，６４ｗを有するＥＰＳリレー回路６５が設けられている。なお、本実施形態の相開放リレー６４ｕ，６４ｖ，６４ｗには、図示しないコイルへの通電により開閉する機械式のリレーが採用されている。ＥＰＳリレー回路６５の相開放リレー６４ｕ，６４ｖ，６４ｗは、ＥＰＳマイコン５１に接続されており、ＥＰＳマイコン５１から出力されるＥＰＳリレー制御信号Ｓ_leによりオンオフする。そして、統合ＥＣＵ２３は、相開放リレー６４ｕ，６４ｖ，６４ｗがオン状態となってＥＰＳ給電線６２ｕ，６２ｖ，６２ｗが導通することによりＥＰＳインバータ５２からＥＰＳモータ３１への電力供給が可能となる。一方、相開放リレー６４ｕ，６４ｖ，６４ｗがオフ状態となってＥＰＳ給電線６２ｕ，６２ｖ，６２ｗが遮断（開放）することによりＥＰＳインバータ５２からＥＰＳモータ３１への電力供給が不能となる。

ＥＰＳマイコン５１には、車速センサ４１により検出される車速ＳＰＤ、及びトルクセンサ４２により検出される操舵トルクＴがそれぞれ入力される。また、ＥＰＳマイコン５１には、ＥＰＳモータ３１に設けられた回転角センサ６６から該ＥＰＳモータ３１の回転角θmeが入力される。さらに、ＥＰＳマイコン５１には、ＦＥＴ６１ａ〜６１ｆの接地配線に設けられた相電流センサ６７ｕ，６７ｖ，６７ｗからＥＰＳモータ３１の各相電流値Ｉue，Ｉve，Ｉweが入力される。そして、ＥＰＳマイコン５１は、各センサにより検出される状態量に基づいてＥＰＳモータ３１で発生させる目標トルクを演算し、該目標トルクが発生するようにＥＰＳモータ３１を制御するためのＥＰＳモータ制御信号Ｓ_meを出力する。

また、ＥＰＳマイコン５１には、車両のイグニッションスイッチ（ＩＧ）のオンオフ状態を示すがＩＧ信号Ｓ_igが入力される。ＥＰＳマイコン５１は、オン状態である旨のＩＧ信号Ｓ_igが入力された場合には、相開放リレー６４ｕ，６４ｖ，６４ｗをオン状態にするＥＰＳリレー制御信号Ｓ_leをＥＰＳリレー回路６５に出力する。一方、ＩＧがオフ状態である旨のＩＧ信号Ｓ_igが入力された場合には、相開放リレー６４ｕ，６４ｖ，６４ｗをオン状態にするＥＰＳリレー制御信号Ｓ_leをＥＰＳリレー回路６５に出力する。

また、ＥＰＳマイコン５１は、ＥＰＳインバータ５２のショート故障及びオープン故障を検出する。本実施形態のＥＰＳマイコン５１は、相電流センサ６７ｕ，６７ｖ，６７ｗにより検出される相電流値Ｉue，Ｉve，Ｉweとメモリ（図示略）に予め設定されたショート電流Ｉ_shとの大小比較を行い、相電流値Ｉue，Ｉve，Ｉweの少なくとも１つがショート電流Ｉ_shよりも大きい場合に、ショート故障が発生したと判定する。また、ＥＰＳマイコン５１は、所定のＦＥＴ６１ａ〜６１ｆをオン状態とするＥＰＳモータ制御信号Ｓ_meを出力した状態で、対応する相電流センサ６７ｕ，６７ｖ，６７ｗによって検出される相電流値Ｉue，Ｉve，Ｉweが略ゼロであることを示す閾値電流Ｉ_op以下の場合に、オープン故障が発生したと判定する。一例として、ＥＰＳマイコン５１は、ＦＥＴ６１ａ及びＦＥＴ６１ｅをオン状態にするＥＰＳモータ制御信号Ｓ_meを出力した状態で、相電流値Ｉveが閾値電流Ｉ_op以下の場合に、オープン故障が発生したと判定する。

ここで、本実施形態のＥＰＳマイコン５１は、メインＣＰＵ６８と、予備制御回路としてのサブＣＰＵ６９とを備えている。メインＣＰＵ６８とサブＣＰＵ６９とは、図示しない信号線を介して相互に通信しており、サブＣＰＵ６９は、所定周期毎にメインＣＰＵ６８の異常検出を行う。そして、メインＣＰＵ６８に異常が発生していない場合（正常な場合）には、該メインＣＰＵ６８が上記ＥＰＳモータ制御信号Ｓ_me等の各種信号の出力に必要な各種演算や、ＥＰＳインバータ５２の異常検出に必要な各種演算等を行う。一方、メインＣＰＵ６８に異常が発生した場合には、メインＣＰＵ６８に代わってサブＣＰＵ６９がＥＰＳモータ制御信号Ｓ_me等の各種信号の出力に必要な各種演算や、ＥＰＳインバータ５２の異常検出に必要な各種演算等を行う。

なお、本実施形態のサブＣＰＵ６９によるメインＣＰＵ６８の異常検出は、サブＣＰＵ６９が送信した確認信号に対するメインＣＰＵ６８の応答に基づいて行う。本実施形態のメインＣＰＵ６８は、サブＣＰＵ６９から所定周期毎に送信される確認信号を受信すると、特定の応答信号をサブＣＰＵ６９に送信する。そして、サブＣＰＵ６９は、確認信号を送信しても、応答信号を受信できない場合や、受信した応答信号の示す内容が確認信号に応じた内容になっていない場合等にメインＣＰＵ６８に異常が発生したと判断する。なお、サブＣＰＵ６９は、メインＣＰＵ６８に異常が発生した判定した場合には、メインＣＰＵ６８への電力供給を停止する。

次に、伝達比可変装置に電力供給を行う側の構成について説明する。
ＶＧＲインバータ５４は、複数のスイッチング素子としてのＦＥＴ７１ａ〜７１ｆを有している。ＶＧＲインバータ５４は、ＥＰＳインバータ５２と同様に、周知の三相インバータとして構成されている。そして、ＦＥＴ７１ａ，７１ｄ、ＦＥＴ７１ｂ，７１ｅ、ＦＥＴ７１ｃ，７１ｆの各接続点は、ＶＧＲ給電線７２ｕ，７２ｖ，７２ｗを介してそれぞれＶＧＲモータ３３の各相のモータコイル７３ｕ，７３ｖ，７３ｗに接続されている。

ＶＧＲインバータ５４とＶＧＲモータ３３との間には、ＶＧＲ給電線７２ｕ，７２ｖの途中にそれぞれ設けられた相開放リレー７４ｕ，７４ｖを有するＶＧＲリレー回路７５が設けられている。なお、本実施形態の相開放リレー７４ｕ，７４ｖには、機械式のリレーが採用されている。ＶＧＲリレー回路７５の相開放リレー７４ｕ，７４ｖは、ＶＧＲマイコン５３に接続されており、ＶＧＲマイコン５３から出力されるＶＧＲリレー制御信号Ｓ_lvによりオンオフする。そして、統合ＥＣＵ２３は、相開放リレー７４ｕ，７４ｖがオン状態となってＶＧＲ給電線７２ｕ，７２ｖが導通することによりＶＧＲインバータ５４からＶＧＲモータ３３への電力供給が可能となる。一方、相開放リレー７４ｕ，７４ｖがオフ状態となってＶＧＲ給電線７２ｕ，７２ｖが遮断することによりＶＧＲインバータ５４からＶＧＲモータ３３への電力供給が不能となる。

ＶＧＲマイコン５３には、車速センサ４１により検出される車速ＳＰＤ、及びステアリングセンサ４３により検出される操舵角θsがそれぞれ入力される。また、ＶＧＲマイコン５３には、ＶＧＲモータ３３に設けられた回転角センサ７６から該ＶＧＲモータ３３の回転角θmvが入力される。さらに、ＶＧＲマイコン５３には、ＦＥＴ７１ａ〜７１ｆの接地配線に設けられた相電流センサ７７ｕ，７７ｖ，７７ｗからＶＧＲモータ３３の各相電流値Ｉuv，Ｉvv，Ｉwvが入力される。そして、ＶＧＲマイコン５３は、各センサにより検出される状態量に基づいてＶＧＲモータ３３の目標角度を演算し、該目標角度となるようにＶＧＲモータ３３を制御するためのＶＧＲモータ制御信号Ｓ_mvを出力する。

また、ＶＧＲマイコン５３には、ＩＧ信号Ｓ_igが入力される。ＶＧＲマイコン５３は、オン状態である旨のＩＧ信号Ｓ_igが入力された場合には、相開放リレー７４ｕ，７４ｖをオン状態にするＶＧＲリレー制御信号Ｓ_lvをＶＧＲリレー回路７５に出力するとともに、ソレノイド３８に駆動電力を供給する（ロック機構３７をアンロック状態にする）ロック制御信号Ｓ_lkをソレノイド駆動回路５５に出力する。一方、ＩＧがオフ状態である旨のＩＧ信号Ｓ_igが入力された場合には、相開放リレー７４ｕ，７４ｖをオン状態にするＶＧＲリレー制御信号Ｓ_lvをＶＧＲリレー回路７５に出力するとともに、ソレノイド３８への電力供給を停止する（ロック機構３７をロック状態にする）ロック制御信号Ｓ_lkをソレノイド駆動回路５５に出力する。

また、ＶＧＲマイコン５３は、ＶＧＲインバータ５４のショート故障及びオープン故障を検出する。なお、ＶＧＲマイコン５３は、ＥＰＳマイコン５１と同様の方法でＶＧＲインバータ５４のショート故障及びオープン故障を検出する。

ここで、ＶＧＲマイコン５３は、メインＣＰＵ７８を備えているが、該メインＣＰＵ７８の代わりとなるサブＣＰＵは備えていない。ＶＧＲマイコン５３は、上記ＥＰＳマイコン５１と接続されており、ＶＧＲマイコン５３のメインＣＰＵ７８は、ＥＰＳマイコン５１のサブＣＰＵ６９と接続されている。そして、サブＣＰＵ６９は、所定周期毎にメインＣＰＵ７８の異常検出を行う。なお、サブＣＰＵ６９によるメインＣＰＵ７８の異常検出は、ＥＰＳマイコン５１のメインＣＰＵ６８の異常検出と同様の方法で行われる。そして、メインＣＰＵ７８に異常が発生していない場合には、該メインＣＰＵ７８が上記ＶＧＲモータ制御信号Ｓ_mv等の各種信号の出力に必要な各種演算や、ＶＧＲインバータ５４の異常検出に必要な各種演算等を行う。一方、メインＣＰＵ７８に異常が発生した場合には、メインＣＰＵ７８に代わってサブＣＰＵ６９がＶＧＲモータ制御信号Ｓ_mv等の各種信号の出力に必要な各種演算や、ＶＧＲインバータ５４の異常検出に必要な各種演算等を行う。

なお、サブＣＰＵ６９は、ＶＧＲマイコン５３のメインＣＰＵ７８に代わって各種演算を行う状態でも、ＥＰＳマイコン５１のメインＣＰＵ６８の異常検出を行っている。そして、サブＣＰＵ６９は、ＥＰＳマイコン５１のメインＣＰＵ６８に異常が発生した場合には、ＶＧＲモータ３３を停止させ、ロック機構３７をロック状態としてから、ＥＰＳマイコン５１のメインＣＰＵ６８に代わって各種演算等を行う。

（冗長化構成）
ところで、ＥＰＳインバータ５２に異常が発生した場合には、該ＥＰＳインバータ５２からＥＰＳモータ３１に駆動電力を供給できなくなり、ＶＧＲインバータ５４に異常が発生した場合には、該ＶＧＲインバータ５４からＶＧＲモータ３３に駆動電力を供給できなくなる。ここで、操舵力補助装置２１を停止させる場合と伝達比可変装置２２を停止させる場合とを比較すると、運転者に与える影響等から、操舵力補助装置２１を優先的に継続して駆動させることが望ましい。つまり、機能上の重要度等の観点から、操舵力補助装置２１の方が伝達比可変装置２２よりも、冗長化させる（継続して駆動させる）優先順位が高い。この点を踏まえ、本実施形態の統合ＥＣＵ２３は、ＥＰＳインバータ５２に異常が発生しても、ＶＧＲインバータ５４からＥＰＳモータ３１に駆動電力を供給可能に構成されている。つまり、本実施形態では、ＥＰＳモータ３１が第１モータ、ＥＰＳインバータ５２が第１駆動回路、ＥＰＳ給電線６２ｕ，６２ｖ，６２ｗが第１給電線及び第１給電経路、相開放リレー６４ｕ，６４ｖ，６４ｗが第１スイッチ、ＥＰＳマイコン５１のメインＣＰＵ６８が第１制御回路、ＥＰＳモータ制御信号Ｓ_meが第１モータ制御信号にそれぞれ相当する。また、ＶＧＲモータ３３が第２モータ、ＶＧＲインバータ５４が第２駆動回路、ＶＧＲ給電線７２ｕ，７２ｖ，７２ｗが第２給電線及び第２給電経路、相開放リレー７４ｕ，７４ｖが第２スイッチ、ＶＧＲマイコン５３のメインＣＰＵ７８が第２制御回路、ＶＧＲモータ制御信号Ｓ_mvが第２モータ制御信号にそれぞれ相当する。

詳しくは、統合ＥＣＵ２３は、ＥＰＳ給電線６２ｕ，６２ｖ，６２ｗとＶＧＲ給電線７２ｕ，７２ｖ，７２ｗとを接続する接続経路としての接続線８１ｕ，８１ｖ，８１ｗを備えている。

接続線８１ｕ，８１ｖ，８１ｗの一端は、ＥＰＳ給電線６２ｕ，６２ｖ，６２ｗにおける相開放リレー６４ｕ，６４ｖ，６４ｗよりもＥＰＳモータ３１側の接続点８２ｕ，８２ｖ，８２ｗにそれぞれ接続されている。ここで、接続点８２ｕ，８２ｖ，８２ｗには、相開放リレー６４ｕ，６４ｖ，６４ｗがオフ状態になった場合にＦＥＴ６１ａ〜６１ｆのオンオフに応じた電圧が発生しなくなる、すなわちＥＰＳインバータ５２から電力が供給されなくなる。つまり、接続線８１ｕ，８１ｖ，８１ｗの一端は、相開放リレー６４ｕ，６４ｖ，６４ｗがオフ状態になった場合にＥＰＳインバータ５２から電力が供給されなくなる接続点８２ｕ，８２ｖ，８２ｗにそれぞれ接続されている。

一方、接続線８１ｕ，８１ｖの他端は、ＶＧＲ給電線７２ｕ，７２ｖにおける相開放リレー７４ｕ，７４ｖよりもＶＧＲインバータ５４側の接続点８３ｕ，８３ｖにそれぞれ接続されている。また、接続線８１ｗの他端は、ＶＧＲ給電線７２ｗの接続点８３ｗに接続されている。ここで、接続点８３ｕ，８３ｖ，８３ｗには、相開放リレー７４ｕ，７４ｖがオフ状態になった場合にもＦＥＴ７１ａ〜７１ｆのオンオフに応じた電圧が発生する、すなわちＶＧＲインバータ５４から電力が供給される。つまり、接続線８１ｕ，８１ｖ，８１ｗの他端は、相開放リレー７４ｕ，７４ｖがオフ状態になった場合にもＶＧＲインバータ５４から電力が供給される接続点８３ｕ，８３ｖ，８３ｗにそれぞれ接続されている。

各接続線８１ｕ，８１ｖ，８１ｗには、接続点８２ｕ，８２ｖ，８２ｗと接続点８３ｕ，８３ｖ，８３ｗとの間の通電を遮断可能な切替スイッチとしての切替リレー８４ｕ，８４ｖ，８４ｗを有する切替回路（コンタクタ）８５が設けられている。なお、本実施形態の切替リレー８４ｕ，８４ｖ，８４ｗには、機械式のリレーが採用されている。切替回路８５の各切替リレー８４ｕ，８４ｖ，８４ｗは、ＥＰＳマイコン５１に接続されており、ＥＰＳマイコン５１から出力される切替信号Ｓ_swによりオンオフする。なお、ＩＧオン時（通常時）は、切替リレー８４ｕ，８４ｖ，８４ｗは、オフ状態とされる。

ＥＰＳマイコン５１は、図３に示すように、ＥＰＳインバータ５２に異常が発生した場合には（ステップ１０１：ＹＥＳ）、相開放リレー６４ｕ，６４ｖ，６４ｗをオフ状態とするＥＰＳリレー制御信号Ｓ_leを出力するとともに、相開放リレー７４ｕ，７４ｖをオフ状態とするＶＧＲリレー制御信号Ｓ_lvをＶＧＲマイコン５３から出力させる（ステップ：１０２）。また、ソレノイド３８への通電を停止するロック制御信号Ｓ_lkをＶＧＲマイコン５３から出力させることで、ロック機構３７をロック状態とする（ステップ１０３）。そして、ＥＰＳマイコン５１は、切替リレー８４ｕ，８４ｖ，８４ｗをオン状態とする切替信号Ｓ_swを出力し（ステップ１０４）、ＶＧＲマイコン５３を介してＥＰＳモータ制御信号Ｓ_meをＶＧＲインバータ５４に出力する。これに対し、ＥＰＳマイコン５１は、ＥＰＳインバータ５２に異常が発生していない場合には（ステップ１０１：ＮＯ）、ステップ１０２〜１０５の処理を実行せず、ＥＰＳモータ制御信号Ｓ_meをＥＰＳインバータ５２に出力する（ステップ１０５）。

次に、本実施形態の統合ＥＣＵによるＥＰＳモータへの電力供給（作用）ついて説明する。
図４（ａ）に示すように、統合ＥＣＵ２３に異常が発生していない場合、相開放リレー６４ｕ，６４ｖ，６４ｗ，７４ｕ，７４ｖがオン状態とされ、切替リレー８４ｕ，８４ｖ，８４ｗがオフ状態とされる。そのため、ＥＰＳモータ３１とＥＰＳインバータ５２との間、及びＶＧＲモータ３３とＶＧＲインバータ５４との間がそれぞれ導通され、ＥＰＳモータ３１とＶＧＲインバータ５４との間が遮断される。これにより、ＥＰＳインバータ５２からＥＰＳモータ３１に駆動電力が供給されるとともに、ＶＧＲインバータ５４からＶＧＲモータ３３に駆動電力が供給されることで、ＥＰＳモータ３１（操舵力補助装置２１）及びＶＧＲモータ３３（伝達比可変装置２２）をそれぞれ駆動できる。

これに対し、図４（ｂ）に示すように、ＥＰＳインバータ５２に異常が発生すると、相開放リレー６４ｕ，６４ｖ，６４ｗ，７４ｕ，７４ｖがオフ状態とされ、切替リレー８４ｕ，８４ｖ，８４ｗがオン状態とされる。そのため、ＥＰＳモータ３１とＥＰＳインバータ５２との間、及びＶＧＲモータ３３とＶＧＲインバータ５４との間がそれぞれ遮断され、ＥＰＳモータ３１とＶＧＲインバータ５４との間が導通される。これにより、ＶＧＲインバータ５４からＥＰＳモータ３１に駆動電力が供給されることで、ＶＧＲモータ３３を停止することにはなるものの、ＥＰＳモータ３１を継続して駆動できる。なお、ＥＰＳインバータ５２にショート故障が発生していても、相開放リレー６４ｕ，６４ｖ，６４ｗがオフ状態になることで全てのＥＰＳ給電線６２ｕ，６２ｖ，６２ｗが遮断されているため、ＶＧＲインバータ５４から供給される電力（電流）がＥＰＳインバータ５２側に回り込むことは防止される。

次に、本実施形態の効果について記載する。
（１）ＥＰＳマイコン５１は、ＥＰＳインバータ５２に異常が発生したと判定すると、ＶＧＲモータ３３を停止させ、ＶＧＲインバータ５４からＥＰＳモータ３１に駆動電力を供給するようにした。つまり、ＶＧＲインバータ５４をＥＰＳインバータ５２のバックアップとして用いるようにした。したがって、インバータ（駆動回路）を余分に設けることなくＥＰＳインバータ５２の冗長化を実現できる。

（２）統合ＥＣＵ２３は、ＥＰＳモータ制御信号Ｓ_meを出力するメインＣＰＵ６８を有するＥＰＳマイコン５１と、ＶＧＲモータ制御信号Ｓ_mvを出力するメインＣＰＵ７８を有するＶＧＲマイコン５３とを備えた。そのため、例えば１つのＣＰＵによってＥＰＳモータ制御信号Ｓ_me及びＶＧＲモータ制御信号Ｓ_mvを出力する場合に比べ、各メインＣＰＵ６８，７８に要求される処理性能を下げることができる。また、ＥＰＳマイコン５１に、メインＣＰＵ６８，７８のいずれか一方に異常が発生した場合に、該いずれか一方の代わりとして機能するサブＣＰＵ６９を設けた。このように１つのサブＣＰＵ６９がメインＣＰＵ６８，７８のいずれか一方の代わりとなるため、メインＣＰＵ６８，７８のそれぞれに対してサブＣＰＵを設ける場合に比べ、少ない部品点数でメインＣＰＵに関する冗長性を高めることができる。

（３）ＶＧＲ給電線７２ｕ，７２ｖにのみ、相開放リレー７４ｕ，７４ｖを設けたため、ＶＧＲ給電線７２ｕ，７２ｖ，７２ｗのそれぞれに相開放リレーを設ける場合に比べ、部品点数を削減して構成の簡素化を図ることができる。

なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態では、切替回路８５が接続線８１ｕ，８１ｖ，８１ｗにそれぞれ１つずつ設けられる切替リレー８４ｕ，８４ｖ，８４ｗを有する構成とした。しかし、これに限らず、例えば図５に示すように、接続線８１ｕ，８１ｖ，８１ｗのそれぞれに互いに並列に接続された複数（図５では、２つ）の切替リレー８４ｕ，８４ｖ，８４ｗを有する構成としてもよい。このように構成することで、切替リレー（切替スイッチ）に関する冗長性を高めることができる。

・上記実施形態において、ＶＧＲリレー回路７５がＶＧＲ給電線７２ｕ，７２ｖ，７２ｗのそれぞれに設けられる３つの相開放リレーを有する構成としてもよい。
・上記実施形態では、相開放リレー６４ｕ，６４ｖ，６４ｗ，７４ｕ，７４ｖ、及び切替リレー８４ｕ，８４ｖ，８４ｗに機械式のリレーを用いたが、これに限らず、ＦＥＴ等からなる半導体リレーや他のスイッチを用いてもよい。

・上記実施形態では、サブＣＰＵ６９によるメインＣＰＵ６８の異常検出は、サブＣＰＵ６９が送信した確認信号に対するメインＣＰＵ６８，７８の応答に基づいて、これらメインＣＰＵ６８，７８の異常検出を行ったが、異常検出の方法は適宜変更可能である。同様に、ＥＰＳインバータ５２及びＶＧＲインバータ５４の異常検出（ショート故障及びオープン故障）の方法は適宜変更可能である。なお、ショート故障及びオープン故障のいずれか一方のみを検出するようにしてもよい。

・上記実施形態では、サブＣＰＵ６９をＥＰＳマイコン５１にのみ設けたが、これに限らず、ＶＧＲマイコン５３にのみ設けるようにしてもよい。また、サブＣＰＵをＥＰＳマイコン５１及びＶＧＲマイコン５３のそれぞれに設けるようにしてもよい。さらに、ＥＰＳマイコン５１及びＶＧＲマイコン５３がそれぞれサブＣＰＵを備えない構成としてもよい。

・上記実施形態では、統合ＥＣＵ２３に、ＥＰＳマイコン５１及びＶＧＲマイコン５３を設けたが、これに限らず、例えばＥＰＳモータ制御信号Ｓ_me及びＶＧＲモータ制御信号Ｓ_mvを出力する１つの統合マイコンを設けるようにしてもよい。なお、この場合、統合マイコンは、メインＣＰＵのみを有する構成であっても、メインＣＰＵ及びサブＣＰＵを有する構成であってもよい。

・上記実施形態では、ＥＰＳマイコン５１は、ＥＰＳインバータ５２に異常が発生した場合に、ＶＧＲマイコン５３を介してＥＰＳモータ制御信号Ｓ_meをＶＧＲインバータ５４に出力したが、これに限らず、ＥＰＳモータ制御信号Ｓ_meをＶＧＲインバータ５４に直接出力するようにしてもよい。また、ＥＰＳマイコン５１がＶＧＲリレー制御信号Ｓ_lv等を出力するようにしてもよく、ＶＧＲマイコン５３が切替信号Ｓ_sw等を出力するようにしてもよい。

・上記実施形態では、ＥＰＳモータ３１としてブラシレスモータを用いたが、これに限らず、例えばブラシ付き直流モータを用いてもよい。この場合、例えば図６に示すように、ＥＰＳインバータ５２は、ＦＥＴ９１ａ〜９１ｄからなる単相インバータ（Ｈブリッジ）として構成される。また、ＥＰＳリレー回路６５は、ＥＰＳ給電線９２ａ，９２ｂにそれぞれ設けられた相開放リレー９３ａ，９３ｂを有する。

ここで、この場合において、ＶＧＲモータ３３としてブレスレしモータを用いてもよい。このとき、ＥＰＳ給電線９２ａ，９２ｂとＶＧＲ給電線７２ｕ，７２ｖとを接続する接続線９４ａ，９４ｂの一端は、相開放リレー９３ａ，９３ｂがオフ状態になった場合にＥＰＳインバータ５２から電力が供給されなくなる接続点９５ａ，９５ｂにそれぞれ接続されている。一方、接続線９４ａ，９４ｂの他端は、相開放リレー７４ｕ，７４ｖがオフ状態になった場合にもＶＧＲインバータ５４から電力が供給される接続点８３ｕ，８３ｖにそれぞれ接続されている。また、切替回路８５は、接続線９４ａ，９４ｂに設けられ、接続点９５ａ，９５ｂと接続点８３ｕ，８３ｖとの間の通電を遮断可能な切替リレー９６ａ，９６ｂを有する。この構成では、ＶＧＲインバータ５４からＥＰＳモータ３１に供給する際には、三相インバータのうちの２つのスイッチングアーム（ＦＥＴ７１ａ，７１ｂ，７１ｄ，７１ｅ）のみを作動させてＥＰＳモータ３１に駆動電力を供給することになる。なお、ＥＰＳモータ３１としてブラシ付き直流モータを用いた場合に、ＶＧＲモータ３３としてブラシ付き直流モータを用いてもよいことはいうまでもない。

・上記実施形態において、統合ＥＣＵ２３が操舵力補助装置２１及び伝達比可変装置２２に加え、例えばモータを駆動源としてステアリングホイール２の高さ位置及び前後位置を調整するチルト・テレスコ調整装置の作動を制御するようにしてもよい。この構成では、例えばＥＰＳモータ３１、ＶＧＲモータ３３、チルト・テレスコ調整装置の駆動源となる調整用モータの順で優先順位が低くなるように設定できる。この場合、ＥＰＳモータ３１と調整用モータとの関係においては、ＥＰＳモータ３１が第１モータ、調整用モータが第２モータとなるように、ＥＰＳインバータ５２と調整用モータに駆動電力を供給する調整用駆動回路との間に、上記接続線８１ｕ，８１ｖ，８１ｗ及び切替回路８５と同様の接続線及び切替回路を設けることになる。同様に、ＶＧＲモータ３３と調整モータとの関係においては、ＶＧＲモータ３３が第１モータとなり、調整モータが第２モータとなるように、ＶＧＲインバータ５４と調整用駆動回路との間に、接続線８１ｕ，８１ｖ，８１ｗ及び切替回路８５と同様の接続線及び切替回路を設けることになる。なお、この構成では、ＶＧＲリレー回路７５は、ＶＧＲ給電線７２ｕ，７２ｖ，７２ｗのそれぞれに設けられる３つの相開放リレーを有する構成となる。

この構成において、ＥＰＳインバータ５２に異常が発生した場合には、より優先順位の低い調整用モータを先に停止させ、調整用駆動回路からＥＰＳモータ３１に駆動電力を供給することが好ましい。ただし、ＶＧＲモータ３３を先に停止させ、ＶＧＲインバータ５４からＥＰＳモータ３１に駆動電力を供給してもよい。また、ＶＧＲインバータ５４に異常が発生した場合には、調整用モータを停止させ、調整用駆動回路からＶＧＲモータ３３に駆動電力を供給することになる。なお、ＥＰＳインバータ５２及びＶＧＲインバータ５４の双方に異常が発生した場合には、ＶＧＲモータ３３及び調整用モータを停止させ、調整用駆動回路からＥＰＳモータ３１に駆動電力を供給することになる。

さらに、統合ＥＣＵ２３により４つ以上のモータユニットの作動を制御するようにしてもよい。この場合にも、複数のモータに優先順位を設定することで、高順位のモータに駆動電力を供給する駆動回路に異常が発生した場合に、該高順位のモータに対してより低順位のモータの駆動回路から駆動電力を供給できるようになる。なお、統合ＥＣＵ２３により作動を制御するモータユニットとしては、例えばＩＧオフ後にステアリングホイール２の回転を規制するステアリングロック装置等が挙げられる。

・上記実施形態では、モータ制御装置としての統合ＥＣＵ２３は、操舵力補助装置２１及び伝達比可変装置２２の２つのモータユニットの作動を制御したが、これに限らず、他の複数のモータユニットの作動を制御するようにしてもよい。

１…操舵装置、４…操舵機構、２１…操舵力補助装置、２２…伝達比可変装置、２３…統合ＥＣＵ（モータ制御装置）、３１…ＥＰＳモータ（第１モータ）、３３…ＶＧＲモータ（第２モータ）、３５…入力軸、３６…出力軸、５１…ＥＰＳマイコン、５２…ＥＰＳインバータ（第１駆動回路）、５３…ＶＧＲマイコン、５４…ＶＧＲインバータ（第２駆動回路）、６１ａ〜６１ｆ，７１ａ〜７１ｆ，９１ａ〜９１ｄ…ＦＥＴ、６２ｕ，６２ｖ，６２ｗ，９２ａ，９２ｂ…ＥＰＳ給電線（第１給電線及び第１給電経路）、６４ｕ，６４ｖ，６４ｗ，９３ａ，９３ｂ…相開放リレー（第１スイッチ）、６８…メインＣＰＵ（第１制御回路）、６９…サブＣＰＵ（予備制御回路）、７２ｕ，７２ｖ，７２ｗ…ＶＧＲ給電線（第２給電線及び第２給電経路）、７４ｕ，７４ｖ…相開放リレー（第２スイッチ）、７８…メインＣＰＵ（第２制御回路）、８１ｕ，８１ｖ，８１ｗ，９４ａ，９４ｂ…接続線（接続経路）、８２ｕ，８２ｖ，８２ｗ，８３ｕ，８３ｖ，８３ｗ，９４ａ，９４ｂ，９５ａ，９５ｂ…接続点、８４ｕ，８４ｖ，８４ｗ，９６ａ，９６ｂ…切替リレー（切替スイッチ）、Ｓ_me…ＥＰＳモータ制御信号（第１モータ制御信号）、Ｓ_mv…ＶＧＲモータ制御信号（第２モータ制御信号）。

Claims (6)

1. 複数のモータの作動を制御するモータ制御装置において、
   前記複数のモータのうちの任意の１つである第１モータの作動を制御するための第１モータ制御信号、及び前記複数のモータのうちの別の１つである第２モータの作動を制御するため第２モータ制御信号を出力する制御回路と、
   前記第１モータ制御信号に基づいて前記第１モータに駆動電力を供給する第１駆動回路と、
   前記第２モータ制御信号に基づいて前記第２モータに駆動電力を供給する第２駆動回路と、
   前記第１モータと前記第１駆動回路とを接続する第１給電経路を遮断可能な第１スイッチと、
   前記第２モータと前記第２駆動回路とを接続する第２給電経路を遮断可能な第２スイッチと、
   前記第１スイッチがオフ状態になった場合に前記第１駆動回路から電力が供給されなくなる前記第１給電経路の接続点と、前記第２スイッチがオフ状態になった場合にも前記第２駆動回路から電力が供給される前記第２給電経路の接続点とを接続する接続経路を遮断可能な切替スイッチとを備え、
   前記制御回路は、前記第１駆動回路に異常が発生した場合には、前記第１スイッチ及び前記第２スイッチをオフ状態とするとともに、前記切替スイッチをオン状態とすることを特徴とするモータ制御装置。
2. 請求項１に記載のモータ制御装置において、
   前記制御回路は、
   前記第１モータ制御信号を出力する第１制御回路と、
   前記第２モータ制御信号を出力する第２制御回路と、
   前記第１制御回路及び前記第２制御回路のいずれか一方に異常が発生した場合に、該いずれか一方の代わりとして機能する予備制御回路とを備えたことを特徴とするモータ制御装置。
3. 請求項１又は２に記載のモータ制御装置において、
   前記第１及び第２モータは、それぞれ三相のブラシレスモータであり、
   前記第１及び第２駆動回路は、それぞれ一対のスイッチング素子の直列回路からなるスイッチングアームを３つ並列に接続した三相インバータであり、
   前記第１給電経路は、各相に対応した３本の第１給電線を含み、
   前記第２給電経路は、各相に対応した３本の第２給電線を含み、
   前記接続経路は、各相に対応した３本の接続線を含み、
   前記３本の第１給電線には、それぞれ前記第１スイッチが設けられ、
   前記３本の第２給電線のうちの２本には、それぞれ前記第２スイッチが設けられ、
   前記３本の接続線の一端は、前記各第１給電線における前記第１スイッチよりも前記第１モータ側の接続点にそれぞれ接続され、
   前記３本の接続線のうちの２本の他端は、前記第２スイッチが設けられた前記各第２給電線における該第２スイッチよりも前記第２駆動回路側の接続点にそれぞれ接続されるとともに、残りの１本の他端は、前記第２スイッチが設けられていない前記第２給電線に接続されたことを特徴とするモータ制御装置。
4. 請求項１〜３のいずれか一項に記載のモータ制御装置において、
   前記接続経路には、互いに並列に接続された複数の前記切替スイッチが設けられたことを特徴とするモータ制御装置。
5. 請求項１〜４のいずれか一項に記載のモータ制御装置において、
   前記複数のモータには、継続して駆動させる優先順位が設定されるものであり、
   前記複数のモータのうちの任意の２つの関係において、優先順位が高い方のモータが前記第１モータとなり、優先順位が低い方のモータが前記第２モータとなるように構成されたことを特徴とするモータ制御装置。
6. 請求項５に記載のモータ制御装置において、
   操舵機構にアシスト力を付与する操舵力補助装置の駆動源となるＥＰＳモータ、及びステアリング操作に基づく入力軸の回転にモータ駆動に基づく回転を上乗せして出力軸に伝達する伝達比可変装置の駆動源となるＶＧＲモータの作動を制御するものであり、
   前記ＥＰＳモータを優先順位が高い方の前記第１モータとし、前記ＶＧＲモータを優先順位が低い方の前記第２モータとすることを特徴とするモータ制御装置。