JP2015228014A - 表示装置および、その動作方法 - Google Patents

表示装置および、その動作方法 Download PDF

Info

Publication number
JP2015228014A
JP2015228014A JP2015084176A JP2015084176A JP2015228014A JP 2015228014 A JP2015228014 A JP 2015228014A JP 2015084176 A JP2015084176 A JP 2015084176A JP 2015084176 A JP2015084176 A JP 2015084176A JP 2015228014 A JP2015228014 A JP 2015228014A
Authority
JP
Japan
Prior art keywords
circuit
substrate
display device
display
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015084176A
Other languages
English (en)
Other versions
JP6721294B2 (ja
JP2015228014A5 (ja
Inventor
秋元　健吾
Kengo Akimoto
健吾 秋元
寛暢 高橋
Hironobu Takahashi
寛暢 高橋
佑樹 岡本
Yuki Okamoto
佑樹 岡本
勇 茂森
Isamu Shigemori
勇 茂森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015084176A priority Critical patent/JP6721294B2/ja
Publication of JP2015228014A publication Critical patent/JP2015228014A/ja
Publication of JP2015228014A5 publication Critical patent/JP2015228014A5/ja
Application granted granted Critical
Publication of JP6721294B2 publication Critical patent/JP6721294B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04184—Synchronisation with the driving of the display or the backlighting unit to avoid interferences generated internally
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Image Generation (AREA)

Abstract

【課題】視認性が良好な可撓性を有する表示装置を提供する。
【解決手段】第１の基板、第２の基板、第１の素子層、および第２の素子層を有する表示装置であって、第１の素子層は、第１の基板と第２の基板との間に設けられ、第２の素子層は、第１の基板と第２の基板との間に設けられ、第１の素子層と第２の素子層とは、互いに重なる領域を有し、第１の基板および第２の基板は可撓性を有し、第１の素子層は、表示素子および第１の回路を有し、表示素子は、第１の回路と電気的に接続され、第２の素子層はセンサ素子を有し、センサ素子は、歪を検出することができる機能を有する構成の表示装置とする。
【選択図】図１

Description

本発明の一態様は、半導体装置、該半導体装置を用いた表示装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、プログラムまたは、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、表示装置、電子機器は、半導体装置を有する場合がある。
半導体薄膜を用いたトランジスタは、集積回路や表示装置のような電子デバイスに広く応用されている。当該トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む非晶質酸化物半導体を用いたトランジスタが特許文献１に開示されている。
また、表示装置においては、薄型軽量化に加えて、可撓性や耐衝撃性の向上が望まれている。例えば、特許文献２には、フィルム基板上に、スイッチング素子であるトランジスタや有機ＥＬ素子を備えたフレキシブルなアクティブマトリクス型の発光装置が開示されている。
特開２００６−１６５５２８号公報 特開２００３−１７４１５３号公報
可撓性を有する表示装置は、例えば曲面ディスプレイなどのように、可撓性の特徴を活かした応用が望める。一方で、表示動作を行っているときに形状を変化させる、または形状が変化してしまうようなディスプレイでは、その表示の視認性が悪化することがある。
したがって、本発明の一態様は、視認性が良好な表示装置を提供することを目的の一つとする。または、可撓性を有する表示装置を提供することを目的の一つとする。または、軽量の表示装置を提供することを目的の一つとする。または、信頼性の高い表示装置を提供することを目的の一つとする。または、新規な表示装置などを提供することを目的の一つとする。または、上記表示装置の動作方法を提供することを目的の一つとする。または、上記表示装置を動作させるためのプログラムを提供することを目的の一つとする。または、新規な半導体装置などを提供することを目的の一つとする。または当該半導体装置などの動作方法を提供することを目的の一つとする。または、当該半導体装置などを動作させるためのプログラムを提供することを目的の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、歪センサを有する可撓性表示装置に関する。
本発明の一態様は、第１の基板、第２の基板、第１の素子層、および第２の素子層を有する表示装置であって、第１の素子層は、第１の基板と第２の基板との間に設けられ、第２の素子層は、第１の基板と第２の基板との間に設けられ、第１の素子層と第２の素子層とは、互いに重なる領域を有し、第１の基板および第２の基板は可撓性を有し、第１の素子層は、表示素子および第１の回路を有し、表示素子は、第１の回路と電気的に接続され、第２の素子層はセンサ素子を有し、センサ素子は、第１の基板または第２の基板の歪を検出することができる機能を有することを特徴とする表示装置である。
なお、本明細書における「第１」、「第２」、などの序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
第２の素子層は第２の回路を有し、第２の回路は、センサ素子と電気的に接続されている構成としてもよい。
また、本発明の他の一態様は、第１の基板、第２の基板、および素子層を有する表示装置であって、素子層は、第１の基板と第２の基板との間に設けられ、第１の基板および第２の基板は可撓性を有し、素子層は、表示素子、センサ素子、第１の回路および第２の回路を有し、表示素子は、第１の回路と電気的に接続され、センサ素子は、第２の回路と電気的に接続され、センサ素子は、第１の基板または第２の基板の歪を検出することができる機能を有することを特徴とする表示装置である。
第１の回路および第２の回路は、チャネル形成領域が酸化物半導体で設けられたトランジスタを有する構成とすることができる。
酸化物半導体は、ＩｎとＺｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）とを有することが好ましい。
酸化物半導体はｃ軸に配向する結晶を有することが好ましい。
センサ素子としては、金属薄膜抵抗素子を用いることができる。
表示素子としては、有機ＥＬ素子を用いることができる。
また、本発明の他の一態様は、画像情報を取り込み、仮想画面を構成する第１のステップと、表示部の形状情報を取り込み、３次元形状モデルを構成する第２のステップと、視認者の位置情報を取り込み、３次元形状モデルから二次元の表示部を想定し、当該表示部に座標を割り当てる第３のステップと、表示部の、視認者の位置から見えない部分を算出する第４のステップと、仮想画面の座標を二次元の表示部の座標に変換する第５のステップと、第５のステップで得られた画像情報を表示部に出力する第６のステップと、を有することを特徴とする表示装置の動作方法である。
また、本発明の他の一態様は、画像情報を取り込み、仮想画面を構成する第１のステップと、表示装置および視認者の状況を検出する第２のステップと、表示部の形状情報を取り込み、３次元形状モデルを構成する第３のステップと、視認者の位置情報を取り込み、３次元形状モデルから二次元の表示部を想定し、当該表示部に座標を割り当てる第４のステップと、表示部の、視認者の位置から見えない部分を算出する第５のステップと、仮想画面の座標を二次元の表示部の座標に変換する第６のステップと、第６のステップで得られた画像情報を表示部に出力する第７のステップと、を有し、第２のステップ乃至第７のステップを順に実行することを特徴とする表示装置の動作方法である。
また、表示装置および視認者の状況を検出する第２のステップは、表示部の形状が変化したか否かを判断する第８のステップと、視認者の位置が変化したか否かを判断する第９のステップと、画像変更命令が出たか否かを判断する第１０のステップと、を有し、第８のステップにおいて、表示部の形状が変化した場合は、第３のステップに進み、表示部の形状が変化していない場合は、第９のステップに進み、第９のステップにおいて、視認者の位置が変化した場合は、第４のステップに進み、視認者の位置が変化していない場合は、第１０のステップに進み、第１０のステップにおいて、画像変更命令が出た場合は、第１のステップに進み、第１のステップの実行後に第６のステップに進み、画像変更命令が出ていない場合は、第２のステップに戻る動作を行ってもよい。
上記表示装置の動作方法の一態様において、第７のステップから第２のステップに戻る動作を行ってもよい。
本発明の一態様を用いることにより、視認性が良好な表示装置を提供することができる。または、可撓性を有する表示装置を提供することができる。または、軽量の表示装置を提供することができる。または、信頼性の高い表示装置を提供することができる。または、新規な表示装置などを提供することができる。または、上記表示装置の動作方法を提供することができる。または、上記表示装置を動作させるためのプログラムを提供することができる。または、新規な半導体装置などを提供することができる。または当該半導体装置などの動作方法を提供することができる。または、当該半導体装置などを動作させるためのプログラムを提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
表示装置を説明する断面図。 表示装置を説明する上面図。 表示装置を説明する断面図および歪センサ素子の上面図。 表示装置を説明する断面図。 表示装置を説明するブロック図。 表示の形態を説明する図。 表示の形態を説明する図。 歪センサ回路を説明する図。 歪センサ回路および画素回路を説明する図。 歪センサ回路および画素回路を説明する図。 歪センサ回路および画素回路を説明する図。 歪センサ回路および画素回路を説明する図。 読み出し回路を説明する図。 歪センサ回路および画素回路を説明する図。 歪センサ回路および画素回路を説明する図。 トランジスタを説明する断面図。 トランジスタを説明する断面図。 トランジスタを説明する断面図。 トランジスタを説明する断面図。 トランジスタを説明する断面図。 トランジスタを説明する断面図。 トランジスタを説明する断面図。 トランジスタを説明する断面図。 トランジスタを説明する上面図。 表示モジュールを説明する斜視図。 タッチパネルの一例を示す図。 検知回路及び変換器の構成及び駆動方法の一例を示す図。 検知回路の一例を示す図。 タッチパネルを説明する断面図。 情報処理装置の構成を説明する図。 電子機器を説明する図。 表示装置の動作を説明する図。 表示装置の動作を説明するフローチャート。 表示装置の動作を説明するフローチャート。 表示装置の動作を説明するフローチャート。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハッチングを異なる図面間で適宜省略または変更する場合もある。
なお、本明細書等において、ＸとＹとが接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とを含むものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも含むものとする。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きくできる回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
なお、ＸとＹとが接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟まずに接続されている場合）とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、および電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
なお、例えば、トランジスタのソース（または第１の端子など）が、Ｚ１を介して（または介さず）、Ｘと電気的に接続され、トランジスタのドレイン（または第２の端子など）が、Ｚ２を介して（または介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（または第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（または第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することができる。
例えば、「ＸとＹとトランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（または第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（または第１の端子など）と、ドレイン（または第２の端子など）とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
（実施の形態１）
本実施の形態では、本発明の一態様の表示装置について図面を用いて説明する。
なお、本明細書中における表示装置とは、画像表示デバイス、もしくは光源（照明装置なども含む）を指す。また、コネクター、例えばＦＰＣ、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ方式により駆動回路が直接実装されたモジュールも全て表示装置に含むものとする。
本発明の一態様である表示装置は、可撓性を有する。なお、可撓性とは、曲げ、撓めることが可能であることをいう。
図１（Ａ）は、本発明の一態様の表示装置の断面を説明する模式図である。図１（Ａ）に示す表示装置は、第１の基板４１と、第２の基板４２と、素子層５０を有する。当該素子層５０は、第１の基板４１と、第２の基板４２との間に設けられる。
第１の基板４１および第２の基板４２は可撓性を有する。第１の基板４１および第２の基板４２は、熱膨張に起因する反りなどを防止するために、同じ材料および同じ厚さのものを用いることが好ましい。なお、当該二つの基板と素子層５０とは、図示しない接着層を用いて貼り合わすことができる。
素子層５０は、表示素子と、歪センサ素子と、当該表示素子と電気的に接続される第１の回路と、当該歪センサ素子と電気的に接続される第２の回路と、を有する。本発明の一態様の表示装置では、歪センサ素子を有することにより第１の基板４１および／または第２の基板４２の歪を検出することができる。したがって、表示部の形状を自己検知させ、当該形状に従った適切な表示を行うことができる。
表示素子には、代表的には有機ＥＬ素子を用いることができる。また、有機ＥＬ素子に替えて、無機ＥＬ素子を用いることもできる。また、液晶素子を用いてもよい。例えば、液晶素子と反射電極と組み合すことで、反射型の表示装置とすることができる。また、液晶素子と、有機ＥＬ素子などの薄型光源と組み合わすことで、透過型の表示装置とすることができる。また、液晶素子、反射電極および薄型光源を組み合わすことで、半透過型の表示装置とすることができる。
歪センサ素子には、代表的には金属薄膜抵抗素子を用いることができる。当該金属薄膜抵抗素子の抵抗変化量から、当該金属薄膜抵抗素子が設けられた領域近傍の歪量を検出することができる。また、歪センサ素子として、圧電素子を用いることもできる。当該圧電素子としては、チタン酸バリウム、チタン酸ジルコン酸鉛、酸化亜鉛などの圧電体を有する素子を用いることができる。
上記表示素子と電気的に接続される第１の回路は、画素回路としての機能を有することができる。表示素子が有機ＥＬ素子であれば、例えば、二つのトランジスタおよび一つの容量素子を含む回路構成とすることができる。また、表示素子が液晶素子であれば、一つのトランジスタおよび一つの容量素子を含む回路構成とすることができる。
上記歪センサ素子と電気的に接続される第２の回路は、前述した歪センサ素子の抵抗変化量を読み出す機能を有する。当該回路は、例えば、二つまたは三つのトランジスタを含む構成とすることができる。
また、本発明の一態様の表示装置は、図１（Ｂ）に示す構成であってもよい。図１（Ｂ）に示す表示装置は、第１の基板４１と、第２の基板４２と、第１の素子層５１と、第２の素子層５２を有する。第１の素子層５１および第２の素子層５２は、第１の基板４１と、第２の基板４２との間に設けられる。
第１の素子層５１は、表示素子と、当該表示素子と電気的に接続される第１の回路を有する。第２の素子層５２は歪センサ素子を有する。当該歪センサ素子からの抵抗変化量を読み出す機能を有する第２の回路は、当該表示装置に外付けされる構成とすることができる。また、第２の回路は、第２の素子層５２に含まれる構成であってもよい。また、第２の回路は、第１の素子層５１に含まれる構成であってもよい。
図２（Ａ）は、本発明の一態様の表示装置における画素部８０および各駆動回路の上面図の一例である。
画素部８０は、マトリクス状に整列した画素８１と、歪センサ素子８２を有する。画素８１は、前述した表示素子および第１の回路を有する。第１の回路は回路７１および回路７２と電気的に接続される。回路７１は、例えば、信号線駆動回路（ソースドライバ）としての機能を有することができる。回路７２は、例えば、走査線駆動回路（ゲートドライバ）としての機能を有することができる。
歪センサ素子８２は、一部の画素８１に含まれる、または一部の画素８１と重なるように設けられる。例えば、図２に図示するように水平垂直方向に隣接する計４個の画素につき、一つの歪センサ素子８２を設ける構成とすることができる。画素８１の配置ピッチは非常に小さいため、画素部８０の歪を検出するには、歪センサ素子８２を複数の画素８１毎に配置する構成で十分である。もちろん、全ての画素８１の数と同数または同数以上の歪センサ素子８２を設けてもよい。
前述した第２の回路は、画素８１に含むことができる。または、画素８１と重ねて設けることができる。または、外付けの回路とすることができる。回路７３および回路７４は、歪センサ素子８２を選択する回路、および信号を読み出すための回路である。回路７３および回路７４のいずれかに第２の回路を含ませることもできる。
図２（Ｂ）は画素部８０に配置される歪センサ素子８２のみを表した図である。横向きの矢印は水平方向の歪を検出できるように配置された歪センサ素子を示し、縦向きの矢印は垂直方向の歪を検出できるように配置された歪センサ素子を示している。金属薄膜抵抗素子では長軸方向の歪（曲げ）が検出されるため、図２（Ｂ）に図示したように順に向きを変えて配置することで、水平方向および垂直方向のどちらの向きに対する形状変化に対しても、その情報を正確に読み出すことができる。また、水平方向のみ、または垂直方向のみの変化が読み出せればよい場合は、その方向のみに対応する向きで歪センサ素子８２を配置すればよい。また、水平方向に対応する向きの歪センサ素子と垂直方向に対応する向きの歪センサ素子を重ねて配置してもよい。
図３（Ａ）は表示素子に有機ＥＬ素子を用いた表示装置の断面図の一例である。なお、図３（Ａ）では画素８１の表示素子が含まれる領域３０２、歪センサ素子８２を含む領域３０３、回路７１を含む領域３０４、およびＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）接続領域３０５のそれぞれが有する代表的な構成の一部を図示している。また、図３（Ｂ）は歪センサ素子８２の上面図であり、矢印方向の形状変化を検出することができる。なお、図示はしないが、回路７２乃至回路７４を含む領域も領域３０４と同等の構成とすることができる。
図３（Ａ）に示す表示装置は、図１（Ａ）に示す表示装置の一例であり、第１の基板４１と、絶縁膜３２１ａと、素子層５０と、絶縁膜３２１ｂと、第２の基板４２が、上記順序で積層されている。なお、第１の基板４１と絶縁膜３２１ａとの間、および絶縁膜３２１ｂと第２の基板４２との間には図示されない接着層などが設けられていてもよい。また、タッチセンサが設けられていてもよい。
絶縁膜３２１ａおよび絶縁膜３２１ｂとしては、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、または窒化酸化シリコン膜の単層、またはこれらの積層を用いることができる。
図３（Ａ）において素子層５０は、トランジスタ３５０、トランジスタ３５２と、トランジスタ３５４と、歪センサ素子８２と、絶縁膜３６４、絶縁膜３６８と、平坦化絶縁膜３７０と、接続電極３６０と、導電膜３７２と、導電膜３７４と、絶縁膜３３４と、封止層４３２と、着色層３３６（カラーフィルタ）と、遮光層３３８（ブラックマトリクス）を有する。また、素子層５０は、第１の基板４１、第２の基板４２、封止層４３２およびシール材３１２によって密閉される。なお、素子層５０においては、上記の要素の一部が含まれない場合もある。また、上記以外の要素が含まれる場合もある。
絶縁膜３６４には、例えば、酸化シリコン、酸化窒化シリコン等を用いることができる。絶縁膜３６４は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成することが好ましい。絶縁膜３６８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。例えば、窒化絶縁膜などを用いることが好ましい。
また、平坦化絶縁膜３７０としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜３７０を形成してもよい。
領域３０２において、トランジスタ３５０は第１の回路が有するトランジスタであり、有機ＥＬ素子４８０と電気的に接続される。有機ＥＬ素子４８０は、導電膜３７２、ＥＬ層４４６、および導電膜３７４を有する。図３（Ａ）に示す表示装置は、有機ＥＬ素子４８０が有するＥＬ層４４６が発光することによって、画像を表示することができる。
平坦化絶縁膜３７０上の導電膜３７２上には、絶縁膜４３０が設けられる。絶縁膜４３０は、導電膜３７２の一部を覆っている。導電膜３７２にＥＬ層４４６が発する光に対して反射率の高い導電膜を用い、導電膜３７４に当該光に対して透光性が高い導電膜を用いることで、有機ＥＬ素子４８０をトップエミッション構造とすることができる。また、導電膜３７２に当該光に対して透光性の高い導電膜を用い、導電膜３７４に当該光に対して反射率の高い導電膜を用いることで、有機ＥＬ素子４８０をボトムエミッション構造とすることができる。また、導電膜３７２および導電膜３７４の両方に当該光に対して透光性が高い導電膜を用いることでデュアルエミッション構造とすることができる。
絶縁膜４３０としては、例えば、有機樹脂または無機絶縁材料を用いることができる。有機樹脂としては、例えば、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、またはフェノール樹脂等を用いることができる。無機絶縁材料としては、例えば、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、有機ＥＬ素子４８０と重なる位置に、着色層３３６が設けられ、絶縁膜４３０と重なる位置に遮光層３３８が設けられている。着色層３３６および遮光層３３８は、絶縁膜３３４で覆われている。有機ＥＬ素子４８０と絶縁膜３３４の間は封止層４３２で充填されている。
封止層４３２としては、可撓性を有する固体封止材料を用いることができる。例えば、ガラスフリットなどのガラス材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂材料を用いることができる。
なお、図３（Ａ）に示す表示装置においては、着色層３３６を設ける構成について例示したが、これに限定されない。例えば、発光色の異なるＥＬ層４４６を選択的に形成する場合においては、着色層３３６を設けない構成としてもよい。着色層３３６の色は、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
第１の基板４１および第２の基板４２には、それぞれ、靱性が高い材料を用いることが好ましい。これにより、耐衝撃性に優れ、破損しにくい表示装置を実現できる。例えば、第１の基板４１および第２の基板４２を有機樹脂基板とすることで、基材にガラス基板を用いる場合に比べて、軽量であり、破損しにくい表示装置を実現できる。
第１の基板４１と第２の基板４２としては、例えば、可撓性を有する程度の厚さのガラス、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂、およびポリエーテルエーテルケトン（ＰＥＥＫ）樹脂等から選ばれた材料を用いることができる。とくに、熱膨張係数の低い材料を用いることが好ましく、例えば、ポリアミドイミド樹脂、ポリイミド樹脂、ＰＥＴ等を用いることが好ましい。また、ガラス繊維に有機樹脂を含浸した基板や、無機フィラーを有機樹脂に混ぜて熱膨張係数を小さくした基板を使用することもできる。
領域３０３において、トランジスタ３５２は第２の回路に含まれるトランジスタとすることができる。歪センサ素子８２の一方および他方の電極は異なる配線とそれぞれ電気的に接続される。当該配線の一方はトランジスタ３５２のゲート電極と電気的に接続される。
領域３０４において、トランジスタ３５４は回路７１に含まれるトランジスタとすることできる。トランジスタ３５０、トランジスタ３５２およびトランジスタ３５４は、同一のサイズ（チャネル長およびチャネル幅等）の構成として図示しているが、これに限定されない。それぞれのトランジスタは、適切なサイズを選択することができる。なお、回路７２乃至回路７４においても同様である。
また、図３（Ａ）では、回路７１が領域３０４に設けられる構成としたが、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）などでＩＣチップを実装する構成であってもよい。または、ＴＣＰなどを接続する構成であってもよい。回路７２乃至回路７４においても同様である。
ＦＰＣ接続領域３０５は、接続電極３６０、異方性導電膜３８０、およびＦＰＣ３１６を有する。また、接続電極３６０は、トランジスタのソース電極層およびドレイン電極層を形成する工程で形成することができる。また、接続電極３６０は、ＦＰＣ３１６が有する端子と異方性導電膜３８０を介して、電気的に接続される。
なお、歪センサ素子８２は金属薄膜の伸縮に伴う抵抗変化を検出するため、当該金属薄膜が伸縮しやすいように一方の面と他方の面は機械的物性（弾性率、曲げ強さ、ヤング率、ポアソン比、硬度など）が異なる材料と接していることが好ましい。例えば、図３の構成では、一方の面が平坦化絶縁膜３７０と接し、他方の面が絶縁膜４３０と接している。ここで、平坦化絶縁膜３７０と絶縁膜４３０で機械的物性が異なる材料を用いることで、相対的に当該金属薄膜の伸縮しやすい面が決定される。したがって、例えば、凸型に変形した場合に当該金属薄膜が伸び、凹型に変形した場合は当該金属薄膜が縮むことになり、両者の抵抗値によって変形の方向を検出することができる。
また、本発明の一態様の表示装置は、図４に示す断面図の構成であってもよい。図４に示す表示装置は図１（Ｂ）に示す表示装置の一例であり、図３（Ａ）に示す表示装置の領域３０３および領域３０４が積層された構成の領域３０６を有している。
領域３０６の下層にはトランジスタ３５４ａおよびトランジスタ３５４ｂが設けられており、当該トランジスタは回路７１乃至回路７４のいずれかを構成するトランジスタとすることができる。
また、絶縁層３６６を介した領域３０６の上層には、歪センサ素子８２、トランジスタ３５２および平坦化絶縁膜３７１が設けられている。平坦化絶縁膜３７１は平坦化絶縁膜３７０と同様の材料で形成することができる。
また、歪センサ素子８２およびトランジスタ３５２は、領域３０２において、有機ＥＬ素子４８０から光が放出される面とは逆の面に設けられていてもよい。なお、トランジスタ３５２を含む回路が外付けのＩＣチップに設けられていてもよい。すなわち、トランジスタ３５２が領域３０６の上層に設けられない構成とすることもできる。
また、図３および図４の構成において、第１の基板４１および第２の基板４２の間において、高さ（厚み方向）の異なる位置に歪センサ素子を二つ以上設けてもよい。また、第１の基板４１上、第２の基板４２上、または第１の基板４１上および第２の基板４２上に歪センサ素子を設けてもよい。
上記表示装置が有するトランジスタは、チャネル形成領域が酸化物半導体層で形成されたトランジスタであることが好ましい。
酸化物半導体層を用いたトランジスタは移動度が高いためトランジスタの占有面積を小さくすることができ、開口率を向上させることができる。また、当該トランジスタを用いて画素部８０と同一基板上に回路７１乃至回路７４を形成することもできる。また、当該トランジスタはオフ電流が極めて小さく、画像信号等の保持時間を長くすることができることから、フレーム周波数を低くすることができ、表示装置の消費電力を低減させることができる。
また、歪センサ素子８２が電気的に接続されるトランジスタにも酸化物半導体層を用いたトランジスタを用いることが好ましい。当該トランジスタにオフ電流の極めて小さいトランジスタを用いることで、出力配線等に対する不必要な電荷の入出力を抑制することができる。
また、酸化物半導体層としては、ｃ軸に配向した結晶を有することが好ましい。トランジスタのチャネル形成領域に当該結晶を有する酸化物半導体層を用いると、例えば、表示装置３００を曲げる際に当該酸化物半導体層にクラック等が入りにくくなるため、信頼性を向上させることができる。
なお、酸化物半導体層を有するトランジスタを用いることは一例であり、非晶質シリコン層や多結晶シリコン層を有するトランジスタを用いてもよい。または、有機半導体を有するトランジスタを用いてもよい。有機半導体の例としては、テトラセンやペンタセンなどのアセン類、オリゴチオフェン誘導体、フタロシアニン類、ペリレン誘導体、ルブレン、Ａｌｑ３、ＴＴＦ−ＴＣＮＱ、ポリチオフェン（ポリ（３−ヘキシルチオフェン）（Ｐ３ＨＴ）など）、ポリアセチレン、ポリフルオレン、ポリフェニレンビニレン、ポリピロール、ポリアニリン、アントラセン、テトラシアノキノジメタン（ＴＣＮＱ）、ポリパラフェニレンビニレン（ＰＰＶ）、などがあげられる。
図５は本発明の一態様の表示装置のブロック図の一例である。表示装置５０００は、表示部５００１、歪センサ部５００２、回路５０１０、回路５０２０、回路５０３０、回路５０５０を有する。なお、表示部５００１および歪センサ部５００２以外の要素は表示装置５０００に含まず、外付けされる構成であってもよい。また、表示装置５０００には図示しない様々な制御回路、演算回路、電源回路、記憶回路などを接続することができる。
ここで、回路５０１０は、表示部を制御する機能を有することができる。また、回路５０２０は、画像処理を行う機能を有することができる。また、回路５０３０は、画像信号を変換する機能を有することができる。また、回路５０５０は、歪センサ部５００２を制御する機能を有することができる。
例えば、カメラや映像再生装置等の映像信号出力装置５０４０から出力されたアナログビデオ信号は、回路５０３０に入力されてデジタルビデオ信号に変換される。当該デジタルビデオ信号は、回路５０２０および回路５０１０を介して表示部５００１に伝達され、表示部５００１で画像が表示される。
また、可撓性を有する表示部５００１の形状は歪センサ部５００２で検出され、その形状情報が回路５０５０を介して回路５０２０に入力される。
回路５０２０では、表示部の形状情報に関する処理を行う。歪センサ部５００２から得られた信号を２次元的に配列すると表示部５００１の形状情報を得ることができる。なお、用途に応じて、表示部５００１の水平方向のみ、または垂直方向のみの形状情報を得てもよい。そして、表示部の形状に対応させて画像信号を回路５０１０に出力する。
なお、回路５０２０には、制御装置５０６０から画像の表示形態を指示する信号が入力されてもよい。制御装置５０６０は視認者が操作することもできる。また、制御装置５０６０は視認者に対するセンシング機能を有し、自動的に視認者が存在する方向に対して視認性のよい画像が表示されるように回路５０２０を制御することもできる。なお、制御装置５０６０は表示装置５０００に含まれていてもよい。また、制御装置５０６０は、表示装置５０００に無線通信によって信号を入力することもできる。
したがって、本発明の一態様の表示装置では、表示部の形状を自己検知させることができる。また、表示部の形状に従って適切な画像を表示させることができる。
本発明の一態様の表示装置において、表示部の形状を変化させたときの表示形態の例を説明する。なお、初期状態は表示部が略平坦であり、図６（Ａ）のような画像表示をしている状態、または当該表示ができる状態とする。
例えば、表示部を山折りまたは谷折りで二つに分割するような形状とした場合、図６（Ｂ）に示すように、一方の表示部のみに画像を縮小表示することができる。または、図６（Ｃ）に示すように縦横を切り替えて表示することもできる。このとき、表示を行わない他方の表示部はオフ状態として電力消費を低減することができる。なお、表示部の折り曲げ位置や折り曲げによる分割の数は限定されない。
また、上記のように二つに分割された表示部に初期状態の画像を表示させる場合は、図６（Ｄ）に示すように一定の方向から見た場合に画像が歪み、視認性が低下する。しかしながら、図６（Ｅ）に示すように画像を変形させて表示させることにより、同方向から見た場合の画像の視認性を高めることができる。
また、表示部が曲面を有するように曲げられている場合は、図６（Ｆ）に示すように画像を縮小し、表示部の視認しやすい領域に画像を縮小表示することができる。
また、図７（Ａ）に示すように、表示部が波を打つような形状を有しており、視認者が矢印の方向から見ている場合、視認者の位置から見えない領域の表示をオフ状態とし、視認者が視認できる領域に表示を行うことができる。このような方式で表示を行うと、視認者からは図７（Ｂ）に示すような視認性の高い画像を見ることができる。また、表示部の形状に追随して画像を変化させることができるため、表示部の形状が常時変化する状態においても、視認者は視認性の高い画像を見ることができる。
なお、折り曲げ等によって複数に分割された表示部において、画像表示を行う領域、画像表示をオフとする領域、および画像を変形させる領域は任意に設定することができる。例えば、予め上記動作をする領域を設定しておく方法や、タッチセンサを用いる機能や歪センサを用いる機能などにより上記動作をする領域を切り替える方法などがある。また、視認者が存在する方向を認識するセンサを用い、自動的に上記動作をする領域を設定する方法を用いてもよい。なお、当該センサは図５における制御装置５０６０に相当する。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の表示装置を用いて、実施の形態１の図７（Ａ）、（Ｂ）に示す表示を行うための方法の一例について説明する。
図３２は、図７（Ａ）、（Ｂ）に示す表示を行うための処理の流れを図５に示したブロック図を用いて説明した図である。図３２を図３３に示すフローチャートを用いて説明する。なお、図３３に示すフローチャートは、回路５０２０における動作を主として説明している。
映像信号出力装置５０４０から回路５０３０に入力された画像情報は回路５０２０に入力されると、回路５０２０は仮想画面を構成する（Ｓ１０１）。当該仮想画面は、視認者が最も視認しやすい画像が映し出された画面を想定したものであり、例えば、図６（Ａ）に示すような画像が映し出された画面に相当する。これは、平坦な画面に表示された画像を視認者が正面から見ている状態であるともいえる。
次に、回路５０２０は、任意の形状を有する表示部５００１（歪センサ部５００２を含む）から回路５０５０を介してその形状情報を取り出し、表示部５００１の３次元形状モデルを構成する（Ｓ１０２）。
次に、回路５０２０は、制御装置５０６０から視認者の位置情報を取り出す。なお、Ｓ１０１、Ｓ１０２、および当該視認者の位置情報の取り出しは、上記順序に限らず、時系列的に並列で行ってもよいし、順不同で順次行ってもよい。
次に、回路５０２０は、視認者の方向から見た上記３次元形状モデルを２次元の表示部に見立て、当該表示部に座標を割り当てる（Ｓ１０３）。
次に、表示部５００１の、視認者の位置から見えない部分を算出する（Ｓ１０４）。
次に、回路５０２０は、仮想画面の座標を２次元に見立てた表示部の座標に変換する（Ｓ１０５）。
そして、上記のように処理された画像情報は、回路５０１０を介して表示部５００１に伝達され、表示が行われる。このとき、表示部５００１の、視認者の位置から見えない部分の表示はオフとすることができる（Ｓ１０６）。
次に、上記の処理によって、例えば、表示部５００１に画像が表示されている状態において、想定される状況の変化（割り込み）があったときの処理を説明する。ここで、割り込みとして、表示部５００１の形状変化、視認者の位置変化、および画像変更命令における処理を図３４に示すフローチャートを用いて説明する。
図３４に示すフローチャートでは、図３３のフローチャートで示す処理によって、ある画像が表示されている状態を初期状態とする。なお、画像が表示されていない状態を初期状態としてもよい。当該状態において表示装置５０００は、状況の検出を行う（Ｓ２０１）。
まず、割り込みとして表示部５００１の形状が変化したか否かを判断する。表示部５００１の形状が変化した場合は、表示部５００１の形状情報を取り出して、新たに３次元形状モデルを構成するステップに進む（Ｓ２０２）。
表示部５００１の形状が変化していない場合は、視認者の位置が変化したか否かを判断する。視認者の位置が変化した場合は、視認者の位置情報を取り出して、新たに３次元形状モデルを２次元の表示部に見立て、当該表示部に座標を割り当てるステップに進む（Ｓ２０３）。Ｓ２０３のステップ以降は、Ｓ２０４、Ｓ２０６、Ｓ２０７のステップを順次実行する。
視認者の位置が変化していない場合は、画像変更命令が出たか否かを判断する。画像変更命令が出た場合は、新たに画像情報を取得し、仮想画面を構成するステップに進む（Ｓ２０５）。Ｓ２０５のステップ以降は、Ｓ２０６、Ｓ２０７のステップを順次実行する。
割り込みが画像変更命令ではない場合は、Ｓ２０１に戻って次の割り込み処理に対応する。または、Ｓ２０１に戻らずに終了してもよい。なお、Ｓ２０１は視認者が任意のタイミングで行ってもよいし、タイマー等で定期的に行ってもよい。また、Ｓ２０１からＳ２０７までのステップを順次繰り返してもよい。
また、上記３次元形状モデルは図３５に示すフローチャートに従って構成することができる。
まず、制御装置５０６０などを用いて、表示部５００１と重なる歪センサ部５００２の中から視認者に最も近い歪センサ素子の位置を検出する（Ｓ３０１）。なお、視認者に最も近い歪センサ素子の位置を検出するセンサの種類、位置は問わない。例えば、当該センサが表示部５００１と接するように設けられていてもよい。
Ｓ３０１で検出された歪センサ素子の位置を原点とし（Ｓ３０２）、原点に近い歪センサ素子から順次情報を取り出す。なお、情報を取り出す歪センサ素子は表示装置５０００に含まれる全ての歪センサ素子であってもよいし、指定された位置にある歪センサ素子のみであってもよい。
そして、情報を取り出した歪センサ素子の原点からの距離と歪の情報から３次元座標をプロットする（Ｓ３０３）。以上によって、３次元形状モデルを構成することができる。
また、表示装置５０００は、上記フローチャートに示すステップが記述されたプログラムを有していてもよい。または、当該プログラムは、表示装置５０００を制御する制御装置が有していてもよい。または、当該プログラムは記憶媒体に格納されていてもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態１で説明した歪センサ素子および歪センサ素子の抵抗変化量を読み出す機能を有する第２の回路について説明する。なお、本実施の形態では歪センサ素子と電気的に接続された第２の回路を歪センサ回路と称する。
図８（Ａ）は歪センサ素子として金属薄膜抵抗素子などの可変抵抗素子を用いた歪センサ回路の一例である。当該歪センサ回路は、トランジスタ５０１、トランジスタ５０２、可変抵抗素子５１０、抵抗素子５２０を有する。
トランジスタ５０１のソースまたはドレインの一方は配線５４０と電気的に接続され、ソースまたはドレインの他方はトランジスタ５０２のソースまたはドレインの一方と電気的に接続される。トランジスタ５０２のソースドレインの他方は配線５５０と電気的に接続され、ゲートは配線５３０と電気的に接続される。可変抵抗素子５１０の一方の端子は配線５６０と電気的に接続され、他方の端子は抵抗素子５２０の一方の端子およびトランジスタ５０１のゲートと電気的に接続される。抵抗素子５２０の他方の端子は配線５７０と電気的に接続される。
ここで、配線５３０は歪センサ回路の選択信号線としての機能を有することができる。配線５４０は高電源電位線としての機能を有することができる。配線５５０は出力信号線としての機能を有することができる。配線５６０は高電源電位線としての機能を有することができる。配線５７０は低電源電位線としての機能を有することができる。なお、配線５６０を低電源電位線、配線５７０を高電源電位線としてもよい。
トランジスタ５０１はノードＮＤ１の電位により、導通、非導通が制御され、トランジスタ５０２は配線５３０の電位により、導通、非導通が制御される。
例えば、配線５４０の電位Ｖｐｃ２および配線５５０の初期の電位Ｖｉｎｉの間にＶｉｎｉ＜Ｖｐｃ２のような関係があるとする。そして、配線５３０を”Ｈ”レベルの電位としてトランジスタ５０２が導通すると、配線５５０の電位Ｖｏｕｔは、トランジスタ５０１の導通、非導通により変化することになる。すなわち、トランジスタ５０１のゲート電位であるノードＮＤ１の電位Ｖ１に依存して、配線５５０の電位Ｖｏｕｔが決定される。
ノードＮＤ１の電位は可変抵抗素子５１０の抵抗値Ｒ１および抵抗素子５２０の抵抗値Ｒ２によって決まる。すなわち、配線５６０の電位をＶｅｘ１、配線５７０の電位をＶｅｘ２とするとき、ノードＮＤ１の電位Ｖ１は、下記数式で表すことができる。
Figure 2015228014
上記数式より、可変抵抗素子５１０の抵抗値Ｒ１が正の方向に変化した場合、Ｖ１は減少するように変化し、可変抵抗素子５１０の抵抗値Ｒ１が負の方向に変化した場合、Ｖ１は増加するように変化する。当該歪センサ回路では、Ｖ１に応じた電位を配線５５０に出力する。したがって、配線５５０に出力された電位によって、可変抵抗素子５１０にかかる歪の変化量を感知することができる。
なお、本発明の一態様の歪センサ回路は、図８（Ｂ）に示す構成であってもよい。図８（Ｂ）に示す歪センサ回路は、トランジスタ５０３を有する点が図８（Ａ）に示す歪センサ回路と異なる。トランジスタ５０３のソースまたはドレインの一方は可変抵抗素子５１０の一方の端子と電気的に接続され、ソースまたはドレインの他方は配線５６０と電気的に接続される。また、トランジスタ５０３のゲートは配線５３０と電気的に接続される。
トランジスタ５０３は配線５３０が”Ｈ”レベルの電位のとき、すなわち当該歪センサ回路が選択されたときのみ導通する機能を有する。したがって、配線５３０が”Ｌ”レベルの電位のときは非導通となるため、配線５６０および配線５７０間を流れる不必要な電流を抑制することができる。
図９は図８（Ａ）に示した回路と同様の歪センサ回路部９１および有機ＥＬ素子を含む画素回路部９２を組み合わせた回路の一例である。画素回路部９２は、トランジスタ５０４、トランジスタ５０５、容量素子６１０、有機ＥＬ素子６２０を有する。
トランジスタ５０４のソースまたはドレインの一方は配線５８０と電気的に接続され、ソースまたはドレインの他方はトランジスタ５０５のゲートおよび容量素子６１０の一方の端子と電気的に接続される。また、トランジスタ５０４のゲートは配線５９０と電気的に接続される。また、容量素子６１０の他方の端子およびトランジスタ５０５のソースまたはドレインの一方は配線５６０に電気的に接続される。また、トランジスタ５０５のソースまたはドレインの他方は有機ＥＬ素子６２０の一方の端子と電気的に接続され、有機ＥＬ素子６２０の他方の端子は配線５７０と電気的に接続される。
図９に示す回路では、有機ＥＬ素子６２０の他方の端子および抵抗素子５２０の他方の端子は電気的に接続される構成とすることができる。
ここで、配線５８０は画素回路部９２に画像信号を入力する信号線としての機能を有することができる。また、配線５９０は画素回路部９２の選択信号線としての機能を有することができる。
トランジスタ５０４は、配線５９０の電位が”Ｈ”レベルのときに導通し、配線５８０の電位に応じたデータをノードＮＤ２に書き込むことができる。また、配線５９０の電位を”Ｌ”レベルとすることで、ノードＮＤ２のデータを格納することができる。
ノードＮＤ２の電位に応じて、トランジスタ５０５の導通、非導通が制御される。したがって、ノードＮＤ２の電位によって有機ＥＬ素子６２０の発光、非発光を制御することができる。
なお、当該回路は、図１０に示すように、図８（Ｂ）に示した回路と同様の歪センサ回路部９１と有機ＥＬ素子を含む画素回路部９２を組み合わせた構成であってもよい。容量素子６１０の他方の端子、トランジスタ５０５のソースまたはドレインの一方、およびトランジスタ５０３のソースまたはドレインの他方は電気的に接続される構成とすることができる。
図９および図１０に示す回路は、一つの画素回路部９２と一つの歪センサ回路部９１を組み合わせた構成例であったが、図１１に示すように複数の画素回路部９２と一つの歪センサ回路部９１を組み合わせた構成であってもよい。なお、図１１では４つの画素回路部（画素回路部９２ａ乃至画素回路部９２ｄ）を例示したが、これに限らず二つ以上の画素回路部と一つの歪センサ回路部９１を組み合わせる構成とすることができる。なお、図１２に示すように、歪センサ回路部９１がトランジスタ５０３を有する構成であってもよい。
なお、配線５５０には図１３に示すような読み出し機能を有する回路を設けることができる。配線５５０はセレクタ６３０に接続され、選択された信号がトランジスタ６４０のゲートに入力される。ここで、トランジスタ６５０はトランジスタ６４０のゲート電位を配線５４５から供給される電位にリセットするためのスイッチである。トランジスタ６４０から出力される信号はアンプ６６０およびアナログ−デジタル変換器６７０を介してデジタルデータとして出力することができる。配線５４５は低電源電位線としての機能を有することができる。なお、配線５４０を低電源電位線、配線５４５を高電源電位線としてもよい。
また、上記は画素回路部９２が有機ＥＬ素子６２０を有する例を示したが、図１４および図１５に示すように画素回路部９２が液晶素子６２５を有する構成とすることもできる。もちろん、前述した回路と同様に図１４および図１５に示す回路にトランジスタ５０３を設ける構成としてもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一態様の表示装置に用いることのできるトランジスタおよび該トランジスタを構成する材料について説明する。本実施の形態で説明するトランジスタは、先の実施の形態で説明したトランジスタ３５０、３５２、３５４、５０１、５０２、５０３、５０４、５０５などに用いることができる。
図１６（Ａ）は、本発明の一態様である表示装置に用いることができる一例のトランジスタの断面図である。当該トランジスタは、基板９００上に形成された絶縁膜９１５と、ゲート電極層９２０と、絶縁膜９３１および絶縁膜９３２の順で形成されたゲート絶縁膜９３０と、酸化物半導体層９４０と、酸化物半導体層９４０の一部と接するソース電極層９５０およびドレイン電極層９６０を有する。また、必要に応じて、ゲート絶縁膜９３０、酸化物半導体層９４０、およびソース電極層９５０およびドレイン電極層９６０上に絶縁膜９８０、絶縁膜９９０が形成されていてもよい。
また、本発明の一態様のトランジスタは、図１６（Ｂ）に示すように、絶縁膜９９０上にゲート電極層９２０および酸化物半導体層９４０と重なるように導電膜９２１を備えていてもよい。導電膜９２１を第２のゲート電極層（バックゲート）として用いることで、オン電流の増加や、しきい値電圧の制御を行うことができる。オン電流を増加させるには、例えば、ゲート電極層９２０と導電膜９２１を同電位とし、ダブルゲートトランジスタとして駆動させればよい。また、しきい値電圧の制御を行うには、ゲート電極層９２０とは異なる定電位を導電膜９２１に供給すればよい。
また、本発明の一態様のトランジスタは、図１７（Ａ）、（Ｂ）に示すようなチャネル保護型のボトムゲート構造であってもよい。ここで、絶縁膜９３３は、チャネル領域を保護する機能を有する。したがって、絶縁膜９３３は、チャネル領域と重なる領域にのみ配置されていてもよいし、図１７（Ａ）、（Ｂ）に示すように、それら以外の領域にも、配置されていてもよい。
また、本発明の一態様のトランジスタは、図１８（Ａ）、（Ｂ）に示すようなセルフアライン型のトップゲート構造であってもよい。図１８（Ａ）の構造において、ソース領域９５１およびドレイン領域９６１は、ソース電極層９５０およびドレイン電極層９６０の接触による酸素欠損の生成、およびゲート電極層９２０をマスクとしてホウ素、リン、アルゴンなどの不純物を酸化物半導体層９４０へドーピングすることによって形成することができる。また、図１８（Ｂ）の構造において、ソース領域９５１およびドレイン領域９６１は、上記ドーピングに替えて酸化物半導体層９４０の一部と接するように窒化珪素膜などの水素を含む絶縁膜９７５を形成し、水素を酸化物半導体層９４０の一部に拡散させることで形成することができる。
また、本発明の一態様のトランジスタは、図１９（Ａ）に示すようなセルフアライン型のトップゲート構造であってもよい。図１９（Ａ）の構造において、ソース領域９５１およびドレイン領域９６１は、ソース電極層９５０およびドレイン電極層９６０の接触による酸素欠損の生成、およびゲート絶縁膜９３０をマスクとしてホウ素、リン、アルゴンなどの不純物を酸化物半導体層９４０へドーピングすることによって形成することができる。図１９（Ａ）の構造において、ソース電極層９５０、ドレイン電極層９６０およびゲート電極層９２０は同一の工程で形成することができる。
また、本発明の一態様のトランジスタは、図１９（Ｂ）に示すようなセルフアライン型のトップゲート構造であってもよい。図１９（Ｂ）の構造において、ソース領域９５１およびドレイン領域９６１は、ゲート絶縁膜９３０をマスクとしてホウ素、リン、アルゴンなどの不純物をドーピングすることに加え、酸化物半導体層９４０の一部と接する窒化珪素膜などの水素を含む絶縁膜９７５から水素を酸化物半導体層９４０の一部に拡散させることで形成することができる。当該構成では、より低抵抗のソース領域９５１およびドレイン領域９６１を形成することができる。なお、上記不純物をドーピングしない構成、または絶縁膜９７５を形成しない構成とすることもできる。
また、本発明の一態様のトランジスタは、図２０（Ａ）、（Ｂ）に示すように、絶縁膜９１５を介して酸化物半導体層９４０と重なるように導電膜９２１を備えていてもよい。なお、図２０（Ａ）、（Ｂ）では、図１８（Ａ）、（Ｂ）に示すトランジスタに導電膜９２１を備える例を示したが、図１９（Ａ）、（Ｂ）に示すトランジスタに導電膜９２１を備えることもできる。
本発明の一態様である表示装置では、上述したように酸化物半導体を活性層に用いることができる。酸化物半導体層を用いたトランジスタは非晶質シリコンを用いたトランジスタよりも移動度が高いため、トランジスタを小さくすることが容易であり、画素を小さくすることができる。また、酸化物半導体層を用いたトランジスタは可撓性を有する表示装置に優れた信頼性を与える。ただし、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、活性層は、酸化物半導体以外の半導体を有していてもよい。
なお、図１６（Ａ）、（Ｂ）および図１７（Ａ）、（Ｂ）に示すトランジスタの断面の構成においては、ゲート電極層９２０の幅は酸化物半導体層９４０の幅よりも大きくすることが好ましい。バックライトを有する表示装置では当該ゲート電極層が遮光層となり、酸化物半導体層９４０に光が照射されることによる電気特性の劣化を抑制することができる。また、有機ＥＬ素子を用いた表示装置などでは、トップゲート型のトランジスタを用いることでゲート電極層を遮光層とすることができる。
以下に、発明の一態様のトランジスタの構成要素について、詳細に説明する。
基板９００は、実施の形態１に示した第１の基板４１および第２の基板４２に用いることができる材料で形成することができる。なお、基板９００は実施の形態１に示す第１の基板４１に相当する。
絶縁膜９１５には、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、または窒化酸化シリコン膜の単層、またはこれらの積層を用いることができる。なお、絶縁膜９１５は実施の形態１に示す絶縁膜３２１ａに相当する。
ゲート電極層９２０および導電膜９２１には、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、ゲート電極層９２０は、単層構造でも、二層以上の積層構造としてもよい。
また、ゲート電極層９２０および導電膜９２１には、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物、グラフェン等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
また、ゲート電極層９２０と絶縁膜９３２との間に、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜、Ｉｎ−Ｓｎ系酸窒化物半導体膜、Ｉｎ−Ｇａ系酸窒化物半導体膜、Ｉｎ−Ｚｎ系酸窒化物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（ＩｎＮ、ＺｎＮ等）等を設けてもよい。
ゲート絶縁膜９３０として機能する絶縁膜９３１、９３２としては、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタ法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を、それぞれ用いることができる。なお、ゲート絶縁膜９３０は、絶縁膜９３１、９３２の積層構造とせずに、上述の材料から選択された単層の絶縁膜、または３層以上の絶縁膜を用いてもよい。
なお、トランジスタのチャネル形成領域として機能する酸化物半導体層９４０と接する絶縁膜９３２は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜９３２は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜９３２に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜９３２を形成すればよい。または、成膜後の絶縁膜９３２に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
また、絶縁膜９３１、９３２として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンに対して膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。
なお、本実施の形態では、絶縁膜９３１として窒化シリコン膜を形成し、絶縁膜９３２として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタのゲート絶縁膜９３０として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化することができる。よって、トランジスタの絶縁耐圧を向上させて、トランジスタの静電破壊を抑制することができる。
酸化物半導体層９４０は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）がある。とくに、酸化物半導体層９４０としては、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）を用いると好ましい。
酸化物半導体層９４０がＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。また、当該スパッタターゲットは多結晶であることが好ましい。このようなスパッタターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝５：５：６、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３などが好ましい。なお、成膜される酸化物半導体層９４０の原子数比はそれぞれ、誤差として上記のスパッタターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
なお、酸化物半導体層９４０がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩｎとＭの原子数比率は、Ｉｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。
また、酸化物半導体層９４０は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。
また、酸化物半導体層９４０の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
また、酸化物半導体層９４０としては、キャリア密度の低い酸化物半導体層を用いる。例えば、酸化物半導体層９４０は、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１×１０１１個／ｃｍ３以下とする。
なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体層９４０のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
酸化物半導体層において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば、水素および窒素は、ドナー準位の形成に寄与し、キャリア密度を増大させてしまう。また、シリコンは、酸化物半導体層中で不純物準位を形成する。当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある。酸化物半導体層中や、他の層との界面において不純物濃度を低減させることが好ましい。
なお、酸化物半導体層をチャネルとするトランジスタに安定した電気特性を付与するためには、酸化物半導体層中の不純物濃度を低減し、酸化物半導体層を真性または実質的に真性にすることが有効である。ここで、実質的に真性とは、酸化物半導体層のキャリア密度が、１×１０１７個／ｃｍ３未満であること、好ましくは１×１０１５個／ｃｍ３未満であること、さらに好ましくは１×１０１３個／ｃｍ３未満であることを指す。
酸化物半導体層を真性または実質的に真性とするためには、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析において、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、シリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする部分を有することとする。また、水素濃度は、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする部分を有することとする。また、窒素濃度は、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする部分を有することとする。
また、酸化物半導体層が結晶を含む場合、シリコンや炭素が高濃度で含まれると、酸化物半導体層の結晶性を低下させることがある。酸化物半導体層の結晶性を低下させないためには、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、シリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする部分を有することとする。また、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、炭素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする部分を有することとする。
具体的に、高純度化された酸化物半導体層をチャネル形成領域に用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で規格化したオフ電流は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体層をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流が得られることが分かった。したがって、高純度化された酸化物半導体層をチャネル形成領域に用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。
ソース電極層９５０およびドレイン電極層９６０には、酸化物半導体層から酸素を引き抜く性質を有する導電膜を用いると好ましい。例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｍｎ、Ｎｄ、Ｓｃなどを用いることができる。また、上記材料の合金や上記材料の導電性窒化物を用いてもよい。また、上記材料、上記材料の合金、および上記材料の導電性窒化物から選ばれた複数の材料の積層であってもよい。代表的には、特に酸素と結合しやすいＴｉや、後のプロセス温度が比較的高くできることなどから、融点の高いＷを用いることがより好ましい。また、低抵抗のＣｕまたはＣｕ−Ｘ合金（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）や上記材料とＣｕまたはＣｕ−Ｘ合金との積層を用いてもよい。
なお、Ｃｕ−Ｘ合金（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）は、加熱処理により酸化物半導体層と接する領域、または絶縁膜と接する領域に被覆膜が形成される場合がある。被覆膜は、Ｘを含む化合物で形成される。Ｘを含む化合物の一例としては、Ｘの酸化物、Ｉｎ−Ｘ酸化物、Ｇａ−Ｘ酸化物、Ｉｎ−Ｇａ−Ｘ酸化物、Ｉｎ−Ｇａ−Ｚｎ−Ｘ酸化物等がある。被覆膜が形成されることで、被覆膜がブロッキング膜となり、Ｃｕ−Ｘ合金膜中のＣｕが、酸化物半導体層に入り込むことを抑制することができる。
酸化物半導体層から酸素を引き抜く性質を有する導電膜の作用により、酸化物半導体層中の酸素が脱離し、酸化物半導体層中に酸素欠損が形成される。膜中に僅かに含まれる水素と当該酸素欠損が結合することにより当該領域は顕著にｎ型化する。したがって、ｎ型化した当該領域はトランジスタのソースまたはドレインとして作用させることができる。
絶縁膜９８０、９９０は、保護絶縁膜としての機能を有する。絶縁膜９８０は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
絶縁膜９８０としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜９８０は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、絶縁膜９８０は、絶縁膜９７０と比較して酸化物半導体層９４０から離れているため、絶縁膜９７０より、欠陥密度が多くともよい。
絶縁膜９９０は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜９９０を設けることで、酸化物半導体層９４０からの酸素の外部への拡散と、外部から酸化物半導体層９４０への水素、水等の入り込みを防ぐことができる。絶縁膜９９０としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
また、酸化物半導体層９４０は、複数の酸化物半導体層が積層された構造でもよい。例えば、図２１（Ａ）に示すトランジスタのように、酸化物半導体層９４０を第１の酸化物半導体層９４１ａと第２の酸化物半導体層９４１ｂの積層とすることができる。第１の酸化物半導体層９４１ａと第２の酸化物半導体層９４１ｂに、異なる原子数比の金属酸化物を用いてもよい。例えば、一方の酸化物半導体層に二種類の金属を含む酸化物、三種類の金属を含む酸化物、四種類の金属を含む酸化物のうち一つを用い、他方の酸化物半導体層に一方の酸化物半導体層と異なる二種類の金属を含む酸化物、三種類の金属を含む酸化物、四種類の金属を含む酸化物を用いてもよい。
また、第１の酸化物半導体層９４１ａと第２の酸化物半導体層９４１ｂの構成元素を同一とし、両者の原子数比を異ならせてもよい。例えば、一方の酸化物半導体層の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１、５：５：６、３：１：２または２：１：３とし、他方の酸化物半導体層の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：４、１：３：６、１：４：５、１：６：４、または１：９：６である酸化物半導体層で形成することができる。なお、各酸化物半導体層の原子数比は、誤差として上記の原子数比のプラスマイナス４０％の変動を含む。
このとき、一方の酸化物半導体層と他方の酸化物半導体層のうち、ゲート電極に近い側（チャネル側）の酸化物半導体層のＩｎとＧａの原子数比をＩｎ≧Ｇａ（ＩｎはＧａ以上）とし、ゲート電極から遠い側（バックチャネル側）の酸化物半導体層のＩｎとＧａの原子数比をＩｎ＜Ｇａとすることで、電界効果移動度の高いトランジスタを作製することができる。一方、チャネル側の酸化物半導体層のＩｎとＧａの原子数比をＩｎ＜Ｇａとし、バックチャネル側の酸化物半導体層のＩｎとＧａの原子数比をＩｎ≧Ｇａ（ＩｎはＧａ以上）とすることで、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
また、トランジスタの半導体膜を第１の酸化物半導体層乃至第３の酸化物半導体層からなる３層構造としてもよい。このとき、第１の酸化物半導体層乃至第３の酸化物半導体層の構成元素を同一とし、且つそれぞれの原子数比を異ならせてもよい。半導体膜を３層構造とするトランジスタの構成について、図２１（Ｂ）および図２２（Ａ）、（Ｂ）を用いて説明する。なお、半導体膜を多層構造とする構成は、本実施の形態に示す他のトランジスタに適用することもできる。
図２１（Ｂ）および図２２（Ａ）、（Ｂ）に示すトランジスタでは、第３の酸化物半導体層９４２ａ、第２の酸化物半導体層９４２ｂ、および第１の酸化物半導体層９４２ｃがゲート絶縁膜側から順に積層されている。
第１の酸化物半導体層９４２ｃおよび第３の酸化物半導体層９４２ａを構成する材料は、ＩｎＭ１ｘＺｎｙＯｚ（ｘ≧１（ｘは１以上）、ｙ＞１、ｚ＞０、Ｍ１＝Ｇａ、Ｈｆ等）で表記できる材料を用いる。また、第２の酸化物半導体層９４２ｂを構成する材料は、ＩｎＭ２ｘＺｎｙＯｚ（ｘ≧１（ｘは１以上）、ｙ≧ｘ（ｙはｘ以上）、ｚ＞０、Ｍ２＝Ｇａ、Ｓｎ等）で表記できる材料を用いる。
第１の酸化物半導体層９４２ｃの伝導帯下端および第３の酸化物半導体層９４２ａの伝導帯下端に比べて第２の酸化物半導体層９４２ｂの伝導帯下端が真空準位から最も深くなるような井戸型構造を構成するように、第１、第２、および第３の酸化物半導体層の材料を適宜選択する。
例えば、第１の酸化物半導体層９４２ｃおよび第３の酸化物半導体層９４２ａを原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１、１：３：２、１：３：４、１：３：６、１：４：５、１：６：４、または１：９：６である酸化物半導体層で形成し、第２の酸化物半導体層９４２ｂの原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１、５：５：６、３：１：２または２：１：３である酸化物半導体層で形成することができる。
第１の酸化物半導体層９４２ｃ乃至第３の酸化物半導体層９４２ａの構成元素は同一であるため、第２の酸化物半導体層９４２ｂは、第３の酸化物半導体層９４２ａとの界面における欠陥準位（トラップ準位）が少ない。詳細には、当該欠陥準位（トラップ準位）は、ゲート絶縁膜と第３の酸化物半導体層９４２ａとの界面における欠陥準位よりも少ない。このため、上記のように酸化物半導体層が積層されていることで、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
また、第１の酸化物半導体層９４２ｃの伝導帯下端および第３の酸化物半導体層９４２ａの伝導帯下端に比べて第２の酸化物半導体層９４２ｂの伝導帯下端が真空準位から最も深くなるような井戸型構造とすることが好ましい。第１、第２、および第３の酸化物半導体層の材料を適宜選択することで、トランジスタの電界効果移動度を高めることが可能であると共に、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
また、第１の酸化物半導体層９４２ｃ乃至第３の酸化物半導体層９４２ａに、結晶性の異なる酸化物半導体を適用してもよい。なお、少なくともチャネル形成領域となりうる第２の酸化物半導体層９４２ｂは結晶性を有する膜であることが好ましく、表面に対して略垂直方向にｃ軸配向した膜であることがより好ましい。
なお、図２２（Ａ）などに示すトップゲート型トランジスタのチャネル形成領域におけるチャネル幅方向の断面は、図２３に示すような構成であることが好ましい。当該構成において、ゲート電極層９２０は、酸化物半導体層９４０のチャネル幅方向を電気的に取り囲み、オン電流が高められる。このようなトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
また、図２０（Ａ）、（Ｂ）に示すような導電膜９２１を有するような構成において、ゲート電極層９２０と導電膜９２１を同電位とする場合には図２３（Ｂ）に示すように、コンタクトホールを通じて両者を接続させてもよい。
また、本発明の一態様のトランジスタにおけるソース電極層９５０およびドレイン電極層９６０は、図２４（Ａ）、（Ｂ）に示す上面図のような構成とすることができる。なお、図２４（Ａ）、（Ｂ）では、酸化物半導体層９４０、ソース電極層９５０およびドレイン電極層９６０のみを図示している。図２４（Ａ）に示すように、ソース電極層９５０およびドレイン電極層９６０の幅（ＷＳＤ）は、酸化物半導体層９４０の幅（ＷＯＳ）よりも長く形成されていてもよい。また、図２４（Ｂ）に示すように、ＷＳＤはＷＯＳよりも短く形成されていてもよい。ＷＯＳ≧ＷＳＤ（ＷＳＤはＷＯＳ以下）とすることで、ゲート電界が酸化物半導体層９４０全体にかかりやすくなり、トランジスタの電気特性を向上させることができる。
なお、本実施の形態で説明した金属膜、半導体膜、無機絶縁膜など様々な膜は、代表的にはスパッタ法やプラズマＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ法により形成してもよい。熱ＣＶＤ法の例としては、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などがある。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
また、熱ＣＶＤ法では、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された金属膜、半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、およびジメチル亜鉛を用いることができる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウムＴＭＡなど）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを同時に導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ酸化物膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
以下では、本発明の一態様に用いることのできる酸化物半導体膜の構造について説明する。
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
まずは、ＣＡＡＣ−ＯＳ膜について説明する。
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳ膜の明視野像および回折パターンの複合解析像（高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる。一方、高分解能ＴＥＭ像によっても明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
試料面と概略平行な方向から、ＣＡＡＣ−ＯＳ膜の断面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
一方、試料面と概略垂直な方向から、ＣＡＡＣ−ＯＳ膜の平面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
次に、微結晶酸化物半導体膜について説明する。
微結晶酸化物半導体膜は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
次に、非晶質酸化物半導体膜について説明する。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
非晶質酸化物半導体膜は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測される。
なお、酸化物半導体膜は、ｎｃ−ＯＳ膜と非晶質酸化物半導体膜との間の物性を示す構造を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化物半導体（ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ａ−ｌｉｋｅ ＯＳ）膜と呼ぶ。
ａ−ｌｉｋｅ ＯＳ膜は、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。ａ−ｌｉｋｅ ＯＳ膜は、ＴＥＭによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なｎｃ−ＯＳ膜であれば、ＴＥＭによる観察程度の微量な電子照射による結晶化はほとんど見られない。
なお、ａ−ｌｉｋｅ ＯＳ膜およびｎｃ−ＯＳ膜の結晶部の大きさの計測は、高分解能ＴＥＭ像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は層状構造を有し、Ｉｎ−Ｏ層の間に、Ｇａ−Ｚｎ−Ｏ層を２層有する。ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有する。よって、これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、ａ−ｌｉｋｅ ＯＳ膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、本発明の一態様の表示装置を用いることができる表示モジュールについて説明を行う。
図２５に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１０、バッテリー８０１１を有する。
本発明の一態様の表示装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１および下部カバー８００２は、タッチパネル８００４および表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。また、上部カバー８００１および下部カバー８００２は可撓性を有する。
タッチパネル８００４は代表的には抵抗膜方式または静電容量方式のものを用い、表示パネル８００６に重畳することができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。また、タッチパネル８００４は、可撓性を有していてもよい。また、本発明の一態様の歪センサ素子を用いることによってタッチパネルとして機能させてもよい。
バックライト８００７は、光源８００８を有する。なお、図２５において、バックライト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。また、バックライト８００７は、可撓性を有していてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。また、フレーム８００９は、可撓性を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１１は、商用電源を用いる場合には、省略可能である。プリント基板８０１０は、ＦＰＣであってもよい。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、本発明の一態様の歪センサ素子を備える表示装置を用いることのできるタッチパネルについて説明する。
本発明の一態様のタッチパネルは、一対の基板間にアクティブマトリクス方式のタッチセンサと表示素子と歪センサ素子と、を有する。タッチセンサは、例えば、静電容量方式であってもよい。当該タッチパネルは、表示部を局所的に触れることによる入力機能を有するほか、歪センサ素子を動作させることにより、表示部の曲げ動作に対して入力機能を持たせることもできる。なお、以下の説明では、先の実施の形態に示した歪センサ素子に関する説明は省略する。
タッチセンサ部と表示部を重ねて有するタッチパネルにおいて、静電容量方式のタッチセンサを構成する配線や電極と、表示部を構成する配線や電極との間には、寄生容量が形成される場合がある。表示素子を駆動させたときに生じるノイズが、寄生容量を通してタッチセンサ側に伝わることで、タッチセンサの検出感度が低下する恐れがある。
また、タッチセンサ部と表示部の距離を十分広くすることで、ノイズの影響を避け、タッチセンサの検出感度の低下を抑制することができるが、タッチパネル全体の厚さが厚くなる場合がある。
本発明の一態様では、アクティブマトリクス方式のタッチセンサを提供する。当該タッチセンサは、トランジスタおよび容量素子を有する。該トランジスタおよび該容量素子は電気的に接続する。
本発明の一態様のアクティブマトリクス方式のタッチセンサは、容量素子を構成する電極と、読み出し配線が別の層で形成することができる。読み出し配線を細い幅で形成することで、寄生容量を小さくでき、ノイズの影響を抑制することができる。これにより、タッチセンサの検出感度の低下を抑制できる。また、検出信号を増幅して出力させることでも、ノイズの影響を抑制することができる。
本発明の一態様のタッチパネルは、アクティブマトリクス方式のタッチセンサを用いることで、センサ部と表示部の距離を狭くし、タッチパネルを薄型化することができる。また、２枚の基板の間にタッチセンサおよび表示素子を配置することができることからも、タッチパネルを薄型化することができる。ここで、本発明の一態様のタッチセンサを用いることで、センサ部と表示部の距離を狭くしても、タッチセンサの検出感度の低下を抑制できる。したがって、本発明の一態様では、タッチセンサもしくはタッチパネルの薄型化と、高い検出感度を両立することができる。また、一対の基板に可撓性を有する材料を用いることで、可撓性を有するタッチパネルとすることもできる。また、本発明の一態様では、繰り返しの曲げに強いタッチパネルを提供することができる。または、大型のタッチパネルを提供することができる。
本発明の一態様のタッチパネルが有するタッチセンサには、容量素子の電極として酸化物導電体層を用いてもよい。アクティブマトリクス方式のタッチセンサにおいて、トランジスタを構成する半導体層や導電膜と、容量素子の電極とを同一工程で成膜することが好ましい。これにより、タッチパネルを作製するための工程数が少なくなり、製造コストを低減させることができる。
なお、本発明の一態様のタッチパネルは、容量素子の電極として酸化物導電体層を用いることで、他の材料を用いる場合に比べて、視野角依存性が小さくなることがある。また、本発明の一態様のタッチパネルは、容量素子の電極として酸化物導電体層を用いることで、他の材料を用いる場合に比べて、ＮＴＳＣ比を大きくできることがある。
具体的には、本発明の一態様は、タッチセンサ、遮光層、および表示素子を有するタッチパネルであり、遮光層は、タッチセンサと表示素子の間に位置し、遮光層は、タッチセンサが有するトランジスタと重なる部分を有し、表示素子は、タッチセンサが有する容量素子と重なる部分を有する、タッチパネルである。なお、当該タッチパネルは、非接触で情報を入力することもできる。
表示素子としては、特に限定はないが、例えば、有機ＥＬ素子を用いることができる。
＜タッチパネルの構成例＞
図２６は本発明の一態様のタッチパネルの構成を説明する投影図および斜視図である。図２６（Ａ）は本発明の一態様のタッチパネル７００、およびタッチパネル７００が備える検知ユニット８００の構成を説明する投影図である。
本実施の形態で説明するタッチパネル７００は、可視光を透過する窓部１４を具備し且つマトリクス状に配設される複数の検知ユニット８００、行方向（図中に矢印Ｒで示す）に配置される複数の検知ユニット８００と電気的に接続する走査線Ｇ１、列方向（図中に矢印Ｃで示す）に配置される複数の検知ユニット８００と電気的に接続する信号線ＤＬ並びに、検知ユニット８００、走査線Ｇ１および信号線ＤＬを支持する可撓性の基材１６を備える可撓性の入力装置１００と、窓部１４に重なり且つマトリクス状に配設される複数の画素７０２および画素７０２を支持する可撓性の基材７１０を備える表示部７０１と、を有する（図２６（Ａ）乃至図２６（Ｂ））。
検知ユニット８００は、窓部１４に重なる検知素子Ｃおよび検知素子Ｃと電気的に接続される検知回路１９を備える（図２６（Ａ））。
検知回路１９は、選択信号を供給され且つ検知素子Ｃの容量の変化に基づいて検知信号ＤＡＴＡを供給する。
走査線Ｇ１は、選択信号を供給することができ、信号線ＤＬは、検知信号ＤＡＴＡを供給することができ、検知回路１９は、複数の窓部１４の間隙に重なるように配置される。
また、本実施の形態で説明するタッチパネル７００は、検知ユニット８００および検知ユニット８００の窓部１４と重なる画素７０２の間に、着色層を備える。
本実施の形態で説明するタッチパネル７００は、可視光を透過する窓部１４を具備する検知ユニット８００を複数備える可撓性の入力装置１００と、窓部１４に重なる画素７０２を複数備える可撓性の表示部７０１と、を有し、窓部１４と画素７０２の間に着色層を含んで構成される。
これにより、タッチパネルは容量の変化に基づく検知信号およびそれを供給する検知ユニットの位置情報を供給すること、検知ユニットの位置情報と関連付けられた画像情報を表示すること、並びに曲げることができる。その結果、利便性または信頼性に優れた新規なタッチパネルを提供することができる。
また、タッチパネル７００は、入力装置１００が供給する信号を供給されるフレキシブル基板ＦＰＣ１または／および画像情報を含む信号を表示部７０１に供給するフレキシブル基板ＦＰＣ２を備えていてもよい。
また、傷の発生を防いでタッチパネル７００を保護する保護層１７ｐまたは／およびタッチパネル７００が反射する外光の強度を弱める反射防止層７６７ｐを備えていてもよい。
また、タッチパネル７００は、表示部７０１の走査線に選択信号を供給する走査線駆動回路７０３ｇ、信号を供給する配線７１１およびフレキシブル基板ＦＰＣ２と電気的に接続される端子７１９を有する。
以下に、タッチパネル７００を構成する個々の要素について説明する。なお、これらの構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。
例えば、複数の窓部１４に重なる位置に着色層を備える入力装置１００は、入力装置１００であるとともにカラーフィルタでもある。
また、例えば入力装置１００が表示部７０１に重ねられたタッチパネル７００は、入力装置１００であるとともに表示部７０１でもある。
タッチパネル７００は、入力装置１００と、表示部７０１と、を備える（図２６（Ａ））。
入力装置１００は複数の検知ユニット８００および検知ユニットを支持する可撓性の基材１６を備える。例えば、４０行１５列のマトリクス状に複数の検知ユニット８００を可撓性の基材１６に配設する。
窓部１４は可視光を透過する。
例えば、可視光を透過する材料または可視光を透過する程度に薄い材料をそれぞれ用いた基材１６、検知素子Ｃ、および可撓性の保護基材１７を、可視光の透過を妨げないように重ねて配置して、窓部１４を構成すればよい。
例えば、可視光を透過しない材料に開口部を設けて用いてもよい。具体的には、矩形などさまざまな形の開口部を１つまたは複数設けて用いてもよい。
窓部１４に重なる位置に所定の色の光を透過する着色層を備える。例えば、青色の光を透過する着色層ＣＦＢ、緑色の光を透過する着色層ＣＦＧまたは赤色の光を透過する着色層ＣＦＲを備える（図２６（Ａ））。
なお、青色、緑色または／および赤色に加えて、白色の光を透過する着色層または黄色の光を透過する着色層などさまざまな色の光を透過する着色層を備えることができる。
着色層に金属材料、樹脂材料、顔料または染料等を用いることができる。
窓部１４を囲むように遮光層ＢＭを備える。遮光層ＢＭは窓部１４より光を透過しにくい。なお、本明細書等では、遮光層にブラックマトリクスを用いる例を示し、符号ＢＭを付すこととする。
カーボンブラック、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等を遮光層ＢＭに用いることができる。
遮光層ＢＭと重なる位置に走査線Ｇ１、信号線ＤＬ、配線ＶＰＩ、配線ＲＥＳおよび配線ＶＲＥＳ並びに検知回路１９を備える。
なお、着色層および遮光層ＢＭを覆う透光性のオーバーコートを備えることができる。
有機材料、無機材料または有機材料と無機材料の複合材料を可撓性の基材１６、基材７１０に用いることができる。
５μｍ以上２５００μｍ以下、好ましくは５μｍ以上６８０μｍ以下、より好ましくは５μｍ以上１７０μｍ以下、より好ましくは５μｍ以上４５μｍ以下、より好ましくは８μｍ以上２５μｍ以下の厚さを有する材料を、基材１６や基材７１０に用いることができる。
また、不純物の透過が抑制された材料を基材１６や基材７１０に好適に用いることができる。例えば、水蒸気の透過率が１０−５ｇ／（ｍ２・ｄａｙ）以下、好ましくは１０−６ｇ／（ｍ２・ｄａｙ）以下である材料を好適に用いることができる。
また、基材７１０と基材１６には、互いに線膨張率がおよそ等しい材料を好適に用いることができる。例えば、基材７１０及び基材１６は、それぞれ、線膨張率が１×１０−３／Ｋ以下、好ましくは５×１０−５／Ｋ以下、より好ましくは１×１０−５／Ｋ以下である材料を好適に用いることができる。
例えば、樹脂、樹脂フィルムまたはプラスチックフィルム等の有機材料を、基材１６や基材７１０に用いることができる。
例えば、金属板または厚さ１０μｍ以上５０μｍ以下の薄板状のガラス板等の無機材料を、基材１６や基材７１０に用いることができる。
また、入力装置１００は可撓性の保護基材１７または／および保護層１７ｐを備えることができる。可撓性の保護基材１７または保護層１７ｐは傷の発生を防いで入力装置１００を保護する。
表示部７０１は、マトリクス状に配置された複数の画素７０２を備える（図２６（Ｂ））。例えば、画素７０２は副画素７０２Ｂ、副画素７０２Ｇおよび副画素７０２Ｒを含み、それぞれの副画素は表示素子と表示素子を駆動する画素回路を備える。
なお、画素７０２の副画素７０２Ｂは着色層ＣＦＢと重なる位置に配置され、副画素７０２Ｇは着色層ＣＦＧと重なる位置に配置され、副画素７０２Ｒは着色層ＣＦＲと重なる位置に配置される。
表示部７０１は、反射防止層７６７ｐを画素に重なる位置に備えていてもよい。反射防止層７６７ｐとして、例えば円偏光板を用いることができる。
表示部７０１は、信号を供給することができる配線７１１を備え、端子７１９が配線７１１に設けられている。なお、画像信号および同期信号等の信号を供給することができるフレキシブル基板ＦＰＣ２が端子７１９に電気的に接続されている。
なお、フレキシブル基板ＦＰＣ２にはプリント配線基板（ＰＷＢ）が取り付けられていても良い。
《検知素子Ｃ》
検知素子Ｃについて、容量素子を用いた一例を挙げて説明する。当該容量素子は、一対の電極を有する。一対の電極間には、誘電体層として絶縁膜を有する。
例えば、大気中に置かれた検知素子Ｃの一対の電極のどちらかに、大気と異なる誘電率を有するものが近づくと、検知素子Ｃの容量が変化する。具体的には、指などが検知素子Ｃに近づくと、検知素子Ｃの容量が変化する。これにより、近接検知器に用いることができる。
また、検知素子Ｃが変形する場合、変形に伴って容量が変化する。
具体的には、指などが検知素子Ｃに触れることにより、一対の電極の間隔が狭くなると、検知素子Ｃの容量は大きくなる。これにより、接触検知器に用いることができる。
具体的には、検知素子Ｃを折り曲げることにより、一対の電極の間隔が狭くなる。これにより、検知素子Ｃの容量は大きくなる。これにより、屈曲検知器に用いることもできる。
《検知回路１９および変換器ＣＯＮＶ》
図２７は本発明の一態様の検知回路１９、変換器ＣＯＮＶの構成および駆動方法を説明する図である。
図２７（Ａ）は本発明の一態様の検知回路１９および変換器ＣＯＮＶの構成を説明する回路図であり、図２７（Ｂ−１）および図２７（Ｂ−２）は駆動方法を説明するタイミングチャートである。また、図２７（Ｃ）に図２７（Ａ）とは異なる変換器ＣＯＮＶを示し、図２８（Ａ）にマトリクス状の検知回路１９を示す。
検知回路１９は例えばトランジスタＭ１乃至トランジスタＭ３を含む（図２７（Ａ）、図２８（Ａ））。また、検知回路１９は電源電位および信号を供給する配線を含む。例えば、信号線ＤＬ、配線ＶＰＩ、配線ＣＳ、走査線Ｇ１、配線ＲＥＳ、および配線ＶＲＥＳなどを含む。
なお、検知回路１９を窓部１４と重ならない領域に配置してもよい。
また、トランジスタＭ１乃至トランジスタＭ３は半導体層を有する。例えば、１４族の元素、化合物半導体または酸化物半導体を半導体層に用いることができる。具体的には、シリコンを含む半導体、ガリウムヒ素を含む半導体またはインジウムを含む酸化物半導体などを適用できる。
例えば、同一の工程で形成することができるトランジスタをトランジスタＭ１乃至トランジスタＭ３に用いることができる。
トランジスタＭ１乃至トランジスタＭ３のいずれか一は、酸化物半導体層を有することが好ましい。このとき、該酸化物半導体層は、酸化物導電体層と同一表面上に位置することが好ましい。酸化物半導体層を有するトランジスタはオフ電流が小さいため、トランジスタＭ１は該酸化物半導体層を有することが特に好ましい。
また、導電性を有する材料を配線に適用できる。例えば、無機導電性材料、有機導電性材料、金属または導電性セラミックスなどを配線に用いることができる。具体的には、容量素子の一対の電極に用いることができる材料と同一の材料を適用できる。
アルミニウム、金、白金、銀、ニッケル、チタン、タングステン、クロム、モリブデン、鉄、コバルト、銅、またはパラジウム等の金属材料や、該金属材料を含む合金材料を走査線Ｇ１、信号線ＤＬ、配線ＶＰＩ、配線ＲＥＳおよび配線ＶＲＥＳに用いることができる。
基材１６に形成した膜を加工して、基材１６に検知回路１９を形成してもよい。
または、他の基材に形成された検知回路１９を基材１６に転置してもよい。
検知ユニット８００が供給する検知信号ＤＡＴＡを変換してフレキシブル基板ＦＰＣ１に供給することができるさまざまな回路を、変換器ＣＯＮＶに用いることができる（図２６（Ａ））。例えば、トランジスタＭ４を変換器ＣＯＮＶに用いることができる。また図２７（Ｃ）に示すように、トランジスタＭ４、Ｍ５を変換器ＣＯＮＶに用いることができる。
本発明の一態様の検知回路１９は、ゲートが検知素子Ｃの一方の電極と電気的に接続され、第１の電極が例えば接地電位を供給することができる配線ＶＰＩと電気的に接続されるトランジスタＭ１を備える（図２７（Ａ））。
また、ゲートが選択信号を供給することができる走査線Ｇ１と電気的に接続され、第１の電極がトランジスタＭ１の第２の電極と電気的に接続され、第２の電極が例えば検知信号ＤＡＴＡを供給することができる信号線ＤＬと電気的に接続されるトランジスタＭ２を備える構成であってもよい。
また、ゲートがリセット信号を供給することができる配線ＲＥＳと電気的に接続され、第１の電極が検知素子Ｃの一方の電極と電気的に接続され、第２の電極が例えば接地電位を供給することができる配線ＶＲＥＳと電気的に接続されるトランジスタＭ３を備える構成であってもよい。
検知素子Ｃの容量は、例えば、一対の電極にものが近接すること、もしくは一対の電極の間隔が変化することにより変化する。これにより、検知回路１９は検知素子Ｃの容量の変化に基づく検知信号ＤＡＴＡを供給することができる。
また、検知回路１９は、検知素子Ｃの他方の電極の電位を制御することができる制御信号を供給することができる配線ＣＳを備える。
なお、検知素子Ｃの一方の電極、トランジスタＭ１のゲートおよびトランジスタＭ３の第１の電極が電気的に接続される結節部をノードＡという。
配線ＶＲＥＳおよび配線ＶＰＩは例えば接地電位を供給することができ、配線ＶＰＯおよび配線ＢＲは例えば高電源電位を供給することができる。また、配線ＲＥＳはリセット信号を供給することができ、走査線Ｇ１は選択信号を供給することができる。また、信号線ＤＬは検知信号ＤＡＴＡを供給することができ、端子ＯＵＴは検知信号ＤＡＴＡに基づいて変換された信号を供給することができる。
なお、検知信号ＤＡＴＡを変換して端子ＯＵＴに供給することができるさまざまな回路を、変換器ＣＯＮＶに用いることができる。例えば、変換器ＣＯＮＶを検知回路１９と電気的に接続することにより、ソースフォロワ回路またはカレントミラー回路などが構成されるようにしてもよい。
具体的には、トランジスタＭ４を用いた変換器ＣＯＮＶを用いて、ソースフォロワ回路を構成できる（図２７（Ａ））。また、図２７（Ｃ）に示すように、変換器ＣＯＮＶは、トランジスタＭ４、Ｍ５を有していてもよい。なお、トランジスタＭ１乃至トランジスタＭ３と同一の工程で作製することができるトランジスタをトランジスタＭ４、Ｍ５に用いてもよい。
前述の通り、本発明の一態様のアクティブマトリクス方式のタッチセンサは、検知素子を構成する電極と、読み出し配線が別の層で形成することができる。図２８（Ｂ）に示すように、容量素子の一方の電極ＣＭと配線ＭＬとを別の層で形成し、配線ＭＬを細い幅で形成することで、寄生容量を小さくでき、ノイズの影響を抑制することができる。これにより、タッチセンサの検出感度の低下を抑制できる。なお、容量素子の一方の電極ＣＭは図２８（Ｃ）に拡大図で示す複数の画素７０２と重なる。
＜検知回路１９の駆動方法＞
検知回路１９の駆動方法について説明する。
《第１のステップ》
第１のステップにおいて、トランジスタＭ３を導通状態にした後に非導通状態にするリセット信号をゲートに供給し、検知素子Ｃの第１の電極の電位を所定の電位にする（図２７（Ｂ−１）期間Ｔ１参照）。
具体的には、リセット信号を配線ＲＥＳに供給させる。リセット信号が供給されたトランジスタＭ３は、ノードＡの電位を例えば接地電位にする（図２７（Ａ））。
《第２のステップ》
第２のステップにおいて、トランジスタＭ２を導通状態にする選択信号をゲートに供給し、トランジスタＭ１の第２の電極を信号線ＤＬに電気的に接続する。
具体的には、走査線Ｇ１に選択信号を供給させる。選択信号が供給されたトランジスタＭ２は、トランジスタＭ１の第２の電極を信号線ＤＬに電気的に接続する（図２７（Ｂ−１）期間Ｔ２参照）。
《第３のステップ》
第３のステップにおいて、制御信号を検知素子の第２の電極に供給し、制御信号および検知素子Ｃの容量に基づいて変化する電位をトランジスタＭ１のゲートに供給する。
具体的には、配線ＣＳに矩形の制御信号を供給させる。矩形の制御信号を第２の電極に供給された検知素子Ｃは、検知素子Ｃの容量に基づいてノードＡの電位を上昇する（図２７（Ｂ−１）期間Ｔ２の後半を参照）。
例えば、検知素子Ｃが大気中に置かれている場合、大気より誘電率の高いものが、検知素子Ｃの第２の電極に近接して配置された場合、検知素子Ｃの容量は見かけ上大きくなる。
これにより、矩形の制御信号がもたらすノードＡの電位の変化は、大気より誘電率の高いものが近接して配置されていない場合に比べて小さくなる（図２７（Ｂ−２）実線参照）。
《第４のステップ》
第４のステップにおいて、トランジスタＭ１のゲートの電位の変化がもたらす信号を信号線ＤＬに供給する。
例えば、トランジスタＭ１のゲートの電位の変化がもたらす電流の変化を信号線ＤＬに供給する。
変換器ＣＯＮＶは、信号線ＤＬを流れる電流の変化を電圧の変化に変換して供給する。
《第５のステップ》
第５のステップにおいて、トランジスタＭ２を非導通状態にする選択信号をゲートに供給する。
図２９は上述したタッチパネルの構成を示す断面図である。図２９では図３に示した表示装置にタッチセンサを付加した例を図示している。当該タッチパネルでは、第２の基板４２側に検知回路１９が有するトランジスタおよび容量素子３４０が形成される。
容量素子３４０の一方の電極３４１は着色層３３６と重なるように形成され、着色層３３６を透過する光に対して透光性を有する材料で形成される。また、容量素子３４０の他方の電極３４２は、例えばトランジスタが有する半導体層と同じ材質を用いて形成することができる。例えば、酸素欠損を形成する不純物やドナー準位の形成に寄与する不純物などを酸化物半導体層に添加した酸化物導電体層を用いることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態８）
本実施の形態では、本発明の一態様の表示装置を用いて構成することができる情報処理装置の構成について、図３０を参照しながら説明する。
図３０は本発明の一態様の表示装置を有する情報処理装置を説明する図である。
図３０（Ａ）は本発明の一態様の情報処理装置６０００の入出力装置６０２０が展開された状態を説明する投影図であり、図３０（Ｂ）は図３０（Ａ）の切断線Ｘ１−Ｘ２における情報処理装置６０００の断面図である。図３０（Ｃ）は入出力装置６０２０が折り畳まれた状態を説明する投影図である。
＜情報処理装置の構成例＞
本実施の形態で説明する情報処理装置６０００は、画像情報Ｖを供給され、検知情報Ｓを供給する入出力装置６０２０と、画像情報Ｖを供給し、検知情報Ｓを供給される演算装置６０１０と、を有する。
そして、入出力装置６０２０は、画像情報Ｖを供給される表示部６０３０および検知情報Ｓを供給する入力装置を備える。なお、当該入力装置は、先の実施の形態で説明した歪センサ素子に相当する。
表示部６０３０は、第１の領域６０３１（１１）、第１の屈曲できる領域６０３１（２１）、第２の領域６０３１（１２）、第２の屈曲できる領域６０３１（２２）および第３の領域６０３１（１３）がこの順で縞状に配置された領域６０３１を有する（図３０（Ａ）参照）。
表示部６０３０は、第１の屈曲できる領域６０３１（２１）に形成される第１の畳み目および第２の屈曲できる領域６０３１（２２）に形成される第２の畳み目で折り畳まれた状態および展開された状態にすることができる（図３０（Ａ）および図３０（Ｃ）参照）。
前述した入力装置は、入出力装置６０２０が折り畳まれた状態かまたは展開された状態かを検知し、且つ検知された状態を示す情報を含む検知情報Ｓを供給する。
また、演算装置６０１０は、検知情報Ｓが折り畳まれた状態を示す場合に、第１の領域６０３１（１１）に第１の画像を含む画像情報Ｖを供給し、検知情報Ｓが展開された状態を示す場合に、表示部６０３０の領域６０３１に画像情報Ｖを供給する（図３０（Ａ）乃至図３０（Ｃ）参照）。
本実施の形態で説明する情報処理装置６０００は、画像情報Ｖが供給され且つ折り畳むことができる入出力装置６０２０と、画像情報Ｖを供給し検知情報Ｓを供給される演算装置６０１０と、を含んで構成される。入出力装置６０２０は、折り畳まれた状態か展開された状態かを検知して、検知した状態を示す情報を含む検知情報Ｓを供給する入力装置を備える。
これにより、折り畳まれた状態の表示部の第１の領域６０３１（１１）に第１の画像を、展開された状態の表示部６０３０の表示領域に第２の画像を表示することができる（図３０（Ａ）参照）。その結果、利便性または信頼性に優れた新規な情報処理装置を提供することができる。
また、筐体６００１（１）、ヒンジ６００２（１）、筐体６００１（２）、ヒンジ６００２（２）および筐体６００１（３）がこの順に配置され、入出力装置６０２０を保持し且つ入出力装置６０２０を折り畳まれた状態または展開された状態にすることができる（図３０（Ｂ）参照）。
本実施の形態では、３つの筐体が２つのヒンジを用いて接続される構成を備える情報処理装置を例示する。この構成を備える情報処理装置は、入出力装置６０２０を２か所で折って折り畳むことができる。
なお、ｎ（ｎは２以上の自然数）個の筐体を（ｎ−１）個のヒンジを用いて接続してもよい。この構成を備える情報処理装置は、入出力装置６０２０を（ｎ−１）箇所で折って折り畳むことができる。
なお、入出力装置６０２０または他の検知器が、入出力装置６０２０が折り畳まれた状態または展開された状態であることを検知し、折り畳まれた状態であることを示す情報を供給する構成としてもよい。折り畳まれた状態であることを示す情報を供給された演算装置６０１０は、内側に折り畳まれた部分の動作を停止してもよい。具体的には、表示部６０３０の動作または／および入力装置の動作を停止してもよい。これにより、情報処理装置６０００の使用者が、利用することができない部分（内側に折り畳まれた部分）が無駄に消費する電力を低減することができる。
本発明の一態様の表示装置は、表示部の形状を歪センサ素子によって自己検知することができる。したがって、本実施の形態で説明した複数に折り畳む形状とすることができる情報処理装置などにおいては、表示部の形状に対応して自動的に適切な画像を表示させることができる。
筐体６００１（１）は、第１の領域６０３１（１１）と重なり、ボタン６０４５（１）を備える。
筐体６００１（２）は、第２の領域６０３１（１２）と重なる。
筐体６００１（３）は、第３の領域６０３１（１３）と重なり、演算装置６０１０、アンテナ６０１０Ａおよびバッテリー６０１０Ｂを収納する。
ヒンジ６００２（１）は、第１の屈曲できる領域６０３１（２１）と重なり、筐体６００１（１）を筐体６００１（２）に対して回動可能に接続する。
ヒンジ６００２（２）は、第２の屈曲できる領域６０３１（２２）と重なり、筐体６００１（２）を筐体６００１（３）に対して回動可能に接続する。
アンテナ６０１０Ａは、演算装置６０１０と電気的に接続され、信号を供給または供給される。
また、アンテナ６０１０Ａは、外部装置から無線で電力を供給され、電力をバッテリー６０１０Ｂに供給する。
バッテリー６０１０Ｂは、演算装置６０１０と電気的に接続され、電力を供給または供給される。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態９）
本実施の形態では、本発明の一態様が適用された電子機器について、図３１を用いて説明する。
本発明の一態様の表示装置を適用することで、信頼性の高いフレキシブルな電子機器を作製することができる。
電子機器としては、例えば、テレビ、コンピュータ用などのモニタ、デジタルサイネージ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯型電話機、携帯型ゲーム機、携帯型情報端末、音響再生装置、大型ゲーム機などが挙げられる。
また、本発明の一態様の表示装置は可撓性を有するため、家屋やビルの内壁もしくは外壁、または、自動車の内装もしくは外装の曲面に沿って組み込むことも可能である。また、折り畳むまたはロール状に変形させて携帯が可能な表示装置とすることもできる。
図３１（Ａ）は、薄型の携帯型情報端末の一例を示している。携帯型情報端末７１００は、筐体７１０１に組み込まれた表示部７１０２の他、スピーカ７１０５、マイク７１０６、カメラ７１０７などを備えている。なお、携帯型情報端末７１００は、筐体７１０１および表示部７１０２等は可撓性を有し、携帯性および落下などの衝撃耐性に優れる。表示部７１０２は本発明の一態様の表示装置を有し、曲げ操作などに対して画像の切り替えなどの機能を付与することができる。
図３１（Ｂ）は、テレビまたはデジタルサイネージなどの大型ディスプレイの一例を示している。大型ディスプレイ７２００は、可撓性を有する筐体７２０１および本発明の一態様の表示装置を用いた表示部７２０２を有する。大型ディスプレイ７２００は折り畳み、またはロール状に変形できる。また、図示するように湾曲した状態でも平坦とした場合と同様の視認性の高い画像を表示することができる。また、視認者が存在する方向を検知するセンサ７２０３を機能させ、特定の視認者のみに視認性の高い画像を表示することもできる。
図３１（Ｃ）は、表示機能を有する腕章の一例である。腕章７３００は布または樹脂等で形成された可撓性を有する筒状体７３０１および本発明の一態様の表示装置を用いた表示部７３０２を有する。腕章７３００は折り畳むことができる。また、湾曲の度合いによって表示画像を拡大または縮小し、視認性の高い画像を表示することができる。
図３１（Ｄ）は、表示機能を有する衣服の一例である。衣服７４００は可撓性を有する布地７４０１および本発明の一態様の表示装置を用いた表示部７４０２を有する。衣服７４００は容易に変形し、折り畳むことができる。また、表示装置の自己形状検知により衣服７４００の変形の度合いによらず、特定の方向に視認性の高い画像を表示することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
１４ 窓部
１６ 基材
１７ 保護基材
１７ｐ 保護層
１９ 検知回路
４１ 基板
４２ 基板
５０ 素子層
５１ 素子層
５２ 素子層
７１ 回路
７２ 回路
７３ 回路
７４ 回路
８０ 画素部
８１ 画素
８２ 歪センサ素子
９１ 歪センサ回路部
９２ 画素回路部
９２ａ 画素回路部
９２ｄ 画素回路部
１００ 入力装置
３００ 表示装置
３０２ 領域
３０３ 領域
３０４ 領域
３０５ 領域
３０６ 領域
３１２ シール材
３１６ ＦＰＣ
３２１ａ 絶縁膜
３２１ｂ 絶縁膜
３３４ 絶縁膜
３３６ 着色層
３３８ 遮光層
３４０ 容量素子
３４１ 電極
３４２ 電極
３５０ トランジスタ
３５２ トランジスタ
３５４ トランジスタ
３５４ａ トランジスタ
３５４ｂ トランジスタ
３６０ 接続電極
３６４ 絶縁膜
３６６ 絶縁層
３６８ 絶縁膜
３７０ 平坦化絶縁膜
３７１ 平坦化絶縁膜
３７２ 導電膜
３７４ 導電膜
３８０ 異方性導電膜
４３０ 絶縁膜
４３２ 封止層
４４６ ＥＬ層
４８０ 有機ＥＬ素子
５０１ トランジスタ
５０２ トランジスタ
５０３ トランジスタ
５０４ トランジスタ
５０５ トランジスタ
５１０ 可変抵抗素子
５２０ 抵抗素子
５３０ 配線
５４０ 配線
５４５ 配線
５５０ 配線
５６０ 配線
５７０ 配線
５８０ 配線
５９０ 配線
６１０ 容量素子
６２０ 有機ＥＬ素子
６２５ 液晶素子
６３０ セレクタ
６４０ トランジスタ
６５０ トランジスタ
６６０ アンプ
６７０ アナログ−デジタル変換器
７００ タッチパネル
７０１ 表示部
７０２ 画素
７０２Ｂ 副画素
７０２Ｇ 副画素
７０２Ｒ 副画素
７０３ｇ 走査線駆動回路
７１０ 基材
７１１ 配線
７１９ 端子
７６７ｐ 反射防止層
８００ 検知ユニット
９００ 基板
９１５ 絶縁膜
９２０ ゲート電極層
９２１ 導電膜
９３０ ゲート絶縁膜
９３１ 絶縁膜
９３２ 絶縁膜
９３３ 絶縁膜
９４０ 酸化物半導体層
９４１ａ 酸化物半導体層
９４１ｂ 酸化物半導体層
９４２ａ 酸化物半導体層
９４２ｂ 酸化物半導体層
９４２ｃ 酸化物半導体層
９５０ ソース電極層
９５１ ソース領域
９６０ ドレイン電極層
９６１ ドレイン領域
９７０ 絶縁膜
９７５ 絶縁膜
９８０ 絶縁膜
９９０ 絶縁膜
５０００ 表示装置
５００１ 表示部
５００２ 歪センサ部
５０１０ 回路
５０２０ 回路
５０３０ 回路
５０４０ 映像信号出力装置
５０５０ 回路
５０６０ 制御装置
６０００ 情報処理装置
６００１ 筐体
６００２ ヒンジ
６０１０ 演算装置
６０１０Ａ アンテナ
６０１０Ｂ バッテリー
６０２０ 入出力装置
６０３０ 表示部
６０３１ 領域
６０４５ ボタン
７１００ 携帯型情報端末
７１０１ 筐体
７１０２ 表示部
７１０５ スピーカ
７１０６ マイク
７１０７ カメラ
７２００ 大型ディスプレイ
７２０１ 筐体
７２０２ 表示部
７２０３ センサ
７３００ 腕章
７３０１ 筒状体
７３０２ 表示部
７４００ 衣服
７４０１ 布地
７４０２ 表示部
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライト
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリー

Claims (14)

  1. 第１の基板、第２の基板、第１の素子層、および第２の素子層を有する表示装置であって、
    前記第１の素子層は、前記第１の基板と前記第２の基板との間に設けられ、
    前記第２の素子層は、前記第１の基板と前記第２の基板との間に設けられ、
    前記第１の素子層と前記第２の素子層とは、互いに重なる領域を有し、
    前記第１の基板および前記第２の基板は可撓性を有し、
    前記第１の素子層は、表示素子および第１の回路を有し、
    前記表示素子は、前記第１の回路と電気的に接続され、
    前記第２の素子層はセンサ素子を有し、
    前記センサ素子は、前記第１の基板または前記第２の基板の歪を検出することができる機能を有することを特徴とする表示装置。
  2. 請求項１において、
    前記第２の素子層は第２の回路を有し、
    前記第２の回路は、前記センサ素子と電気的に接続されていることを特徴とする表示装置。
  3. 第１の基板、第２の基板、および素子層を有する表示装置であって、
    前記素子層は、前記第１の基板と前記第２の基板との間に設けられ、
    前記第１の基板および前記第２の基板は可撓性を有し、
    前記素子層は、表示素子、センサ素子、第１の回路および第２の回路を有し、
    前記表示素子は、前記第１の回路と電気的に接続され、
    前記センサ素子は、前記第２の回路と電気的に接続され、
    前記センサ素子は、前記第１の基板または前記第２の基板の歪を検出することができる機能を有することを特徴とする表示装置。
  4. 請求項２または３において、
    前記第１の回路および前記第２の回路は、チャネル形成領域が酸化物半導体で設けられたトランジスタを有することを特徴とする表示装置。
  5. 請求項４において、
    前記酸化物半導体は、ＩｎとＺｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）とを有することを特徴とする表示装置。
  6. 請求項４または５において、
    前記酸化物半導体はｃ軸に配向する結晶を有することを特徴とする表示装置。
  7. 請求項１乃至６のいずれか一項において、
    前記センサ素子は、金属薄膜抵抗素子であることを特徴とする表示装置。
  8. 請求項１乃至７のいずれか一項において、
    前記表示素子は、有機ＥＬ素子であることを特徴とする表示装置。
  9. 画像情報を取り込み、仮想画面を構成する第１のステップと、
    表示部の形状情報を取り込み、３次元形状モデルを構成する第２のステップと、
    視認者の位置情報を取り込み、前記３次元形状モデルから二次元の表示部を想定し、当該表示部に座標を割り当てる第３のステップと、
    前記表示部の、視認者の位置から見えない部分を算出する第４のステップと、
    仮想画面の座標を前記二次元の表示部の座標に変換する第５のステップと、
    前記第５のステップで得られた画像情報を前記表示部に出力する第６のステップと、
    を有することを特徴とする表示装置の動作方法。
  10. 画像情報を取り込み、仮想画面を構成する第１のステップと、
    表示装置および視認者の状況を検出する第２のステップと、
    表示部の形状情報を取り込み、３次元形状モデルを構成する第３のステップと、
    視認者の位置情報を取り込み、前記３次元形状モデルから二次元の表示部を想定し、当該表示部に座標を割り当てる第４のステップと、
    前記表示部の、視認者の位置から見えない部分を算出する第５のステップと、
    前記仮想画面の座標を前記二次元の表示部の座標に変換する第６のステップと、
    前記第６のステップで得られた画像情報を前記表示部に出力する第７のステップと、
    を有し、
    前記第２のステップ乃至前記第７のステップを順に実行することを特徴とする表示装置の動作方法。
  11. 請求項１０において、
    前記第２のステップは、
    表示部の形状が変化したか否かを判断する第８のステップと、
    視認者の位置が変化したか否かを判断する第９のステップと、
    画像変更命令が出たか否かを判断する第１０のステップと、
    を有し、
    前記第８のステップにおいて、
    前記表示部の形状が変化した場合は、前記第３のステップに進み、
    前記表示部の形状が変化していない場合は、前記第９のステップに進み、
    前記第９のステップにおいて、
    前記視認者の位置が変化した場合は、前記第４のステップに進み、
    前記視認者の位置が変化していない場合は、前記第１０のステップに進み、
    前記第１０のステップにおいて、
    前記画像変更命令が出た場合は、前記第１のステップに進み、
    前記第１のステップの実行後に前記第６のステップに進み、
    前記画像変更命令が出ていない場合は、前記第２のステップに戻ることを特徴とする表示装置の動作方法。
  12. 請求項１０または１１において、
    前記第７のステップから前記第２のステップに戻る動作を有することを特徴とする表示装置の動作方法。
  13. 請求項１乃至８のいずれか一項に記載の表示装置と、
    ＦＰＣ、または、フレームと、
    を有する表示モジュール。
  14. 請求項１乃至８のいずれか一項に記載の表示装置、または、請求項９に記載の表示モジュールと、
    スピーカ、マイク、または、カメラと、
    を有する電子機器。
JP2015084176A 2014-04-18 2015-04-16 表示装置 Active JP6721294B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015084176A JP6721294B2 (ja) 2014-04-18 2015-04-16 表示装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014086089 2014-04-18
JP2014086089 2014-04-18
JP2014095331 2014-05-02
JP2014095331 2014-05-02
JP2015084176A JP6721294B2 (ja) 2014-04-18 2015-04-16 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020105205A Division JP2020160477A (ja) 2014-04-18 2020-06-18 表示装置の動作方法

Publications (3)

Publication Number Publication Date
JP2015228014A true JP2015228014A (ja) 2015-12-17
JP2015228014A5 JP2015228014A5 (ja) 2018-05-17
JP6721294B2 JP6721294B2 (ja) 2020-07-15

Family

ID=54322028

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015084176A Active JP6721294B2 (ja) 2014-04-18 2015-04-16 表示装置
JP2020105205A Withdrawn JP2020160477A (ja) 2014-04-18 2020-06-18 表示装置の動作方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020105205A Withdrawn JP2020160477A (ja) 2014-04-18 2020-06-18 表示装置の動作方法

Country Status (4)

Country Link
US (2) US9952724B2 (ja)
JP (2) JP6721294B2 (ja)
KR (1) KR102511325B1 (ja)
TW (2) TWI673692B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017142340A (ja) * 2016-02-09 2017-08-17 レノボ・シンガポール・プライベート・リミテッド 情報処理装置、画像表示制御方法、及びプログラム
JP2018010293A (ja) * 2016-06-30 2018-01-18 株式会社半導体エネルギー研究所 情報端末
JP2018072451A (ja) * 2016-10-26 2018-05-10 株式会社ジャパンディスプレイ 表示装置、および表示装置の作製方法
JP2018085110A (ja) * 2016-11-17 2018-05-31 株式会社半導体エネルギー研究所 電子機器、及びタッチパネル入力方法
WO2018163348A1 (ja) * 2017-03-09 2018-09-13 Ｎｅｃディスプレイソリューションズ株式会社 映像表示装置、映像表示装置の制御方法
JP2019536255A (ja) * 2016-11-30 2019-12-12 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示装置
JP2020532091A (ja) * 2017-08-23 2020-11-05 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 可撓性基板およびその製造方法、屈曲検出方法ならびに可撓性表示装置
JP2021117275A (ja) * 2020-01-23 2021-08-10 セイコーエプソン株式会社 電気光学装置および電子機器
JP2022105300A (ja) * 2020-12-31 2022-07-13 エルジー ディスプレイ カンパニー リミテッド 表示装置

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10656799B2 (en) 2014-05-02 2020-05-19 Semiconductor Energy Laboratory Co., Ltd. Display device and operation method thereof
KR102338003B1 (ko) * 2014-10-07 2021-12-10 삼성전자 주식회사 플렉서블 디스플레이를 포함하는 전자 장치
KR102919714B1 (ko) 2014-11-28 2026-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 모듈, 표시 시스템, 및 전자 기기
KR102362196B1 (ko) * 2015-02-02 2022-02-11 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6441168B2 (ja) * 2015-05-29 2018-12-19 株式会社ジャパンディスプレイ センサ付き表示装置
US10133428B2 (en) * 2015-05-29 2018-11-20 Samsung Display Co., Ltd. Flexible display device including a flexible substrate having a bending part and a conductive pattern at least partially disposed on the bending part
CN104933989B (zh) * 2015-06-26 2017-04-26 京东方科技集团股份有限公司 检测电路、像素电信号采集电路、显示面板和显示装置
US10725207B2 (en) * 2015-08-19 2020-07-28 Young Optics Inc. Optical apparatus having organic-inorganic composite material
US10485100B2 (en) 2015-09-30 2019-11-19 Semiconductor Energy Laboratory Co., Ltd. Circuit board and display system
CN108352149B (zh) * 2015-12-02 2020-11-03 夏普株式会社 挠性显示装置及其弯曲状态检测方法
KR20170070574A (ko) * 2015-12-14 2017-06-22 삼성전자주식회사 플렉서블 디스플레이를 가지는 전자 장치 및 그의 제어 방법
US10572083B2 (en) * 2015-12-25 2020-02-25 Shenzhen Royole Technologies Co., Ltd. Flexible display screen system
CN106293449B (zh) * 2016-02-04 2020-03-03 北京智谷睿拓技术服务有限公司 交互方法、交互装置及用户设备
CN106250074B (zh) * 2016-02-04 2019-09-10 北京智谷睿拓技术服务有限公司 交互方法、交互装置及用户设备
CN106325588B (zh) * 2016-02-04 2019-11-15 北京智谷睿拓技术服务有限公司 交互方法、交互装置及用户设备
CN106325718B (zh) * 2016-02-04 2019-11-29 北京智谷睿拓技术服务有限公司 交互方法、交互装置及用户设备
CN106249861B (zh) * 2016-02-04 2019-09-27 北京智谷睿拓技术服务有限公司 交互方法、交互装置及用户设备
CN106249863B (zh) * 2016-02-04 2019-02-12 北京智谷睿拓技术服务有限公司 交互方法、交互装置及用户设备
CN106249862B (zh) * 2016-02-04 2019-02-15 北京智谷睿拓技术服务有限公司 交互方法、交互装置及用户设备
US10911742B2 (en) * 2016-03-08 2021-02-02 Motorola Mobility Llc Electronic device with flexible display and louvered filter, and corresponding systems and methods
KR102518427B1 (ko) * 2016-03-14 2023-04-05 삼성디스플레이 주식회사 표시 장치
KR102475589B1 (ko) * 2016-04-29 2022-12-07 엘지디스플레이 주식회사 플렉서블 유기발광 표시장치
KR102482398B1 (ko) * 2016-04-29 2022-12-27 엘지디스플레이 주식회사 터치 스크린 장치 및 이를 포함하는 전자 기기
JP6998690B2 (ja) * 2016-07-28 2022-01-18 株式会社半導体エネルギー研究所 情報端末
US10620689B2 (en) * 2016-10-21 2020-04-14 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic device, and operation method thereof
KR102592857B1 (ko) * 2016-12-16 2023-10-24 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 표시장치
DE102017200949B4 (de) * 2017-01-20 2019-05-02 Audi Ag Kombiinstrument mit verformbarer Anzeige und Fahrzeug mit einem Kombiinstrument
US10777758B2 (en) * 2017-01-27 2020-09-15 Sharp Kabushiki Kaisha Display device
EP3588480B1 (en) 2017-02-22 2021-09-01 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Pixel driving circuit and driving method thereof, and layout structure of transistor
KR101910518B1 (ko) * 2017-04-11 2018-10-22 삼성전자주식회사 생체 센서 및 생체 센서를 포함하는 장치
WO2019003037A1 (ja) 2017-06-27 2019-01-03 株式会社半導体エネルギー研究所 半導体装置および電子部品
EP3712946A1 (en) * 2017-11-17 2020-09-23 Shenzhen Royole Technologies Co., Ltd. Organic light emitting diode display module and manufacturing method therefor, and electronic device
KR102502201B1 (ko) 2017-11-17 2023-02-22 삼성디스플레이 주식회사 지문 센서 및 이를 포함한 표시 장치
CN110164340B (zh) 2018-12-06 2021-01-26 京东方科技集团股份有限公司 补偿装置、显示屏、显示装置和补偿方法
KR20210116475A (ko) 2019-01-18 2021-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 시스템, 표시 장치, 발광 장치
CN109814304B (zh) * 2019-03-18 2023-01-17 京东方科技集团股份有限公司 显示面板和显示装置
KR102723141B1 (ko) * 2019-12-02 2024-10-30 삼성디스플레이 주식회사 플렉서블 표시 장치, 및 플렉서블 표시 장치의 구동 방법
CN112951166B (zh) * 2021-03-31 2022-10-04 合肥维信诺科技有限公司 驱动ic、显示面板的驱动方法、显示面板及显示装置
TWI794909B (zh) * 2021-07-29 2023-03-01 日商雅馬哈智能機器控股股份有限公司 三維畫像產生裝置以及三維畫像產生方法
KR20230109211A (ko) * 2022-01-12 2023-07-20 삼성디스플레이 주식회사 표시패널
US11989065B2 (en) * 2022-01-18 2024-05-21 Stmicroelectronics S.R.L. Screen state detection using an electrostatic charge variation sensor
KR20230136362A (ko) * 2022-03-18 2023-09-26 매그나칩 반도체 유한회사 디스플레이 패널의 소스 드라이버

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09258893A (ja) * 1996-03-25 1997-10-03 Toshiba Corp 座標入力装置、およびこれを備えた入力表示装置
JP2007048237A (ja) * 2005-08-12 2007-02-22 Ricoh Co Ltd 表示装置、制御装置、情報処理装置及び表示制御方法、表示制御プログラム
JP2010157060A (ja) * 2008-12-26 2010-07-15 Sony Corp 表示装置
JP2011119179A (ja) * 2009-12-07 2011-06-16 Fujifilm Corp 電子デバイスの製造方法、放射線センサの製造方法及び有機ｅｌ表示装置の製造方法
JP2012128227A (ja) * 2010-12-16 2012-07-05 Seiko Epson Corp 情報表示端末
US20120256720A1 (en) * 2011-04-08 2012-10-11 Samsung Electronics Co., Ltd. Bending sensor and method for fabricating the same
JP2013503388A (ja) * 2009-08-26 2013-01-31 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー フレキシブルマルチタッチセンシングエレクトロルミネッセントディスプレイ
WO2013048925A2 (en) * 2011-09-30 2013-04-04 Apple Inc. Flexible electronic devices
JP2013127366A (ja) * 2010-03-29 2013-06-27 Sharp Corp 圧力検出装置およびその製造方法、表示装置およびその製造方法、ならびに圧力検出装置付きｔｆｔ基板
JP2013242437A (ja) * 2012-05-21 2013-12-05 Panasonic Corp 画像表示装置
JP2013254021A (ja) * 2012-06-05 2013-12-19 Sony Corp 表示装置および電子機器
WO2013190813A1 (ja) * 2012-06-21 2013-12-27 パナソニック株式会社 有機ｅｌ表示装置およびその製造方法
JP2014006523A (ja) * 2012-06-22 2014-01-16 Samsung Display Co Ltd フレキシブル表示装置
JP2014029690A (ja) * 2012-07-30 2014-02-13 Samsung Electronics Co Ltd ベンディングインタラクションガイドを提供するフレキシブル装置及びその制御方法

Family Cites Families (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4560974B2 (ja) 2001-03-15 2010-10-13 コニカミノルタビジネステクノロジーズ株式会社 画像表示装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US8415208B2 (en) 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
TW564373B (en) * 2002-09-19 2003-12-01 Via Tech Inc Partial image rotation device and method
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP2413366B1 (en) 2004-03-12 2017-01-11 Japan Science And Technology Agency A switching element of LCDs or organic EL displays
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2369940C2 (ru) 2004-11-10 2009-10-10 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP4687102B2 (ja) * 2004-12-27 2011-05-25 凸版印刷株式会社 画像表示装置及び画像表示システム
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP2006243621A (ja) * 2005-03-07 2006-09-14 Canon Inc 表示装置
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101283444B (zh) 2005-11-15 2011-01-26 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
CN102289073B (zh) * 2007-11-21 2014-01-15 松下电器产业株式会社 显示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101472021B1 (ko) 2008-09-02 2014-12-24 엘지전자 주식회사 플렉서블 디스플레이부를 구비한 휴대 단말기 및 그 제어방법
US8933874B2 (en) 2008-09-08 2015-01-13 Patrik N. Lundqvist Multi-panel electronic device
US8803816B2 (en) 2008-09-08 2014-08-12 Qualcomm Incorporated Multi-fold mobile device with configurable interface
US9009984B2 (en) 2008-09-08 2015-04-21 Qualcomm Incorporated Multi-panel electronic device
US8866840B2 (en) 2008-09-08 2014-10-21 Qualcomm Incorporated Sending a parameter based on screen size or screen resolution of a multi-panel electronic device to a server
US8860632B2 (en) 2008-09-08 2014-10-14 Qualcomm Incorporated Multi-panel device with configurable interface
US8863038B2 (en) 2008-09-08 2014-10-14 Qualcomm Incorporated Multi-panel electronic device
US8947320B2 (en) 2008-09-08 2015-02-03 Qualcomm Incorporated Method for indicating location and direction of a graphical user interface element
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN104597651B (zh) 2009-05-02 2017-12-05 株式会社半导体能源研究所 显示设备
WO2011062085A1 (ja) * 2009-11-20 2011-05-26 シャープ株式会社 タッチセンサ機能付きフレキシブル表示パネル
JP5707694B2 (ja) 2009-12-04 2015-04-30 ソニー株式会社 表示装置及び表示装置の制御方法
KR101258327B1 (ko) * 2010-10-13 2013-04-25 주식회사 팬택 플렉서블 디스플레이부를 구비한 장치 및 그 디스플레이 방법
US8619074B2 (en) * 2010-12-10 2013-12-31 Xerox Corporation Rendering personalized text on curved image surfaces
KR102010429B1 (ko) 2011-02-25 2019-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 사용한 전자 기기
KR101789625B1 (ko) 2011-06-23 2017-10-25 엘지전자 주식회사 플렉서블 디스플레이를 구비하는 영상 표시 장치 및 그 제어방법
KR101661526B1 (ko) * 2012-04-08 2016-10-04 삼성전자주식회사 플렉서블 디스플레이 장치 및 그 ｕｉ 방법
JP2014016519A (ja) * 2012-07-10 2014-01-30 Nikon Corp 表示装置
JP2014035496A (ja) * 2012-08-09 2014-02-24 Canon Inc 表示装置、表示装置の制御方法、及び、プログラム
KR102161078B1 (ko) * 2012-08-28 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작 방법
KR20140036499A (ko) * 2012-09-17 2014-03-26 삼성전자주식회사 플렉서블 디스플레이 장치 및 그의 디스플레이 방법
KR102145533B1 (ko) * 2012-10-04 2020-08-18 삼성전자주식회사 플렉서블 디스플레이 장치 및 그의 제어 방법
KR101992899B1 (ko) * 2012-12-17 2019-06-25 엘지디스플레이 주식회사 터치 패널 내장형 유기 발광 다이오드 표시 장치 및 이의 제조 방법
US10628103B2 (en) 2013-06-07 2020-04-21 Semiconductor Energy Laboratory Co., Ltd. Information processor and program

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09258893A (ja) * 1996-03-25 1997-10-03 Toshiba Corp 座標入力装置、およびこれを備えた入力表示装置
JP2007048237A (ja) * 2005-08-12 2007-02-22 Ricoh Co Ltd 表示装置、制御装置、情報処理装置及び表示制御方法、表示制御プログラム
JP2010157060A (ja) * 2008-12-26 2010-07-15 Sony Corp 表示装置
JP2013503388A (ja) * 2009-08-26 2013-01-31 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー フレキシブルマルチタッチセンシングエレクトロルミネッセントディスプレイ
JP2011119179A (ja) * 2009-12-07 2011-06-16 Fujifilm Corp 電子デバイスの製造方法、放射線センサの製造方法及び有機ｅｌ表示装置の製造方法
JP2013127366A (ja) * 2010-03-29 2013-06-27 Sharp Corp 圧力検出装置およびその製造方法、表示装置およびその製造方法、ならびに圧力検出装置付きｔｆｔ基板
JP2012128227A (ja) * 2010-12-16 2012-07-05 Seiko Epson Corp 情報表示端末
US20120256720A1 (en) * 2011-04-08 2012-10-11 Samsung Electronics Co., Ltd. Bending sensor and method for fabricating the same
WO2013048925A2 (en) * 2011-09-30 2013-04-04 Apple Inc. Flexible electronic devices
JP2013242437A (ja) * 2012-05-21 2013-12-05 Panasonic Corp 画像表示装置
JP2013254021A (ja) * 2012-06-05 2013-12-19 Sony Corp 表示装置および電子機器
WO2013190813A1 (ja) * 2012-06-21 2013-12-27 パナソニック株式会社 有機ｅｌ表示装置およびその製造方法
JP2014006523A (ja) * 2012-06-22 2014-01-16 Samsung Display Co Ltd フレキシブル表示装置
JP2014029690A (ja) * 2012-07-30 2014-02-13 Samsung Electronics Co Ltd ベンディングインタラクションガイドを提供するフレキシブル装置及びその制御方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017142340A (ja) * 2016-02-09 2017-08-17 レノボ・シンガポール・プライベート・リミテッド 情報処理装置、画像表示制御方法、及びプログラム
JP2018010293A (ja) * 2016-06-30 2018-01-18 株式会社半導体エネルギー研究所 情報端末
US11308833B2 (en) 2016-06-30 2022-04-19 Semiconductor Energy Laboratory Co., Ltd. Information terminal
JP7020808B2 (ja) 2016-06-30 2022-02-16 株式会社半導体エネルギー研究所 情報端末
JP2018072451A (ja) * 2016-10-26 2018-05-10 株式会社ジャパンディスプレイ 表示装置、および表示装置の作製方法
JP6999374B2 (ja) 2016-11-17 2022-01-18 株式会社半導体エネルギー研究所 電子機器、及びタッチパネル入力方法
JP2018085110A (ja) * 2016-11-17 2018-05-31 株式会社半導体エネルギー研究所 電子機器、及びタッチパネル入力方法
JP2019536255A (ja) * 2016-11-30 2019-12-12 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示装置
JP7045983B2 (ja) 2016-11-30 2022-04-01 京東方科技集團股▲ふん▼有限公司 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示装置
WO2018163348A1 (ja) * 2017-03-09 2018-09-13 Ｎｅｃディスプレイソリューションズ株式会社 映像表示装置、映像表示装置の制御方法
JPWO2018163348A1 (ja) * 2017-03-09 2019-06-27 Ｎｅｃディスプレイソリューションズ株式会社 映像表示装置、映像表示装置の制御方法
JP2020532091A (ja) * 2017-08-23 2020-11-05 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 可撓性基板およびその製造方法、屈曲検出方法ならびに可撓性表示装置
JP7238247B2 (ja) 2017-08-23 2023-03-14 京東方科技集團股▲ふん▼有限公司 可撓性基板およびその製造方法、屈曲検出方法ならびに可撓性表示装置
JP2021117275A (ja) * 2020-01-23 2021-08-10 セイコーエプソン株式会社 電気光学装置および電子機器
JP2022105300A (ja) * 2020-12-31 2022-07-13 エルジー ディスプレイ カンパニー リミテッド 表示装置
JP7270022B2 (ja) 2020-12-31 2023-05-09 エルジー ディスプレイ カンパニー リミテッド 表示装置
US11714504B2 (en) 2020-12-31 2023-08-01 Lg Display Co., Ltd. Display device

Also Published As

Publication number Publication date
JP2020160477A (ja) 2020-10-01
JP6721294B2 (ja) 2020-07-15
TWI673692B (zh) 2019-10-01
TW201543431A (zh) 2015-11-16
KR20150120862A (ko) 2015-10-28
TWI743520B (zh) 2021-10-21
TW201942891A (zh) 2019-11-01
US10101867B2 (en) 2018-10-16
US20180203547A1 (en) 2018-07-19
KR102511325B1 (ko) 2023-03-20
US20150301636A1 (en) 2015-10-22
US9952724B2 (en) 2018-04-24

Similar Documents

Publication Publication Date Title
JP7201782B2 (ja) 表示装置
JP6721294B2 (ja) 表示装置
JP7257459B2 (ja) Ｉｃチップ
JP6716221B2 (ja) 半導体装置
US10115631B2 (en) Semiconductor device
US10423254B2 (en) Semiconductor device and display device having semiconductor device
CN106339122B (zh) 触摸传感器及触摸面板
US11171190B2 (en) Semiconductor device, input/output device, and electronic appliance
JP6630490B2 (ja) 半導体装置、タッチセンサ、タッチパネル、表示装置、タッチパネルモジュール、表示パネルモジュールおよび電子機器
JP2025142204A (ja) 表示装置
WO2022200937A1 (ja) 表示装置、及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180328

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200618

R150 Certificate of patent or registration of utility model

Ref document number: 6721294

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250