JP2016102748A - 電流測定装置および塩基配列解析装置、測定用チップ - Google Patents

Abstract

【課題】電流測定装置のノイズを低減し、および／または広帯域化する。【解決手段】電流測定装置１００は、電流発生部１１０とトランスインピーダンスアンプ１２０を備える。電流発生部１１０には、測定対象の電流信号ＩＤＵＴが発生する。トランスインピーダンスアンプ１２０は、電流信号ＩＤＵＴを電圧信号ＶＯＵＴに変換する。トランスインピーダンスアンプ１２０は、反転型の増幅回路１２２と、増幅回路１２２の反転入力端子と出力端子の間に設けられる帰還抵抗ＲＦと、を含む。増幅回路１２２は、電流発生部１１０と同一の半導体チップ（測定用チップ）１０２に集積化される。【選択図】図４

Description

本発明は、電流測定装置に関する。

ＤＮＡ（デオキシリボ核酸）やＲＮＡ（リボ核酸）などの塩基配列を解析するために、塩基配列解析装置（シーケンサ）が用いられる。次世代（第４世代）のシーケンサとしてさまざまな手法が研究機関や企業により模索されており、その中のひとつとして、ゲーティングナノポアシーケンス技術が注目を集めている。

ゲーティングナノポアシーケンス技術では、ナノメートルオーダーの１対の電極（ナノ電極）の間をＤＮＡやＲＮＡが通過するときに電極間に流れるトンネル電流が、塩基の種類（Ａ，Ｇ，Ｔ，Ｃ）に応じて変化することを利用して、塩基配列を決定する。この手法によれば、非常に安価でかつ小型な装置により、塩基配列の解析が可能となることが期待されている。なお本明細書において、ナノ電極とは、それよりも大きなサブマイクロ電極やマイクロ電極を包含するものとして用いる。

またゲーティングナノポアシーケンス技術と同様にトンネル電流を利用する手法として、ＭＣＢＪ法（Mechanically Controllable Break Junction）が開発されている。ＭＣＢＪ法では、金属線を破断することによりナノ電極を形成する。

これらのシーケンサにおいて重要な要素技術のひとつに、ナノ電極間に流れるトンネル電流を十分な精度で測定可能な電流測定器が挙げられる。すなわちトンネル電流のオーダーは数十ｐＡであり、塩基の種類を判定するためには、数ｐＳのオーダーのコンダクタンスの差を検出しなければならない。

特開２００３−２４０７４７号公報 特開２００９−１３３７６２号公報 特開２０１３−２５７３３４号公報

本発明者等は、微弱電流測定器として、トランスインピーダンスアンプを利用することを検討した。図１は、トランスインピーダンスアンプ８００を備える電流測定装置９００の回路図である。トランスインピーダンスアンプ８００は、オペアンプ８０２と、オペアンプ８０２の反転入力（−）と出力の間に設けられた抵抗Ｒ_Ｆと、を備える。オペアンプ８０２の非反転入力端子（＋）には所定電位Ｖ_ＲＥＦ（たとえば接地電圧）が入力される。キャパシタＣ_Ｆは、回路の安定性のために、抵抗Ｒ_Ｆと並列に接続される。

ＤＵＴ（被試験デバイス）８１０は、ＤＮＡやＲＮＡ（以下、ＤＮＡと総称する）などのサンプルと、サンプルを収容するチップを含む。チップには、サンプルから分離されたＤＮＡ分子が通過するナノ流路およびナノピラー、電極対などが形成される。ケーブル８２０は、ＤＵＴ８１０とトランスインピーダンスアンプ８００の間を接続する。

図２は、図１の電流測定装置９００の等価回路図である。ＤＵＴ８１０は、トンネル電流Ｉ_ＤＵＴを発生する電流源８１２と、寄生並列抵抗Ｒ_ＤＵＴ、寄生並列キャパシタＣ_ＤＵＴとしてモデリングされる。

ケーブル８２０は、ＤＵＴ８１０の一端８１４とオペアンプ８０２の反転入力端子を接続する第１ライン８２２と、ＤＵＴ８１０の他端８１６とオペアンプ８０２の非反転入力端子を接続する第２ライン８２４と、を含む。Ｃ_ＣＡＢは、２つのライン８２２、８２４の間の寄生容量である。同軸ケーブルの場合、１０ｃｍあたりで１０ｐＦの寄生容量が発生する。

トランスインピーダンスアンプ８００の入力段には、様々な寄生容量が存在する。Ｃ_ＰＲＯは、ＥＳＤ用の保護素子、たとえばダイオードやＥＳＤサプレッサなどの寄生容量である。オペアンプに８０２は、理想アンプ８０４と、さまざまな寄生容量で表される。ＣＭＮ、ＣＭＰは、コモン入力容量であり、ＣＤは差動入力容量である。なお、図２に示される抵抗値や容量値は例示にすぎない。

このトランスインピーダンスアンプ８００の直流トランスインピーダンスは、以下の式で与えられる。
２０×Ｌｏｇ_１０（Ｒ_Ｆ） （ｄＢ） …（１）
たとえばＲ_Ｆ＝１ＧΩとすると、トランスインピーダンスは１８０ｄＢとなる。

ＤＮＡシーケンサは、数十億もの膨大な数の塩基対の種類を特定する必要がある。第４世代では１塩基１ｍｓ程度の測定時間が要求されるところ、１回の測定ではノイズの影響で塩基を特定することは難しい。そこで、１ｍｓの間に複数回、トンネル電流を測定し、その結果得られるヒストグラムにもとづいて塩基を特定するなど、統計的手法が用いられる。たとえば１ｍｓの間に１００回、トンネル電流を測定するためには、サンプリングレートとして１００ｋｓｐｓが要求され、この場合にトランスインピーダンスアンプに要求される帯域は、マージンを考慮すると数百ｋＨｚ〜数ＭＨｚとなる。

ここで図２のトランスインピーダンスアンプ８００の周波数特性について検討する。カットオフ周波数ｆ２は、式（２）で与えられる。
ｆ２＝１／｛２πＲ_Ｆ×（Ｃ_Ｆ＋Ｃ_Ｓ／Ａ_ＯＬ）｝ …（２）
ただし、Ｃ_Ｓ＝Ｃ_ＤＵＴ＋Ｃ_ＣＡＢ＋Ｃ_ＰＲＯ＋ＣＤあり、Ａ_ＯＬは、オペアンプのオープンループゲインである。式（２）からカットオフ周波数ｆ２を高めるためには、Ｃ_Ｆを小さく、Ｃ_Ｓを小さく、Ａ_ＯＬを高利得、広帯域にするアプローチが取り得ることがわかる。Ｃ_Ｓを入力シャント容量と称する。オープンループゲインＡ_ＯＬが十分に大きく、入力シャント容量Ｃ_Ｓが小さい場合、式（２）は式（３）で近似できる。
ｆ２≒１／｛２πＲ_Ｆ×Ｃ_Ｆ｝ …（３）
たとえばＲ_Ｆ＝１ＧΩ、Ｃ_Ｆ＝１０ｆＦとすると、式（３）からｆ２＝１５．９ｋＨｚとなる。

一方でトンネル電流は微弱であるため、測定系のノイズも問題となる。図３は、トランスインピーダンスアンプのノイズ特性を示す図である。微小電流を検出するためには、Ｒ_Ｆとして数十ＭΩから数ＴΩのオーダーが必要となり、したがって低周波領域においては抵抗Ｒ_Ｆによる熱雑音が支配的となる。
Ｖ_{ＮＯＩＳＥ}＝√（４×ｋ×Ｔ×Ｒ_Ｆ） [Ｖ／√Ｈｚ]
Ｔは温度、ｋはボルツマン定数である。この式は単位周波数当たりの電圧雑音密度を表す。
Ｒ_Ｆ＝１ＧΩ、Ｔ＝２７℃の場合、Ｖ_{ＮＯＩＳＥ}＝４．１μＶ／√Ｈｚ（Ｖ／ｒｔＨｚとも記す）となる。

熱雑音に関しては、上述のカットオフ周波数ｆ２を境界として帯域制限がかかるため、カットオフ周波数ｆ２を超える高周波領域では、Ｒ_Ｆの熱雑音よりも、トランスインピーダンスアンプ８００のノイズが支配的となる。高周波領域では、アンプのノイズゲインが、（Ｃ_Ｆ＋Ｃ_Ｓ＋ＣＭ＋ＣＤ）／Ｃ_Ｆ倍となるため、ノイズを低減するためには、Ｃ_Ｓ，ＣＭ，ＣＤを小さく、Ｃ_Ｆを大きくしなければならない。しかしながらＣ_Ｆを大きくすることは、カットオフ周波数ｆ２の低下を意味し、広帯域化の要請に反するため、Ｃ_Ｆは系の安定性が確保される範囲において極力小さく設計する必要がある。このように図１のトランスインピーダンスアンプでは、広帯域（カットオフ周波数）と低ノイズがトレードオフの関係にありそれらを両立することは困難である。

特にトランスインピーダンスアンプは、オペアンプの入力インピーダンスが非常に高いことから、電界ノイズに敏感である。ノイズを低減するために、信号ラインをシールドで覆い、シールドの電位を制御する技術がある。ところが、高速化が要求されるトランスインピーダンスアンプに、シールドを追加すると、信号ラインの寄生容量が増加し、またシールドを駆動するアンプの容量が付加されることとなるため、帯域が狭くなり速度が低下する。

本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、ノイズを低減した電流測定装置の提供にある。

本発明のある態様は、電流測定装置に関する。電流測定装置は、測定対象の電流信号が発生する電流発生部と、電流信号を電圧信号に変換するトランスインピーダンスアンプと、を備える。トランスインピーダンスアンプは、反転型の増幅回路と、増幅回路の反転入力端子と出力端子の間に設けられる帰還抵抗と、を含む。増幅回路は、電流発生部と同一の半導体チップに集積化される。
この態様によれば、電流発生部から増幅回路の反転入力端子に至る信号ラインを半導体基板上の配線で形成でき、その長さを短くして入力ラインの対接地容量を小さくできる。これによりトランスインピーダンスアンプのノイズゲインを低下させることができ、低ノイズな電流測定装置を提供できる。またトランスインピーダンスアンプは、入力インピーダンスが非常に高いため電界ノイズに敏感であるところ、干渉経路である信号ラインを短くできるため、電界ノイズの影響も低減することができる。また増幅回路を集積化することで、高抵抗なアンプ入力端が外部に露出しないことにより、電界ノイズ等の影響を低減できる。

ある態様の電流測定装置は、半導体チップに形成され、増幅回路の反転入力端子と接続される第１コンタクト用パッドと、半導体チップに形成され、増幅回路の出力端子と接続される第２コンタクト用パッドと、第１、第２コンタクト用パッドと接触する第１、第２プローブを有するヘッドユニットと、をさらに備えてもよい。帰還抵抗は、ヘッドユニットに内蔵され、第１、第２プローブの間に接続されてもよい。
この態様では、帰還抵抗を半導体チップに集積化せずに、ヘッドユニットにチップ部品やＳｉＰ部品、抵抗モジュールを利用して帰還抵抗を構成することで、帰還抵抗の抵抗値はプロセスデザインルール等の制約を受けないため、大きくできる。ここで電流測定装置の利得（トランスインピーダンス）は、帰還抵抗に比例する一方、抵抗が発生する熱雑音は、Ｖ_{ＮＯＩＳＥ}＝√（４×ｋ×Ｔ×Ｒ_Ｆ） [Ｖ／√Ｈｚ]で与えられ、帰還抵抗の平方根に比例するため、帰還抵抗の抵抗値が大きいほど、Ｓ／Ｎ比を高めることができる。また、帰還抵抗を半導体チップに集積化すると抵抗値がプロセスばらつきで変動し、トランスインピーダンス（利得）がばらつくという問題が生ずるが、この態様によれば、帰還抵抗をヘッドユニットに内蔵して使い回すことで、トランスインピーダンスのばらつきを抑制できる。

ある態様の電流測定装置は、半導体チップ上に形成される第３コンタクト用パッドと、半導体チップ上に形成され、第３コンタクト用パッドと接続されるドライビングガードメタルと、半導体チップ上に形成され、ドライビングガードメタルに増幅回路の非反転入力端子の電圧を供給するガードアンプと、をさらに備えてもよい。ヘッドユニットは、第３コンタクト用パッドと接触する第３プローブと、第１プローブから帰還抵抗に至る配線の一部である芯線および第３プローブと接続されるシールドを有するケーブルと、をさらに有してもよい。
この態様によれば、ドライビングガード機能を用いることで、アンプ入力から帰還抵抗の間を保護することにより、電界シールドとなると同時に、浮遊容量を削減できる。

本発明の別の態様も、電流測定装置に関する。電流測定装置は、測定対象の電流信号が発生する電流発生部と、電流信号を電圧信号に変換するトランスインピーダンスアンプと、を備える。トランスインピーダンスアンプは、反転型の増幅回路と、増幅回路の反転入力端子と出力端子の間に設けられる帰還抵抗と、を含む。増幅回路は、入力段と増幅段を含む。増幅回路の入力段を含む一部が、電流発生部と同一の半導体チップに集積化される。

この態様によれば、電流発生部から増幅回路の反転入力端子に至る信号ラインを半導体基板上の配線で形成でき、その長さを短くして入力ラインの対接地容量を小さくできる。これによりトランスインピーダンスアンプのノイズゲインを低下させることができ、低ノイズな電流測定装置を提供できる。またトランスインピーダンスアンプは、入力インピーダンスが非常に高いため電界ノイズに敏感であるところ、干渉経路である信号ラインを短くできるため、電界ノイズの影響も低減することができる。また増幅回路を集積化することで、高抵抗なアンプ入力端が外部に露出しないことにより、電界ノイズ等の影響を低減できる。

ある態様の電流測定装置は、半導体チップに形成され、増幅回路の反転入力端子と接続される第１コンタクト用パッドと、半導体チップに形成され、入力段の出力端子と接続される第２コンタクト用パッドと、第１、第２コンタクト用パッドと接触する第１、第２プローブを有するヘッドユニットと、をさらに備えてもよい。帰還抵抗および増幅段はヘッドユニットに内蔵され、増幅段の入力端子は、第２プローブと接続され、帰還抵抗は、第１プローブと増幅段の出力端子の間に接続されてもよい。

本発明の別の態様は、塩基配列解析装置に関する。塩基配列解析装置は、上述のいずれかの電流測定装置を備える。

本発明の別の態様は、測定用チップに関する。測定用チップは、第１電極および第２電極を含み、第１電極と第２電極の間に試料が通過可能に構成される電極対と、その反転入力端子が第１電極と接続される反転型の増幅回路と、増幅回路の反転入力端子と接続される第１コンタクト用パッドと、増幅回路の出力端子と接続される第２コンタクト用パッドと、を備え、ひとつの半導体基板に一体集積化される。測定用チップは、使用において、第１コンタクト用パッドと第２コンタクト用パッドの間に、帰還抵抗が接続されることにより、トランスインピーダンスアンプが構成可能となっている。

本発明の別の態様は、測定用チップに関する。測定用チップは、第１電極および第２電極を含み、第１電極と第２電極の間に試料が通過可能に構成される電極対と、反転型の増幅回路の一部であって、その入力端子が第１電極と接続される入力段と、入力段の入力端子と接続される第１コンタクト用パッドと、入力段の出力端子と接続される第２コンタクト用パッドと、を備え、ひとつの半導体基板に一体集積化される。使用において、第１コンタクト用パッドと第２コンタクト用パッドの間に、帰還抵抗および増幅回路の増幅段が接続されることにより、トランスインピーダンスアンプが構成可能となっている。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置などの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、ノイズを低減した電流測定装置を提供できる。

トランスインピーダンスアンプを備える電流測定装置の回路図である。 図１の電流測定装置の等価回路図である。 トランスインピーダンスアンプのノイズ特性を示す図である。 第１の実施の形態に係る電流測定装置を示す図である。 図５（ａ）は、第２の実施の形態に係る電流測定装置を示す図であり、図５（ｂ）は、増幅回路の別の構成例を示す回路図である。 第１変形例に係る電流測定装置を示す図である。 第２変形例に係る電流測定装置を示す図である。 第３変形例に係る電流測定装置を示す図である。 電流測定装置を備える塩基配列解析装置のブロック図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

（第１の実施の形態）
図４は、第１の実施の形態に係る電流測定装置１００を示す図である。電流測定装置１００は、トンネル電流やイオン電流などの微弱な電流信号Ｉ_ＤＵＴを検出し、電圧信号Ｖ_ＯＵＴに変換する。

電流測定装置１００は、電流発生部１１０、トランスインピーダンスアンプ１２０を備える。電流発生部１１０には、測定対象の電流信号Ｉ_ＤＵＴが発生する。トランスインピーダンスアンプ１２０は、電流信号Ｉ_ＤＵＴを、電圧信号Ｖ_ＯＵＴに変換する。

トランスインピーダンスアンプ１２０は、反転型の増幅回路１２２、帰還抵抗Ｒ_Ｆ、帰還キャパシタＣ_Ｆを含む。帰還抵抗Ｒ_Ｆは、増幅回路１２２の反転入力端子（−）と出力端子の間に設けられる。帰還キャパシタＣ_Ｆは、帰還抵抗Ｒ_Ｆと並列に接続される。

本実施の形態において、電流発生部１１０およびトランスインピーダンスアンプ１２０の構成部品は、測定用チップ１０２とヘッドユニット１０４に分けて実装されている。

増幅回路１２２は、電流発生部１１０と同一の半導体チップ（測定用チップ）１０２に集積化される。測定用チップ１０２には、第１コンタクト用パッドＰｄ１および第２コンタクト用パッドＰｄ２が形成される。第１コンタクト用パッドＰｄ１は、増幅回路１２２の反転入力端子と電気的に接続され、第２コンタクト用パッドＰｄ２は、増幅回路１２２の出力端子と電気的に接続される。複数の測定用チップ１０２は、搬送装置１０６によって順次、ヘッドユニット１０４の直下に運び込まれ、測定後に運び出される。

ヘッドユニット１０４は、第１プローブＰｂ１、Ｐｂ２を備える。第１プローブＰｂ１、第２プローブＰｂ２はそれぞれ、第１コンタクト用パッドＰｄ１、第２コンタクト用パッドＰｄ２と接触可能な箇所に配置されている。ヘッドユニット１０４は昇降装置１０８によって昇降可能となっている。

トランスインピーダンスアンプ１２０の帰還抵抗Ｒ_Ｆは、ヘッドユニット１０４に内蔵され、第１プローブＰｂ１と第２プローブＰｂ２の間に電気的に接続される。帰還キャパシタＣ_Ｆも、第１プローブＰｂ１と第２プローブＰｂ２の間に電気的に接続される。

測定用チップ１０２には、コンタクト用パッドＰｄ２’および出力バッファ１２４がさらに設けられる。出力バッファ１２４は、増幅回路１２２の出力を受ける。コンタクト用パッドＰｄ２’は、出力バッファ１２４の出力端子と電気的に接続される。ヘッドユニット１０４は、プローブＰｂ２’および測定部１２６、電源回路１２８、信号発生器１３０、校正器１３２をさらに備える。

プローブＰｂ２’は、コンタクト用パッドＰｄ２’と接触可能な箇所に配置される。測定部１２６は、第２プローブＰｂ２およびプローブＰｂ２’の電圧を測定可能に構成される。測定部１２６はたとえばデジタイザ（Ａ／Ｄコンバータ）などを含む。電源回路１２８は、ヘッドユニット１０４内の回路素子や測定用チップ１０２内の回路素子に供給すべき電源電圧等を生成する。信号発生器１３０は、測定やキャリブレーションに使用されるさまざまな信号を発生する。校正器１３２は、測定用チップ１０２の測定に先立って、測定用チップ１０２の増幅回路１２２のＤＣオフセットなどのキャリブレーションを行なう。

なお増幅回路１２２の出力インピーダンスが十分小さい場合、出力バッファ１２４は省略してもよく、この場合、コンタクト用パッドＰｄ２’、プローブＰｂ２’は省略してもよい。また電源回路１２８、信号発生器１３０、校正器１３２は、ヘッドユニット１０４の外部に設けられてもよい。

以上が電流測定装置１００の構成である。
この電流測定装置１００によれば、増幅回路１２２を測定用チップ１０２に集積化したことにより、電流発生部１１０から増幅回路１２２の反転入力端子に至る信号ライン１１２を測定用チップ１０２（半導体基板）上の配線で形成できる。これにより信号ライン１１２の長さを短くして信号ライン１１２の対接地容量（図２のＣ_Ｓ）を小さくできる。また信号ライン１１２が短くなることから、保護素子（ＥＳＤ素子）を省略してもよく、この場合にはさらに対接地容量Ｃ_Ｓを小さくできる。その結果、（Ｃ_Ｆ＋Ｃ_Ｓ＋ＣＭ＋ＣＤ）／Ｃ_Ｆに応じたトランスインピーダンスアンプのノイズゲインを低下させることができ、低ノイズな電流測定装置を提供できる。

またトランスインピーダンスアンプ１２０は、入力インピーダンスが非常に高いため電界ノイズに敏感であるところ、干渉経路である信号ライン１１２を短くできるため、電界ノイズの影響も低減することができる。また増幅回路１２２をＳｉＰ部品やＤｉＰ部品などを用いた場合、高抵抗なアンプ入力端が外部に露出することとなるが、増幅回路１２２を集積化することで、高抵抗なアンプ入力端が外部に露出しないことにより、電界ノイズ等の影響を低減できる。

さらに図４の電流測定装置１００では、帰還抵抗Ｒ_Ｆを半導体チップ（測定用チップ）１０２に集積化せずに、ヘッドユニット１０４にチップ部品やＳｉＰ部品、抵抗モジュールを利用して帰還抵抗Ｒ_Ｆを構成することとした。半導体基板上の抵抗素子は、数ＭΩ程度が現実的な上限であり、数百ＭΩ〜数ＧΩの抵抗は膨大なチップサイズを要求する。本実施の形態では、帰還抵抗Ｒ_Ｆを外付け部品とすることで、測定用チップ１０２のチップサイズの増加を抑制つつも数百ＭΩ〜数ＧΩのオーダーとすることができる。

ここで電流測定装置の利得（トランスインピーダンス）は、帰還抵抗Ｒ_Ｆに比例する一方、抵抗が発生する熱雑音は、Ｖ_{ＮＯＩＳＥ}＝√（４×ｋ×Ｔ×Ｒ_Ｆ）[Ｖ／√Ｈｚ]で与えられ、帰還抵抗の平方根に比例するため、帰還抵抗の抵抗値が大きいほど、Ｓ／Ｎ比を高めることができる。

また、帰還抵抗Ｒ_Ｆを半導体チップに集積化すると、抵抗値がプロセスばらつきで変動し、トランスインピーダンス（利得）がばらつくという問題が生ずるが、帰還抵抗Ｒ_Ｆをヘッドユニット１０４に内蔵して繰り返し使用することで、トランスインピーダンスのばらつきを抑制できる。これにより半導体チップごとのキャリブレーションが不要となる。

トランスインピーダンスアンプの帯域について検討する。この電流測定装置１００では入力容量Ｃ_Ｓが小さくなることで、トランスインピーダンスアンプの帯域（カットオフ周波数）は上述の式（３）で与えられ、帰還抵抗Ｒ_Ｆと帰還キャパシタＣ_Ｆのみの関数となる。したがって、帰還抵抗Ｒ_Ｆに加えて帰還キャパシタＣ_Ｆをヘッドユニット１０４に設けたことで、カットオフ周波数ｆ２のばらつきを抑え、複数の測定用チップ１０２を同じ帯域で測定することができる。

増幅回路１２２を構成するオペアンプで大きくばらつくパラメータとして、オープンループゲインが挙げられる。ここでカットオフ周波数ｆ２のオープンループゲインに対する感度は式（３）で与えられるが、これは対接地容量Ｃ_Ｓが小さいことにより、十分に小さくできる。

オペアンプのＤＣオフセットについては、以下の方法によりキャリブレーション可能である。測定対象である電流発生部１１０の出力インピーダンスが、帰還抵抗Ｒ_Ｆより高いものとする。この場合、帰還抵抗Ｒ_Ｆをコンタクトさせ、電流発生部１１０が電流を発生しない状態とし、トランスインピーダンスアンプの出力電圧を測定部１２６によって測定することで、オペアンプ（増幅回路１２２）のＤＣオフセットを測定できる。こうして測定されたＤＣオフセットを保持しておき、電流信号Ｉ_ＤＵＴを測定するときには、測定値からＤＣオフセットを減算（加算）することで、ＤＣオフセットの影響を除くことができる。

このように、製造バラツキによりオペアンプの特性が変動したとしても、実施の形態に係る電流測定装置１００によれば、その変動の影響は無視しうるか、あるいは容易に対処することができ、したがってオペアンプへの性能要求は高くないと言える。オペアンプをＣＭＯＳ（Complementary Metal Oxide Semiconductor）プロセスで構成する場合、ＣＭＯＳはゲート入力抵抗が高いため，低リークな増幅器を構成できるという利点もある。

また、測定用チップ１０２のみを可搬型としたことで、自動連続高感度測定が可能になる。

（第２の実施の形態）
図５（ａ）は、第２の実施の形態に係る電流測定装置１００ａを示す図である。電流測定装置１００ａは、図４の電流測定装置１００に加えて、ガードアンプ１３４、ＥＳＤ保護素子１３６、ドライビングガードメタル１３８、同軸配線（ケーブル）１４０をさらに備える。

ドライビングガードメタル１３８は、信号ライン１１２の近傍に配置される。たとえば信号ライン１１２と第１コンタクト用パッドＰｄ１を結ぶフィードバックライン１１３を挟み込むように、２本のドライビングガードメタル１３８ａ、１３８ｂを形成してもよい。

ドライビングガードメタル１３８ａ／ｂは、第３コンタクト用パッドＰｄ３ａ／ｂと接続される。ヘッドユニット１０４は、第３コンタクト用パッドＰｄ３ａ／ｂと対応する位置に設けられた第３プローブＰｂ３ａ／ｂを備える。第３プローブＰｂ３ａ／ｂは、同軸配線１４０のシールド１４４と接続される。第１プローブＰｂ１は、同軸配線１４０の芯線１４２と接続される。同軸配線１４０のシールド１４４は、帰還キャパシタＣ_Ｆおよび帰還抵抗Ｒ_Ｆの少なくとも一部を覆う。

ガードアンプ１３４は、増幅回路１２２の非反転入力端子（＋）の電圧Ｖ_ＲＥＦを受け、ドライビングガードメタル１３８に印加する。基準電圧Ｖ_ＲＥＦは、基準電圧源１２３により生成された電圧であってもよいし、接地電圧であってもよい。

ＥＳＤ保護素子１３６は、信号ライン１１２とドライビングガードメタル１３８の間に設けられ、たとえばダイオードで構成される。

以上が電流測定装置１００ａの構成である。
電流測定装置１００ａによれば、ドライビングガード機能を用いることで、アンプ入力から帰還抵抗の間を保護することにより、電界シールドとなると同時に、浮遊容量を削減できる。ＥＳＤ保護素子１３６もドライビングガード内に配置することで、ＥＳＤ保護素子１３６の寄生容量も低減される。浮遊容量をＣ_{ＳＴＲＡＹ}とした場合、実効的な容量は、Ｃ_{ＳＴＲＡＹ}／Ａ_ＯＬに低減される。

図５（ｂ）は、増幅回路１２２の別の構成例を示す回路図である。増幅回路１２２は、単一のオペアンプで構成してもよいが、非反転アンプ１５０と反転アンプ１５２の組み合わせで構成される。非反転アンプ１５０は、たとえばオペアンプ１５４、抵抗Ｒ１、Ｒ２を含む。反転アンプ１５２は、非反転アンプ１５０の出力を反転増幅する。オペアンプ１５４の非反転入力端子は、増幅回路１２２の反転入力端子に対応し、オペアンプ１５４の反転入力端子は、増幅回路１２２の反転入力端子に対応する。

この変形例によれば以下の効果を得ることができる。
増幅回路１２２は、非反転アンプ１５０と反転アンプ１５２の２段構成となっている。図２では、オペアンプ８０２の差動入力容量ＣＤが、ケーブル容量Ｃ_ＣＡＢ等と並列に接続されて入力シャント容量Ｃ_Ｓの一部となり、トランスインピーダンスアンプ８００のカットオフ周波数ｆ２を低下させる要因となっている。これに対して、図５（ｂ）の構成では、オペアンプ１５４の差動入力容量は、図２のケーブル容量Ｃ_ＣＡＢ等とは並列に存在せず、したがってトランスインピーダンスアンプのカットオフ周波数ｆ２が、オペアンプ１５４の差動入力容量によって低下するのを防止できる。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（第１変形例）
実施の形態では、測定用チップ１０２を搬送装置１０６によって搬送し、測定用チップ１０２を１個ずつ測定したが、本発明はそれには限定されない。図６は、第１変形例に係る電流測定装置１００ｂを示す図である。この変形例では、電流測定装置１００ｂは、ウェハ上のダイシング前のウェハ１６０上の複数の測定用チップ１０２の一部あるいは全部を同時に測定する。

プローブカード１６２には、上述のヘッドユニット１０４が、複数個、ウェハ１６０上の複数の測定用チップ１０２と対応するように並べられている。ウェハ１６０は、図示しないハンドラによりヘッドユニット１０４の直下まで搬送される。そしてウェハ１６０とプローブカード１６２が近接し、各ヘッドユニット１０４のプローブＰｂとそれと対応する測定用チップ１０２のコンタクト用パッドＰｄが接触することにより、複数の測定用チップ１０２を一括測定することができ、あるいは測定用チップ１０２上の増幅回路１２２の良否・不良品を一括で判定することができる。

なおプローブカード１６２は、ウェハ１６０のすべての測定用チップ１０２を同時に測定する必要はなく、８個、１６個など、複数の測定用チップ１０２を同時に測定できればよい。

（第２変形例）
図７は、第２変形例に係る電流測定装置１００ｃを示す図である。電流測定装置１００ｃは、マニュアルハンドリング可能なケース型の測定装置である。治具１７０は、上部蓋部分であるプローブユニット１７２と、下部ベース部分であるマウンタ１７４を備える。マウンタ１７４には、ひとつあるいは複数のソケット１７６が設けられ、各ソケット１７６には測定用チップ１０２が装着可能となっている。プローブユニット１７２には、ひとつあるいは複数のヘッドユニット１０４が設けられる。

ユーザは、手動で測定用チップ１０２をソケット１７６に置いた後に、プローブユニット１７２をマウンタ１７４に覆い被せ、ヘッドユニット１０４と測定用チップ１０２の対応するパッドとプローブを接触させる。

（第３変形例）
実施の形態では、増幅回路１２２全体が測定用チップ１０２に集積化される場合を説明したが、本発明はそれに限定されない。図８（ａ）〜（ｄ）は、第３変形例に係る電流測定装置を示す図である。図８（ａ）に示すように、増幅回路１２２は、入力段１２２ａと増幅段１２２ｂを含み、入力段１２２ａを含む一部が測定用チップ１０２に集積化され、増幅段１２２ｂは、ヘッドユニット１０４に内蔵される。図８（ｂ）〜（ｃ）には、入力段１２２ａの具体例が示される。図８（ｂ）はソースフォロア回路であり、図８（ｃ）はバッファ（ボルテージフォロア）であり、図８（ｄ）は非反転増幅器である。

図８（ａ）に戻る。増幅回路１２２の入力段１２２ａの入力端子、つまり増幅回路１２２の反転入力端子は、電流発生部１１０（図９の第１電極３１０ａ）と接続される。第１コンタクト用パッドＰｄ１は、入力段１２２ａの入力端子と接続される。第２コンタクト用パッドＰｄ２は、入力段１２２ａの出力端子と接続される。

第１プローブＰｂ１、第２プローブＰｂ２は、第１コンタクト用パッドＰｄ１、第２コンタクト用パッドＰｄ２それぞれと接触可能に配置される。増幅段１２２ｂの入力端子は第２プローブＰｂ２と接続される。帰還抵抗Ｒ_Ｆは、増幅段ｐｂ２１２２ｂの出力端子と第１プローブＰｂ１の間に設けられる。

つまり使用において、第１コンタクト用パッドＰｄ１と第２コンタクト用パッドＰｄ２の間に、帰還抵抗Ｒ_Ｆおよび増幅回路１２２の増幅段１２２ｂが接続されることにより、トランスインピーダンスアンプ１１０が構成可能となっている。

この変形例によっても、実施の形態と同様の効果を得ることができる。

（第４変形例）
実施の形態では、ヘッドユニット１０４にデジタイザ（Ａ／Ｄコンバータ）を搭載する場合を説明したが、測定用チップ１０２に、デジタイザを集積化してもよい。この場合、測定用チップ１０２に、デジタルデータを伝送するためのインタフェース回路と、デジタルデータを出力するためのコンタクト用パッドをさらに形成する。ヘッドユニット１０４側には、プローブと、プローブを介したデジタルデータを受信するインタフェース回路と、を設ければよい。

（第５変形例）
実施の形態では、第１コンタクト用パッドＰｄ１と信号ライン１１２を直接接続したが、回路保護のために、第１コンタクト用パッドＰｄ１と信号ライン１１２の間に、抵抗を形成してもよい。同様に、第２コンタクト用パッドＰｄ２と増幅回路１２２の出力の間に、抵抗を形成してもよい。

（用途）
最後に、電流測定装置１００の用途について説明する。実施の形態に係る電流測定装置１００は、塩基配列解析装置（ＤＮＡシーケンサあるいはＲＮＡシーケンサ）３００に用いることができる。図９は、電流測定装置１００を備える塩基配列解析装置３００のブロック図である。ナノポアチップ３０２は、上述の測定用チップ１０２に対応する。なお図９のチップは模式図であり、各部材のサイズは実際のそれとは異なることに留意されたい。

ナノポアチップ３０２は、シリコンなどの半導体チップであり、その上にはナノ流路３０４、ナノピラー３０６、電極対３１０、ナノポア３１２、増幅回路１２２、第１コンタクト用パッドＰｄ１〜第３コンタクト用パッドＰｄ３が集積化される。そのほか、測定用チップ１０２には、電気泳動用電極（不図示）と、電気泳動用電極に電圧を供給するためのコンタクト用パッド、電源回路１２８が生成した電源電圧を供給するためのコンタクト用パッドなども形成される。

ナノ流路３０４をＤＮＡサンプルが通過することにより、１分子のＤＮＡが分離、抽出される。このＤＮＡ分子がナノピラー３０６を通過すると、ＤＮＡ分子が直線化される。

ヘッドユニット１０４には、駆動アンプ１８０が設けられる。駆動アンプ１８０は、電気泳動用電極対に印加する電圧を制御し、電気泳動用電極対の間に発生する電界を制御する。この電界は、ＤＮＡ分子に印加され、ＤＮＡ分子がナノポア３１２に形成された電極対３１０の間を通過する。

電極対３１０は、第１電極３１０ａ、第２電極３１０ｂを有する。電極対３１０は増幅回路１２２の反転入力端子および第１コンタクト用パッドＰｄ１と接続される。電極対３１０の間には、そのとき通過するＤＮＡ分子の塩基の種類に応じたトンネル電流Ｉ_ＤＵＴが流れる。電流測定装置１００は、このトンネル電流（電流信号）Ｉ_ＤＵＴを検出し、電圧信号Ｖ_ＯＵＴに変換する。つまり塩基配列解析装置３００においては、電極対３１０およびナノポア３１２が、図４の電流発生部１１０に相当するものと理解される。

電圧信号Ｖ_ＯＵＴは、測定部（Ａ／Ｄコンバータ）１２６によってデジタル値に変換される。デジタル値はデータ処理装置３１４に入力される。データ処理装置３１４は、メモリやプロセッサを含むコンピュータであり、信号処理によりＤＮＡ分子の塩基配列を特定する。

抵抗Ｒ_Ｆによる電流換算の抵抗熱雑音は、Ｉ_{ＮＯＩＳＥ}＝√（４×ｋ×Ｔ／Ｒ_Ｆ）となる。Ｒ_Ｆ＝１ＭΩ、２７℃の環境下で１２９ｆＡ／√Ｈｚとなり、トランスインピーダンスが１００ｋＨｚの帯域を有する場合、４０．７ｐＡ_ＲＭＳのノイズが発生することとなる。したがって高精度測定のためには、多数サンプリングを行い、統計的処理が必要となるであろう。この観点において、実施の形態に係る電流測定装置１００は、低ノイズ特性および高速性を有するため、１塩基当たりのサンプリング回数を増やして精度を高め、あるいは単位時間当たりに解析する塩基の個数を増やすことができる。あるいは電流測定装置１００のノイズを低減できるため、１塩基当たりのサンプリング回数を減らすことができる。

図９では、ゲーティングナノポア方式のシーケンサを説明したが、電流測定装置１００はＭＣＢＪ方式のシーケンサにも利用可能である。この場合、ナノポアチップ３０２に代えて、ＭＣＢＪチップが使用される。ＭＣＢＪチップには、ナノポア３１２に代えて、金線などの電極材料と、電極材料を破断するための破断機構などが集積化される。

実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１００…電流測定装置、１０２…測定用チップ、１０４…ヘッドユニット、１０６…搬送装置、１０８…昇降装置、１１０…電流発生部、１１２…信号ライン、１２０…トランスインピーダンスアンプ、１２２…増幅回路、１２４…出力バッファ、１２６…測定部、１２８…電源回路、１３０…信号発生器、１３２…校正器、１３４…ガードアンプ、１３６…ＥＳＤ保護素子、１３８…ドライビングガードメタル、１４０…同軸配線、１４２…芯線、１４４…シールド、Ｒ_Ｆ…帰還抵抗、Ｃ_Ｆ…帰還キャパシタ、１５０…非反転アンプ、１５２…反転アンプ、１５４…オペアンプ、Ｐｄ１…第１コンタクト用パッド、Ｐｄ２…第２コンタクト用パッド、Ｐｄ３…第３コンタクト用パッド、Ｐｂ１…第１プローブ、Ｐｂ２…第２プローブ、Ｐｂ３…第３プローブ、１１２…信号ライン、１６０…ウェハ、１６２…プローブカード、１７０…治具、１７２…プローブユニット、１７４…マウンタ、１７６…ソケット、１８０…駆動アンプ、３００…塩基配列解析装置、３０２…ナノポアチップ、３０４…ナノ流路、３０６…ナノピラー、３１０…電極対、３１０ａ…第１電極、３１０ｂ…第２電極、３１２…ナノポア。

Claims (8)

1. 測定対象の電流信号が発生する電流発生部と、
   前記電流信号を電圧信号に変換するトランスインピーダンスアンプと、
   を備え、
   前記トランスインピーダンスアンプは、
   反転型の増幅回路と、
   前記増幅回路の反転入力端子と出力端子の間に設けられる帰還抵抗と、
   を含み、
   前記増幅回路は、前記電流発生部と同一の半導体チップに集積化されることを特徴とする電流測定装置。
2. 前記半導体チップに形成され、前記増幅回路の前記反転入力端子と接続される第１コンタクト用パッドと、
   前記半導体チップに形成され、前記増幅回路の前記出力端子と接続される第２コンタクト用パッドと、
   前記第１、第２コンタクト用パッドと接触する第１、第２プローブを有するヘッドユニットと、
   をさらに備え、
   前記帰還抵抗は、前記ヘッドユニットに内蔵され、前記第１、第２プローブの間に接続されることを特徴とする請求項１に記載の電流測定装置。
3. 前記半導体チップ上に形成される第３コンタクト用パッドと、
   前記半導体チップ上に形成され、前記第３コンタクト用パッドと接続されるドライビングガードメタルと、
   前記半導体チップ上に形成され、前記ドライビングガードメタルに前記増幅回路の非反転入力端子の電圧を供給するガードアンプと、
   をさらに備え、
   前記ヘッドユニットは、
   前記第３コンタクト用パッドと接触する第３プローブと、
   前記第１プローブから前記帰還抵抗に至る配線の一部である芯線と、前記第３プローブと接続されるシールドと、を有するケーブルと、
   をさらに有することを特徴とする請求項２に記載の電流測定装置。
4. 測定対象の電流信号が発生する電流発生部と、
   前記電流信号を電圧信号に変換するトランスインピーダンスアンプと、
   を備え、
   前記トランスインピーダンスアンプは、
   反転型の増幅回路と、
   前記増幅回路の反転入力端子と出力端子の間に設けられる帰還抵抗と、
   を含み、
   前記増幅回路は、入力段と増幅段を含み、
   前記増幅回路の前記入力段を含む一部が、前記電流発生部と同一の半導体チップに集積化されることを特徴とする電流測定装置。
5. 前記半導体チップに形成され、前記増幅回路の前記反転入力端子と接続される第１コンタクト用パッドと、
   前記半導体チップに形成され、前記入力段の出力端子と接続される第２コンタクト用パッドと、
   前記第１、第２コンタクト用パッドと接触する第１、第２プローブを有するヘッドユニットと、
   をさらに備え、
   前記帰還抵抗および前記増幅段は前記ヘッドユニットに内蔵され、
   前記増幅段の入力端子は、前記第２プローブと接続され、
   前記帰還抵抗は、前記第１プローブと前記増幅段の出力端子の間に接続されることを特徴とする請求項４に記載の電流測定装置。
6. 請求項１から５のいずれかに記載の電流測定装置を備えることを特徴とする塩基配列解析装置。
7. 第１電極および第２電極を含み、前記第１電極と前記第２電極の間に試料が通過可能に構成される電極対と、
   その反転入力端子が前記第１電極と接続される反転型の増幅回路と、
   前記増幅回路の反転入力端子と接続される第１コンタクト用パッドと、
   前記増幅回路の出力端子と接続される第２コンタクト用パッドと、
   を備え、ひとつの半導体基板に一体集積化され、
   使用において、前記第１コンタクト用パッドと前記第２コンタクト用パッドの間に、帰還抵抗が接続されることにより、トランスインピーダンスアンプが構成可能となっていることを特徴とする測定用チップ。
8. 第１電極および第２電極を含み、前記第１電極と前記第２電極の間に試料が通過可能に構成される電極対と、
   反転型の増幅回路の一部であって、その入力端子が前記第１電極と接続される入力段と、
   前記入力段の入力端子と接続される第１コンタクト用パッドと、
   前記入力段の出力端子と接続される第２コンタクト用パッドと、
   を備え、ひとつの半導体基板に一体集積化され、
   使用において、前記第１コンタクト用パッドと前記第２コンタクト用パッドの間に、帰還抵抗および前記増幅回路の増幅段が接続されることにより、トランスインピーダンスアンプが構成可能となっていることを特徴とする測定用チップ。

Images