JPH1065473A

JPH1065473A - 増幅回路

Info

Publication number: JPH1065473A
Application number: JP8220819A
Authority: JP
Inventors: Tsutomu Sato; 励佐藤; Kazuyoshi Shimizu; 和義清水; Masayuki Yoita; 正幸与板; Yukio Akazawa; 幸雄赤沢; Noboru Ishihara; 昇石原; Makoto Nakamura; 誠中村
Original assignee: Fujitsu Ltd; Nippon Telegraph and Telephone Corp
Current assignee: Fujitsu Ltd; NTT Inc
Priority date: 1996-08-22
Filing date: 1996-08-22
Publication date: 1998-03-06
Anticipated expiration: 2016-08-22
Also published as: JP3551642B2

Abstract

(57)【要約】【課題】増幅回路に関し、製造プロセスのバラツキ、
温度、電源変動、雑音の存在によらず安定に動作する増
幅回路の提供。【解決手段】バースト性信号Ｖ_iのピーク値Ｖ_p及び
ボトム値Ｖ_bを検出保持し、中間の閾値Ｖ_thを生成する
自動閾値設定回路１０と、閾値Ｖ_thを中心に入力信号Ｖ
_iを線形領域で増幅する振幅制限増幅回路２０とを備え
る増幅回路において、無信号時の出力信号Ｖ_oに基づ
き、該信号レベルが所定となるように回路２０に対して
帰還を掛けるオフセット補償回路３０を備え、閾値Ｖ_th
の検出誤差、その他の入力オフセット成分を補償する。
また検出したピーク値又はボトム値と所定の基準レベル
を比較する比較回路５１と、比較出力に従い出力信号Ｖ
_oを所定レベルにクランプするクランプ回路Ｔ５５とを
備え、バースト非受信時の出力信号Ｖ_oを所望レベルに
クランプする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は増幅回路に関し、更
に詳しくはバースト信号を含む入力信号のピーク値とボ
トム値とを検出保持し、これらの中間の閾値を生成する
自動閾値設定回路と、この閾値を中心に前記入力信号を
線形領域で増幅し、出力振幅を一定に保つ振幅制限増幅
回路とを備える増幅回路に関する。

【０００２】有線（電気，光）や無線による通信システ
ムではバースト性を有する信号の送／受信が行われる。
係るシステムの受信側では受信信号の振幅が瞬時に変化
するため、これに追従して瞬時に利得補償を行い、出力
振幅を一定に保つことが、後段の安定なクロック抽出、
符号判別に不可欠である。

【０００３】

【従来の技術】図２２は従来技術を説明する図である。
図２２（Ａ）は従来の増幅回路の回路図で、図におい
て、１０はバースト信号を含む入力信号Ｖ_iのピーク値
Ｖ_pとボトム値Ｖ_bとを検出・保持すると共に、これら
の中間の閾値Ｖ_thを生成する自動閾値設定回路（ＡＴ
Ｃ）、２０はこの閾値Ｖ_thを中心に入力信号Ｖ_iを線形
領域で増幅し、出力振幅を一定に保つ振幅制限増幅回路
２０（増幅器Ａ２１）である。

【０００４】ＡＴＣ１０は、入力信号Ｖ_iのピーク値Ｖ
_pを検出するピーク検出回路（ＰＤ）１１と、入力信号
Ｖ_iのボトム値Ｖ_bを検出するボトム検出回路（ＢＤ）
１２と、これらの中間の閾値信号Ｖ_thを生成する抵抗分
圧回路１３とを備える。ピーク検出回路１１において、
例えば無信号時（非バースト受信時）の入力信号レベル
Ｖ_i≒１．５Ｖとすると、該Ｖ_iがオペアンプＡ１１の
反転入力（−）に入力する。一方、容量Ｃ１１は抵抗値
の比較的大きい抵抗Ｒ１１により電源−Ｖ（又はＧＮ
Ｄ）側に放電されおり、その電圧Ｖ_pは次第に低下す
る。オペアンプＡ１１はこのＶ_pとＶ_iとを比較してお
り、Ｖ_p＜Ｖ_iになるとＬＯＷレベルを出力し、これに
よりPMOSFET Ｔ１１がＯＮする。PMOSFET Ｔ１１がＯＮ
すると、容量Ｃ１１はPMOSFET Ｔ１１を介して急速に充
電され、こうして無信号時のピーク検出値Ｖ_p＝Ｖ_i≒
１．５Ｖに保持される。

【０００５】ボトム検出回路１２において、無信号時の
入力信号レベルＶ_i≒１．５ＶはオペアンプＡ１２の反
転入力（−）に入力している。一方、容量Ｃ１２は抵抗
値の比較的大きい抵抗Ｒ１２により電源Ｖ_DD側から充電
されおり、その電圧Ｖ_bは次第に上昇する。オペアンプ
Ａ１２はこのＶ_bとＶ_iとを比較しており、Ｖ_b＞Ｖ _i
になるとＨＩＧＨレベルを出力し、これによりNMOSFET
Ｔ１２がＯＮする。NMOSFET Ｔ１２がＯＮすると、容量
Ｃ１２はNMOSFET Ｔ１２を介して急速に放電され、こう
して無信号時のボトム検出値Ｖ_b＝Ｖ_i≒１．５Ｖに保
持される。

【０００６】次に、入力信号が有ると、例えばＶ_i≒
０．５Ｖに低下する。この場合に、ピーク検出回路１１
においては、Ｖ_p＞Ｖ_iによりオペアンプＡ１１はＨＩ
ＧＨレベルを出力し、これによりPMOSFET Ｔ１１はＯＦ
Ｆしている。従って、ピーク検出値Ｖ_p≒１．５Ｖに保
持される。一方、ボトム検出回路１２においては、Ｖ_b
＞Ｖ_iによりオペアンプＡ１２はＨＩＧＨレベルを出力
し、これによりNMOSFETＴ１２がＯＮする。NMOSFET Ｔ
１２がＯＮすると、容量Ｃ１２はＶ_i≒０．５Ｖ（入力
信号の振幅）のレベルまで急速に放電され、こうして入
力信号のボトム値Ｖ_b＝Ｖ_i≒０．５Ｖが検出・保持さ
れる。

【０００７】抵抗分圧回路１３は、抵抗値の比較的大き
い抵抗Ｒ１３，Ｒ１４（Ｒ１３＝Ｒ１４）の直列回路か
らなっており、Ｖ_pとＶ_bの中間｛（Ｖ_p＋Ｖ_b）／
２｝の閾値信号Ｖ_thを生成し、これが増幅器Ａ２１の非
反転入力（＋）に入力される。従って、増幅器Ａ２１に
おいては、入力信号Ｖ_iの振幅が瞬時に変化しても、こ
れ追従して閾値信号Ｖ_thが変化し、これにより利得補償
が瞬時に行われるので、出力信号Ｖ_oの振幅が一定に保
たれる。

【０００８】図２２（Ｂ）にその動作タイミングチャー
トを示す。この種の増幅回路では、各構成回路が設計通
りに動作している場合は、図示の如く入力信号Ｖ_iの振
幅の１／２に閾値信号Ｖ_thが自動設定され、増幅器Ａ２
１の出力には所望のパルス幅の出力信号Ｖ_oが得られ
る。

【０００９】

【発明が解決しようとする課題】しかし、現実には製造
プロセスのバラツキや、温度、電源電圧の変動等が存在
し、これにより増幅器Ａ２１や、オペアンプＡ１１，Ａ
１２等には様々な入力オフセットが生じ得る。例えばオ
ペアンプＡ１１，Ａ１２等に入力オフセットが生じる
と、結果としてピーク検出値Ｖ_p及び又はボトム検出値
Ｖ_bに検出誤差が生じ、その閾値Ｖ_thは所望の中間値か
ら大幅にずれてしまう。

【００１０】図２２（Ｂ）において、例えば無信号時に
おける閾値Ｖ_thがＶ_th´の側にずれると、増幅器Ａ２１
の入力にオフセット電圧Ｖ_OFSが形成される。その結
果、増幅器Ａ２１の出力信号Ｖ_oは無信号時でも所望の
ＤＣレベル（例えば０Ｖ）とはならない。しかも、この
状態で入力信号Ｖ_iに雑音等が載ると、これが増幅され
て出力されてしまう等、後段の処理回路に様々な悪影響
を与える。

【００１１】また、受信信号の入力により入力信号Ｖ_i
がＬＯＷレベルになっても、閾値信号Ｖ_th´は、入力信
号Ｖ_iの振幅の中央には無いため、結果として出力信号
Ｖ_oのパルス幅が太ってしまう。パルス幅が太ると、後
段の処理回路ではクロックタイミングの正確な抽出が困
難となり、またデータ信号のアイパターンも劣化するこ
とから、符号誤りを起こし易いという問題がある。特
に、無信号期間も含めて受信データが小振幅のシステム
の場合は、利得を増すことにより雑音の影響が顕著に現
れるため、符号誤りを起こし易くなる。以上の事は、無
信号時における閾値Ｖ_thがＶ_th´と反対側にずれた場合
も同様に考えられる。

【００１２】また、仮にピーク検出値Ｖ_p及びボトム検
出値Ｖ_bに検出誤差がなくても、増幅器Ａ２１そのもの
が入力オフセット±Ｖ_OFSを有する場合がある。この場
合も、上記同様にして後段の処理回路に悪影響を与え
る。更にまた、一般に電源やグランドからの雑音の影響
は、受信データの大小に関わらず現れるため、特に受信
データが小振幅の場合は、プリアンプ等の雑音の影響と
重畳されて、この増幅回路に効いてくる。この場合に、
従来のようにシステム的な雑音対策がなされず、例えば
ＡＴＣ１０がグランド雑音の影響を受け易く、かつ増幅
器Ａ２１が電源変動や電源雑音の影響を受け易い回路構
成であると、雑音の影響がもろに効いてきて後段の処理
回路に悪影響を与える。

【００１３】更にまた、この種の光通信システムでは、
システム上の反射光等が、本来無信号であるべきバース
ト信号の間の区間で受信される場合がある。この場合
も、反射光や雑音の影響により、何らかの出力信号Ｖ_O
が出力され、後段の処理回路に様々な悪影響を与える。
本発明の目的は、製造プロセスのバラツキ、温度、電源
電圧の変動、更には雑音等の存在にも係わらず、常に所
望の特性で安定に動作する増幅回路を提供することにあ
る。

【００１４】

【課題を解決するための手段】上記の課題は例えば図１
の構成により解決される。即ち、本発明（１）の増幅回
路は、バースト信号を含む入力信号Ｖ_iのピーク値とボ
トム値とを検出保持し、これらの中間の閾値Ｖ_thを生成
する自動閾値設定回路１０と、この閾値Ｖ_thを中心に前
記入力信号Ｖ_iを線形領域で増幅し、出力振幅を一定に
保つ振幅制限増幅回路２０とを備える増幅回路におい
て、無信号時の振幅制限増幅回路２０の出力Ｖ_Oに基づ
き、該出力Ｖ_Oの信号レベルが所定となるように振幅制
限増幅回路２０に帰還を掛けるオフセット補償回路３０
を備えるものである。

【００１５】本発明（１）によれば、オフセット補償回
路３０は無信号時の振幅制限増幅回路２０の出力Ｖ_Oに
基づき、該出力Ｖ_Oの信号レベルが所定となるように振
幅制限増幅回路２０に対して負帰還を掛けるので、製造
プロセスのバラツキ、温度、電源電圧の変動等により閾
値信号Ｖ_thに誤差があっても、又は振幅制限増幅回路２
０そのものに入力オフセットがあっても、この誤差や入
力オフセットによる影響を有効に補償できる。

【００１６】従って、出力信号Ｖ_OにおけるＤＣレベル
の変動、パルス幅の変動、更には雑音信号の出力を有効
に抑制でき、後段の処理回路は適正なクロックタイミン
グの抽出、適正な符号判別を行える。好ましくは、本発
明（２）においては、上記本発明（１）において、例え
ば図２に示す如く、オフセット補償回路３０は、振幅制
限増幅回路２０の出力と所定の基準レベルＶ_refとを比
較する比較回路ＣＭＰ３１と、該比較回路の出力信号Ｖ
_eを所定の時定数で蓄積、保持する蓄積保持回路（Ｃ３
１，Ｒ３１等）とを備える。

【００１７】本発明（２）によれば、比較回路ＣＭＰ３
１は振幅制限増幅回路２０の出力と所定の基準レベルＶ
_refとを比較するので、入力の閾値誤差やオフセット分
を高精度で検出できる。また蓄積保持回路は比較回路の
出力信号Ｖ_eを所定の時定数で蓄積、保持するので、帰
還ループを安定に構成できる。なお、蓄積保持回路の時
定数を大きくしておけば、バースト信号の受信時でも帰
還信号Ｖ_fの変動は小さい。従って、本発明（２）のオ
フセット補償回路３０は、無信号の時のみ動作するもの
でないことに注意されたい。

【００１８】また好ましくは、本発明（３）において
は、上記本発明（１）において、例えば図３に示す如
く、オフセット補償回路３０は、振幅制限増幅回路２０
の反転，非反転出力（平衡出力）を比較する比較回路Ｃ
ＭＰ３１と、該比較回路の出力信号を所定の時定数で蓄
積、保持する蓄積保持回路とを備える。本発明（３）に
よれば、所定の基準レベルＶ_refを生成する必要が無い
ので、回路を無調整で構成できる。また比較回路ＣＭＰ
３１は振幅制限増幅回路２０の反転，非反転出力を比較
するので、入力の閾値誤差やオフセット分の検出感度が
高い。

【００１９】また好ましくは、本発明（４）において
は、上記本発明（１）において、例えば図２，図３に示
す如く、オフセット補償回路３０の出力を振幅制限増幅
回路２０の信号入力側に帰還する。また好ましくは、本
発明（５）においては、上記本発明（１）において、例
えば図４，図５に示す如く、オフセット補償回路３０の
出力を振幅制限増幅回路２０の閾値入力側に帰還する。

【００２０】従って、入力信号のバイアスに影響を与え
ない。また好ましくは、本発明（６）においては、上記
本発明（１）において、例えば図６，図７に示す如く、
オフセット補償回路３０は反転，非反転の帰還信号
Ｖ _f，／Ｖ_fを生成し、該反転，非反転の帰還信号を振
幅制限増幅回路２０の差動対をなす信号入力側と閾値入
力側とに夫々帰還する。

【００２１】従って、反転，非反転の各帰還信号Ｖ_f，
／Ｖ_fのダイナミックレンジを小さくできる。また、こ
れらを振幅制限増幅回路２０の差動対をなす信号入力側
と閾値入力側とに夫々帰還するので、回路の帰還応答が
速い。また好ましくは、本発明（７）においては、上記
本発明（１）において、例えば図８，図９に示す如く、
オフセット補償回路３０の出力を振幅制限増幅回路２０
の信号出力側に帰還する。

【００２２】本発明（７）によれば、オフセット補償回
路３０の出力を振幅制限増幅回路２０の信号出力側に帰
還するので、上記入力側に帰還する場合と比べて、帰還
ルートからの雑音の混入を抑制できる。また振幅制限増
幅回路２０の信号出力側には帰還信号を直接帰還できる
ので、帰還ロスが少なく、効率が良い。また帰還信号の
ダイナミックレンジも広くとれ、高精度で安定な負帰還
制御を行える。

【００２３】なお、振幅制限増幅回路２０が複数段構成
の場合は、帰還信号を中間段に帰還しても良い。また好
ましくは、本発明（８）においては、上記本発明（１）
において、例えば図８，図９に示す如く、オフセット補
償回路３０は反転，非反転の帰還信号Ｖ _f，／Ｖ_fを生
成し、該反転，非反転の帰還信号を振幅制限増幅回路２
０の差動対をなす信号出力側に夫々帰還する。

【００２４】従って、反転，非反転の各帰還信号Ｖ_f，
／Ｖ_fのダイナミックレンジを小さくできる。また、こ
れらを振幅制限増幅回路２０の差動対をなす信号出力Ｖ
_o，／Ｖ_oの側に夫々帰還するので、回路の帰還応答が
速い。また好ましくは、本発明（９）においては、上記
本発明（２）又は（３）において、例えば図１０に示す
如く、オフセット補償回路３０は、外部制御により蓄積
保持回路への比較信号Ｖ_eの入力を付勢／消勢するスイ
ッチ手段ＳＷ３１を備える。

【００２５】本発明（９）によれば、以下のオフセット
補償制御が可能である。例えば、予め無信号時にスイッ
チ手段ＳＷ３１をＯＮにして帰還ループを形成し、適正
なオフセット補償を行う。次にバースト受信時にはスイ
ッチ手段ＳＷ３１をＯＦＦにする。こうすれば、バース
ト受信時に大きな信号Ｖ_iが入力しても、蓄積保持回路
への比較信号Ｖ_eの入力は消勢されるので、帰還信号Ｖ
_fの値は変動しない。またこの区間に蓄積保持回路は上
記形成された帰還信号Ｖ_fを維持するので、振幅制限増
幅回路２０はオフセット補償された出力信号Ｖ_oを出力
する。また、本発明（９）では、蓄積保持回路の時定数
を小さくできるので、帰還ループの利得を高くできる。

【００２６】また本発明（１０）の増幅回路は、上記前
提となる増幅回路において、例えば図１１に示す如く、
自動閾値設定回路１０と振幅制限増幅回路２０とを共に
グランド基準の回路構成で構成したものである。ここ
で、グランド基準の回路構成とは、例えば図１１に示す
如く、各主要信号Ｖ_i，Ｖ_th等の信号レベルがグランド
雑音の影響を直接的に受ける回路構成を言う。本発明
（１０）によれば、少なくとも自動閾値設定回路１０と
振幅制限増幅回路２０とを共にグランド基準の回路構成
で構成したので、グランド雑音の影響は増幅回路の全体
に同相で働いて相殺され、出力信号への影響が抑制され
る。また、この種の回路構成では各主要信号Ｖ_i，Ｖ_th
等は元々電源変動や電源雑音の影響を受けにくい。従っ
て、雑音や電源変動に強い増幅回路が得られる。

【００２７】また本発明（１１）の増幅回路は、上記前
提となる増幅回路において、例えば図１２に示す如く、
自動閾値設定回路１０と振幅制限増幅回路２０とを共に
電源基準の回路構成で構成したものである。ここで、電
源基準の回路構成とは、例えば図１２に示す如く、各主
要信号Ｖ_i，Ｖ_th等の信号レベルが電源変動や電源雑音
の影響を直接的に受ける回路構成を言う。本発明（１
１）によれば、少なくとも自動閾値設定回路１０と振幅
制限増幅回路２０とを共に電源基準の回路構成で構成し
たので、電源変動や電源雑音の影響は増幅回路の全体に
同相で働いて相殺され、出力信号への影響が抑制され
る。また、この種の回路構成では各主要信号Ｖ_i，Ｖ_th
等は元々グランド雑音の影響を受けにくい。従って、雑
音や電源変動に強い増幅回路が得られる。

【００２８】また本発明（１２）の増幅回路は、上記前
提となる増幅回路において、例えば図１３に示す如く、
無信号時の振幅制限増幅回路２０の出力に基づき、該出
力の信号レベルが所定となるように振幅制限増幅回路に
帰還を掛けるオフセット補償回路３０を有する増幅回路
１０，２０と、前段の任意回路とをカップリングコンデ
ンサＣ_Cにより接続すると共に、該増幅回路の信号入力
側に直流バイアスを加えるバイアス回路４０を備えるも
のである。

【００２９】この種の増幅回路１０，２０では、その入
力のダイナミックレンジ（又は動作点レベル）と、前段
回路の出力のダイナミックレンジ（又は動作点レベル）
とは必ずしも一致しない。係る場合でも、本発明（１
２）によれば、これらをカップリングコンデンサＣ_Cに
より接続すると共に、増幅回路１０，２０の信号入力側
に所望の直流バイアスＶ_Bを加えるので、所望の入力ダ
イナミックレンジの信号の増幅及び所望のオフセット補
償制御が得られる。

【００３０】好ましくは、本発明（１３）においては、
上記本発明（１２）において、カップリングコンデンサ
Ｃ_Cは、バースト信号入力時における増幅回路入力の直
流バイアス変動が、該増幅回路の最小受信電力に対応す
る入力信号振幅の数パーセント以内に収まるような容量
値を有する。従って、バースト信号入力時における増幅
回路入力の直流バイアス変動を抑制でき、オフセット補
償制御を安定に行える。

【００３１】また上記の課題は例えば図１又は図１５の
構成により解決される。即ち、本発明（１４）の増幅回
路は、上記前提となる増幅回路において、自動閾値設定
回路１０の検出ピーク値Ｖ_p又は検出ボトム値Ｖ_bと所
定の基準レベルとを比較する比較回路５１と、その比較
出力に従い振幅制限増幅回路２０の出力を所定の信号レ
ベルにクランプするクランプ回路Ｔ５５とを備えるもの
である。

【００３２】ところで、一般にこの種の増幅回路では、
無信号時の検出ピーク値Ｖ_p，検出ボトム値Ｖ_bは無信
号時の入力信号Ｖ_iのレベルに復帰して（又はリセット
されて）いる。従って、閾値信号Ｖ_th≒Ｖ_iにより、振
幅制限増幅回路２０は無信号時の入力信号Ｖ_iに対して
所定の利得を有する。係る状態では、入力信号が無いに
も係わらず、入力の雑音や不要な反射光信号等が増幅さ
れるために、振幅制限増幅回路２０の出力にパルス信号
が出力され、後段の回路に悪影響を及ぼす。

【００３３】本発明（１４）によれば、例えば比較回路
ＣＭＰ５１は検出ボトム値Ｖ_bと所定の基準レベルＶ_C
とを比較するので、入力の無信号時にはＶ_i≒Ｖ_b＞Ｖ
_Cの関係となり、これによりクランプ回路Ｔ５５は振幅
制限増幅回路２０の出力を所定の信号レベル（ＧＮＤ又
は無信号時の出力レベル）にクランプする。従って、後
段の回路に悪影響を及ぼさない。また、受信バースト信
号が入力した時は、速やかにＶ_b＜Ｖ_Cとなるので、出
力信号のクランプ状態も速やかに開放される。従って、
以後は適正なデータパルス信号が出力される。

【００３４】好ましくは、本発明（１５）においては、
上記本発明（１４）において、例えば図１７に示す如
く、所定の基準レベルＶ_Cは、振幅制限増幅回路２０の
増幅トランジスタＴ２１と同一特性を有するレプリカト
ランジスタＴ５１で構成した定電流源回路と、該定電流
源回路の定電流Ｉ₁（必要ならＩ₁をカレントミラーし
たＩ₂）に基づき駆動される抵抗Ｒ５２とにより生成さ
れる。

【００３５】本発明（１５）によれば、レプリカトラン
ジスタＴ５１は増幅トランジスタＴ２１と同一特性（利
得，しきい値電圧Ｖ_TH，温度特性等）を有するので、製
造プロセスのバラツキ、温度や電源の変動等によらず、
増幅トランジスタＴ２１の特性に対応した基準レベルＶ
_Cを自動生成できる。なお、入力信号Ｖ_iが正論理の場
合は上記検出ボトム値Ｖ_bに代えて検出ピーク値Ｖ_pが
使用される。

【００３６】また本発明（１６）の増幅回路は、上記前
提となる増幅回路において、例えば図１６に示す如く、
自動閾値設定回路１０の検出ピーク値Ｖ_p又は検出ボト
ム値Ｖ_bと、検出ボトム値Ｖ_b又は検出ピーク値Ｖ_pを
レベルシフトした値Ｖ_Cとを比較する比較回路ＣＭＰ５
１と、その比較出力に従い振幅制限増幅回路の出力を所
定の信号レベルにクランプするクランプ回路Ｔ５５とを
備えるものである。

【００３７】本発明（１６）は、入力信号Ｖ_iの振幅
（Ｖ_p−Ｖ_b）を検出しており、別途に独立した基準レ
ベルＶ_Cを生成する必要が無いので、回路構成が簡単で
あると共に、調整の必要もなく、出力信号Ｖ_oのクラン
プ必要有無の判定を安定に行える。好ましくは、本発明
（１７）においては、上記本発明（１６）において、例
えば図１８に示す如く、レベルシフト量は、振幅制限増
幅回路２０の増幅トランジスタ２１と同一特性を有する
レプリカトランジスタＴ５１で構成した定電流源回路
と、該定電流源回路の定電流Ｉ₁（必要ならカラントミ
ラーされたＩ₂）に基づき駆動される抵抗５４とにより
生成される。

【００３８】また好ましくは、本発明（１８）において
は、上記本発明（１４）〜（１６）又は（１７）におい
て、例えば図１９に示す如く、自動閾値設定回路１０の
検出ピーク値Ｖ_p及び検出ボトム値Ｖ_bはリセット信号
ＲＳＴの入力によりその時点の入力信号Ｖ_iの信号レベ
ルに初期化される。従って、バースト受信後、自動閾値
設定回路１０を速やかにリセットすることで、バースト
受信直後より後段の回路に雑音パルスが出力されるのを
有効に防止できる。

【００３９】また好ましくは、本発明（１９）において
は、上記本発明（１４）〜（１７）又は（１８）におい
て、例えば図２０に示す如く、無信号時の振幅制限増幅
回路２０の出力Ｖ_o´に基づき、該出力Ｖ_o´の信号レ
ベルが所定となるように振幅制限増幅回路に帰還を掛け
るオフセット補償回路３０を備える。従って、クランプ
機能と、オフセット補償機能とにより、増幅回路の動作
信頼性は格段に向上する。

【００４０】また本発明（２０）の増幅回路は、上記前
提となる増幅回路において、例えば図２１に示す如く、
上記本発明（１９）の増幅回路を複数段縦列接続したも
のである。本発明（２０）によれば、上記本発明（１
９）の増幅回路を複数段縦列接続することで、回路全体
として高い利得が得られる。逆に、各増幅段の利得を小
さく出来るので、オフセット補償の残差分を小さくでき
る。一方、このオフセット補償の残差分は、全段を通し
て、各段における残差分は所定以上には成り得ないの
で、最終的に高利得かつ低オフセットの増幅回路を安定
かつ容易に提供できる。

【００４１】

【発明の実施の形態】以下、添付図面に従って本発明に
好適なる複数の実施の形態を詳細に説明する。なお、全
図を通して同一符号は同一又は相当部分を示すものとす
る。図２は実施の形態による増幅回路を説明する図
（１）で、増幅器Ａ２１（即ち、振幅制限増幅回路２
０）の信号入力側にオフセット補償のための帰還を掛け
る場合示している。

【００４２】図において、１０はバースト信号を含む入
力信号Ｖ_iのピーク値Ｖ_pとボトム値Ｖ_bとを検出・保
持すると共に、これらの中間の閾値Ｖ_thを生成する自動
閾値設定回路（ＡＴＣ）、２０はこの閾値Ｖ_thを中心に
入力信号Ｖ_iを線形領域で増幅し、出力振幅を一定に保
つ振幅制限増幅回路２０（以下、増幅器Ａ２１とも言
う）、３０は振幅制限増幅回路２０の入力オフセットを
補償するためのオフセット補償回路である。

【００４３】なお、ＡＴＣ１０と、振幅制限増幅回路２
０とについては図２２の従来のものと同様で良い。但
し、ＡＴＣ１０については、以下の各実施の形態を通し
て、ピーク，ボトム検出値Ｖ_p，Ｖ_bの強制リセット機
能無しのものと、強制リセット機能有りのものとが考え
られる。図２は基本的には強制リセット機能無しの回路
構成を示している。強制リセット機能有りの場合は、例
えば図示の抵抗Ｒ１１，Ｒ１２に代えて、外部のリセッ
ト信号ＲＳＴによりＯＮ／ＯＦＦするようなスイッチ回
路（不図示）を設ける。更には、容量Ｃ１１，Ｃ１２と
分圧抵抗Ｒ１３，Ｒ１４との間に夫々高入力インピーダ
ンスのソースフォロワ回路（不図示）を介在させても良
い。この場合の容量Ｃ１１，Ｃ１２は、バースト信号受
信時におけるリセット信号ＲＳＴ＝０の間は、スイッチ
回路ＯＦＦにより、夫々のピーク検出値Ｖ_p、ボトム検
出値Ｖ_bを安定に保持するが、バースト信号非受信時
（無信号時）にリセット信号ＲＳＴ＝１になると、スイ
ッチ回路ＯＮにより、その時点の無入力信号Ｖ_iの値に
高速にリセットされる。

【００４４】オフセット補償回路３０は、所定の基準電
圧Ｖ_refを生成する定電圧源回路と、基準電圧Ｖ_refと
増幅器Ａ２１の出力信号Ｖ_oとを比較する比較回路ＣＭ
Ｐ３１と、比較回路ＣＭＰ３１の出力信号Ｖ_eを所定の
時定数で蓄積、保持するローパスフィルタ回路（抵抗Ｒ
３１，容量Ｃ３１）と、緩衝増幅器Ｂ３１とを備え、緩
衝増幅器Ｂ３１の出力の帰還信号Ｖ_fを抵抗Ｒ２２を介
して増幅器Ａ２１の反転入力（−）に供給している。帰
還量は、抵抗Ｒ２１と抵抗Ｒ２２との比で決定される。

【００４５】以下、増幅回路のオフセット補償動作を説
明する。入力の無信号時において、十分な時間が経過
（又は適当なタイミングにリセット信号ＲＳＴ＝１が入
力）すると、増幅器Ａ２１の入力にオフセットが存在し
ない場合は、Ｖ_i´＝Ｖ_thとなり、出力信号Ｖ_oの振幅
は０Ｖとなる。この時の出力信号Ｖ_oのＤＣレベルをＶ
_oとすると、基準電圧Ｖ_refは、Ｖ_ref＝Ｖ_oに選ばれ
る。更に、この場合のＣＭＰ３１の出力Ｖ_e＝Ｖ_e0とす
ると、これを蓄積・保持した帰還信号Ｖ_f＝Ｖ_i（無信
号時）となるように設定されており、よって増幅器Ａ２
１に負帰還は掛からない。

【００４６】また、増幅器Ａ２１の入力にＶ_i´＜Ｖ_th
のオフセットが存在する場合は、増幅器Ａ２１の出力で
は入力無信号にも係わらずＶ_o＞Ｖ_refの関係となり、
ＣＭＰ３１の出力Ｖ_eはＨＩＧＨレベルになる。これに
より抵抗Ｒ３１を介して容量Ｃ３１が充電され、帰還信
号Ｖ_fは時定数τ＝Ｃ３１×Ｒ３１で上昇する。これに
より入力信号Ｖ_i´のＤＣバイアスが押し上げられ、最
終的にはＶ_i´＝Ｖ_th、即ち、Ｖ_o＝Ｖ_refの動作状態
に落ちつく。

【００４７】また、増幅器Ａ２１の入力にＶ_i´＞Ｖ_th
のオフセットが存在する場合は、増幅器Ａ２１の出力で
は入力無信号にも係わらずＶ_o＜Ｖ_refの関係となり、
ＣＭＰ３１の出力Ｖ_eはＬＯＷレベルになる。これによ
り抵抗Ｒ３１を介して容量Ｃ３１が放電され、帰還信号
Ｖ_fは時定数τ＝Ｃ３１×Ｒ３１で下降する。これによ
り入力信号Ｖ_i´のＤＣバイアスが引き下げげられ、最
終的にはＶ_i´＝Ｖ_th、即ち、Ｖ_o＝Ｖ_refの動作状態
に落ちつく。

【００４８】このように、上記何れの場合も、入力の無
信号時における出力信号Ｖ_oのＤＣレベルは所望のＶ
_refとなる。次に入力信号Ｖ_iが入力すると、これに追
従してＡＴＣ１０が生成した閾値信号Ｖ_thのレベルは、
上記オフセット補償により、入力信号Ｖ_i´の信号振幅
の丁度中間にある。その結果、増幅器Ａ２１は、この閾
値Ｖ_thを中心にして入力信号Ｖ_i´を線形領域で増幅
し、所定振幅の出力信号Ｖ_oを出力する。従って、出力
信号Ｖ_oのＤＣレベル及び出力のパルス幅変動が有効に
抑制され、符号誤りを起こし難い。

【００４９】なお、このようなオフセット補償はシステ
ムの立ち上げ時に安定状態に達すればよく、かつ他に帰
還回路も存在しないので、帰還ループの時定数τの選択
には自由度があり、増幅回路が不安定になることを十分
に回避できる。図３は実施の形態による増幅回路を説明
する図（２）で、上記図２の増幅器Ａ２１が平衡型の出
力信号Ｖ_o，／Ｖ_o（但し、記号／は反転を示す）を出
力する場合を示している。

【００５０】入力の無信号時において、増幅器Ａ２１の
入力にオフセットが存在しない場合は、Ｖ_i´＝Ｖ_thと
なり、増幅器Ａ２１の出力ではＶ_o＝／Ｖ_oとなる。こ
の場合は帰還信号Ｖ_f＝Ｖ_i´となり、増幅器Ａ２１に
負帰還は掛からない。また、増幅器Ａ２１の入力にＶ_i
´＜Ｖ_thのオフセットが存在する場合は、増幅器Ａ２１
の出力ではＶ_o＞／Ｖ_oとなり、オフセット補償回路３
０の帰還信号Ｖ_fは上昇する。その結果、入力信号Ｖ_i
´のＤＣバイアスが押し上げられ、最終的にはＶ_i´＝
Ｖ_thのバイアス状態に落ちつく。

【００５１】また、増幅器Ａ２１の入力にＶ_i´＞Ｖ_th
のオフセットが存在する場合は、増幅器Ａ２１の出力で
はＶ_o＜／Ｖ_oとなり、オフセット補償回路３０の帰還
信号Ｖ_fは下降する。その結果、入力信号Ｖ_i´のＤＣ
バイアスが引き下げられ、最終的にはＶ_i´＝Ｖ_thのバ
イアス状態に落ちつく。この例では、ＣＭＰ３１は平衡
型の出力信号Ｖ_o，／Ｖ_oを比較するので、上記図２の
場合に比べて入力オフセットの検出感度が高い。また、
所定の基準電圧Ｖ_refを生成する必要が無いので、回路
を無調整に構成できる。

【００５２】図４は実施の形態による増幅回路を説明す
る図（３）で、増幅器Ａ２１の閾値入力側にオフセット
補償の帰還を掛ける場合を場合を示している。入力の無
信号時において、増幅器Ａ２１の入力にオフセットが存
在しない場合は、Ｖ_i＝Ｖ_thとなり、増幅器Ａ２１の出
力ではＶ_o＝Ｖ_refとなる。この場合は帰還信号Ｖ_f＝
Ｖ_iとなり、増幅器Ａ２１に負帰還は掛からない。

【００５３】また、増幅器Ａ２１の入力にＶ_i＜Ｖ_thの
オフセットが存在する場合は、増幅器Ａ２１の出力では
Ｖ_o＞Ｖ_refとなり、オフセット補償回路３０の帰還信
号Ｖ _fは下降する。その結果、閾値信号Ｖ_thのＤＣバイ
アスが引き下げられ、最終的にはＶ_i＝Ｖ_thのバイアス
状態に落ちつく。また、増幅器Ａ２１の入力にＶ_i＞Ｖ
_thのオフセットが存在する場合は、増幅器Ａ２１の出力
ではＶ_o＜Ｖ_refとなり、オフセット補償回路３０の帰
還信号Ｖ _fは上昇する。その結果、閾値信号Ｖ_thのＤＣ
バイアスが押し上げられ、最終的にはＶ_i＝Ｖ_thのバイ
アス状態に落ちつく。

【００５４】この例では、オフセット補償回路３０の帰
還信号Ｖ_fを増幅器Ａ２１の閾値入力側に帰還するの
で、上記図２又は図３に示したように、入力信号Ｖ_iの
ラインに補償量調整のための抵抗Ｒ２１を介在させる必
要が無い。従って、入力信号Ｖ _iの利得低下が生じな
い。図５は実施の形態による増幅回路を説明する図
（４）で、上記図４の増幅器Ａ２１が平衡型の出力信号
Ｖ_o，／Ｖ_oを出力する場合を示している。

【００５５】入力の無信号時において、増幅器Ａ２１の
入力にオフセットが存在しない場合は、Ｖ_i＝Ｖ_thとな
り、増幅器Ａ２１の出力ではＶ_o＝／Ｖ_oとなる。この
場合は帰還信号Ｖ_f＝Ｖ_iとなり、増幅器Ａ２１に負帰
還は掛からない。また、増幅器Ａ２１の入力にＶ_i＜Ｖ
_thのオフセットが存在する場合は、増幅器Ａ２１の出力
ではＶ_o＞／Ｖ_oとなり、オフセット補償回路３０の帰
還信号Ｖ _fは下降する。その結果、閾値信号Ｖ_thのＤＣ
バイアスが引き下げられ、最終的にはＶ_i＝Ｖ_thのバイ
アス状態に落ちつく。

【００５６】また、増幅器Ａ２１の入力にＶ_i＞Ｖ_thの
オフセットが存在する場合は、増幅器Ａ２１の出力では
Ｖ_o＜／Ｖ_oとなり、オフセット補償回路３０の帰還信
号Ｖ _fは上昇する。その結果、閾値信号Ｖ_thのＤＣバイ
アスが押し上げられ、最終的にはＶ_i＝Ｖ_thのバイアス
状態に落ちつく。この例では、回路を無調整に構成でき
ると共に、入力オフセットの検出感度が高い。

【００５７】図６は実施の形態による増幅回路を説明す
る図（５）で、オフセット補償回路の比較回路ＣＭＰ３
１が平衡型の出力信号Ｖ_e，／Ｖ_eを出力する場合を示
している。入力の無信号時において、増幅器Ａ２１の入
力にオフセットが存在しない場合は、Ｖ_i´＝Ｖ_thとな
り、増幅器Ａ２１の出力ではＶ_o＝Ｖ_refとなる。この
場合は、帰還信号Ｖ_f＝／Ｖ_f＝Ｖ_i´となり、増幅器
Ａ２１に負帰還は掛からない。

【００５８】また、増幅器Ａ２１の入力にＶ_i´＜Ｖ_th
のオフセットが存在する場合は、増幅器Ａ２１の出力で
はＶ_o＞Ｖ_refとなり、オフセット補償回路３０の帰還
信号Ｖ_fは上昇し、かつ帰還信号／Ｖ_fは下降する。そ
の結果、入力信号Ｖ_i´のＤＣバイアスが押し上げら
れ、かつ閾値信号Ｖ_thのＤＣバイアスは引き下げられ
る。こうして、最終的にはＶ_i´＝Ｖ_thのバイアス状態
に落ちつく。

【００５９】また、増幅器Ａ２１の入力にＶ_i´＞Ｖ_th
のオフセットが存在する場合は、増幅器Ａ２１の出力で
はＶ_o＜Ｖ_refとなり、オフセット補償回路３０の帰還
信号Ｖ_fは下降し、かつ帰還信号／Ｖ_fは上昇する。そ
の結果、入力信号Ｖ_i´のＤＣバイアスが引き下げら
れ、かつ閾値信号Ｖ_thのＤＣバイアスが押し上げられ
る。こうして、最終的にはＶ_i´＝Ｖ_thのバイアス状態
に落ちつく。

【００６０】この例では、入力信号Ｖ_i´及び閾値信号
Ｖ_thに夫々負帰還を掛けるので、各帰還信号Ｖ_f，／Ｖ
_fのダイナミックレンジを小さく出来ると共に、帰還制
御の応答が速い。図７は実施の形態による増幅回路を説
明する図（６）で、上記図６の増幅器Ａ２１が平衡型の
出力信号Ｖ_o，／Ｖ_oを出力する場合を示している。

【００６１】入力の無信号時において、増幅器Ａ２１の
入力にオフセットが存在しない場合は、Ｖ_i´＝Ｖ_thと
なり、増幅器Ａ２１の出力ではＶ_o＝／Ｖ_oとなる。こ
の場合は、帰還信号Ｖ_f＝／Ｖ_f＝Ｖ_i´となり、増幅
器Ａ２１に負帰還は掛からない。また、増幅器Ａ２１の
入力にＶ_i´＜Ｖ_thのオフセットが存在する場合は、増
幅器Ａ２１の出力ではＶ_o＞／Ｖ_oとなり、オフセット
補償回路３０の帰還信号Ｖ_fは上昇し、かつ帰還信号／
Ｖ_fは下降する。その結果、入力信号Ｖ_i´のＤＣバイ
アスが押し上げられ、かつ閾値信号Ｖ_thのＤＣバイアス
は引き下げられる。こうして、最終的にはＶ_i´＝Ｖ_th
のバイアス状態に落ちつく。

【００６２】また、増幅器Ａ２１の入力にＶ_i´＞Ｖ_th
のオフセットが存在する場合は、増幅器Ａ２１の出力で
はＶ_o＜／Ｖ_oとなり、オフセット補償回路３０の帰還
信号Ｖ_fは下降し、かつ帰還信号／Ｖ_fは上昇する。そ
の結果、入力信号Ｖ_i´のＤＣバイアスが引き下げら
れ、かつ閾値信号Ｖ_thのＤＣバイアスが押し上げられ
る。こうして、最終的にはＶ_i´＝Ｖ_thのバイアス状態
に落ちつく。

【００６３】この例では、ＣＭＰ３１は平衡型の出力信
号Ｖ_o，／Ｖ_oを比較するので、上記図６の場合に比べ
て入力オフセットの検出感度が高い。また、回路を無調
整に構成できる。図８は実施の形態による増幅回路を説
明する図（７）で、オフセット補償用の帰還電流Ｉ_f，
／Ｉ_fを振幅制限増幅回路２０（増幅器Ａ２１）の出力
段に帰還する場合を示している。

【００６４】増幅器Ａ２１において、NMOSFET Ｔ２１，
Ｔ２２は差動対を成しており、共通のソース側には定電
流源ＣＣＳが、また各ドレイン側には夫々負荷抵抗Ｒ２
１，Ｒ２２（但し、Ｒ２１＝Ｒ２２）が接続している。
係る構成で、NMOSFET Ｔ２１のゲートには入力信号Ｖ_i
を加え、かつNMOSFET Ｔ２２のゲートには閾値信号Ｖ _th
を加える。

【００６５】また、この例の緩衝増幅器Ｂ３３の出力段
は例えばPMOSFET 等による可変定電流源（不図示）とな
っており、入力の帰還信号Ｖ_f，／Ｖ_fに応じた各定電
流Ｉ _f，／Ｉ_fをNMOSFET Ｔ２１，Ｔ２２の各ドレイン
側に流し込む。入力の無信号時において、増幅器Ａ２１
の入力にオフセットが存在しない場合は、Ｖ_i＝Ｖ_thと
なり、増幅器Ａ２１の出力ではＶ_o＝／Ｖ_o＝Ｖ_refと
なる。この場合は、帰還信号Ｖ_f＝／Ｖ_fとなり、よっ
て帰還電流Ｉ_f＝／Ｉ_fとなる。従って、増幅器Ａ２１
の出力段に負帰還は掛からない。

【００６６】また、増幅器Ａ２１の入力にＶ_i＜Ｖ_thの
オフセットが存在する場合は、増幅器Ａ２１の出力では
Ｖ_o＞／Ｖ_oとなり、またオフセット補償回路３０の入
力ではＶ_o＞Ｖ_refとなる。これにより帰還信号Ｖ_fは
上昇し、かつ帰還信号／Ｖ_fは下降する。また、これに
より帰還電流Ｉ_fは減少し、かつ帰還電流／Ｉ_fは増大
する。その結果、出力信号Ｖ_oの動作点電圧が引き下げ
られ、かつ出力信号／Ｖ_oの動作点電圧は押し上げられ
る。こうして、最終的にはＶ_o＝／Ｖ_o＝Ｖ_re _fの動作
点電圧の状態に落ちつく。

【００６７】また、増幅器Ａ２１の入力にＶ_i＞Ｖ_thの
オフセットが存在する場合は、増幅器Ａ２１の出力では
Ｖ_o＜／Ｖ_oとなり、またオフセット補償回路３０の入
力ではＶ_o＜Ｖ_refとなる。これにより帰還信号Ｖ_fは
下降し、かつ帰還信号／Ｖ_fは上昇する。また、これに
より帰還電流Ｉ_fは増大し、かつ帰還電流／Ｉ_fは減少
する。その結果、出力信号Ｖ_oの動作点電圧が押し上げ
げられ、かつ出力信号／Ｖ_oの動作点電圧は引き下げら
れる。こうして、最終的にはＶ_o＝／Ｖ_o＝Ｖ _refの動
作点電圧の状態に落ちつく。

【００６８】この例では、帰還電流Ｉ_f，／Ｉ_fの各ダ
イナミックレンジを大きく取れるので、雑音等による影
響を十分に抑制した、高精度の負帰還制御を行える。な
お、緩衝増幅器Ｂ３３の出力段をNMOSFET 等による可変
定電流源となし、入力の帰還信号Ｖ_f，／Ｖ_fに応じた
各定電流Ｉ_f，／Ｉ_fを抵抗Ｒ２１，Ｒ２２から吸い込
むように構成しても良い。

【００６９】また、上記の帰還電流Ｉ_f，／Ｉ_fによる
負帰還制御に代えて、帰還電圧Ｖ_f，／Ｖ_fによる負帰
還制御を増幅器Ａ２１の出力段に掛けるように構成して
も良い。図９は実施の形態による増幅回路を説明する図
（８）で、上記図８の増幅器Ａ２１が平衡型の出力信号
Ｖ_o，／Ｖ_oを出力する場合を示している。

【００７０】入力の無信号時において、増幅器Ａ２１の
入力にオフセットが存在しない場合は、Ｖ_i＝Ｖ_thとな
り、増幅器Ａ２１の出力ではＶ_o＝／Ｖ_oとなる。この
場合は帰還電流Ｉ_f＝／Ｉ_fとなり、増幅器Ａ２１に負
帰還は掛からない。また、増幅器Ａ２１の入力にＶ_i＜
Ｖ_thのオフセットが存在する場合は、増幅器Ａ２１の出
力ではＶ_o＞／Ｖ_oとなり、これによりオフセット補償
回路３０の帰還電流Ｉ_fは減少し、かつ帰還電流／Ｉ_f
は増大する。その結果、出力信号Ｖ _oの動作点電圧は引
き下げられ、かつ出力信号／Ｖ_oの動作点電圧は押し上
げられる。こうして、最終的にはＶ_o＝／Ｖ_oの動作点
電圧の状態に落ちつく。

【００７１】また、増幅器Ａ２１の入力にＶ_i＞Ｖ_thの
オフセットが存在する場合は、増幅器Ａ２１の出力では
Ｖ_o＜／Ｖ_oとなり、これによりオフセット補償回路３
０の帰還電流Ｉ_fは増大し、かつ帰還電流／Ｉ_fは減少
する。その結果、出力信号Ｖ _oの動作点電圧が押し上げ
られ、かつ出力信号／Ｖ_oの動作点電圧は引き下げられ
る。こうして、最終的にはＶ_o＝／Ｖ_oの動作点電圧の
状態に落ちつく。

【００７２】この例では、ＣＭＰ３１は平衡型の出力信
号Ｖ_o，／Ｖ_oを比較するので、上記図８の場合に比べ
て入力オフセットの検出感度が高い。また、回路を無調
整に構成できる。図１０は実施の形態による増幅回路を
説明する図（９）で、上記のオフセット補償制御の有／
無を外部制御できる場合を示している。

【００７３】オフセット補償回路３０において、例えば
比較器ＣＭＰ３１の出力と抵抗Ｒ３１との間にスイッチ
回路ＳＷ３１を直列に挿入する。このスイッチ回路ＳＷ
３１は、バースト信号の非受信時におけるリセット信号
ＲＳＴ＝１によりＯＮし、上記のオフセット補償を行
う。このバースト信号の非受信時においては、出力信号
Ｖ₀の平均レベルに影響を与えるようなデータ信号の入
力が無いので、無信号時の直流レベルＶ_oに基づくオフ
セット補償制御を正確かつ安定に行える。

【００７４】一方、バースト信号の受信時には、リセッ
ト信号ＲＳＴ＝０によりスイッチ回路ＳＷ３１をＯＦＦ
し、帰還ループを切断する。従って、この区間のオフセ
ット補償信号Ｖ_fは更新されない。即ち、出力信号Ｖ₀
の平均レベルに影響を与えるようなデータ信号の入力に
よる影響を受けない。またこの区間では、事前に生成さ
れたオフセット補償信号Ｖ_fが維持されるので、増幅器
Ａ２１はオフセット無しの状態下で安定に動作する。

【００７５】図１１は実施の形態による増幅回路を説明
する図（１０）で、グランド雑音並びに電源変動や電源
雑音の影響を受け難い増幅回路の構成を示している。Ａ
ＴＣ１０において、オペアンプＡ１１，Ａ１２をグラン
ド基準（出力段が共通のグランド雑音の影響を直接的に
受ける回路構成）で構成すると共に、容量Ｃ１１，Ｃ１
２の各基準側を夫々共通のＧＮＤ側に接続する。また増
幅器Ａ２１も、図示の如くグランド基準で構成すると共
に、出力信号Ｖ_oをPMOSFET Ｔ２１のドレイン側（即
ち、共通のＧＮＤに接続された負荷抵抗Ｒ２１の反対
側）より取り出す。

【００７６】また、オフセット補償回路３０を備える場
合は、オフセット補償回路３０においても、ＣＭＰ３
１，緩衝増幅器Ｂ３１，Ｖ_ref等を夫々グランド基準で
構成すると共に、容量Ｃ３１の基準側を共通のＧＮＤに
接続する。係る回路構成では、各回路は元々電源変動や
電源雑音の影響を受け難い。一方、今、もし無信号時の
共通のグランドＧＮＤに負の雑音が載ったとすると、入
力信号Ｖ_i（Ｖ_i´）及び閾値信号Ｖ_thは夫々グランド
雑音の影響を直接に受ける。差動対をなす増幅器Ａ２１
は、入力Ｖ_i´，Ｖ_thの同相成分を増幅しないことによ
り、その出力信号Ｖ₀の振幅は０Ｖであるが、入力Ｖ_i
´，Ｖ_thの低下によりPMOSFET Ｔ２１，Ｔ２２の各ドレ
イン電流が僅かに増すと、出力信号Ｖ₀のレベルが僅か
に上昇する。しかし、負荷抵抗Ｒ２１のグランドレベル
も負の雑音により僅かに低下するので、結果として出力
信号Ｖ₀のレベル変動は抑制される。即ち、グランド雑
音の影響は同相で相殺される。共通のグランドＧＮＤに
正の雑音が載った場合も同様である。従って、グランド
雑音並びに電源変動や電源雑音の影響を受け難い増幅回
路を提供できる。

【００７７】図１２は実施の形態による増幅回路を説明
する図（１１）で、グランド雑音並びに電源変動や電源
雑音の影響を受け難い他の増幅回路の構成を示してい
る。ＡＴＣ１０において、オペアンプＡ１１，Ａ１２を
電源基準（出力段が共通の電源変動や電源雑音の影響を
直接的に受ける回路構成）で構成すると共に、容量Ｃ１
１，Ｃ１２の各基準側を夫々共通の電源Ｖ_DD側に接続す
る。また増幅器Ａ２１も、図示の如く電源基準で構成す
ると共に、出力信号Ｖ_oをNMOSFET Ｔ２１のドレイン側
（即ち、共通の電源Ｖ_DDに接続された負荷抵抗Ｒ２１の
反対側）より取り出す。

【００７８】また、オフセット補償回路３０を備える場
合は、オフセット補償回路３０においても、ＣＭＰ３
１，緩衝増幅器Ｂ３１，Ｖ_ref等を夫々電源基準で構成
すると共に、容量Ｃ３１の基準側を共通の電源Ｖ_DDに接
続する。係る回路構成では、各回路は元々グランド雑音
の影響を受け難い。一方、共通の電源変動や電源雑音に
よる影響は、上記と同様にして同相で相殺される。従っ
て、グランド雑音並びに電源変動や電源雑音の影響を受
け難い増幅回路を提供できる。

【００７９】図１３は実施の形態による増幅回路を説明
する図（１２）で、実施の形態による増幅回路を光電変
換回路をなすトランスインピーダンス形のプリアンプに
接続した場合を示している。フォトダイオードＰＤに光
信号が入力し、光電流Ｉ_inが流れると、プリアンプＰＡ
の出力信号△Ｖ_out＝Ｉ_in×Ｒ_Fとなる。しかし、光電
流Ｉ_inが流れない時（無信号時）におけるプリアンプＰ
Ａの出力ＤＣレベルが、増幅回路（ＡＴＣ１０，増幅器
Ａ２１等）の入力のダイナミックレンジと必ずしも一致
しているとは限らない。そこで、本実施の形態では、プ
リアンプＰＡの出力と増幅回路の入力とをカップリング
コンデンサＣ_Cにより接続すると共に、バイアス回路４
０を設けて、増幅回路１０，２０の入力に適当なＤＣバ
イアスＶ_Bを加えている。このバイアス電圧Ｖ_Bは、所
定の固定電圧Ｖ_Eと抵抗Ｒ４１，Ｒ４２の抵抗比とで決
定される。

【００８０】更に、バイアス回路４０において、好まし
くは、オペアンプＡ４１，固定電圧Ｖ_Eをグランド基準
で構成すると共に、帰還用抵抗Ｒ４１，Ｒ４２の回路を
共通のグランドＧＮＤに接続する。またＡＴＣ１０にお
いても、オペアンプＡ１１，Ａ１２を夫々グランド基準
で構成すると共に、容量Ｃ１１，Ｃ１２の基準側を共通
のグランドＧＮＤに接続する。更にまた、増幅器Ａ２１
も図１１に示した如くグランド基準で構成すると共に、
その出力信号Ｖ_oをPMOSFET Ｔ２１のドレインより取り
出す。更にまた、好ましくは、オフセット補償回路３０
において、ＣＭＰ３１，緩衝増幅器Ｂ３１，固定電圧生
成回路Ｖ_refをグランド基準で構成すると共に、容量Ｃ
３１の基準側を共通のグランドＧＮＤに接続する。

【００８１】係る回路構成では、バイアス電圧Ｖ_B，閾
値信号Ｖ_th及び出力信号Ｖ_o、更には帰還信号Ｖ_fは、
元々電源変動や電源雑音の影響を受け難い。一方、グラ
ンド雑音の影響は同相で相殺される。なお、入力信号Ｖ
_iがバースト信号の場合は、入力信号の直流レベルが変
動することがあり得るが、この変動が回路の最小受信電
力の信号振幅の数パーセント程度以内の場合は、出力波
形に与える影響は少ない。そこで、この条件を満足する
ようにカップリングコンデンサＣ_Cの容量値を選択す
る。

【００８２】このように、本実施の形態によれば、増幅
器Ａ２１とＡＴＣ１０の入力ダイナミックレンジに対し
て最適な動作が可能となると共に、電源変動や電源雑音
の影響とグランド雑音の影響とが増幅器Ａ２１の出力に
現れないため、符号誤りを起こし難い。図１４は実施の
形態による増幅回路を説明する図（１３）で、上記図１
３の回路を電源基準で構成した場合を示している。

【００８３】バイアス回路４０において、オペアンプＡ
４１，固定電圧Ｖ_Eを電源基準で構成すると共に、帰還
用抵抗Ｒ４１，Ｒ４２の回路を共通の電源Ｖ_DD側に接続
する。またＡＴＣ１０においても、オペアンプＡ１１，
Ａ１２を電源基準で構成すると共に、容量Ｃ１１，Ｃ１
２の基準側を共通の電源Ｖ_DDに接続する。更にまた、増
幅器Ａ２１も図１２に示した如く電源基準で構成すると
共に、その出力信号Ｖ _oをNMOSFET Ｔ２１のドレインよ
り取り出す。更にまた、好ましくは、オフセット補償回
路３０において、ＣＭＰ３１，緩衝増幅器Ｂ３１，固定
電圧生成回路Ｖ _refを電源基準で構成すると共に、容量
Ｃ３１の基準側を共通の電源Ｖ_DDに接続する。

【００８４】係る回路構成では、バイアス電圧Ｖ_B，閾
値信号Ｖ_th及び出力信号Ｖ_o、更には帰還信号Ｖ_fは、
元々グランド雑音の影響を受け難い。一方、電源変動や
電源雑音の影響は同相で相殺される。図１５は実施の形
態による増幅回路を説明する図（１４）で、入力の無信
号時における増幅器Ａ２１の出力信号Ｖ_oをクランプす
る場合を示している。

【００８５】なお、図１５（ａ）に増幅回路の動作タイ
ミングチャートを示す。クランプ回路５０において、比
較器ＣＭＰ５１は、ＡＴＣ１０のボトム検出値Ｖ_bと自
己の所定の定電圧Ｖ_Cとを比較している。このボトム検
出値Ｖ_bは、上記図２に示した如く、バースト信号の非
受信区間においては抵抗Ｒ１２により充電され、略Ｖ_i
≒Ｖ_bの状態に戻っている。但し、無入力信号時の入力
信号Ｖ_iには、図１５（ａ）に示す如く、所定レベル以
下の反射光等による光信号や雑音信号等が重畳している
ので、そのボトム検出値Ｖ_bは入力信号Ｖ_iのＤＣレベ
ルよりもその分だけ低い。

【００８６】上記所定の定電圧Ｖ_Cは、この雑音信号等
を考慮したボトム検出値Ｖ_bの最小値よりも僅かに低く
設定されている。その結果、入力の無信号時において
は、Ｖ _b＞Ｖ_Cの関係となり、ＣＭＰ５１の出力はＨＩ
ＧＨレベルになる。これによりNMOSFET Ｔ５５がＯＮ
し、増幅器Ａ２１の出力信号Ｖo ´をＧＮＤレベル（又
は、無信号時のＶo ´の所望の電源レベル）にクランプ
する。従って、バースト信号の非受信区間における緩衝
増幅器Ｂ２１の出力Ｖ_OのＤＣレベルは一定に保たれ、
かつ入力の雑音等による影響も十分に抑制される。

【００８７】次に、バースト信号の受信区間となり、入
力信号Ｖ_iが入力すると、ボトム検出値Ｖ_bは該信号Ｖ
_iのボトム値まで急速に放電され、その値を保持する。
その結果、バースト信号の受信区間においては、最初の
データ信号から速やかにＶ_b＜Ｖ_Cの関係となり、ＣＭ
Ｐ５１の出力はＬＯＷレベルになる。これによりNMOSFE
T Ｔ５５はＯＦＦし、増幅器Ａ２１の出力信号Ｖo ´を
クランプ状態から開放する。これにより、緩衝増幅器Ｂ
２１の出力にはデータ信号の適正な信号パルスＶ_oが得
られる。

【００８８】図１６は実施の形態による増幅回路を説明
する図（１５）で、上記図１５におけるクランプ回路５
０の他の例を示している。クランプ回路５０において、
比較器ＣＭＰ５１は、ＡＴＣ１０のピーク検出値Ｖ
_pと、ＡＴＣ１０のボトム検出値Ｖ_bを自己の定電流源
ＣＣＳの定電流と抵抗Ｒ５１とによりレベルシフトした
信号Ｖ_Cとを比較している。

【００８９】ピーク検出値Ｖ_pは、上記図２に示した如
く、バースト信号の非受信区間においては抵抗Ｒ１１に
より放電され、略Ｖ_i≒Ｖ_pの状態に戻っている。但
し、無入力信号時の入力信号Ｖ_iには所定レベル以下の
反射光等による光信号や雑音信号が重畳しているので、
そのピーク検出値Ｖ_pは入力信号Ｖ_iのＤＣレベルより
もその分だけ高い。一方、ボトム検出値Ｖ_bは、上記と
同様にして入力信号Ｖ_iのＤＣレベルよりも雑音等の成
分による分だけ低い。

【００９０】上記レベルシフトされた信号Ｖ_Cは、この
状態で、Ｖ_C＞Ｖ_pの関係となるように設定されてい
る。その結果、入力の無信号時においては、Ｖ_C＞Ｖ_p
の関係によりＣＭＰ５１の出力はＨＩＧＨレベルにな
る。これによりNMOSFET Ｔ５５がＯＮし、増幅器Ａ２１
の出力信号Ｖo ´をＧＮＤレベル（又は、無信号時のＶ
o´の所望の電源レベル）にクランプする。従って、バ
ースト信号の非受信区間における緩衝増幅器Ｂ２１の出
力Ｖ_OのＤＣレベルは一定に保たれ、かつ入力の雑音等
による影響も十分に抑制される。

【００９１】次に、バースト信号の受信区間となり、入
力信号Ｖ_iが入力すると、そのピーク検出値Ｖ_pについ
ては大きな変化は無いが、ボトム検出値Ｖ_bの方は該信
号Ｖ _iのボトム値まで急速に放電され、その値を保持す
る。その結果、バースト信号の受信区間においては、最
初のデータ信号から速やかにＶ_C＜Ｖ_pの関係となり、
ＣＭＰ５１の出力はＬＯＷレベルになる。これによりNM
OSFET Ｔ５５はＯＦＦし、増幅器Ａ２１の出力信号Ｖo
´をクランプ状態から開放する。これにより、緩衝増幅
器Ｂ２１の出力にはデータ信号の適正な信号パルスＶ_o
が得られる。

【００９２】図１７は実施の形態による増幅回路を説明
する図（１６）で、上記図１５におけるクランプ回路５
０の他の例を示している。クランプ回路５０において、
増幅器Ａ２１のNMOSFET Ｔ２１と同様の特性（利得，し
きい値電圧Ｖ_TH，温度特性等）を有するNMOSFET Ｔ５１
を設け、該NMOSFET Ｔ５１を抵抗Ｒ５１を介して自己バ
イアスする。更に、NMOSFET Ｔ５２を図示の如く接続
し、NMOSFET Ｔ５１に流れる定電流Ｉ₁をNMOSFET Ｔ５
２にカレントミラーする。この場合に、NMOSFET Ｔ５２
に流れる電流Ｉ₂には、例えばＩ₂＝２Ｉ₁の関係が有
り、これは、例えばNMOSFET Ｔ５１，Ｔ５２のチャネル
幅Ｗ₁，Ｗ₂をＷ₁：Ｗ₂＝１：２に選ぶことで得られ
る。この定電流Ｉ₂を可変抵抗Ｒ５２より引き込み、所
定の電圧Ｖ_Cを生成する。

【００９３】係る構成では、製造プロセスのバラツキ等
の要因でNMOSFET Ｔ２１の利得やしきい値電圧Ｖ_TH等が
変化しても、特性同一によりNMOSFET Ｔ５１の利得やし
きい値電圧Ｖ_TH等も同様に変化する。従って、NMOSFET
Ｔ２１の特性に応じた基準電圧Ｖ_Cを自動生成でき、調
整の負担が大幅に緩和される。これは、特性の温度変動
に対しても同様のことが成り立つ。

【００９４】なお、この回路のクランプ制御については
図１５の場合と同様に考えられる。図１８は実施の形態
による増幅回路を説明する図（１７）で、上記図１７に
おけるクランプ回路５０の変形例を示している。クラン
プ回路５０において、増幅器Ａ２１のNMOSFET Ｔ２１と
同様の特性を有するNMOSFET Ｔ５１を設け、該NMOSFET
Ｔ５１を抵抗Ｒ５１を介して自己バイアスする。更に、
NMOSFET Ｔ５２，PMOSFET Ｔ５３，Ｔ５４を図示の如く
接続し、NMOSFET Ｔ５１に流れる定電流Ｉ₁をPMOSFET
Ｔ５４にカレントミラーする。この場合に、PMOSFET Ｔ
５４に流れる電流Ｉ₂は、例えばＩ₂＝２Ｉ₁の関係に
有る。この定電流Ｉ₂を抵抗Ｒ５４に流し込み、ボトム
検出信号Ｖ_bをレベルシフトする。

【００９５】その結果、入力の無信号時においては、Ｖ
_C＞Ｖ_pの関係により比較器ＣＭＰ５１の出力はＨＩＧ
Ｈレベルになる。これによりNMOSFET Ｔ５５がＯＮし、
増幅器Ａ２１の出力信号Ｖo ´をＧＮＤレベル等にクラ
ンプする。次に、入力信号Ｖ_iが入力すると、ボトム検
出値Ｖ_bは信号Ｖ_iのボトム値まで急速に放電され、そ
の値を保持する。その結果、バースト信号の受信区間に
おいては、速やかにＶ_C＜Ｖ_pの関係となり、ＣＭＰ５
１の出力はＬＯＷレベルになる。これによりNMOSFET Ｔ
５５はＯＦＦし、増幅器Ａ２１の出力信号Ｖo ´をクラ
ンプ状態から開放する。

【００９６】図１９は実施の形態による増幅回路を説明
する図（１８）で、上記図１５における自動閾値生成回
路１０の変形例を示している。なお、図１９（ａ）に増
幅回路の動作タイミングチャートを示す。自動閾値生成
回路１０において、ここではピーク，ボトム検出回路１
１，１２にはリセット信号ＲＳＴが入力しており、バー
スト信号の受信終了直後のピーク，ボトム検出値Ｖ_p，
Ｖ_bは外部のリセット信号ＲＳＴにより速やかにリセッ
トされる。従って、緩衝増幅器Ｂ２１の出力Ｖ_OのＤＣ
レベルはバースト信号の受信終了直後から一定に保た
れ、かつ入力の雑音等による影響も速やかに抑制され
る。

【００９７】図２０は実施の形態による増幅回路を説明
する図（１９）で、上記図１９の構成にオフセット補償
回路を接続した場合を示している。この場合に、好まし
くは、増幅器Ａ２１及びＡＴＣ１０をグランド基準の回
路構成とすることで電源変動や電源雑音の影響を受けに
くい。またグランド雑音の影響は増幅器Ａ２１，ＡＴＣ
１０に同相で働くのでグランド雑音も除去される。ま
た、オフセット補償回路３０を設けたことにより、増幅
器Ａ２１の入力のオフセットが補償され、出力信号Ｖ_o
のパルス幅変動が抑制される。更に、クランプ回路５０
を設けたことにより、バースト信号の非受信時における
増幅器Ａ２１の出力Ｖ_oをクランプするので、入力の所
定以下の反射光信号や雑音による影響が緩衝増幅器Ｂ２
１の出力に現れない。従って、符号誤りを起こし難い。

【００９８】なお、これらのＡＴＣ１０，増幅器Ａ２
１，オフセット補償回路３０及びクランプ回路５０は上
記各実施の形態によるものを任意に組み合わせて良いこ
とは明らかである。図２１は実施の形態による増幅回路
を説明する図（２０）で、上記各実施の形態による増幅
回路を複数段縦列接続した場合を示している。

【００９９】上記各実施の形態による増幅回路を基本ア
ンプ１００₁〜１００_nとなし、これらを縦列接続する
ことで、入力信号Ｖ_iを広いダイナミックレンジで増幅
できると共に、回路全体として高い利得が得られる。逆
に、各増幅段の利得を小さく出来るので、オフセット補
償の残差分を小さくできる。一方、このオフセット補償
の残差分は、全段を通して、各段における残差分は所定
以上には成り得ないので、最終的に高利得かつ低オフセ
ットの増幅回路を安定かつ容易に提供できる。

【０１００】また、製造プロセスのバラツキ等に起因す
る閾値電圧や直流利得のバラツキ等を許容することが可
能になる。更には、、各増幅器Ａ２１及び各ＡＴＣ１０
等をグランド基準で構成することで電源変動や電源雑音
の影響を受けにくい。またグランド雑音の影響は各増幅
器Ａ２１，ＡＴＣ１０に同相で働くのでグランド雑音も
除去される。なお、各構成を電源基準で構成しても良
い。

【０１０１】また、各オフセット補償回路３０は、各増
幅器Ａ２１の入力のオフセットを夫々に補償するので各
出力段のパルス幅変動が抑制される。また、各クランプ
回路５０は、バースト信号の非受信時における各増幅器
Ａ２１の出力Ｖ_oをクランプするので、入力の所定以下
の反射光や雑音による影響が各緩衝増幅器Ｂ２１の出力
に現れない。従って、符号誤りを起こし難い。

【０１０２】なお、上記各実施の形態では入力信号が負
論理の場合を述べたが、入力信号が正論理の場合でも同
様に構成できる。また、上記各実施の形態では光通信へ
の適用例を述べたが、本発明は電気や無線による信号の
増幅回路にも適用できる。また、上記各実施の形態では
ＭＯＳＦＥＴを使用した場合を述べたが、本発明は接合
型ＦＥＴや接合型トランジスタで実現しても良い。

【０１０３】また、上記本発明に好適なる複数実施の形
態を述べたが、本発明思想を逸脱しない範囲内で、各回
路の構成、制御、及びこれらの組合せの様々な変更が行
えることは言うまでも無い。

【０１０４】

【発明の効果】以上述べた如く本発明によれば、製造プ
ロセスのバラツキ、温度、電源電圧の変動、更には雑音
等の存在にも係わらず、常に所望の特性で安定に動作す
る増幅回路を提供でき、光通信等の信頼性向上に寄与す
る所が大きい。

【図面の簡単な説明】

【図１】図１は本発明の原理を説明する図である。

【図２】図２は実施の形態による増幅回路を説明する図
（１）である。

【図３】図３は実施の形態による増幅回路を説明する図
（２）である。

【図４】図４は実施の形態による増幅回路を説明する図
（３）である。

【図５】図５は実施の形態による増幅回路を説明する図
（４）である。

【図６】図６は実施の形態による増幅回路を説明する図
（５）である。

【図７】図７は実施の形態による増幅回路を説明する図
（６）である。

【図８】図８は実施の形態による増幅回路を説明する図
（７）である。

【図９】図９は実施の形態による増幅回路を説明する図
（８）である。

【図１０】図１０は実施の形態による増幅回路を説明す
る図（９）である。

【図１１】図１１は実施の形態による増幅回路を説明す
る図（１０）である。

【図１２】図１２は実施の形態による増幅回路を説明す
る図（１１）である。

【図１３】図１３は実施の形態による増幅回路を説明す
る図（１２）である。

【図１４】図１４は実施の形態による増幅回路を説明す
る図（１３）である。

【図１５】図１５は実施の形態による増幅回路を説明す
る図（１４）である。

【図１６】図１６は実施の形態による増幅回路を説明す
る図（１５）である。

【図１７】図１７は実施の形態による増幅回路を説明す
る図（１６）である。

【図１８】図１８は実施の形態による増幅回路を説明す
る図（１７）である。

【図１９】図１９は実施の形態による増幅回路を説明す
る図（１８）である。

【図２０】図２０は実施の形態による増幅回路を説明す
る図（１９）である。

【図２１】図２１は実施の形態による増幅回路を説明す
る図（２０）である。

【図２２】図２２は従来技術を説明する図である。

【符号の説明】

１０自動閾値設定回路２０振幅制限増幅回路３０オフセット補償回路４０バイアス回路５０クランプ回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者清水和義神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者与板正幸北海道札幌市中央区北一条西２丁目１番地富士通北海道ディジタル・テクノロジ株式会社内 (72)発明者赤沢幸雄東京都新宿区西新宿三丁目19番２号日本電信電話株式会社内 (72)発明者石原昇東京都新宿区西新宿三丁目19番２号日本電信電話株式会社内 (72)発明者中村誠東京都新宿区西新宿三丁目19番２号日本電信電話株式会社内

Claims

【特許請求の範囲】

【請求項１】バースト信号を含む入力信号のピーク値
とボトム値とを検出保持し、これらの中間の閾値を生成
する自動閾値設定回路と、この閾値を中心に前記入力信
号を線形領域で増幅し、出力振幅を一定に保つ振幅制限
増幅回路とを備える増幅回路において、無信号時の振幅制限増幅回路の出力に基づき、該出力の
信号レベルが所定となるように振幅制限増幅回路に対し
て帰還を掛けるオフセット補償回路を備えることを特徴
とする増幅回路。
【請求項２】オフセット補償回路は、振幅制限増幅回
路の出力と所定の基準レベルとを比較する比較回路と、
該比較回路の出力信号を所定の時定数で蓄積、保持する
蓄積保持回路とを備えることを特徴とする請求項１の増
幅回路。
【請求項３】オフセット補償回路は、振幅制限増幅回
路の反転，非反転出力を比較する比較回路と、該比較回
路の出力信号を所定の時定数で蓄積、保持する蓄積保持
回路とを備えることを特徴とする請求項１の増幅回路。
【請求項４】オフセット補償回路の出力を振幅制限増
幅回路の信号入力側に帰還することを特徴とする請求項
１の増幅回路。
【請求項５】オフセット補償回路の出力を振幅制限増
幅回路の閾値入力側に帰還することを特徴とする請求項
１の増幅回路。
【請求項６】オフセット補償回路は反転，非反転の帰
還信号を生成し、該反転，非反転の帰還信号を振幅制限
増幅回路の差動対をなす信号入力側と閾値入力側とに夫
々帰還することを特徴とする請求項１の増幅回路。
【請求項７】オフセット補償回路の出力を振幅制限増
幅回路の信号出力側に帰還することを特徴とする請求項
１の増幅回路。
【請求項８】オフセット補償回路は反転，非反転の帰
還信号を生成し、該反転，非反転の帰還信号を振幅制限
増幅回路の差動対をなす信号出力側に夫々帰還すること
を特徴とする請求項１の増幅回路。
【請求項９】オフセット補償回路は、外部制御により
蓄積保持回路への比較信号入力を付勢／消勢するスイッ
チ手段を備えることを特徴とする請求項２又は３の増幅
回路。
【請求項１０】バースト信号を含む入力信号のピーク
値とボトム値とを検出保持し、これらの中間の閾値を生
成する自動閾値設定回路と、この閾値を中心に前記入力
信号を線形領域で増幅し、出力振幅を一定に保つ振幅制
限増幅回路とを備える増幅回路において、自動閾値設定回路と振幅制限増幅回路とを共にグランド
基準の回路構成で構成したことを特徴とする増幅回路。
【請求項１１】バースト信号を含む入力信号のピーク
値とボトム値とを検出保持し、これらの中間の閾値を生
成する自動閾値設定回路と、この閾値を中心に前記入力
信号を線形領域で増幅し、出力振幅を一定に保つ振幅制
限増幅回路とを備える増幅回路において、自動閾値設定回路と振幅制限増幅回路とを共に電源基準
の回路構成で構成したことを特徴とする増幅回路。
【請求項１２】バースト信号を含む入力信号のピーク
値とボトム値とを検出保持し、これらの中間の閾値を生
成する自動閾値設定回路と、この閾値を中心に前記入力
信号を線形領域で増幅し、出力振幅を一定に保つ振幅制
限増幅回路とを備える増幅回路において、無信号時の振幅制限増幅回路の出力に基づき、該出力の
信号レベルが所定となるように振幅制限増幅回路に帰還
を掛けるオフセット補償回路を有する増幅回路と、前段
の任意回路とをカップリングコンデンサにより接続する
と共に、該増幅回路の信号入力側に直流バイアスを加え
るバイアス回路を備えることを特徴とする増幅回路。
【請求項１３】カップリングコンデンサは、バースト
信号入力時における増幅回路入力の直流バイアス変動
が、該増幅回路の最小受信電力に対応する入力信号振幅
の数パーセント以内に収まるような容量値を有すること
を特徴とする請求項１２の増幅回路。
【請求項１４】バースト信号を含む入力信号のピーク
値とボトム値とを検出保持し、これらの中間の閾値を生
成する自動閾値設定回路と、この閾値を中心に前記入力
信号を線形領域で増幅し、出力振幅を一定に保つ振幅制
限増幅回路とを備える増幅回路において、自動閾値設定回路の検出ピーク値又は検出ボトム値と所
定の基準レベルとを比較する比較回路と、その比較出力
に従い振幅制限増幅回路の出力を所定の信号レベルにク
ランプするクランプ回路とを備えることを特徴とする増
幅回路。
【請求項１５】所定の基準レベルは、振幅制限増幅回
路の増幅トランジスタと同一特性を有するレプリカトラ
ンジスタで構成した定電流源回路と、該定電流源回路の
定電流に基づき駆動される抵抗とにより生成されること
を特徴とする請求項１４の増幅回路。
【請求項１６】バースト信号を含む入力信号のピーク
値とボトム値とを検出保持し、これらの中間の閾値を生
成する自動閾値設定回路と、この閾値を中心に前記入力
信号を線形領域で増幅し、出力振幅を一定に保つ振幅制
限増幅回路とを備える増幅回路において、自動閾値設定回路の検出ピーク値又は検出ボトム値と、
検出ボトム値又は検出ピーク値をレベルシフトした値と
を比較する比較回路と、その比較出力に従い振幅制限増
幅回路の出力を所定の信号レベルにクランプするクラン
プ回路とを備えることを特徴とする増幅回路。
【請求項１７】レベルシフト量は、振幅制限増幅回路
の増幅トランジスタと同一特性を有するレプリカトラン
ジスタで構成した定電流源回路と、該定電流源回路の定
電流に基づき駆動される抵抗とにより生成されることを
特徴とする請求項１６の増幅回路。
【請求項１８】自動閾値設定回路の検出ピーク値及び
検出ボトム値はリセット信号の入力によりその時点の入
力信号の信号レベルに初期化されることを特徴とする請
求項１４〜１６又は１７の増幅回路。
【請求項１９】無信号時の振幅制限増幅回路の出力に
基づき、該出力の信号レベルが所定となるように振幅制
限増幅回路に帰還を掛けるオフセット補償回路を備える
ことを特徴とする請求項１４〜１７又は１８の増幅回
路。
【請求項２０】バースト信号を含む入力信号のピーク
値とボトム値とを検出保持し、これらの中間の閾値を生
成する自動閾値設定回路と、この閾値を中心に前記入力
信号を線形領域で増幅し、出力振幅を一定に保つ振幅制
限増幅回路とを備える増幅回路において、請求項１９の増幅回路を複数段縦列接続したことを特徴
とする増幅回路。