JP2016105457A - 三次元フラッシュメモリ、ダイナミックランダムアクセスメモリ、半導体装置、半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム - Google Patents
三次元フラッシュメモリ、ダイナミックランダムアクセスメモリ、半導体装置、半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム Download PDFInfo
- Publication number
- JP2016105457A JP2016105457A JP2015185891A JP2015185891A JP2016105457A JP 2016105457 A JP2016105457 A JP 2016105457A JP 2015185891 A JP2015185891 A JP 2015185891A JP 2015185891 A JP2015185891 A JP 2015185891A JP 2016105457 A JP2016105457 A JP 2016105457A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- silicon
- substrate
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
単結晶シリコンで構成された基板と、
前記基板の表面に形成された絶縁膜と、
前記単結晶シリコン上に前記単結晶シリコンを下地としてホモエピタキシャル成長させることで形成された第1のシリコン膜と、
前記絶縁膜上に形成され前記第1のシリコン膜とは結晶構造が異なる第2のシリコン膜と、
を有する技術が提供される。
以下、本発明の一実施形態について、図1〜図3を用いて説明する。
図1に示すように、処理炉202は加熱手段(加熱機構)としてのヒータ207を有する。ヒータ207は円筒形状であり、保持板としてのヒータベース(図示せず)に支持されることにより垂直に据え付けられている。ヒータ207は、後述するようにガスを熱で活性化(励起)させる活性化機構(励起部)としても機能する。
上述の基板処理装置を用い、半導体装置(デバイス)の製造工程の一工程として、基板上にSi膜を形成し、さらにそのSi膜を熱処理するシーケンス例について、図4、図5(a)〜図5(g)を用いて説明する。以下の説明において、基板処理装置を構成する各部の動作はコントローラ121により制御される。
表面に単結晶Siと絶縁膜200aとが露出した基板としてのウエハ200に対して、第1の処理ガスとしてDCSガスを供給するステップ1と、ウエハ200に対して、第2の処理ガスとしてDSガスを供給するステップ2と、を交互に行うステップ(パラレルシードステップ)と、
ウエハ200に対して、第3の処理ガスとしてMSガスを供給するステップ(CVD成膜ステップ)と、
を行うことで、単結晶Si上に第1のSi膜200eをホモエピタキシャル成長させるとともに、絶縁膜200a上に第1のSi膜200eとは結晶構造が異なる第2のSi膜200gを成長させる。すなわち、図4に示す成膜シーケンスでは、3種類のシラン原料ガス(トリプルSiソース)を用いることで、単結晶Si上に、第1のSi膜200e上に第2のSi膜200gが形成されてなる積層構造(積層膜)を形成する。以下、この積層膜を、単にSi膜とも称する。
複数枚のウエハ200がボート217に装填(ウエハチャージ)される。その後、図1に示すように、複数枚のウエハ200を支持したボート217は、ボートエレベータ115によって持ち上げられて処理室201内へ搬入(ボートロード)される。この状態で、シールキャップ219は、Oリング220を介して反応管203の下端をシールした状態となる。
処理室201内、すなわち、ウエハ200が存在する空間が所望の圧力(真空度)となるように、真空ポンプ246によって真空排気(減圧排気)される。この際、処理室201内の圧力は圧力センサ245で測定され、この測定された圧力情報に基づきAPCバルブ244がフィードバック制御される。真空ポンプ246は、少なくともウエハ200に対する処理が終了するまでの間は常時作動させた状態を維持する。また、処理室201内のウエハ200が所望の温度となるようにヒータ207によって加熱される。この際、処理室201内が所望の温度分布となるように、温度センサ263が検出した温度情報に基づきヒータ207への通電具合がフィードバック制御される。ヒータ207による処理室201内の加熱は、少なくともウエハ200に対する処理が終了するまでの間は継続して行われる。また、回転機構267によるボート217およびウエハ200の回転を開始する。回転機構267によるボート217およびウエハ200の回転は、少なくとも、ウエハ200に対する処理が終了するまでの間は継続して行われる。
その後、次の2つのステップ、すなわち、ステップ1,2を順次実行する。
(DCSガス供給)
このステップでは、処理室201内のウエハ200に対してDCSガスを供給する。
凹部の底部においてホモエピタキシャル成長が進行しやすい環境が整い、また、凹部の側部および上部においてSiの吸着サイトが形成されたら、バルブ243aを閉じ、DCSガスの供給を停止する。このとき、APCバルブ244は開いたままとして、真空ポンプ246により処理室201内を真空排気し、処理室201内に残留する未反応もしくは上述の反応に寄与した後のガスを処理室201内から排除する。このとき、バルブ243d,243eは開いたままとして、N2ガスの処理室201内への供給を維持する。N2ガスはパージガスとして作用し、これにより、処理室201内に残留するガスを処理室201内から排除する効果を高めることができる。
(DSガス供給)
ステップ1が終了した後、処理室201内のウエハ200に対してDSガスを供給する。
第1のシード200c、第2のシード200dの形成、すなわち、2種類のシードの形成(パラレルシード処理)が完了したら、バルブ243bを閉じ、DSガスの供給を停止する。そして、ステップ1と同様の処理手順により、処理室201内に残留する未反応もしくは上述の反応に寄与した後のガスや反応副生成物を処理室201内から排除する。このとき、処理室201内に残留するガス等を完全に排除しなくてもよい点は、ステップ1と同様である。
パラレルシードステップでは、上述したステップ1,2を、交互に、すなわち、同期させることなく非同時に行うサイクルを所定回数(1回以上)行う。パラレルシードステップを行うことで、以下の処理を進行させ、ウエハ200の表面状態を、図5(d)に示す状態へと移行させることができる。
ステップ1において、MFC241aで制御するDCSガスの供給流量は、例えば10〜1000sccm、好ましくは10〜500sccmの範囲内の流量とする。DCSガスをウエハ200に対して供給する時間、すなわち、ガス供給時間(照射時間)は、例えば0.5〜10分、好ましくは1〜5分の範囲内の時間とする。
第1のSi膜200e、シード層200fを形成した後、処理室201内のウエハ200に対し、MSガスおよびPHガスを供給する。
MFC241cで制御するMSガスの供給流量は、例えば10〜2000sccm、好ましくは500〜1000sccmの範囲内の流量とする。MSガスをウエハ200に対して供給する時間、すなわち、ガス供給時間(照射時間)は、ウエハ200上に形成するSi膜の膜厚等によって適宜決定することができる。
第1のSi膜200e、第2のSi膜200gの形成が完了した後、ヒータ207の温度を適正に調整し、ウエハ200上に形成された第1のSi膜200e、第2のSi膜200gをそれぞれ熱処理する。
MFC241d,241eで制御するN2ガスの供給流量は、それぞれ例えば0〜10000sccmの範囲内の流量とする。
熱処理が終了したら、バルブ243d,243eを開き、ガス供給管232d,232eのそれぞれからN2ガスを処理室201内へ供給し、排気管231から排気する。N2ガスはパージガスとして作用する。これにより、処理室201内が不活性ガスでパージされ、処理室201内に残留するガスや反応副生成物が処理室201内から除去される(パージ)。その後、処理室201内の雰囲気が不活性ガスに置換され(不活性ガス置換)、処理室201内の圧力が常圧に復帰される(大気圧復帰)。
ボートエレベータ115によりシールキャップ219が下降され、反応管203の下端が開口される。そして、処理済のウエハ200が、ボート217に支持された状態で、反応管203の下端から反応管203の外部に搬出される(ボートアンロード)。処理済のウエハ200は、ボート217より取出される(ウエハディスチャージ)。
本実施形態によれば、以下に示す1つ又は複数の効果が得られる。
本実施形態における成膜シーケンスは、上記に示した態様に限定されず、以下に示す変形例のように変更することができる。
図6や以下に示す成膜シーケンスのように、パラレルシードステップでは、ステップ1,2を交互に行うサイクルを開始する前に、ウエハ200に対してDCSガスを供給するステップ(プリクリーニングステップ)を行うようにしてもよい。本変形例によっても、図4に示す成膜シーケンスと同様の効果が得られる。また、ウエハ200に対してDCSガスを供給することによる上述の作用を、より確実に得ることができる。特に、プリクリーニングステップにおけるDCSガスの供給時間を、ステップ1におけるDCSガスの供給時間よりも長くすることで、ウエハ200に対してDCSガスを供給することによる上述の作用を、さらに確実に得ることができる。
図7に示す成膜シーケンスのように、パラレルシードステップでは、ステップ1,2を交互に行うサイクルを所定回数行う際に、初回のサイクルのステップ1におけるDCSガスの供給時間を、その後のサイクルのステップ1におけるDCSガスの供給時間よりも長くしてもよい。本変形例によっても、図4に示す成膜シーケンスと同様の効果が得られる。また、ウエハ200に対してDCSガスを供給することによる上述の作用を、より確実に得ることができる。
図8に示す成膜シーケンスのように、パラレルシードステップでは、ステップ1,2を交互に行うサイクルを所定回数行う際に、初回のサイクルのステップ1におけるDCSガスの供給流量を、その後のサイクルのステップ1におけるDCSガスの供給流量よりも多くしてもよい。本変形例によっても、図4に示す成膜シーケンスと同様の効果が得られる。また、ウエハ200に対してDCSガスを供給することによる上述の作用を、より確実に得ることができる。
図9に示す成膜シーケンスのように、パラレルシードステップでは、ステップ1,2を交互に行うサイクルを所定回数行う際、サイクルを行う度に、ステップ1におけるDCSガスの供給流量を徐々に減少させるようにしてもよい。また、パラレルシードステップでは、ステップ1,2を交互に行うサイクルを所定回数行う際、サイクルを行う度に、ステップ1におけるDCSガスの供給時間を徐々に短縮させるようにしてもよい。本変形例によっても、図4に示す成膜シーケンスや変形例1〜3と同様の効果が得られる。また、パラレルシードステップの途中からDCSガスの供給流量や供給時間を減らすことで、DCSガスの使用量を削減し、成膜コストを低減させることも可能となる。
図10や以下に示す成膜シーケンスのように、パラレルシードステップでは、ステップ1を行った後、ステップ2を間欠的に複数回行うようにしてもよい。本変形例によっても、図4に示す成膜シーケンスと同様の効果が得られる。また、パラレルシードステップの途中からDCSガスの供給を行わないようにすることで、DCSガスの使用量を低減させ、成膜コストを削減することも可能となる。なお、本変形例のステップ1におけるDCSガスの供給時間を、図4に示す成膜シーケンスのステップ1におけるDCSガスの供給時間よりも長くすることで、ウエハ200に対してDCSガスを供給することによる上述の作用を、確実に得ることができる。また、本変形例のステップ1におけるDCSガスの供給流量を、図4に示す成膜シーケンスのステップ1におけるDCSガスの供給流量よりも多くすることで、ウエハ200に対してDCSガスを供給することによる上述の作用を、確実に得ることができる。
図11や以下に示す成膜シーケンスのように、第2、第3の処理ガスとして、同一の分子構造を有するシラン原料ガス、すなわち、マテリアルの等しいシラン原料ガスを用いるようにしてもよい。図11は、第2、第3の処理ガスとして、共にDSガスを用いる場合を示している。本変形例によっても、図4に示す成膜シーケンスと同様の効果が得られる。また、第2、第3の処理ガスとして、MSガスよりも熱分解温度の低い(吸着性の高い)DSガスを用いる場合、ウエハ200上に形成するSi膜の成膜速度を向上させ、成膜処理の生産性を向上させることも可能となる。また、第2、第3の処理ガスとして、DSガスよりも熱分解温度の高い(吸着性の低い)MSガスを用いる場合、ウエハ200上に形成するSi膜の段差被覆性や膜厚均一性を向上させることも可能となる。
第1の処理ガスとして、DCSガス以外のクロロシラン原料ガスを用いてもよい。以下、第1の処理ガスとして、HCDSガス、MCSガスを用いる成膜シーケンスを例示する。
第1の処理ガスとして、炭素(C)非含有のシラン原料ガスではなく、Cを含むシラン原料ガス、すなわち、Cソースとしても作用するシラン原料ガスを用いるようにしてもよい。以下、第1の処理ガスとして、1,1,2,2−テトラクロロ−1,2−ジメチルジシラン((CH3)2Si2Cl4、略称:TCDMDS)ガス、ビス(トリクロロシリル)メタン((SiCl3)2CH2、略称:BTCSM)ガスを用いる成膜シーケンスを例示する。
第1の処理ガスとして、Cl(クロロ基)以外のハロゲン基を含むハロシラン原料ガス、例えば、F(フルオロ基)、Br(ブロモ基)、I(ヨード基)等を含むハロシラン原料ガスを用いてもよい。例えば、第1の処理ガスとして、モノフルオロシラン(SiH3F、略称:MFS)ガス、テトラフルオロシランすなわちシリコンテトラフルオライド(SiF4、略称:STF)ガス、トリフルオロシラン(SiHF3、略称:TFS)ガス、ヘキサフルオロジシラン(Si2F6、略称:HFDS)ガス等のフルオロシラン原料ガスや、モノブロモシラン(SiH3Br、略称:MBS)ガス、テトラブロモシランすなわちシリコンテトラブロマイド(SiBr4、略称:STB)ガス、トリブロモシラン(SiHBr3、略称:TBS)ガス、ヘキサブロモジシラン(Si2Br6、略称:HBDS)ガス等のブロモシラン原料ガスや、モノヨードシラン(SiH3I、略称:MIS)ガス、テトラヨードシランすなわちシリコンテトラヨーダイド(SiI4、略称:STI)ガス、トリヨードシラン(SiHI3、略称:TIS)ガス、ヘキサヨードジシラン(Si2I6、略称:HIDS)ガス等のヨードシラン原料ガスを用いてもよい。以下、第1の処理ガスとして、STFガス、STBガス、STIガスを用いる成膜シーケンスを例示する。
第1の処理ガスとして、Si非含有のクロロ基を含むクロロ系ガスを用いてもよい。また、Si非含有のCl以外のハロゲン基を含むハロゲン系ガスを用いてもよい。以下、第1の処理ガスとして、塩化水素(HCl)ガス、塩素(Cl2)ガス、BCl3ガス、フッ化塩素(ClF3)ガスを用いる成膜シーケンスを例示する。
第2の処理ガスとして、Cおよび窒素(N)非含有のシラン原料ガスだけでなく、CおよびNを含むシラン原料ガス、すなわち、Cソースとしても作用し、Nソースとしても作用するシラン原料ガスを用いてもよい。例えば、第2の処理ガスとして、モノアミノシラン(SiH3R)ガス、ジアミノシラン(SiH2RR’)ガス、トリアミノシラン(SiHRR’R’’)ガス、テトラアミノシラン(SiRR’R’’R’’’)ガス等のアミノシラン原料ガスを用いてもよい。なお、R、R’、R’’、R’’’のそれぞれは、リガンド(配位子)を示している。アミノシラン原料ガスとしては、例えば、ブチルアミノシラン(BAS)ガス、ビスターシャリブチルアミノシラン(BTBAS)ガス、ジメチルアミノシラン(DMAS)ガス、ビスジメチルアミノシラン(BDMAS)ガス、トリジメチルアミノシラン(3DMAS)ガス、ジエチルアミノシラン(DEAS)ガス、ビスジエチルアミノシラン(BDEAS)ガス、ジプロピルアミノシラン(DPAS)ガス、ジイソプロピルアミノシラン(DIPAS)ガス等を用いることができる。以下、第2の処理ガスとして、BTBASガス、3DMASガス、DIPASガスを用いる成膜シーケンスを例示する。
以上、本発明の実施形態を具体的に説明した。しかしながら、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
以下、本発明の好ましい態様について付記する。
本発明の一態様によれば、
単結晶シリコンで構成された基板と
前記基板の表面に形成された絶縁膜と、
前記単結晶シリコン上に前記単結晶シリコンを下地としてホモエピタキシャル成長させることで形成された第1のシリコン膜と、
前記絶縁膜上に形成され前記第1のシリコン膜とは結晶構造が異なる第2のシリコン膜と、
を有する三次元フラッシュメモリ、ダイナミックランダムアクセスメモリ、または半導体装置が提供される。
付記1に記載の三次元フラッシュメモリ、ダイナミックランダムアクセスメモリ、または半導体装置であって、好ましくは、
前記基板の表面には凹部が設けられており、前記凹部の底部が前記単結晶シリコンにより構成され、前記凹部の側部が前記絶縁膜により構成されている。
付記1または2に記載の三次元フラッシュメモリ、ダイナミックランダムアクセスメモリ、または半導体装置であって、好ましくは、
前記第1のシリコン膜と前記第2のシリコン膜は、前記表面に前記単結晶シリコンと前記絶縁膜とが露出した状態の前記基板に対して、シリコンとハロゲン元素とを含む第1の処理ガスを供給する処理と、前記基板に対して、シリコンを含みハロゲン元素非含有の第2の処理ガスを供給する処理と、を交互に行う処理と、前記基板に対して、シリコンを含む第3の処理ガスを供給する処理と、を行わせることで、形成されてなる。
本発明の他の態様によれば、
表面に単結晶シリコンと絶縁膜とが露出した基板に対して、シリコンとハロゲン元素とを含む第1の処理ガスを供給する工程と、前記基板に対して、シリコンを含みハロゲン元素非含有の第2の処理ガスを供給する工程と、を交互に行う工程と、
前記基板に対して、シリコンを含む第3の処理ガスを供給する工程と、
を行うことで、前記単結晶シリコン上に第1のシリコン膜をホモエピタキシャル成長させるとともに、前記絶縁膜上に前記第1のシリコン膜とは結晶構造が異なる第2のシリコン膜を成長させる工程を有する半導体装置の製造方法、または、基板処理方法が提供される。
付記4に記載の方法であって、好ましくは、
前記第1の処理ガスを供給する工程と、前記第2の処理ガスを供給する工程と、を交互に行う工程では、前記単結晶シリコン上に前記第1のシリコン膜をホモエピタキシャル成長させると共に、前記絶縁膜上にシード層を形成し、
前記第3の処理ガスを供給する工程では、前記第1のシリコン膜をさらにホモエピタキシャル成長させると共に、前記シード層上に前記第2のシリコン膜を成長させる。
付記4または5に記載の方法であって、好ましくは、
前記基板の表面には凹部が設けられており、前記凹部の底部が前記単結晶シリコンにより構成され、前記凹部の側部が前記絶縁膜により構成されている。
付記6に記載の方法であって、好ましくは、
前記凹部の側部から成長させた前記第2のシリコン膜により、前記第1のシリコン膜の上部を覆うことで、前記第1のシリコン膜のホモエピタキシャル成長を停止させる。
付記6または7に記載の方法であって、好ましくは、
前記凹部の側部から成長させた前記第2のシリコン膜により、前記第1のシリコン膜の上部を覆うことで、前記第1のシリコン膜の上に前記第2のシリコン膜が積層されてなる積層構造(積層膜)を形成する。
付記4乃至8のいずれかに記載の方法であって、好ましくは、
前記第2のシリコン膜の結晶構造は、アモルファス(非晶質)、ポリ(多結晶)、または、アモルファスとポリの混晶である。すなわち、前記第2のシリコン膜は、アモルファスシリコン膜、ポリシリコン膜、または、アモルファスとポリの混晶シリコン膜である。
付記4乃至9のいずれかに記載の方法であって、好ましくは、
前記第1の処理ガスは、塩化シラン(化合物)を含み、前記第2の処理ガスは、水素化シラン(化合物)を含み、前記第3の処理ガスは、水素化シラン(化合物)を含む。
付記4乃至10のいずれかに記載の方法であって、好ましくは、
前記第3の処理ガスを供給する工程では、前記基板に対して、前記第3の処理ガスと一緒にドーパントガスを供給する。
付記4乃至11のいずれかに記載の方法であって、好ましくは、
前記第2の処理ガスは、第3の処理ガスと異なる分子構造(化学構造)を有する。すなわち、前記第2の処理ガスは、第3の処理ガスとはマテリアルが異なるガスである。
付記4乃至12のいずれかに記載の方法であって、好ましくは、
前記第2の処理ガスの熱分解温度は、第3の処理ガスの熱分解温度よりも低い。
付記4乃至11のいずれかに記載の方法であって、好ましくは、
前記第2の処理ガスは、第3の処理ガスと同一の分子構造(化学構造)を有する。すなわち、前記第2の処理ガスは、第3の処理ガスとマテリアルが同一のガスである。
付記4乃至14のいずれかに記載の方法であって、好ましくは、
さらに、前記第1のシリコン膜および前記第2のシリコン膜を熱処理(アニール)する工程を有する。
付記15に記載の方法であって、好ましくは、
前記第1のシリコン膜および前記第2のシリコン膜を熱処理する工程では、前記第2のシリコン膜のうち前記第1のシリコン膜(ホモエピタキシャルシリコン膜)に接触する部分をホモエピタキシャル化させる。
付記15または16に記載の方法であって、好ましくは、
前記第1のシリコン膜および前記第2のシリコン膜を熱処理する工程では、前記第2のシリコン膜のうち前記第1のシリコン膜(ホモエピタキシャルシリコン膜)に接触する部分をホモエピタキシャルシリコン膜に変質させる。
付記15乃至17のいずれかに記載の方法であって、好ましくは、
前記第1のシリコン膜および前記第2のシリコン膜を熱処理する工程では、前記第1のシリコン膜が占める領域を拡大させる。
付記4乃至18のいずれかに記載の方法であって、好ましくは、
前記第1の処理ガスを供給する工程と、前記第2の処理ガスを供給する工程と、を交互に行う工程では、前記基板の温度を第1の温度とし、
前記第3の処理ガスを供給する工程では、前記基板の温度を前記第1の温度と同等もしくはそれよりも高い第2の温度とする。
付記19に記載の方法であって、好ましくは、
前記第1のシリコン膜および前記第2のシリコン膜を熱処理する工程では、前記基板の温度を、前記第2の温度と同等もしくはそれよりも高い第3の温度とする。
本発明の他の態様によれば、
表面に単結晶シリコンと絶縁膜とが露出した基板に対して、ハロゲン元素を含む第1の処理ガスを供給する工程と、前記基板に対して、シリコンを含みハロゲン元素非含有の第2の処理ガスを供給する工程と、を交互に行う工程と、
前記基板に対して、シリコンを含む第3の処理ガスを供給する工程と、
を行うことで、前記単結晶シリコン上に第1のシリコン膜をホモエピタキシャル成長させるとともに、前記絶縁膜上に前記第1のシリコン膜とは結晶構造が異なる第2のシリコン膜を成長させる工程を有する半導体装置の製造方法、または、基板処理方法が提供される。
本発明のさらに他の態様によれば、
基板を収容する処理室と、
前記処理室内の基板に対してシリコンとハロゲン元素とを含む第1の処理ガスを供給する第1処理ガス供給系と、
前記処理室内の基板に対してシリコンを含みハロゲン元素非含有の第2の処理ガスを供給する第2処理ガス供給系と、
前記処理室内の基板に対してシリコンを含む第3の処理ガスを供給する第3処理ガス供給系と、
前記処理室内の基板を加熱するヒータと、
前記処理室内の、表面に単結晶シリコンと絶縁膜とが露出した基板に対して、前記第1の処理ガスを供給する処理と、前記処理室内の前記基板に対して、前記第2の処理ガスを供給する処理と、を交互に行う処理と、前記処理室内の前記基板に対して、前記第3の処理ガスを供給する処理と、を行わせることで、前記単結晶シリコン上に第1のシリコン膜をホモエピタキシャル成長させるとともに、前記絶縁膜上に前記第1のシリコン膜とは結晶構造が異なる第2のシリコン膜を成長させるように、前記第1処理ガス供給系、前記第2処理ガス供給系、前記第3処理ガス供給系、および前記ヒータを制御するよう構成される制御部と、
を有する基板処理装置が提供される。
本発明のさらに他の態様によれば、
基板に対してシリコンとハロゲン元素とを含む第1の処理ガスを供給する第1ガス供給部と、
基板に対してシリコンを含みハロゲン元素非含有の第2の処理ガスを供給する第2ガス供給部と、
基板に対してシリコンを含む第3の処理ガスを供給する第3ガス供給部と、を備え、
表面に単結晶シリコンと絶縁膜とが露出した基板に対して、前記第1ガス供給部より前記第1の処理ガスを供給する処理と、前記基板に対して、前記第2ガス供給部より前記第2の処理ガスを供給する処理と、を交互に行う処理と、前記基板に対して、前記第3ガス供給部より前記第3の処理ガスを供給する処理と、を行わせることで、前記単結晶シリコン上に第1のシリコン膜をホモエピタキシャル成長させるとともに、前記絶縁膜上に前記第1のシリコン膜とは結晶構造が異なる第2のシリコン膜を成長させるように制御されるガス供給システムが提供される。
本発明のさらに他の態様によれば、
表面に単結晶シリコンと絶縁膜とが露出した基板に対して、シリコンとハロゲン元素とを含む第1の処理ガスを供給する手順と、前記基板に対して、シリコンを含みハロゲン元素非含有の第2の処理ガスを供給する手順と、を交互に行う手順と、
前記基板に対して、シリコンを含む第3の処理ガスを供給する手順と、
を行わせることで、前記単結晶シリコン上に第1のシリコン膜をホモエピタキシャル成長させるとともに、前記絶縁膜上に前記第1のシリコン膜とは結晶構造が異なる第2のシリコン膜を成長させる手順をコンピュータに実行させるプログラム、または、該プログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
200 ウエハ(基板)
200a 絶縁膜
200e 第1のシリコン膜
200g 第2のシリコン膜
201 処理室
202 処理炉
203 反応管
207 ヒータ
231 排気管
232a〜232e ガス供給管
Claims (10)
- 単結晶シリコンで構成された基板と、
前記基板の表面に形成された絶縁膜と、
前記単結晶シリコン上に前記単結晶シリコンを下地としてホモエピタキシャル成長させることで形成された第1のシリコン膜と、
前記絶縁膜上に形成され前記第1のシリコン膜とは結晶構造が異なる第2のシリコン膜と、
を有する三次元フラッシュメモリ。 - 単結晶シリコンで構成された基板と、
前記基板の表面に形成された絶縁膜と、
前記単結晶シリコン上に前記単結晶シリコンを下地としてホモエピタキシャル成長させることで形成された第1のシリコン膜と、
前記絶縁膜上に形成され前記第1のシリコン膜とは結晶構造が異なる第2のシリコン膜と、
を有するダイナミックランダムアクセスメモリ。 - 単結晶シリコンで構成された基板と、
前記基板の表面に形成された絶縁膜と、
前記単結晶シリコン上に前記単結晶シリコンを下地としてホモエピタキシャル成長させることで形成された第1のシリコン膜と、
前記絶縁膜上に形成され前記第1のシリコン膜とは結晶構造が異なる第2のシリコン膜と、
を有する半導体装置。 - 表面に単結晶シリコンと絶縁膜とが露出した基板に対して、シリコンとハロゲン元素とを含む第1の処理ガスを供給する工程と、前記基板に対して、シリコンを含みハロゲン元素非含有の第2の処理ガスを供給する工程と、を交互に行う工程と、
前記基板に対して、シリコンを含む第3の処理ガスを供給する工程と、
を行うことで、前記単結晶シリコン上に第1のシリコン膜をホモエピタキシャル成長させるとともに、前記絶縁膜上に前記第1のシリコン膜とは結晶構造が異なる第2のシリコン膜を成長させる工程を有する半導体装置の製造方法。 - 前記第1の処理ガスを供給する工程と、前記第2の処理ガスを供給する工程と、を交互に行う工程では、前記単結晶シリコン上に前記第1のシリコン膜をホモエピタキシャル成長させると共に、前記絶縁膜上にシード層を形成し、
前記第3の処理ガスを供給する工程では、前記第1のシリコン膜をさらにホモエピタキシャル成長させると共に、前記シード層上に前記第2のシリコン膜を成長させる請求4に記載の半導体装置の製造方法。 - 前記基板の表面には凹部が設けられており、前記凹部の底部が前記単結晶シリコンにより構成され、前記凹部の側部が前記絶縁膜により構成されている請求項4または5に記載の半導体装置の製造方法。
- 前記凹部の側部から成長させた前記第2のシリコン膜により、前記第1のシリコン膜の上部を覆うことで、前記第1のシリコン膜のホモエピタキシャル成長を停止させる請求項6に記載の半導体装置の製造方法。
- 基板を収容する処理室と、
前記処理室内の基板に対してシリコンとハロゲン元素とを含む第1の処理ガスを供給する第1処理ガス供給系と、
前記処理室内の基板に対してシリコンを含みハロゲン元素非含有の第2の処理ガスを供給する第2処理ガス供給系と、
前記処理室内の基板に対してシリコンを含む第3の処理ガスを供給する第3処理ガス供給系と、
前記処理室内の基板を加熱するヒータと、
前記処理室内の、表面に単結晶シリコンと絶縁膜とが露出した基板に対して、前記第1の処理ガスを供給する処理と、前記処理室内の前記基板に対して、前記第2の処理ガスを供給する処理と、を交互に行う処理と、前記処理室内の前記基板に対して、前記第3の処理ガスを供給する処理と、を行わせることで、前記単結晶シリコン上に第1のシリコン膜をホモエピタキシャル成長させるとともに、前記絶縁膜上に前記第1のシリコン膜とは結晶構造が異なる第2のシリコン膜を成長させるように、前記第1処理ガス供給系、前記第2処理ガス供給系、前記第3処理ガス供給系、および前記ヒータを制御するよう構成される制御部と、
を有する基板処理装置。 - 基板に対してシリコンとハロゲン元素とを含む第1の処理ガスを供給する第1ガス供給部と、
基板に対してシリコンを含みハロゲン元素非含有の第2の処理ガスを供給する第2ガス供給部と、
基板に対してシリコンを含む第3の処理ガスを供給する第3ガス供給部と、を備え、
表面に単結晶シリコンと絶縁膜とが露出した基板に対して、前記第1ガス供給部より前記第1の処理ガスを供給する処理と、前記基板に対して、前記第2ガス供給部より前記第2の処理ガスを供給する処理と、を交互に行う処理と、前記基板に対して、前記第3ガス供給部より前記第3の処理ガスを供給する処理と、を行わせることで、前記単結晶シリコン上に第1のシリコン膜をホモエピタキシャル成長させるとともに、前記絶縁膜上に前記第1のシリコン膜とは結晶構造が異なる第2のシリコン膜を成長させるように制御されるガス供給システム。 - 表面に単結晶シリコンと絶縁膜とが露出した基板に対して、シリコンとハロゲン元素とを含む第1の処理ガスを供給する手順と、前記基板に対して、シリコンを含みハロゲン元素非含有の第2の処理ガスを供給する手順と、を交互に行う手順と、
前記基板に対して、シリコンを含む第3の処理ガスを供給する手順と、
を行わせることで、前記単結晶シリコン上に第1のシリコン膜をホモエピタキシャル成長させるとともに、前記絶縁膜上に前記第1のシリコン膜とは結晶構造が異なる第2のシリコン膜を成長させる手順をコンピュータに実行させるプログラム。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510707965.9A CN105609406B (zh) | 2014-11-19 | 2015-10-27 | 半导体器件的制造方法、衬底处理装置、气体供给系统 |
| KR1020150153316A KR101822238B1 (ko) | 2014-11-19 | 2015-11-02 | 반도체 장치의 제조 방법, 기판 처리 장치, 가스 공급 시스템, 프로그램, 삼차원 플래시 메모리, 다이내믹 랜덤 액세스 메모리 및 반도체 장치 |
| US14/929,973 US9412587B2 (en) | 2014-11-19 | 2015-11-02 | Method of manufacturing semiconductor device, substrate processing apparatus, gas supply system, and recording medium |
| TW104136160A TWI672800B (zh) | 2014-11-19 | 2015-11-03 | 半導體裝置的製造方法,基板處理裝置,氣體供給系統及記錄媒體 |
| US15/190,578 US9540728B2 (en) | 2014-11-19 | 2016-06-23 | Substrate processing apparatus, apparatus for manufacturing semiconductor device, and gas supply system |
| US15/368,337 US9691609B2 (en) | 2014-11-19 | 2016-12-02 | Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium |
| US15/468,966 US9941119B2 (en) | 2014-11-19 | 2017-03-24 | Method of forming silicon layer in manufacturing semiconductor device and recording medium |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014234401 | 2014-11-19 | ||
| JP2014234401 | 2014-11-19 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2016105457A true JP2016105457A (ja) | 2016-06-09 |
| JP2016105457A5 JP2016105457A5 (ja) | 2016-09-29 |
| JP6100854B2 JP6100854B2 (ja) | 2017-03-22 |
Family
ID=56102825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015185891A Active JP6100854B2 (ja) | 2014-11-19 | 2015-09-18 | 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6100854B2 (ja) |
| KR (1) | KR101822238B1 (ja) |
| TW (1) | TWI672800B (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017224693A (ja) * | 2016-06-15 | 2017-12-21 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置、およびプログラム |
| US10090322B2 (en) | 2017-01-11 | 2018-10-02 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device |
| WO2018179352A1 (ja) * | 2017-03-31 | 2018-10-04 | 株式会社Kokusai Electric | 半導体装置の製造方法および記録媒体 |
| KR20190080788A (ko) | 2017-12-28 | 2019-07-08 | 가부시키가이샤 코쿠사이 엘렉트릭 | 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 |
| JP2019537840A (ja) * | 2016-11-03 | 2019-12-26 | ユ−ジーン テクノロジー カンパニー.リミテッド | 低温エピタキシャル層の形成方法 |
| JP2020043262A (ja) * | 2018-09-12 | 2020-03-19 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置、およびプログラム |
| KR20200115171A (ko) * | 2019-03-29 | 2020-10-07 | 도쿄엘렉트론가부시키가이샤 | 기판 처리 장치 |
| JP2023123717A (ja) * | 2021-04-19 | 2023-09-05 | 株式会社Kokusai Electric | 処理方法、半導体装置の製造方法、処理装置、およびプログラム |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6778139B2 (ja) | 2017-03-22 | 2020-10-28 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置およびプログラム |
| JP7065818B2 (ja) * | 2019-10-28 | 2022-05-12 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム |
| KR102328573B1 (ko) * | 2020-01-17 | 2021-11-17 | 성균관대학교산학협력단 | C-free 할로겐 기반의 가스를 이용한 실리콘 산화막 대비 높은 식각 선택비를 갖는 실리콘 질화막 건식 식각 방법 |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6052016A (ja) * | 1983-08-12 | 1985-03-23 | Yokogawa Hewlett Packard Ltd | 半導体素子の製造方法 |
| JPS62183508A (ja) * | 1986-02-07 | 1987-08-11 | Nippon Telegr & Teleph Corp <Ntt> | 半導体基板およびその製造法 |
| JPH03268462A (ja) * | 1984-09-27 | 1991-11-29 | Texas Instr Inc <Ti> | メモリセルを作成する方法 |
| JPH0451565A (ja) * | 1990-06-19 | 1992-02-20 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| JPH0799311A (ja) * | 1993-05-12 | 1995-04-11 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH08204032A (ja) * | 1995-01-20 | 1996-08-09 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH10242049A (ja) * | 1997-02-27 | 1998-09-11 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2001196573A (ja) * | 1999-10-28 | 2001-07-19 | Denso Corp | 半導体基板とその製造方法 |
| JP2007534161A (ja) * | 2003-11-17 | 2007-11-22 | マイクロン テクノロジー、インコーポレイテッド | 極薄シリコンにおけるnrom型フラッシュメモリデバイス |
| JP2007317874A (ja) * | 2006-05-25 | 2007-12-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2008159804A (ja) * | 2006-12-22 | 2008-07-10 | Toshiba Corp | 不揮発性半導体メモリ |
| JP2010114360A (ja) * | 2008-11-10 | 2010-05-20 | Toshiba Corp | 半導体装置及びその製造方法 |
| WO2012029661A1 (ja) * | 2010-09-01 | 2012-03-08 | 株式会社日立国際電気 | 半導体装置の製造方法及び基板処理装置 |
| JP2013197307A (ja) * | 2012-03-19 | 2013-09-30 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び基板処理装置 |
| JP2013239717A (ja) * | 2010-05-20 | 2013-11-28 | Tokyo Electron Ltd | シリコン膜の形成方法およびその形成装置 |
| JP2014067796A (ja) * | 2012-09-25 | 2014-04-17 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び基板処理装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2774509B1 (fr) * | 1998-01-30 | 2001-11-16 | Sgs Thomson Microelectronics | Procede de depot d'une region de silicium monocristallin |
| JP5023004B2 (ja) * | 2008-06-30 | 2012-09-12 | 株式会社日立国際電気 | 基板処理方法及び基板処理装置 |
| WO2014070600A1 (en) * | 2012-10-29 | 2014-05-08 | Matheson Tri-Gas, Inc. | Methods for selective and conformal epitaxy of highly doped si-containing materials for three dimensional structures |
| JP6068130B2 (ja) * | 2012-12-25 | 2017-01-25 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
-
2015
- 2015-09-18 JP JP2015185891A patent/JP6100854B2/ja active Active
- 2015-11-02 KR KR1020150153316A patent/KR101822238B1/ko active Active
- 2015-11-03 TW TW104136160A patent/TWI672800B/zh active
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6052016A (ja) * | 1983-08-12 | 1985-03-23 | Yokogawa Hewlett Packard Ltd | 半導体素子の製造方法 |
| JPH03268462A (ja) * | 1984-09-27 | 1991-11-29 | Texas Instr Inc <Ti> | メモリセルを作成する方法 |
| JPS62183508A (ja) * | 1986-02-07 | 1987-08-11 | Nippon Telegr & Teleph Corp <Ntt> | 半導体基板およびその製造法 |
| JPH0451565A (ja) * | 1990-06-19 | 1992-02-20 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| JPH0799311A (ja) * | 1993-05-12 | 1995-04-11 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH08204032A (ja) * | 1995-01-20 | 1996-08-09 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH10242049A (ja) * | 1997-02-27 | 1998-09-11 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2001196573A (ja) * | 1999-10-28 | 2001-07-19 | Denso Corp | 半導体基板とその製造方法 |
| JP2007534161A (ja) * | 2003-11-17 | 2007-11-22 | マイクロン テクノロジー、インコーポレイテッド | 極薄シリコンにおけるnrom型フラッシュメモリデバイス |
| JP2007317874A (ja) * | 2006-05-25 | 2007-12-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2008159804A (ja) * | 2006-12-22 | 2008-07-10 | Toshiba Corp | 不揮発性半導体メモリ |
| JP2010114360A (ja) * | 2008-11-10 | 2010-05-20 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2013239717A (ja) * | 2010-05-20 | 2013-11-28 | Tokyo Electron Ltd | シリコン膜の形成方法およびその形成装置 |
| WO2012029661A1 (ja) * | 2010-09-01 | 2012-03-08 | 株式会社日立国際電気 | 半導体装置の製造方法及び基板処理装置 |
| JP2013197307A (ja) * | 2012-03-19 | 2013-09-30 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び基板処理装置 |
| JP2014067796A (ja) * | 2012-09-25 | 2014-04-17 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び基板処理装置 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017224693A (ja) * | 2016-06-15 | 2017-12-21 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置、およびプログラム |
| JP2019537840A (ja) * | 2016-11-03 | 2019-12-26 | ユ−ジーン テクノロジー カンパニー.リミテッド | 低温エピタキシャル層の形成方法 |
| US10090322B2 (en) | 2017-01-11 | 2018-10-02 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device |
| US11189483B2 (en) | 2017-03-31 | 2021-11-30 | Kokusai Electric Corporation | Method of manufacturing semiconductor device and non-transitory computer-readable recording medium |
| WO2018179352A1 (ja) * | 2017-03-31 | 2018-10-04 | 株式会社Kokusai Electric | 半導体装置の製造方法および記録媒体 |
| JPWO2018179352A1 (ja) * | 2017-03-31 | 2019-11-07 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置およびプログラム |
| KR20190080788A (ko) | 2017-12-28 | 2019-07-08 | 가부시키가이샤 코쿠사이 엘렉트릭 | 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 |
| US10840094B2 (en) | 2017-12-28 | 2020-11-17 | Kokusai Electric Corporation | Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium |
| JP2020043262A (ja) * | 2018-09-12 | 2020-03-19 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置、およびプログラム |
| JP7058575B2 (ja) | 2018-09-12 | 2022-04-22 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム |
| JP2020167307A (ja) * | 2019-03-29 | 2020-10-08 | 東京エレクトロン株式会社 | 基板処理装置 |
| KR20200115171A (ko) * | 2019-03-29 | 2020-10-07 | 도쿄엘렉트론가부시키가이샤 | 기판 처리 장치 |
| JP7199286B2 (ja) | 2019-03-29 | 2023-01-05 | 東京エレクトロン株式会社 | 基板処理装置 |
| KR102709049B1 (ko) * | 2019-03-29 | 2024-09-25 | 도쿄엘렉트론가부시키가이샤 | 기판 처리 장치 |
| JP2023123717A (ja) * | 2021-04-19 | 2023-09-05 | 株式会社Kokusai Electric | 処理方法、半導体装置の製造方法、処理装置、およびプログラム |
| JP7640620B2 (ja) | 2021-04-19 | 2025-03-05 | 株式会社Kokusai Electric | 処理方法、半導体装置の製造方法、処理装置、およびプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6100854B2 (ja) | 2017-03-22 |
| KR101822238B1 (ko) | 2018-01-25 |
| KR20160059952A (ko) | 2016-05-27 |
| TW201637135A (zh) | 2016-10-16 |
| TWI672800B (zh) | 2019-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6594768B2 (ja) | 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体 | |
| US9941119B2 (en) | Method of forming silicon layer in manufacturing semiconductor device and recording medium | |
| JP6100854B2 (ja) | 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム | |
| JP6561001B2 (ja) | 半導体装置の製造方法、基板処理装置、ガス供給系およびプログラム | |
| JP6585551B2 (ja) | 半導体装置の製造方法、基板処理装置、およびプログラム | |
| JP6560991B2 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
| US20190206679A1 (en) | Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium | |
| CN107680898A (zh) | 半导体装置的制造方法、基板处理装置和存储介质 | |
| KR20170135693A (ko) | 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램 | |
| US10529560B2 (en) | Method of manufacturing semiconductor device, substrate processing apparatus and recording medium | |
| JP2017188598A (ja) | 半導体装置の製造方法、基板処理装置、およびプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160324 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170223 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6100854 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |