JPH10242049A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH10242049A JPH10242049A JP9043579A JP4357997A JPH10242049A JP H10242049 A JPH10242049 A JP H10242049A JP 9043579 A JP9043579 A JP 9043579A JP 4357997 A JP4357997 A JP 4357997A JP H10242049 A JPH10242049 A JP H10242049A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- silicon substrate
- semiconductor device
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/40—Crystalline structures
- H10D62/405—Orientations of crystalline planes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
- H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2926—Crystal orientations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3438—Doping during depositing
- H10P14/3441—Conductivity type
- H10P14/3444—P-type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3466—Crystal orientation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
- H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/923—Active solid-state devices, e.g. transistors, solid-state diodes with means to optimize electrical conductor current carrying capacity, e.g. particular conductor aspect ratio
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】シリコン基板とエピタキシャル層のなすｐｎ接
合部に発生するリーク電流を減少させることができる半
導体装置及びその製造方法を提供する。 【解決手段】（１００）結晶面を有するシリコン基板２
にシリコン酸化膜４が形成され、さらに、上記シリコン
酸化膜４をパターニングして開口部が形成されるととも
に、このシリコン酸化膜４のパターンエッジに、上記シ
リコン基板２とのなす角が５４．７４±５°の傾斜面が
形成される。そして、選択的エピタキシャル成長によっ
て、上記開口部にエピタキシャル層６、８が形成され
る。
合部に発生するリーク電流を減少させることができる半
導体装置及びその製造方法を提供する。 【解決手段】（１００）結晶面を有するシリコン基板２
にシリコン酸化膜４が形成され、さらに、上記シリコン
酸化膜４をパターニングして開口部が形成されるととも
に、このシリコン酸化膜４のパターンエッジに、上記シ
リコン基板２とのなす角が５４．７４±５°の傾斜面が
形成される。そして、選択的エピタキシャル成長によっ
て、上記開口部にエピタキシャル層６、８が形成され
る。
Description
【０００１】
【発明の属する技術分野】本発明は、選択性エピタキシ
ャル成長を用いて生成した半導体層を半導体基板上に形
成した半導体装置とその製造方法に関するものであり、
特に選択性エピタキシャル成長を行うときのマスク材と
して使用する酸化膜形状を最適化した半導体装置とその
製造方法に関するものである。
ャル成長を用いて生成した半導体層を半導体基板上に形
成した半導体装置とその製造方法に関するものであり、
特に選択性エピタキシャル成長を行うときのマスク材と
して使用する酸化膜形状を最適化した半導体装置とその
製造方法に関するものである。
【０００２】
【従来の技術】図７は、選択性エピタキシャル成長技術
を用いて素子分離法によって作成した半導体装置の一例
の構造を示す図である。従来、（１００）面を有するｎ
型のシリコン基板５０上に、シリコン酸化膜（ＳｉＯ
2 ）５２をマスク材として選択性エピタキシャル成長を
高温（１０００℃）にて実施すると、シリコン酸化膜５
２のパターンエッジの構造は図７に示すようになる。こ
のとき、ｐ型のエピタキシャル層５４は、シリコン単結
晶（１００）に沿って上方向に成長する、すなわち、上
記シリコン基板５０と同方位に成長する。さらに、マス
ク材である上記シリコン酸化膜５２とエピタキシャル層
５４の境界部分には、図７に示すように面方位の異なる
エピタキシャル層５６とポリシリコン層５８が複合して
形成される。
を用いて素子分離法によって作成した半導体装置の一例
の構造を示す図である。従来、（１００）面を有するｎ
型のシリコン基板５０上に、シリコン酸化膜（ＳｉＯ
2 ）５２をマスク材として選択性エピタキシャル成長を
高温（１０００℃）にて実施すると、シリコン酸化膜５
２のパターンエッジの構造は図７に示すようになる。こ
のとき、ｐ型のエピタキシャル層５４は、シリコン単結
晶（１００）に沿って上方向に成長する、すなわち、上
記シリコン基板５０と同方位に成長する。さらに、マス
ク材である上記シリコン酸化膜５２とエピタキシャル層
５４の境界部分には、図７に示すように面方位の異なる
エピタキシャル層５６とポリシリコン層５８が複合して
形成される。
【０００３】
【発明が解決しようとする課題】ここで、図７に示すよ
うな上述した構造を持つ半導体装置にてダイオードを構
成し、ｎ型のシリコン基板５０とｐ型のエピタキシャル
層５４とがなす接合部に逆バイアスを加える場合を考え
る。この場合、上述したように、シリコン酸化膜５２と
エピタキシャル層５４の境界部分に、エピタキシャル層
５６とポリシリコン層５８が複合して形成されているた
め、シリコン酸化膜５２のパターンエッジ近傍、すなわ
ち、接合終端部で大きな接合リーク電流が発生する。こ
れは、シリコン酸化膜５２のパターンエッジ近傍に部分
的に形成されたポリシリコン層５８において、キャリア
の再結合が生じるためである。
うな上述した構造を持つ半導体装置にてダイオードを構
成し、ｎ型のシリコン基板５０とｐ型のエピタキシャル
層５４とがなす接合部に逆バイアスを加える場合を考え
る。この場合、上述したように、シリコン酸化膜５２と
エピタキシャル層５４の境界部分に、エピタキシャル層
５６とポリシリコン層５８が複合して形成されているた
め、シリコン酸化膜５２のパターンエッジ近傍、すなわ
ち、接合終端部で大きな接合リーク電流が発生する。こ
れは、シリコン酸化膜５２のパターンエッジ近傍に部分
的に形成されたポリシリコン層５８において、キャリア
の再結合が生じるためである。
【０００４】そこで本発明は、上記課題を解決するため
になされたものであり、エピタキシャル成長時に形成さ
れるポリシリコンの成長を抑制することにより、シリコ
ン基板とエピタキシャル層とがなすｐｎ接合部に発生す
るリーク電流を減少させることができる半導体装置及び
その製造方法を提供することを目的とする。
になされたものであり、エピタキシャル成長時に形成さ
れるポリシリコンの成長を抑制することにより、シリコ
ン基板とエピタキシャル層とがなすｐｎ接合部に発生す
るリーク電流を減少させることができる半導体装置及び
その製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の半導体装置は、（１００）結晶面
を有するシリコン基板上に形成され、そのパターンエッ
ジ面と上記シリコン基板とのなす内角が５４．７４±５
°であるシリコン酸化膜と、上記シリコン基板上に上記
シリコン酸化膜に接するように形成されたエピタキシャ
ル層とを具備することを特徴とする。
に、請求項１に記載の半導体装置は、（１００）結晶面
を有するシリコン基板上に形成され、そのパターンエッ
ジ面と上記シリコン基板とのなす内角が５４．７４±５
°であるシリコン酸化膜と、上記シリコン基板上に上記
シリコン酸化膜に接するように形成されたエピタキシャ
ル層とを具備することを特徴とする。
【０００６】また、請求項２に記載の半導体装置は、
（１００）結晶面を有するシリコン基板上に形成され、
そのパターンエッジが２つの面を有し、これら２つの面
と上記シリコン基板とのなす内角がそれぞれ５４．７４
±５°、１２５．２６°±５°であるシリコン酸化膜
と、上記シリコン基板上に上記シリコン酸化膜に接する
ように形成されたエピタキシャル層とを具備することを
特徴とする。
（１００）結晶面を有するシリコン基板上に形成され、
そのパターンエッジが２つの面を有し、これら２つの面
と上記シリコン基板とのなす内角がそれぞれ５４．７４
±５°、１２５．２６°±５°であるシリコン酸化膜
と、上記シリコン基板上に上記シリコン酸化膜に接する
ように形成されたエピタキシャル層とを具備することを
特徴とする。
【０００７】また、請求項３に記載の半導体装置は、
（１１１）結晶面を有するシリコン基板上に形成され、
そのパターンエッジ面と上記シリコン基板とのなす内角
が３８．９４±５°であるシリコン酸化膜と、上記シリ
コン基板上に上記シリコン酸化膜に接するように形成さ
れたエピタキシャル層とを具備することを特徴とする。
（１１１）結晶面を有するシリコン基板上に形成され、
そのパターンエッジ面と上記シリコン基板とのなす内角
が３８．９４±５°であるシリコン酸化膜と、上記シリ
コン基板上に上記シリコン酸化膜に接するように形成さ
れたエピタキシャル層とを具備することを特徴とする。
【０００８】また、請求項４に記載の半導体装置は、
（１１１）結晶面を有するシリコン基板上に形成され、
そのパターンエッジが２つの面を有し、これら２つの面
と上記シリコン基板とのなす内角がそれぞれ３８．９４
±５°、１０９．４７°±５°であるシリコン酸化膜
と、上記シリコン基板上に上記シリコン酸化膜に接する
ように形成されたエピタキシャル層とを具備することを
特徴とする。
（１１１）結晶面を有するシリコン基板上に形成され、
そのパターンエッジが２つの面を有し、これら２つの面
と上記シリコン基板とのなす内角がそれぞれ３８．９４
±５°、１０９．４７°±５°であるシリコン酸化膜
と、上記シリコン基板上に上記シリコン酸化膜に接する
ように形成されたエピタキシャル層とを具備することを
特徴とする。
【０００９】また、請求項５に記載の半導体装置の製造
方法は、（１００）結晶面を有するシリコン基板にシリ
コン酸化膜を形成する工程と、上記シリコン酸化膜をパ
ターニングして開口部を形成するとともに、このシリコ
ン酸化膜のパターンエッジに所定角度の傾斜面を形成す
る工程と、選択的にエピタキシャル成長を行い、上記開
口部にエピタキシャル層を形成する工程とを含むことを
特徴とする。
方法は、（１００）結晶面を有するシリコン基板にシリ
コン酸化膜を形成する工程と、上記シリコン酸化膜をパ
ターニングして開口部を形成するとともに、このシリコ
ン酸化膜のパターンエッジに所定角度の傾斜面を形成す
る工程と、選択的にエピタキシャル成長を行い、上記開
口部にエピタキシャル層を形成する工程とを含むことを
特徴とする。
【００１０】また、さらに請求項６に記載の半導体装置
の製造方法は、上記開口部が、上記シリコン酸化膜が＜
１１０＞方向に対して水平及び垂直にパターニングされ
て形成されることを特徴とする。
の製造方法は、上記開口部が、上記シリコン酸化膜が＜
１１０＞方向に対して水平及び垂直にパターニングされ
て形成されることを特徴とする。
【００１１】また、さらに請求項７に記載の半導体装置
の製造方法は、上記シリコン酸化膜の所定角度の傾斜面
と上記シリコン基板とのなす角が、５４．７４±５°で
あることを特徴とする。
の製造方法は、上記シリコン酸化膜の所定角度の傾斜面
と上記シリコン基板とのなす角が、５４．７４±５°で
あることを特徴とする。
【００１２】また、請求項８に記載の半導体装置の製造
方法は、（１１１）結晶面を有するシリコン基板にシリ
コン酸化膜を形成する工程と、上記シリコン酸化膜をパ
ターニングして開口部を形成するとともに、このシリコ
ン酸化膜のパターンエッジに所定角度の傾斜面を形成す
る工程と、選択的にエピタキシャル成長を行い、上記開
口部にエピタキシャル層を形成する工程とを含むことを
特徴とする。
方法は、（１１１）結晶面を有するシリコン基板にシリ
コン酸化膜を形成する工程と、上記シリコン酸化膜をパ
ターニングして開口部を形成するとともに、このシリコ
ン酸化膜のパターンエッジに所定角度の傾斜面を形成す
る工程と、選択的にエピタキシャル成長を行い、上記開
口部にエピタキシャル層を形成する工程とを含むことを
特徴とする。
【００１３】また、さらに請求項９に記載の半導体装置
の製造方法は、上記開口部が、上記シリコン酸化膜が＜
２バー１１＞方向に対して水平及び垂直にパターニング
されて形成されることを特徴とする。
の製造方法は、上記開口部が、上記シリコン酸化膜が＜
２バー１１＞方向に対して水平及び垂直にパターニング
されて形成されることを特徴とする。
【００１４】また、さらに請求項１０に記載の半導体装
置の製造方法は、上記シリコン酸化膜の所定角度の傾斜
面と上記シリコン基板とのなす角が、３８．９４±５°
であることを特徴とする。
置の製造方法は、上記シリコン酸化膜の所定角度の傾斜
面と上記シリコン基板とのなす角が、３８．９４±５°
であることを特徴とする。
【００１５】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。図１は、本発明に係る第
１の実施の形態の半導体装置の構造を示す断面図であ
る。
実施の形態について説明する。図１は、本発明に係る第
１の実施の形態の半導体装置の構造を示す断面図であ
る。
【００１６】面方位（１００）でＮ形のシリコン基板２
上には、０．５［μｍ］のシリコン酸化膜４が形成され
ている。このシリコン酸化膜４のパターンエッジは２つ
の面をもっており、この２つの面のうち、シリコン基板
２と接する一方の面４ａとシリコン基板２とのなす角
は、１２５．２６±５°となっている。また、シリコン
酸化膜４のパターンエッジの他方の面４ｂとシリコン基
板２とのなす角は、５４．７４±５°となっている。
上には、０．５［μｍ］のシリコン酸化膜４が形成され
ている。このシリコン酸化膜４のパターンエッジは２つ
の面をもっており、この２つの面のうち、シリコン基板
２と接する一方の面４ａとシリコン基板２とのなす角
は、１２５．２６±５°となっている。また、シリコン
酸化膜４のパターンエッジの他方の面４ｂとシリコン基
板２とのなす角は、５４．７４±５°となっている。
【００１７】また、上記シリコン酸化膜４の開口部のシ
リコン基板２上には、＜１００＞方向のＰ形のエピタキ
シャル層６が形成されている。さらに、シリコン酸化膜
４の面４ｂと上記エピタキシャル層６との間には、＜１
１１＞方向のＰ形のエピタキシャル層８が形成されてい
る。
リコン基板２上には、＜１００＞方向のＰ形のエピタキ
シャル層６が形成されている。さらに、シリコン酸化膜
４の面４ｂと上記エピタキシャル層６との間には、＜１
１１＞方向のＰ形のエピタキシャル層８が形成されてい
る。
【００１８】次に、第１の実施の形態の半導体装置の製
造方法について説明する。図２は、この半導体装置の製
造方法を説明するための各工程の断面図である。まず、
図２（ａ）に示すように、面方位（１００）でＮ形のシ
リコン基板２を用い、このシリコン基板２に高温酸化雰
囲気中で熱酸化を行うことにより、厚さ０．５［μｍ］
のシリコン酸化膜（ＳｉＯ2 膜）４を形成する。
造方法について説明する。図２は、この半導体装置の製
造方法を説明するための各工程の断面図である。まず、
図２（ａ）に示すように、面方位（１００）でＮ形のシ
リコン基板２を用い、このシリコン基板２に高温酸化雰
囲気中で熱酸化を行うことにより、厚さ０．５［μｍ］
のシリコン酸化膜（ＳｉＯ2 膜）４を形成する。
【００１９】次に、通常のフォトリソグラフィ技術によ
り、図２（ｂ）に示すように、上記シリコン酸化膜４上
にレジストパターン１０を形成する。続いて、ＲＩＥ
（Ｒeactive Ｉon Ｅtching；ＲＩＥ）により、図２
（ｃ）に示すように、シリコン酸化膜４のパターンエッ
ジにテーパ形状の上記面４ｂを形成しつつ、上記シリコ
ン酸化膜４を＜１１０＞方向に対して水平及び垂直にパ
ターニングして素子形成領域としての開口部１２を形成
する。
り、図２（ｂ）に示すように、上記シリコン酸化膜４上
にレジストパターン１０を形成する。続いて、ＲＩＥ
（Ｒeactive Ｉon Ｅtching；ＲＩＥ）により、図２
（ｃ）に示すように、シリコン酸化膜４のパターンエッ
ジにテーパ形状の上記面４ｂを形成しつつ、上記シリコ
ン酸化膜４を＜１１０＞方向に対して水平及び垂直にパ
ターニングして素子形成領域としての開口部１２を形成
する。
【００２０】このとき、上記ＲＩＥでは、エッチングガ
スにＣＨＦ3 に酸素（Ｏ2 ）を添加して用い、上記レジ
ストパターン１０を開口部１２から後退させながらエッ
チングを進行させることにより、シリコン酸化膜４のパ
ターンエッジのテーパ形状の面４ｂの角度を制御して５
４．７４±５°とする。なお、上記テーパ形状の面４ｂ
の角度（以下、テーパ角度と記す）とは、上述したシリ
コン酸化膜４のパターンエッジの他方の面４ｂとシリコ
ン基板２とのなす角とする。
スにＣＨＦ3 に酸素（Ｏ2 ）を添加して用い、上記レジ
ストパターン１０を開口部１２から後退させながらエッ
チングを進行させることにより、シリコン酸化膜４のパ
ターンエッジのテーパ形状の面４ｂの角度を制御して５
４．７４±５°とする。なお、上記テーパ形状の面４ｂ
の角度（以下、テーパ角度と記す）とは、上述したシリ
コン酸化膜４のパターンエッジの他方の面４ｂとシリコ
ン基板２とのなす角とする。
【００２１】上記ＲＩＥ時におけるテーパ角度に関して
は、Ｏ2 ／ＣＨＦ3 の流量比とのあいだに図３に示すよ
うな関係がある。この図３よりＯ2 ／ＣＨＦ3 の流量比
が大きくなるのに従って、テーパ角度が線形的に小さく
なり、このテーパ角度の制御が容易であることがわか
る。
は、Ｏ2 ／ＣＨＦ3 の流量比とのあいだに図３に示すよ
うな関係がある。この図３よりＯ2 ／ＣＨＦ3 の流量比
が大きくなるのに従って、テーパ角度が線形的に小さく
なり、このテーパ角度の制御が容易であることがわか
る。
【００２２】次に、図２（ｄ）に示すように、レジスト
マスク１０を剥離し、１０００℃でＳi Ｈ4 、Ｂ2 Ｈ
6 、Ｈ2 ガスにて選択的にエピタキシャル成長を行い、
開口部１２のシリコン基板２上に＜１００＞方向のＰ形
のエピタキシャル層６を形成する。このとき、シリコン
酸化膜４とシリコン基板２との境界面近傍のシリコン酸
化膜４は、エピタキシャル層６の成長によって後退し、
図１に示すような１２５．２６±５°の面４ａをもつよ
うになる。上記エピタキシャル６層は、濃度が１０
17［ｃｍ-3］であり、厚さは０．５［μｍ］程度であ
る。
マスク１０を剥離し、１０００℃でＳi Ｈ4 、Ｂ2 Ｈ
6 、Ｈ2 ガスにて選択的にエピタキシャル成長を行い、
開口部１２のシリコン基板２上に＜１００＞方向のＰ形
のエピタキシャル層６を形成する。このとき、シリコン
酸化膜４とシリコン基板２との境界面近傍のシリコン酸
化膜４は、エピタキシャル層６の成長によって後退し、
図１に示すような１２５．２６±５°の面４ａをもつよ
うになる。上記エピタキシャル６層は、濃度が１０
17［ｃｍ-3］であり、厚さは０．５［μｍ］程度であ
る。
【００２３】さらに、このとき上記エピタキシャル層６
とシリコン酸化膜４との間に、図１に示すように、＜１
１１＞方向のＰ形のエピタキシャル層８がシリコン酸化
膜４の面４ｂに沿うように形成される。すなわち、エピ
タキシャル層６とシリコン酸化膜４との間に、ポリシリ
コン層などが形成されないように、隙間を与えることな
くエピタキシャル層８が形成される。
とシリコン酸化膜４との間に、図１に示すように、＜１
１１＞方向のＰ形のエピタキシャル層８がシリコン酸化
膜４の面４ｂに沿うように形成される。すなわち、エピ
タキシャル層６とシリコン酸化膜４との間に、ポリシリ
コン層などが形成されないように、隙間を与えることな
くエピタキシャル層８が形成される。
【００２４】上記エピタキシャル層６、８を形成した
後、１０００℃、３０分の熱処理を行い、エピタキシャ
ル層６からｎ形のシリコン基板２にｐ層を０．１［μ
ｍ］程度拡散する。これは、ｐｎ接合部に逆バイアスを
印加した場合に、界面でのキャリア再結合を防止するた
めである。続いて、シリコン基板２の裏面のシリコン酸
化膜などを剥離する。
後、１０００℃、３０分の熱処理を行い、エピタキシャ
ル層６からｎ形のシリコン基板２にｐ層を０．１［μ
ｍ］程度拡散する。これは、ｐｎ接合部に逆バイアスを
印加した場合に、界面でのキャリア再結合を防止するた
めである。続いて、シリコン基板２の裏面のシリコン酸
化膜などを剥離する。
【００２５】以上により製造した半導体装置に対して、
エピタキシャル層６とシリコン基板２とがなすｐｎ接合
を評価すると次のようになる。図４は、上記シリコン酸
化膜４のテーパ角（パターンエッジの面４ｂとシリコン
基板２とのなす角）をパラメータとして、バイアス電圧
Ｖｒ＝１００［Ｖ］での接合リーク電流Ｉｒを測定した
結果を示す図である。なお、接合面積は３．３ｍｍ角と
した。
エピタキシャル層６とシリコン基板２とがなすｐｎ接合
を評価すると次のようになる。図４は、上記シリコン酸
化膜４のテーパ角（パターンエッジの面４ｂとシリコン
基板２とのなす角）をパラメータとして、バイアス電圧
Ｖｒ＝１００［Ｖ］での接合リーク電流Ｉｒを測定した
結果を示す図である。なお、接合面積は３．３ｍｍ角と
した。
【００２６】この図４より、シリコン酸化膜のテーパ角
を４５°、５５°、６０°として接合リーク電流を測定
した結果、５５°のとき接合リーク電流が最小となり、
５４．７４±５°の範囲で小さく保持可能なことが確認
できた。ここで、上記テーパ角を５４．７４°としたと
きの半導体装置のｐｎ接合終端部を、透過型電子顕微鏡
（Ｔransmission Ｅlectron Ｍicroscope ；ＴＥＭ）で
観察すると、図１に示したような構造になっているのが
わかる。
を４５°、５５°、６０°として接合リーク電流を測定
した結果、５５°のとき接合リーク電流が最小となり、
５４．７４±５°の範囲で小さく保持可能なことが確認
できた。ここで、上記テーパ角を５４．７４°としたと
きの半導体装置のｐｎ接合終端部を、透過型電子顕微鏡
（Ｔransmission Ｅlectron Ｍicroscope ；ＴＥＭ）で
観察すると、図１に示したような構造になっているのが
わかる。
【００２７】すなわち、（１００）面のシリコン基板２
に、（１００）面のエピタキシャル層６が成長し、この
エピタキシャル層６のシリコン酸化膜４との境界面上、
つまりシリコン酸化膜４の面４ａ近傍には、ファセット
が形成されている。さらに、上記ファセット上に、（１
１１）面のエピタキシャル層８が成長し、上記面４ａと
のなす角が７０．５３°の面４ｂ近傍には、別のファセ
ットが形成されている。このとき、上記別のファセット
はほぼシリコン酸化膜４の面４ｂに沿って形成されてい
るため、シリコン酸化膜４とエピタキシャル層８との境
界部には隙間が存在せず、ポリシリコン層等の他の層は
存在しない。これは、シリコン酸化膜４のテーパ角を５
４．７４°にした場合、このシリコン酸化膜４に上記２
つのファセットの成長が一致するため、ポリシリコンの
成長する隙間が存在しなくなり、ポリシリコン層の成長
が抑えられたと考えられる。
に、（１００）面のエピタキシャル層６が成長し、この
エピタキシャル層６のシリコン酸化膜４との境界面上、
つまりシリコン酸化膜４の面４ａ近傍には、ファセット
が形成されている。さらに、上記ファセット上に、（１
１１）面のエピタキシャル層８が成長し、上記面４ａと
のなす角が７０．５３°の面４ｂ近傍には、別のファセ
ットが形成されている。このとき、上記別のファセット
はほぼシリコン酸化膜４の面４ｂに沿って形成されてい
るため、シリコン酸化膜４とエピタキシャル層８との境
界部には隙間が存在せず、ポリシリコン層等の他の層は
存在しない。これは、シリコン酸化膜４のテーパ角を５
４．７４°にした場合、このシリコン酸化膜４に上記２
つのファセットの成長が一致するため、ポリシリコンの
成長する隙間が存在しなくなり、ポリシリコン層の成長
が抑えられたと考えられる。
【００２８】したがって、以上説明したように本第１の
実施の形態によれば、シリコン酸化膜４のパターンエッ
ジの面４ｂとシリコン基板２とのなす角を５４．７４±
５°の範囲で加工することにより、ｐｎ接合リーク電流
を抑制することができる。
実施の形態によれば、シリコン酸化膜４のパターンエッ
ジの面４ｂとシリコン基板２とのなす角を５４．７４±
５°の範囲で加工することにより、ｐｎ接合リーク電流
を抑制することができる。
【００２９】なお、上記シリコン酸化膜４のパターニン
グの方向は、＜１１０＞方向に対して水平及び垂直な方
向、すなわち、シリコン基板２のへき開面に沿った方向
に限るものではない。ただし、このシリコン基板２のへ
き開面に沿った方向にパターニングしたほうが、シリコ
ン酸化膜４とエピタキシャル層の境界面近傍において、
結晶上安定したエピタキシャル層が形成されやすいと考
えられるため、上述したように＜１１０＞方向に対して
水平及び垂直にパターニングするのが好ましい。
グの方向は、＜１１０＞方向に対して水平及び垂直な方
向、すなわち、シリコン基板２のへき開面に沿った方向
に限るものではない。ただし、このシリコン基板２のへ
き開面に沿った方向にパターニングしたほうが、シリコ
ン酸化膜４とエピタキシャル層の境界面近傍において、
結晶上安定したエピタキシャル層が形成されやすいと考
えられるため、上述したように＜１１０＞方向に対して
水平及び垂直にパターニングするのが好ましい。
【００３０】次に、本発明に係る第２の実施の形態の半
導体装置について説明する。図５は、第２の実施の形態
の半導体装置の構造を示す断面図である。面方位（１１
１）でＮ形のシリコン基板２２上には、０．５［μｍ］
のシリコン酸化膜２４が形成されている。このシリコン
酸化膜２４のパターンエッジは２つの面をもっており、
この２つの面のうち、シリコン基板２２と接する一方の
面２４ａとシリコン基板２２とのなす角は、１０９．４
７±５°となっている。また、シリコン酸化膜２４のパ
ターンエッジの他方の面２４ｂとシリコン基板２２との
なす角は、３８．９４±５°となっている。
導体装置について説明する。図５は、第２の実施の形態
の半導体装置の構造を示す断面図である。面方位（１１
１）でＮ形のシリコン基板２２上には、０．５［μｍ］
のシリコン酸化膜２４が形成されている。このシリコン
酸化膜２４のパターンエッジは２つの面をもっており、
この２つの面のうち、シリコン基板２２と接する一方の
面２４ａとシリコン基板２２とのなす角は、１０９．４
７±５°となっている。また、シリコン酸化膜２４のパ
ターンエッジの他方の面２４ｂとシリコン基板２２との
なす角は、３８．９４±５°となっている。
【００３１】また、上記シリコン酸化膜２４の開口部の
シリコン基板２２上には、＜１１１＞方向のＰ形のエピ
タキシャル層２６が形成されている。さらに、シリコン
酸化膜２４の面２４ｂと上記エピタキシャル層２６との
間には、＜１１１＞方向のＰ形のエピタキシャル層２８
が形成されている。
シリコン基板２２上には、＜１１１＞方向のＰ形のエピ
タキシャル層２６が形成されている。さらに、シリコン
酸化膜２４の面２４ｂと上記エピタキシャル層２６との
間には、＜１１１＞方向のＰ形のエピタキシャル層２８
が形成されている。
【００３２】次に、第２の実施の形態の半導体装置の製
造方法について説明する。図６は、この半導体装置の製
造方法を説明するための各工程の断面図である。まず、
図６（ａ）に示すように、面方位（１１１）でＮ形のシ
リコン基板２２を用い、このシリコン基板２２に高温酸
化雰囲気中で熱酸化を行うことにより、厚さ０．５［μ
ｍ］のシリコン酸化膜（ＳｉＯ2 膜）２４を形成する。
造方法について説明する。図６は、この半導体装置の製
造方法を説明するための各工程の断面図である。まず、
図６（ａ）に示すように、面方位（１１１）でＮ形のシ
リコン基板２２を用い、このシリコン基板２２に高温酸
化雰囲気中で熱酸化を行うことにより、厚さ０．５［μ
ｍ］のシリコン酸化膜（ＳｉＯ2 膜）２４を形成する。
【００３３】次に、通常のフォトリソグラフィ技術によ
り、図６（ｂ）に示すように、上記シリコン酸化膜２４
上にレジストパターン３０を形成する。続いて、ＲＩＥ
により、図６（ｃ）に示すように、シリコン酸化膜２４
のパターンエッジにテーパ形状の上記面２４ｂを形成し
つつ、上記シリコン酸化膜２４を＜２バー１１＞方向に
対して＋６０°の方向及び−６０°の方向にパターニン
グして素子形成領域としての開口部３２を形成する。
り、図６（ｂ）に示すように、上記シリコン酸化膜２４
上にレジストパターン３０を形成する。続いて、ＲＩＥ
により、図６（ｃ）に示すように、シリコン酸化膜２４
のパターンエッジにテーパ形状の上記面２４ｂを形成し
つつ、上記シリコン酸化膜２４を＜２バー１１＞方向に
対して＋６０°の方向及び−６０°の方向にパターニン
グして素子形成領域としての開口部３２を形成する。
【００３４】このとき、上記ＲＩＥでは、エッチングガ
スにＣＨＦ3 に酸素（Ｏ2 ）を添加して用い、上記レジ
ストパターン３０を開口部３２から後退させながらエッ
チングを進行させることにより、シリコン酸化膜２４の
パターンエッジのテーパ形状の面２４ｂの角度を制御し
て３８．９４±５°とする。なお、上記テーパ形状の面
２４ｂの角度（以下、テーパ角度と記す）とは、上述し
たシリコン酸化膜２４のパターンエッジの他方の面２４
ｂとシリコン基板２２とのなす角とする。
スにＣＨＦ3 に酸素（Ｏ2 ）を添加して用い、上記レジ
ストパターン３０を開口部３２から後退させながらエッ
チングを進行させることにより、シリコン酸化膜２４の
パターンエッジのテーパ形状の面２４ｂの角度を制御し
て３８．９４±５°とする。なお、上記テーパ形状の面
２４ｂの角度（以下、テーパ角度と記す）とは、上述し
たシリコン酸化膜２４のパターンエッジの他方の面２４
ｂとシリコン基板２２とのなす角とする。
【００３５】上記ＲＩＥを実行したときのＯ2 ／ＣＨＦ
3 の流量比とシリコン酸化膜２４のテーパ角度との関係
は、上記第１の実施の形態と同様に図３に示すようにな
り、Ｏ2 ／ＣＨＦ3 の流量比が大きくなるのに従って、
テーパ角度が線形的に小さくなり、このテーパ角度の制
御が容易であることがわかる。
3 の流量比とシリコン酸化膜２４のテーパ角度との関係
は、上記第１の実施の形態と同様に図３に示すようにな
り、Ｏ2 ／ＣＨＦ3 の流量比が大きくなるのに従って、
テーパ角度が線形的に小さくなり、このテーパ角度の制
御が容易であることがわかる。
【００３６】次に、図６（ｄ）に示すように、レジスト
マスク３０を剥離し、１０００℃でＳi Ｈ4 、Ｂ2 Ｈ
6 、Ｈ2 ガスにて選択的にエピタキシャル成長を行い、
開口部３２のシリコン基板２２上に＜１１１＞方向のＰ
形のエピタキシャル層２６を形成する。このとき、シリ
コン酸化膜２４とシリコン基板２２との境界面近傍のシ
リコン酸化膜２４は、エピタキシャル層２６の成長によ
って後退し、図５に示すような１０９．４７±５°の面
２４ａをもつようになる。上記エピタキシャル２６層
は、濃度が１０17［ｃｍ-3］であり、厚さは０．５［μ
ｍ］程度である。
マスク３０を剥離し、１０００℃でＳi Ｈ4 、Ｂ2 Ｈ
6 、Ｈ2 ガスにて選択的にエピタキシャル成長を行い、
開口部３２のシリコン基板２２上に＜１１１＞方向のＰ
形のエピタキシャル層２６を形成する。このとき、シリ
コン酸化膜２４とシリコン基板２２との境界面近傍のシ
リコン酸化膜２４は、エピタキシャル層２６の成長によ
って後退し、図５に示すような１０９．４７±５°の面
２４ａをもつようになる。上記エピタキシャル２６層
は、濃度が１０17［ｃｍ-3］であり、厚さは０．５［μ
ｍ］程度である。
【００３７】さらに、このとき上記エピタキシャル層２
６とシリコン酸化膜２４との間に、図５に示したよう
に、＜１１１＞方向のＰ形のエピタキシャル層２８がシ
リコン酸化膜２４の面２４ｂに沿うように形成される。
すなわち、エピタキシャル層２６とシリコン酸化膜２４
との間に、ポリシリコン層などが形成されないように、
隙間を与えることなくエピタキシャル層２８が形成され
る。
６とシリコン酸化膜２４との間に、図５に示したよう
に、＜１１１＞方向のＰ形のエピタキシャル層２８がシ
リコン酸化膜２４の面２４ｂに沿うように形成される。
すなわち、エピタキシャル層２６とシリコン酸化膜２４
との間に、ポリシリコン層などが形成されないように、
隙間を与えることなくエピタキシャル層２８が形成され
る。
【００３８】上記エピタキシャル層２６、２８を形成し
た後、１０００℃、３０分の熱処理を行い、エピタキシ
ャル層２６からｎ形のシリコン基板２２にｐ層を０．１
［μｍ］程度拡散する。これは、ｐｎ接合部に逆バイア
スを印加した場合に、界面でのキャリア再結合を防止す
るためである。続いて、シリコン基板２２の裏面のシリ
コン酸化膜などを剥離する。
た後、１０００℃、３０分の熱処理を行い、エピタキシ
ャル層２６からｎ形のシリコン基板２２にｐ層を０．１
［μｍ］程度拡散する。これは、ｐｎ接合部に逆バイア
スを印加した場合に、界面でのキャリア再結合を防止す
るためである。続いて、シリコン基板２２の裏面のシリ
コン酸化膜などを剥離する。
【００３９】以上により製造した半導体装置、すなわ
ち、シリコン酸化膜２４のテーパ角を３８．９４±５°
とした半導体装置のｐｎ接合終端部を透過型電子顕微鏡
（ＴＥＭ）で観察すると、図５に示したような構造にな
っているのがわかる。
ち、シリコン酸化膜２４のテーパ角を３８．９４±５°
とした半導体装置のｐｎ接合終端部を透過型電子顕微鏡
（ＴＥＭ）で観察すると、図５に示したような構造にな
っているのがわかる。
【００４０】すなわち、（１１１）面のシリコン基板２
２に、（１１１）面のエピタキシャル層２６が成長し、
このエピタキシャル層２６のシリコン酸化膜２４との境
界面上近傍、つまりシリコン酸化膜２４の面２４ａ近傍
には、ファセットが形成されている。さらに、上記ファ
セット上に、（１１１）面のエピタキシャル層２８が成
長し、上記面２４ａとのなす角が７０．５３°の面２４
ｂ近傍には、別のファセットが形成されている。このと
き、上記別のファセットはほぼシリコン酸化膜２４の面
２４ｂに沿って形成されているため、シリコン酸化膜２
４とエピタキシャル層２８との境界部には隙間が存在せ
ず、ポリシリコン層等の他の層は存在しない。これは、
シリコン酸化膜２４のテーパ角を３８．９４±５°にし
た場合、このシリコン酸化膜２４に上記２つのファセッ
トの成長が一致するため、ポリシリコンの成長する隙間
が存在しなくなり、ポリシリコン層の成長が抑えられた
と考えられる。
２に、（１１１）面のエピタキシャル層２６が成長し、
このエピタキシャル層２６のシリコン酸化膜２４との境
界面上近傍、つまりシリコン酸化膜２４の面２４ａ近傍
には、ファセットが形成されている。さらに、上記ファ
セット上に、（１１１）面のエピタキシャル層２８が成
長し、上記面２４ａとのなす角が７０．５３°の面２４
ｂ近傍には、別のファセットが形成されている。このと
き、上記別のファセットはほぼシリコン酸化膜２４の面
２４ｂに沿って形成されているため、シリコン酸化膜２
４とエピタキシャル層２８との境界部には隙間が存在せ
ず、ポリシリコン層等の他の層は存在しない。これは、
シリコン酸化膜２４のテーパ角を３８．９４±５°にし
た場合、このシリコン酸化膜２４に上記２つのファセッ
トの成長が一致するため、ポリシリコンの成長する隙間
が存在しなくなり、ポリシリコン層の成長が抑えられた
と考えられる。
【００４１】したがって、以上説明したように本第２の
実施の形態によれば、シリコン酸化膜２４のパターンエ
ッジの面２４ｂとシリコン基板２２とのなす角を３８．
９４±５°の範囲で加工することにより、ｐｎ接合リー
ク電流を抑制することができる。
実施の形態によれば、シリコン酸化膜２４のパターンエ
ッジの面２４ｂとシリコン基板２２とのなす角を３８．
９４±５°の範囲で加工することにより、ｐｎ接合リー
ク電流を抑制することができる。
【００４２】なお、上記シリコン酸化膜２４のパターニ
ングの方向は、＜２バー１１＞方向に対して＋６０°の
方向及び−６０°の方向、すなわち、シリコン基板２２
のへき開面に沿った方向に限るものではない。ただし、
このシリコン基板２２のへき開面に沿った方向にパター
ニングしたほうが、シリコン酸化膜２４とエピタキシャ
ル層の境界面近傍において、結晶上安定したエピタキシ
ャル層が形成されやすいと考えられるため、上述したよ
うに＜２バー１１＞方向に対して＋６０°の方向及び−
６０°の方向にパターニングするのが好ましい。
ングの方向は、＜２バー１１＞方向に対して＋６０°の
方向及び−６０°の方向、すなわち、シリコン基板２２
のへき開面に沿った方向に限るものではない。ただし、
このシリコン基板２２のへき開面に沿った方向にパター
ニングしたほうが、シリコン酸化膜２４とエピタキシャ
ル層の境界面近傍において、結晶上安定したエピタキシ
ャル層が形成されやすいと考えられるため、上述したよ
うに＜２バー１１＞方向に対して＋６０°の方向及び−
６０°の方向にパターニングするのが好ましい。
【００４３】
【発明の効果】以上述べたように本発明によれば、エピ
タキシャル成長時に形成されるポリシリコンの成長を抑
制することにより、シリコン基板とエピタキシャル層の
なすｐｎ接合部に発生するリーク電流を減少させること
ができる半導体装置及びその製造方法を提供することが
可能である。
タキシャル成長時に形成されるポリシリコンの成長を抑
制することにより、シリコン基板とエピタキシャル層の
なすｐｎ接合部に発生するリーク電流を減少させること
ができる半導体装置及びその製造方法を提供することが
可能である。
【図１】本発明に係る第１の実施の形態の半導体装置の
構造を示す断面図である。
構造を示す断面図である。
【図２】第１の実施の形態の半導体装置の製造方法を説
明するための各工程の断面図である。
明するための各工程の断面図である。
【図３】ＲＩＥ時におけるＯ2 ／ＣＨＦ3 の流量比とテ
ーパ角度との関係を示す図である。
ーパ角度との関係を示す図である。
【図４】シリコン酸化膜４のテーパ角をパラメータとし
たときの接合リーク電流を示す図である。
たときの接合リーク電流を示す図である。
【図５】第２の実施の形態の半導体装置の構造を示す断
面図である。
面図である。
【図６】第２の実施の形態の半導体装置の製造方法を説
明するための各工程の断面図である。
明するための各工程の断面図である。
【図７】従来の選択性エピタキシャル成長技術を用いた
素子分離法によって作成された半導体装置の一例の構造
を示す図である。
素子分離法によって作成された半導体装置の一例の構造
を示す図である。
２、２２…シリコン基板 ４、２４…シリコン酸化膜 ４ａ、４ｂ、２４ａ、２４ｂ…パターンエッジの面 ６、８、２６、２８…エピタキシャル層 １０、３０…レジストパターン １２、３２…開口部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 成瀬 宏 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内
Claims (10)
- 【請求項１】 （１００）結晶面を有するシリコン基板
上に形成され、そのパターンエッジ面と上記シリコン基
板とのなす内角が５４．７４±５°であるシリコン酸化
膜と、 上記シリコン基板上に上記シリコン酸化膜に接するよう
に形成されたエピタキシャル層と、 を具備することを特徴とする半導体装置。 - 【請求項２】 （１００）結晶面を有するシリコン基板
上に形成され、そのパターンエッジが２つの面を有し、
これら２つの面と上記シリコン基板とのなす内角がそれ
ぞれ５４．７４±５°、１２５．２６°±５°であるシ
リコン酸化膜と、 上記シリコン基板上に上記シリコン酸化膜に接するよう
に形成されたエピタキシャル層と、 を具備することを特徴とする半導体装置。 - 【請求項３】 （１１１）結晶面を有するシリコン基板
上に形成され、そのパターンエッジ面と上記シリコン基
板とのなす内角が３８．９４±５°であるシリコン酸化
膜と、 上記シリコン基板上に上記シリコン酸化膜に接するよう
に形成されたエピタキシャル層と、 を具備することを特徴とする半導体装置。 - 【請求項４】 （１１１）結晶面を有するシリコン基板
上に形成され、そのパターンエッジが２つの面を有し、
これら２つの面と上記シリコン基板とのなす内角がそれ
ぞれ３８．９４±５°、１０９．４７°±５°であるシ
リコン酸化膜と、 上記シリコン基板上に上記シリコン酸化膜に接するよう
に形成されたエピタキシャル層と、 を具備することを特徴とする半導体装置。 - 【請求項５】 （１００）結晶面を有するシリコン基板
にシリコン酸化膜を形成する工程と、 上記シリコン酸化膜をパターニングして開口部を形成す
るとともに、このシリコン酸化膜のパターンエッジに所
定角度の傾斜面を形成する工程と、 選択的にエピタキシャル成長を行い、上記開口部にエピ
タキシャル層を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項６】 上記開口部は、上記シリコン酸化膜が＜
１１０＞方向に対して水平及び垂直にパターニングされ
て形成されることを特徴とする請求項５に記載の半導体
装置の製造方法。 - 【請求項７】 上記シリコン酸化膜の所定角度の傾斜面
と上記シリコン基板とのなす角は、５４．７４±５°で
あることを特徴とする請求項５、６に記載の半導体装置
の製造方法。 - 【請求項８】 （１１１）結晶面を有するシリコン基板
にシリコン酸化膜を形成する工程と、 上記シリコン酸化膜をパターニングして開口部を形成す
るとともに、このシリコン酸化膜のパターンエッジに所
定角度の傾斜面を形成する工程と、 選択的にエピタキシャル成長を行い、上記開口部にエピ
タキシャル層を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項９】 上記開口部は、上記シリコン酸化膜が＜
２バー１１＞方向に対して水平及び垂直にパターニング
されて形成されることを特徴とする請求項８に記載の半
導体装置の製造方法。 - 【請求項１０】 上記シリコン酸化膜の所定角度の傾斜
面と上記シリコン基板とのなす角は、３８．９４±５°
であることを特徴とする請求項８、９に記載の半導体装
置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04357997A JP3382114B2 (ja) | 1997-02-27 | 1997-02-27 | 半導体装置及びその製造方法 |
| US09/028,672 US5864180A (en) | 1997-02-27 | 1998-02-24 | Semiconductor device and method for manufacturing the same |
| KR1019980006074A KR100271339B1 (ko) | 1997-02-27 | 1998-02-26 | 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04357997A JP3382114B2 (ja) | 1997-02-27 | 1997-02-27 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10242049A true JPH10242049A (ja) | 1998-09-11 |
| JP3382114B2 JP3382114B2 (ja) | 2003-03-04 |
Family
ID=12667683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04357997A Expired - Fee Related JP3382114B2 (ja) | 1997-02-27 | 1997-02-27 | 半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5864180A (ja) |
| JP (1) | JP3382114B2 (ja) |
| KR (1) | KR100271339B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5730386B2 (ja) * | 2011-04-08 | 2015-06-10 | 株式会社日立製作所 | 計算機システム及び並列分散処理方法 |
| JP2016105457A (ja) * | 2014-11-19 | 2016-06-09 | 株式会社日立国際電気 | 三次元フラッシュメモリ、ダイナミックランダムアクセスメモリ、半導体装置、半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム |
| US9540728B2 (en) | 2014-11-19 | 2017-01-10 | Hitachi Kokusai Electric Inc. | Substrate processing apparatus, apparatus for manufacturing semiconductor device, and gas supply system |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7176109B2 (en) * | 2001-03-23 | 2007-02-13 | Micron Technology, Inc. | Method for forming raised structures by controlled selective epitaxial growth of facet using spacer |
| DE102016107678B4 (de) * | 2016-04-26 | 2023-12-28 | Infineon Technologies Ag | Halbleitervorrichtungen mit on-chip-antennen und deren herstellung |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4184172A (en) * | 1976-12-06 | 1980-01-15 | Massachusetts Institute Of Technology | Dielectric isolation using shallow oxide and polycrystalline silicon |
| US4467521A (en) * | 1983-08-15 | 1984-08-28 | Sperry Corporation | Selective epitaxial growth of gallium arsenide with selective orientation |
| JPS61121433A (ja) * | 1984-11-19 | 1986-06-09 | Sharp Corp | 半導体基板 |
| US4728624A (en) * | 1985-10-31 | 1988-03-01 | International Business Machines Corporation | Selective epitaxial growth structure and isolation |
| US5416354A (en) * | 1989-01-06 | 1995-05-16 | Unitrode Corporation | Inverted epitaxial process semiconductor devices |
| US5034342A (en) * | 1989-03-06 | 1991-07-23 | Delco Electronics Corporation | Method of forming semiconductor stalk structure by epitaxial growth in trench |
| US5422299A (en) * | 1989-09-11 | 1995-06-06 | Purdue Research Foundation | Method of forming single crystalline electrical isolated wells |
| JP3086747B2 (ja) * | 1992-05-07 | 2000-09-11 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JPH07254706A (ja) * | 1993-11-29 | 1995-10-03 | Texas Instr Inc <Ti> | 高電圧デバイス構造およびその製造方法 |
| JP3435930B2 (ja) * | 1995-09-28 | 2003-08-11 | 株式会社デンソー | 半導体装置及びその製造方法 |
| US5675185A (en) * | 1995-09-29 | 1997-10-07 | International Business Machines Corporation | Semiconductor structure incorporating thin film transistors with undoped cap oxide layers |
| JP2822961B2 (ja) * | 1995-12-14 | 1998-11-11 | 日本電気株式会社 | 半導体装置 |
| US5746884A (en) * | 1996-08-13 | 1998-05-05 | Advanced Micro Devices, Inc. | Fluted via formation for superior metal step coverage |
-
1997
- 1997-02-27 JP JP04357997A patent/JP3382114B2/ja not_active Expired - Fee Related
-
1998
- 1998-02-24 US US09/028,672 patent/US5864180A/en not_active Expired - Fee Related
- 1998-02-26 KR KR1019980006074A patent/KR100271339B1/ko not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5730386B2 (ja) * | 2011-04-08 | 2015-06-10 | 株式会社日立製作所 | 計算機システム及び並列分散処理方法 |
| JP2016105457A (ja) * | 2014-11-19 | 2016-06-09 | 株式会社日立国際電気 | 三次元フラッシュメモリ、ダイナミックランダムアクセスメモリ、半導体装置、半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム |
| US9540728B2 (en) | 2014-11-19 | 2017-01-10 | Hitachi Kokusai Electric Inc. | Substrate processing apparatus, apparatus for manufacturing semiconductor device, and gas supply system |
| US9691609B2 (en) | 2014-11-19 | 2017-06-27 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium |
| US9941119B2 (en) | 2014-11-19 | 2018-04-10 | Hitachi Kokusai Electric Inc. | Method of forming silicon layer in manufacturing semiconductor device and recording medium |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100271339B1 (ko) | 2001-01-15 |
| JP3382114B2 (ja) | 2003-03-04 |
| US5864180A (en) | 1999-01-26 |
| KR19980071731A (ko) | 1998-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6444591B1 (en) | Method for reducing contamination prior to epitaxial growth and related structure | |
| JPH09283440A (ja) | 選択エピタキシャル膜の形成方法 | |
| JP2020191434A (ja) | シリコン基板に窒化ガリウムをヘテロ統合した半導体構造、及びその製造方法 | |
| JP3382114B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02252267A (ja) | 半導体装置の製造方法 | |
| KR20140051639A (ko) | 대면적 갈륨 나이트라이드 기판을 포함하는 구조체 및 그 제조방법 | |
| TW201330283A (zh) | 具有台面終端的碳化矽蕭基二極體元件及製造方法 | |
| EP0239384B1 (en) | Process for isolating semiconductor devices on a substrate | |
| JPH0258248A (ja) | 半導体装置の製造方法 | |
| JP2508456B2 (ja) | 半導体単結晶薄膜の形成方法 | |
| KR940006082B1 (ko) | 반도체 소자의 분리(isolation) 방법 | |
| KR0151260B1 (ko) | 필드산화막 형성방법 | |
| KR100234005B1 (ko) | 산화알루미늄갈륨비소를 이용한 광전소자의 전류차단구조 형성방법 | |
| JP2762447B2 (ja) | 半導体装置の製造方法 | |
| KR920001034B1 (ko) | 2중 절연층구조를 갖는 반도체장치 및 제조방법 | |
| JPS61194827A (ja) | 拡散保護膜形成方法 | |
| JP2546651B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JPH05235016A (ja) | ヘテロ接合半導体装置およびその製造方法 | |
| JPH04114434A (ja) | バイポーラ半導体装置の製造方法 | |
| JPS61177743A (ja) | 半導体装置の製造方法 | |
| JPH04111340A (ja) | 半導体装置の製造方法 | |
| JPS62120017A (ja) | 半導体装置の製造方法 | |
| JPH02264489A (ja) | 埋込型半導体装置の製造方法 | |
| JPH05267321A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPS60254629A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |