JP2017108101A - 撮像装置、および、撮像システム - Google Patents

Abstract

【課題】 ノイズを低減することが難しいという課題がある。【解決手段】 実施例の撮像装置は、複数の画素回路が配された基板と、前記基板の上に配された半導体層と、を有する。前記複数の画素回路のそれぞれは、前記半導体層で生じた電荷に基づく信号を出力する増幅トランジスタを含む。前記半導体層で生じた電荷を前記基板の表面と平行な第１の方向に沿って転送する。【選択図】 図１

Description

本発明は撮像装置、および、撮像システムに関する。

カメラのイメージセンサ等に用いられる撮像装置として、積層型の撮像装置が提案されている。特許文献１の図１に記載の撮像装置では、半導体基板の上に光電変換膜が配される。光電変換膜の上には透明電極が配され、光電変換膜と半導体基板との間には画素電極が配される。光電変換膜と画素電極との間には、絶縁膜が配されている。特許文献１によれば、このような構成により相関二重サンプリング（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ、以下ＣＤＳ）が可能となるため、ノイズを低減できると記載されている。

ＷＯ２０１２／００４９２３号公報

特許文献１の撮像装置で、高いＳ／Ｎを得るためには、光電変換膜と酸化膜との界面に蓄積された電荷を上部電極へ高速に排出する必要がある。しかしながら、光電変換膜の電荷移動度は低い。あるいは、光電変換膜に電荷をトラップする欠陥準位が存在する。あるいは、光電変換膜とブロッキング層との間に電位障壁が存在する。そのため、特許文献１に記載の撮像装置では、短い転送時間に十分な電荷排出ができない可能性がある。その結果、感度が低下する、あるいは、ノイズが増加する可能性がある。

実施例に係る撮像装置は、複数の画素回路が配された基板と、前記基板の上に配された半導体層と、を有し、前記複数の画素回路のそれぞれは、前記半導体層で生じた電荷に基づく信号を出力する増幅トランジスタを含み、前記半導体層で生じた電荷を前記基板の表面と平行な第１の方向に沿って転送する、ことを特徴とする。

本発明に係るいくつかの実施例によれば、ノイズを低減すること可能である。

（ａ）撮像装置の画素の構成を模式的に示す図、（ｂ）光電変換部の等価回路を示す図、（ｃ）光電変換部の等価回路を示す図。 撮像装置の全体の構成を模式的に示す図。 撮像装置の列回路の等価回路を示す図。 （ａ）撮像装置の平面構造を模式的に示す図、（ｂ）撮像装置の断面構造を模式的に示す図。 （ａ）撮像装置の平面構造を模式的に示す図、（ｂ）撮像装置の断面構造を模式的に示す図。 （ａ）〜（ｃ）撮像装置の画素の構成を模式的に示す図、（ｄ）〜（ｆ）撮像装置のポテンシャルを模式的に示す図。 撮像装置の光電変換部のエネルギーバンドを模式的に示す図。 撮像装置に用いられる駆動信号のタイミングチャートを示す図。 撮像装置に用いられる駆動信号のタイミングチャートを示す図。 撮像装置の画素の構成を模式的に示す図。 撮像装置の光電変換部のエネルギーバンドを模式的に示す図。 撮像装置の画素の構成を模式的に示す図。 撮像装置の画素の構成を模式的に示す図。 撮像装置の画素の構成を模式的に示す図。 撮像装置の画素の構成を模式的に示す図。 （ａ）撮像装置の平面構造を模式的に示す図、（ｂ）撮像装置の画素の構成を模式的に示す図。 撮像装置の画素の構成を模式的に示す図。 撮像装置の画素の構成を模式的に示す図。 光電変換システムの実施例のブロック図。

本発明に係る１つの実施形態は、複数の画素を含む撮像装置である。各画素は、光電変換部と、光電変換部で生じた電荷に基づく信号を読み出すための画素回路とを含む。本実施形態の撮像装置は、画素回路が配された基板と、当該基板の上に配された半導体層とを含む。画素回路は半導体層で生じた電荷に基づく信号を出力する増幅トランジスタを含む。そして、半導体層において生じた電荷は、半導体層の中で第１の方向に沿って転送される。第１の方向は、画素回路の配された基板の表面と平行な方向である。

基板の表面は、例えば、半導体領域と当該半導体領域の上に配された絶縁体領域との界面である。ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）やＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）による絶縁体分離構造が用いられた場合、半導体領域と絶縁体領域との界面は平坦ではない。この場合、例えば、基板に配されたトランジスタのチャネルにおける半導体領域と絶縁体領域との界面が、基板の表面である。

このような構成によれば、上部電極への電荷転送（垂直転送）ではなく、半導体層の界面に沿った方向への電荷転送（ラテラル転送）が行われる。したがって、電荷の転送路として、例えば、半導体層と絶縁層との界面、ブロッキング層と絶縁層との界面、および、半導体層とブロッキング層との界面等を用いることができる。これらの界面は、欠陥準位が少ないため、電荷の転送が高速に行われる。

また、長波長の光に対して十分な感度を得るために、光電変換が行われる半導体層は厚く形成される。そのため、垂直転送を行う際には、電荷が長距離に渡って転送される。一方で、ラテラル転送を行う場合には、電荷が転送される距離を短くすることができる。これは、半導体層の転送元である第１部分と、半導体層の転送先である第２の部分との距離は、長波長の光に対する感度などの制約を受けないからである。

このように、本実施形態の撮像装置によれば、電荷を効率的に転送することができる。そのため、残留電荷による残像などのノイズを低減することができる。

以下では、本発明の実施例について図面を用いて詳細に説明する。本発明は以下に説明される実施例のみに限定されない。本発明の趣旨を超えない範囲で以下に説明される実施例の一部の構成が変更された変形例も、本発明の実施例である。また、以下のいずれかの実施例の一部の構成を、他の実施例に追加した例、あるいは他の実施例の一部の構成と置換した例も本発明の実施例である。

本発明に係る実施例を説明する。図１（ａ）に本実施例の撮像装置の画素１００の概略図を示す。撮像装置は、画素１００の画素回路が配された基板（不図示）と当該基板の上に配された半導体層１０８を備える。図１（ａ）は１つの画素１００だけを示しているが、本実施例の撮像装置は複数の画素１００を含む。

画素１００は、半導体層１０８に配された、受光領域１０１、電荷転送領域１０２、および、電荷排出領域１０３を含む。受光領域１０１は半導体層１０８の第１部分であり、電荷排出領域１０３は半導体層１０８の第２部分である。半導体層１０８は、シリコンなどの無機半導体で構成されうる。あるいは、半導体層１０８は有機半導体により構成されうる。

半導体層１０８の上には、受光領域１０１、電荷転送領域１０２、および、電荷排出領域１０３に対してバイアス電圧を印加する上部電極Ｓ１０６が配される。上部電極Ｓ１０６は電源ＶＳ１０４に接続される。電源ＶＳ１０４は、電圧Ｖｓを供給する。本実施例では、上部電極Ｓ１０６が受光領域１０１および電荷排出領域１０３の両方にバイアス電圧を印加する。そのため、上部電極Ｓ１０６は、受光領域１０１の上、および、電荷排出領域１０３の上に連続して延在した導電層によって構成される。別の観点で言えば、上部電極Ｓ１０６の第１の部分（第１の電極）が受光領域１０１にバイアス電圧を印加し、上部電極Ｓ１０６の第２の部分（第３の電極）が、電荷排出領域１０３にバイアス電圧を印加する。なお、上部電極Ｓ１０６の第１の部分（第１の電極）と第２の部分（第３の電極）とは互いに分離されていてもよい。

画素１００は、さらに、受光領域１０１にバイアス電圧を印加する電極Ｐ（第２の電極）１１０と、電極Ｐ１１０に第１の容量Ｃｍ１１６を介して接続された電源ＶＰ１１３を含む。電源ＶＰ１１３は、第１の電圧および第１の電圧とは異なる第２の電圧を含む複数の電圧Ｖｐを供給する。画素１００は、さらに、電荷排出領域１０３にバイアス電圧を印加する電極Ｄ（第４の電極）１１２を含む。上部電極Ｓ１０６の第１の部分（第１の電極）と電極Ｐ１１０との間に、半導体層１０８の受光領域１０１が配される。上部電極Ｓ１０６の第２の部分（第３の電極）と電極Ｄ１１２との間に、半導体層１０８の電荷排出領域１０３が配される。電極Ｄ１１２と半導体層の電荷排出領域１０３とは互いに接している。

電極Ｐ１１０と、電極Ｄ１１２とには、互いに電気的に分離されている。このような構成により、受光領域１０１と電荷排出領域１０３とに互いに独立してバイアス電圧を印加することができる。

上部電極Ｓ１０６は所定の量の光を透過させるように構成される。例えば、透明な導電材料であるＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）層や薄膜化された金属層が上部電極Ｓ１０６に用いられる。

上部電極Ｓ１０６と半導体層１０８との間には、上部電極Ｓ１０６から半導体層１０８への電荷の注入を低減するためのブロッキング層１０７が配されている。本実施例のブロッキング層１０７は、ホールが半導体層１０８へ侵入することを防ぐように構成される。そのため、ホールブロッキング層と呼んでもよい。ブロッキング層１０７は、半導体層１０８とは異なるバンドギャップを持つ材料で構成されうる。あるいは、ブロッキング層１０７は、半導体層１０８とは異なる不純物濃度を持つ材料で構成されうる。電極Ｐ１１０と半導体層１０８との間には、絶縁層１０９が配される。絶縁層１０９は、さらに、電極Ｄ１１２の一部と半導体層１０８との間、および、転送電極Ｔ１１１との間に延在している。なお、本実施例の変形例では、ブロッキング層１０７および絶縁層１０９のいずれか一方または両方が省略される。

受光領域１０１と電荷排出領域１０３との間には、電荷転送領域１０２が配される。画素１００は、電荷転送領域１０２に印加するバイアス電圧を制御する転送電極Ｔ１１１と、転送電極Ｔ１１１に接続された電源ＶＴ１１４を含む。電源ＶＴ１１４は電圧Ｖｔを供給する。なお、本実施例の変形例では、電荷転送領域１０２および転送電極Ｔ１１１が省略される。

電極Ｐ１１０には、第１の容量Ｃｍ１１６を介して電源ＶＰ１１３から電圧Ｖｍが供給される。画素１００は、電極Ｐ１１０に接続されたリセットトランジスタ１１７および増幅トランジスタ１１８を含む。さらに、画素１００は増幅トランジスタ１１８と出力線１２０の間の電気経路に配された選択トランジスタ１１９を含む。リセットトランジスタ１１７、増幅トランジスタ１１８、および、選択トランジスタ１１９は画素回路に含まれる素子の例である。増幅トランジスタ１１８は、受光領域１０１で生じた電荷に基づく信号を出力する。リセットトランジスタ１１７は、増幅トランジスタ１１８の入力ノードの電圧をリセットする。選択トランジスタ１１９は増幅トランジスタ１１８と出力線１２０との接続を制御する。１つの出力線１２０に複数の画素１００が接続される。複数の画素１００が複数の画素列を含む画素アレイを構成する場合には、各画素列に１つあるいは複数の出力線１２０が配される。出力線１２０には、電流源１２１、および、列アンプ３０１が接続される。増幅トランジスタ１１８および電流源１２１はソースフォロア回路を構成する。画素１００から出力線１２０に出力された信号は、列アンプ３０１に入力される。

リセットトランジスタ１１７、増幅トランジスタ１１８、および、選択トランジスタ１１９は、不図示の基板に配される。基板は例えばシリコン基板である。半導体層１０８は増幅トランジスタ１１８を含む画素回路の配された基板の上に配される。別の観点で言えば、半導体層１０８は画素回路の配された基板に積層されている。

図１（ｂ）、（ｃ）は、受光領域１０１を含む光電変換部の等価回路図の例を示している。本実施例において、光電変換部は、半導体層１０８と絶縁層１０９とを含む。したがって、光電変換部は、上部電極Ｓ１０６と電極Ｐ１１０との間の容量成分を含む。図１（ｂ）、（ｃ）の等価回路は、この容量成分を上部電極Ｓ１０６および電極Ｐ１１０の間に配された第２の容量１２３として示している。なお、図１（ｂ）は、光電変換部がブロッキング層１０７を含む実施例を示している。そのため、ブロッキング層１０７および半導体層１０８がダイオードの回路記号１２４で示されている。図１（ｃ）は、光電変換部がブロッキング層を含まない実施例を示している。そのため、半導体層１０８が抵抗の回路記号１２５で示されている。半導体層１０８の構造は後述する。

本実施例において、受光領域１０１、および、電荷排出領域１０３は、半導体層１０８の連続する部分に配されている。半導体層１０８の連続する部分は、例えば、半導体層１０８のうちほぼ均質な材料により構成された部分である。撮像装置の製造時には製造誤差が生じる。そのため、半導体層１０８の連続する部分は、製造誤差に起因した材質の違いを含んでもよい。つまり、別の観点では、半導体層１０８の連続する部分は、半導体層１０８のうち同時に形成される部分である。半導体層１０８の連続する部分が同時に形成された後に、その一部のみに加工が行われてもよい。したがって、半導体層１０８の連続する部分は、互いに異なる厚さあるいは互いに異なる幅を有する複数の部分を含んでいてもよい。

画素１００の各部の機能について説明する。半導体層１０８の受光領域１０１、上部電極Ｓ１０６の受光領域１０１の上に配された第１の部分（第１の電極）、電極Ｐ１１０、および、半導体層１０８と電極Ｐ１１０との間に配された絶縁層１０９が、光電変換部を構成する。光電変換部は、入射光に応じて信号電荷を生成し、また、入射光によって生成された電荷を信号電荷として蓄積する。上部電極Ｓ１０６と電極Ｐ１１０との間に印加される電圧に応じて、光電変換部における信号電荷の蓄積、および、光電変換部からの信号電荷の排出または転送を制御することができる。

半導体層１０８の電荷排出領域１０３、上部電極Ｓ１０６の電荷排出領域１０３の上に配された第２の部分（第３の電極）、および、電極Ｄ１１２が、電荷排出部を構成する。半導体層１０８と電極Ｄ１１２との間に絶縁層１０９が配される。電荷排出部に光電変換部の電荷が排出される。電荷排出領域１０３と電極Ｄ１１２とが接しているため、電荷排出領域１０３に排出された電荷は電源ＶＤ１１５に排出される。

半導体層１０８の電荷転送領域１０２、上部電極Ｓ１０６、転送電極Ｔ１１１、および、半導体層１０８と転送電極Ｔ１１１との間に配された絶縁層１０９が、電荷転送部を構成する。本実施例では、受光領域１０１と電荷排出領域１０３とが、電荷転送領域１０２を介して、半導体層１０８の連続する部分に配されている。このような構成により、電荷転送部は、受光領域１０１に蓄積された電荷を、電荷排出領域１０３に転送することができる。電荷の転送は、転送電極Ｔ１１１に供給されるバイアス電圧によって制御される。

本実施例においては、連続して形成された半導体層１０８の異なる部分に、受光領域１０１、電荷転送領域１０２、電荷排出領域１０３が配される。そして、それぞれの領域を互いに独立に制御している。これにより、受光領域１０１、電荷転送領域１０２、および、電荷排出領域１０３は、互いに異なる機能を実現している。受光領域１０１は、光電変換による電荷の生成の機能と電荷の蓄積の機能とを有する。電荷転送領域１０２は、受光領域１０１から電荷排出領域１０３への電荷転送の機能を有する。電荷排出領域１０３は、受光領域１０１とは独立して、電荷を保持する機能を有する。

次に、画素１００の画素回路について説明する。電極Ｐ１１０と増幅トランジスタ１１８のゲートとは互いに電気的に接続される。図１（ａ）に示されるように、電極Ｐ１１０と増幅トランジスタ１１８のゲートとが短絡されてもよい。あるいは、電極Ｐ１１０と増幅トランジスタ１１８との間の電気経路にスイッチが配されてもよい。

図１（ａ）においては、電極Ｐ１１０と増幅トランジスタ１１８のゲートとにより構成されるノードが、ノードＢとして示されている。ノードＢは、電気的にフローティングとすることが可能である。ノードＢが電気的にフローティングになることにより、ノードＢの電圧が、受光領域１０１に蓄積された電荷に応じて変化しうる。このような構成により、光電変換で生じた電荷に基づく信号を、増幅トランジスタ１１８に入力することができる。増幅トランジスタ１１８は、入力された信号を増幅し、そして、出力線１２０に出力する。

画素１００の画素回路は、電極Ｐ１１０の電圧をリセットするリセットトランジスタ１１７を有する。リセットトランジスタ１１７は、リセット電圧Ｖｒｅｓを電極Ｐ１１０および増幅トランジスタ１１８のゲートに供給する。つまり、リセットトランジスタ１１７は増幅トランジスタ１１８の入力ノード（ノードＢ）の電圧をリセットする。リセットトランジスタ１１７は、オンとオフとが切り替えられるように制御される。リセットトランジスタ１１７がオンすることで、ノードＢにリセット電圧Ｖｒｅｓが供給される。リセットトランジスタ１１７がオフすることで、ノードＢは電気的にフローティングになる。

電極Ｐ１１０には、第１の容量Ｃｍ１１６が電気的に接続される。電極Ｐ１１０と第１の容量Ｃｍ１１６とが短絡されてもよい。あるいは、電極Ｐ１１０と第１の容量Ｃｍ１１６との間の電気経路にスイッチが配されてもよい。

第１の容量Ｃｍ１１６は、例えば、絶縁体を間に挟んで対向する２つの電極により構成される。２つの電極はポリシリコンや金属などの導電材料で構成される。あるいは、第１の容量Ｃｍ１１６は、半導体領域と、当該半導体領域の上にゲート絶縁膜を介して配されたゲート電極とを含んで構成される。第１の容量Ｃｍ１１６に含まれる半導体領域は、トランジスタのソース領域やドレイン領域よりも高い不純物濃度を有することが好ましい。ゲート電極は、ポリシリコンや金属などの導電材料で構成される。

第１の容量Ｃｍ１１６は、電極Ｐ１１０に電気的に接続された第１の端子と、第１の端子とは別の第２の端子とを含む。それぞれの端子は、金属、ポリシリコンなどの導電材料、あるいは、半導体領域で構成されうる。第２の端子には、所定の電圧が供給される。本実施例では、第２の端子が電源ＶＰ１１３に接続され、電源ＶＰ１１３から複数の電圧が供給される。あるいは、第２の端子は接地されてもよい。図１（ａ）において、ノードＢが第１の端子を含み、ノードＣが第２の端子を含む。ノードＢに電圧Ｖｍが供給され、ノードＣに電圧Ｖｐが供給される。電圧Ｖｍと電圧Ｖｐとは、第１の容量Ｃｍ１１６の容量値に応じた関係を有する。

続いて、画素１００の制御について説明する。まず、露光期間においては、受光領域１０１に逆バイアスがかかるように、上部電極Ｓ１０６と電極Ｐ１１０の電圧を制御する。これにより、受光領域１０１に発生した信号電荷は、露光期間中、受光領域１０１に蓄積される。次に、受光領域１０１に保持された電荷を電荷排出領域１０３に転送するために、電極Ｐ１１０、転送電極Ｔ１１１、および、電極Ｄ１１２の電圧を制御する。例えば、電荷排出領域１０３のポテンシャルを、受光領域１０１のポテンシャルより低くすることで電荷を転送することができる。蓄積された信号電荷を転送することにより、当該信号電荷の量に応じた電圧変化がノードＢに生じる。したがって、信号電荷に基づく信号を画素１００から読み出すことができる。別の観点で言えば、本実施例では、受光領域１０１の電荷を排出することで、受光領域１０１に蓄積された電荷に基づく信号を読み出している。

電極Ｐ１１０の電圧Ｖｍを制御するために、第１の容量Ｃｍ１１６の第２の端子の電圧Ｖｐを制御している。電源ＶＰ１１３が、第１の電圧と、第１の電圧とは異なる第２の電圧とを、電圧Ｖｐとして第１の容量Ｃｍ１１６の第２の端子へ供給している。なお、本実施例の変形例においては、不図示の電源ＶＭが、第１の電圧と、第１の電圧とは異なる第２の電圧とを、電圧Ｖｍとして電極Ｐ１１０に供給する。

本実施例においては、半導体層１０８において、受光領域１０１から電荷排出領域１０３へ第１の方向に沿って電荷が転送される。第１の方向は、画素回路の配された基板の表面に平行な方向である。基板の表面は、例えば、基板を構成する半導体領域と、当該半導体領域の上に配された絶縁体との界面である。ＳＴＩやＬＯＣＯＳによる絶縁体分離構造が用いられた場合、半導体領域と絶縁体領域との界面は平坦ではない。この場合、例えば、基板に配されたトランジスタのチャネルにおける半導体領域と絶縁体領域との界面が、基板の表面である。

このような構成によれば、受光領域１０１に蓄積されていた信号電荷の大部分あるいは全部が短時間で電荷排出領域へ転送される。結果として、ノイズを低減することができる。

画素１００の各部に印加される電圧について説明する。本実施例では、光電変換により生成した電荷のうち、ホールを信号電荷として利用する場合を説明する。なお、本明細書では、特に断りがない限り、接地されたノードの電圧を基準の０Ｖとしている。

上部電極Ｓ１０６には電源ＶＳ１０４から所定の電圧Ｖｓ（本実施例では６Ｖ）の電圧が供給される。電源ＶＰ１１３は電圧Ｖｐ（本実施例では３Ｖ〜５Ｖ）が供給される。電圧Ｖｓと電圧Ｖｐとは、受光領域１０１のホールに対して逆バイアスが印加されるような関係を持っている。光電変換により生成したホールは、受光領域１０１と絶縁層１０９の界面付近に蓄積される。

本実施例では、信号電荷がホールであるから、信号電荷の蓄積時、電極Ｐ１１０の電圧Ｖｍは転送電極Ｔ１１１の電圧Ｖｔよりも低い。図４の説明で述べるように、基板の表面と平行な面において、転送電極Ｔ１１１は、電極Ｐ１１０の周囲を囲うように配されている。よって電圧Ｖｍ＜電圧Ｖｔと設定することにより、電極Ｐ１１０の近傍に配された受光領域１０１にポテンシャルの井戸が形成される。光電変換で生成されたホールは、受光領域１０１のポテンシャル井戸に効率的に収集される。また転送電極Ｔ１１１の電圧Ｖｔがポテンシャル障壁を形成するため、受光領域１０１に蓄積された電荷の漏れ出しを低減することができる。信号電荷が電子の場合、電極Ｐ１１０の電圧Ｖｍは転送電極Ｔ１１１の電圧Ｖｔよりも高く設定される。

本実施例では、電源ＶＰ１１３が、第１の容量Ｃｍ１１６の第２の端子に、少なくとも第１の電圧Ｖｐ１と、第１の電圧Ｖｐ１とは異なる第２の電圧Ｖｐ２とを供給する。本実施例では信号電荷がホールであるから、第２の電圧Ｖｐ２は第１の電圧Ｖｐ１より高い電圧である。本実施例では、第１の電圧Ｖｐ１は３Ｖであり、第２の電圧Ｖｐ２は５Ｖである。信号電荷が電子の場合、第２の電圧Ｖｐ２は第１の電圧Ｖｐ１より低い電圧である。信号電荷が電子の場合、例えば、第１の電圧Ｖｐ１が５Ｖであり、第２の電圧Ｖｐ２が３Ｖである。

信号電荷がホールの場合、リセット電圧Ｖｒｅｓは、上部電極Ｓ１０６に供給される電圧Ｖｓよりも低い電圧である。信号電荷が電子の場合、リセット電圧Ｖｒｅｓは、上部電極Ｓ１０６に供給される電圧Ｖｓよりも高い電圧である。本実施例では、ホール信号を利用しているので、上部電極Ｓ１０６に供給される電圧Ｖｓは６Ｖ、リセット電圧Ｖｒｅｓは３Ｖである。

本実施例では、ノードＣに複数の電圧を含む電圧Ｖｐを供給することで、第１の容量Ｃｍ１１６を介してノードＣと容量結合しているノードＢの電圧Ｖｍを電源ＶＰ１１３が制御する。そのため、ノードＣに供給される電圧Ｖｐと、リセット電圧Ｖｒｅｓあるいは上部電極Ｓ１０６に供給される電圧Ｖｓとの直流的な大小関係は特に制限されない。

本実施例では、電極Ｐ１１０に供給される電圧Ｖｍと、転送電極Ｔ１１１に供給される電圧Ｖｔと、電極Ｄ１１２に供給される電圧Ｖｄを制御することで、受光領域１０１に蓄積された信号電荷を電荷排出領域１０３へ速やかに、かつ、完全に転送する。信号電荷がホールの場合、電圧Ｖｍ＞電圧Ｖｔ＞電圧Ｖｄという関係により、電荷を転送することができる。信号電荷が電子の場合、電圧Ｖｍ＜電圧Ｖｔ＜電圧Ｖｄという関係により、電荷を転送することができる。

図２は、本実施例の撮像装置の全体の回路構成を模式的に示す図である。図２には、４行４列の行列状に配された１６個の画素１００が示されている。１つの列に含まれる複数の画素１００が、１つの出力線１２０に接続される。行駆動回路２５０は、画素１００に駆動信号ｐＲＥＳ、駆動信号ｐＶＰ（ノードＣの電圧Ｖｐ）、および、駆動信号ｐＳＥＬを供給する。図１（ａ）のリセットトランジスタ１１７のゲートに駆動信号ｐＲＥＳが供給される。選択トランジスタ１１９のゲートに駆動信号ｐＳＥＬが供給される。これらの駆動信号によって、リセットトランジスタ１１７、および、選択トランジスタ１１９が制御される。１つの行に含まれる複数の画素１００は共通の駆動信号線に接続される。駆動信号線は、上述の駆動信号ｐＲＥＳ、駆動信号ｐＳＥＬなどを伝達する配線である。なお、図２では、異なる行に供給される駆動信号を区別するために、（ｎ）、（ｎ＋１）などの行を表す符号を付している。他の図面でも同様である。本実施例では、電極Ｄ１１２には固定の電圧Ｖｄが供給される。そのため、図２においては、駆動信号ｐＶＤを供給する信号線は省略されている。

本実施例では、第１の容量Ｃｍ１１６の第２の端子（ノードＣ）に供給される電圧Ｖｐは、行ごとに独立して制御される。そのため、行駆動回路２５０が電圧供給部２０３から電圧Ｖｐの供給される行を選択する。なお、異なる行に供給される電圧Ｖｄを区別するために、（ｎ）、（ｎ＋１）などの行を表す符号を付している。グローバル電子シャッタ動作を行う場合、各駆動信号は、全行で一括駆動される。ローリングシャッタ動作を行う場合は、行ごとに各駆動信号が制御される。以上に説明した構成により、本実施例では、複数の画素１００を行ごとに駆動することができる。

それぞれの出力線１２０は、対応する列回路２０４に接続される。図１に示された列アンプ３０１は、列回路２０４に含まれる。列駆動回路２０２は、列回路２０４を列ごとに駆動する。具体的には、列駆動回路２０２は、駆動信号ＣＳＥＬを複数の列回路２０４に供給している。なお、異なる列に供給される駆動信号を区別するために、（ｍ）、（ｍ＋１）などの列を表す符号を付している。他の図面でも同様である。このような構成により、行ごとに並列に読み出された信号を、順次、出力部に出力することができる。

列回路２０４について詳細に説明する。図３は、ｍ列目およびｍ＋１列目の列回路２０４の等価回路を示している。他の列の列回路２０４の図示は省略されている。

出力線１２０の信号は、列アンプ３０１によって増幅される。列アンプ３０１の出力ノードは、Ｓ／Ｈスイッチ３０２を介して容量ＣＴＳに接続される。また、列アンプ３０１の出力ノードは、Ｓ／Ｈスイッチ３０３を介して容量ＣＴＮに接続される。Ｓ／Ｈスイッチ３０２およびＳ／Ｈスイッチ３０３は、それぞれ、駆動信号ｐＴＳおよび駆動信号ｐＴＮによって制御される。このような構成により、画素１００からのリセットノイズを含むノイズ信号Ｎと、光信号Ｓとを保持することができる。したがって、本実施例の撮像装置は相関二重サンプリングを行うことが可能である。つまりリセットノイズを除去した信号読み出しをすることができる。

容量ＣＴＳは、水平転送スイッチ３０４を介して水平出力線３０６に接続される。容量ＣＴＮは、水平転送スイッチ３０５を介して水平出力線３０７に接続される。水平転送スイッチ３０４および３０５は、列駆動回路からの駆動信号ＣＳＥＬによって制御される。

水平出力線３０６と水平出力線３０７とはいずれも出力アンプ１２２に接続される。出力アンプ１２２は、水平出力線３０６の信号と水平出力線３０７の信号との差分信号を増幅して出力する。増幅された信号は、アナログデジタル変換部２０５に入力され、アナログ信号からデジタル信号へ変換され、それから、撮像装置の外部へ出力される。

なお、列回路２０４はアナログデジタル変換回路であってもよい。この場合、アナログデジタル変換回路は、メモリやカウンタなどのデジタル信号を保持する保持部を有する。保持部には、ノイズ信号Ｎおよび光信号Ｓがそれぞれデジタル信号に変換されて保持される。

次に、本実施例の撮像装置の平面構造、および、断面構造について説明する。図４（ａ）は、撮像装置の平面構造を模式的に示している。図１と同じ部分には、同じ符号を付してある。図４（ａ）は２行２列の画素１００を示している。図４（ａ）は、画素回路の配された基板の表面と平行な面における電極Ｐ１１０、転送電極Ｔ１１１、および、電極Ｄ１１２の配置を模式的に示している。

図４（ｂ）は、撮像装置の断面構造を模式的に示している。図４（ｂ）に示された断面は、図４（ａ）における一点破線Ａ−Ｂに沿った断面に対応する。図１と同じ部分には、同じ符号を付してある。図４（ｂ）は、マイクロレンズ４０１、平坦化層４０２、カラーフィルタ４０３、半導体層１０８と基板との間に配される層間膜４０４が示されている。半導体層１０８には、受光領域１０１、電荷転送領域１０２、および、電荷排出領域１０３が示されている。なお、層間膜４０４には電極と画素回路とを接続する不図示の導電部材が配されている。

図４（ｂ）が示す通り、電極Ｐ１１０、転送電極Ｔ１１１、および、電極Ｄ１１２は、それらの重心が一致するように、配される。このような構成によれば、マイクロレンズ４０１が光電変換部（受光領域１０１および電極Ｐ１１０）に効率的に入射光をフォーカスすることができる。光電変換部の電界分布と光入射分布とが揃うため、光電変換によって発生した電荷が効率的に受光領域１０１に収集される。

図４（ａ）の示す平面において、転送電極Ｔ１１１は、電極Ｐ１１０を囲うように配されている。このような配置により、受光領域１０１に蓄積された電荷を、素早く電荷排出領域１０３に転送することができる。結果として、撮像装置の駆動を高速化することができる。また、転送電極Ｔ１１１に印加されるバイアス電圧によりポテンシャル障壁を形成することができる。これにより、生成された電荷を効率よく受光領域１０１に収集することができ、また、収集された電荷が電荷排出領域１０３や隣接する画素にもれることを抑制できる。電荷転送中には、速やかにかつ完全に電荷転送できるようになっている。

次に、基板に配された画素回路の平面構造、および、断面構造について説明する。図５（ａ）は、基板に配された画素回路の平面視における配置を模式的に示している。つまり、図５（ａ）は、画素回路を基板の表面と平行な面に投影したときの配置を示している。図５（ｂ）は、基板５５０、ならびに、基板５５０の上に積層された層間膜４０４および半導体層１０８の断面構造を模式的に示している。図５（ｂ）に示された断面は、図５（ａ）における一点破線Ｘ−Ｙに沿った断面に対応する。なお、図１と同じ機能を有する部分には同じ符号を付してある。ただし、トランジスタについては対応するゲート電極に符号が付されている。また、駆動信号線を構成する導電部材には、当該駆動信号線に供給される駆動信号と同じ符号が付されている。例えば、ｐＲＥＳの符号が付された導電部材は、駆動信号ｐＲＥＳを供給するための駆動信号線を構成する。

図５（ａ）は、２行２列の行列状に配された４つの画素１００を示している。右上の画素にのみ点線で、図４（ａ）の電極Ｐ１１０、転送電極Ｔ１１１、電極Ｄ１１２に相当する部分を示してある。その他の画素では電極Ｐ１１０、転送電極Ｔ１１１、および、電極Ｄ１１２の図示は省略されている。図５（ａ）には、第１の容量Ｃｍ１１６の第１の端子を構成する電極５０２および第２の端子を構成する電極５０３が示されている。電極５０２と電極５０３とは平面視において重なるように配置されている。

図５（ａ）および図５（ｂ）に示されるように、第１の容量Ｃｍ１１６の第１の端子を構成する電極５０２と増幅トランジスタ１１８とがコンタクト５０１を介して電気的に接続される。第１の容量Ｃｍ１１６の第１の端子を構成する電極５０２と電極Ｐ１１０とは、コンタクト５０６を介して電気的に接続される。第１の容量ＣＭ１１６の第２の端子を構成する電極５０３と駆動信号線ｐＶＰとは、コンタクト５０７を介して接続される。また、コンタクト５０４は、転送電極Ｔ１１１と駆動信号線ｐＶＴを接続する。コンタクト５０５は電極Ｄ１１２と駆動信号線ｐＶＤを接続する。

図５（ａ）および図５（ｂ）が示すように、第１の容量Ｃｍ１１６の電極５０３は、駆動信号線ｐＶＰに接続される。駆動信号線ｐＶＰは、電源ＶＰ１１３からの電圧Ｖｐを伝達する。本実施例では、駆動信号線ｐＶＰが行ごとに配される。つまり、ある行の駆動信号線ｐＶＰと、他の行の駆動信号線ｐＶＰとは電気的に絶縁される。このような構成により、行ごとに独立して第１の容量Ｃｍ１１６の第２の端子（ノードＣ）の電圧Ｖｐを制御することができる。

図５（ｂ）が示すように、撮像装置は基板５５０を含む。基板５５０には、画素トランジスタのソース領域およびドレイン領域が配される。画素トランジスタとは、画素回路に含まれるトランジスタであり、例えば、リセットトランジスタ１１７、増幅トランジスタ１１８、および、選択トランジスタ１１９である。基板５５０の上に、画素トランジスタのゲート電極、および、配線を構成する導電部材を含む層間膜４０４が配される。層間膜４０４の上に、絶縁層１０９、および、半導体層１０８が配される。

上部電極Ｓ１０６は、所定の量の光を透過させる導電部材で構成される。例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などのインジウム、および／または、スズを含む化合物や、ＺｎＯなどの化合物が、上部電極Ｓ１０６の材料として用いられる。このような構成によれば、多くの光を受光領域１０１に入射させることができる。そのため、感度を向上させることができる。他の例として、所定の量の光が透過する程度の薄さを有するポリシリコンや金属を、上部電極Ｓ１０６として用いてもよい。金属は抵抗が低いため、金属を上部電極Ｓ１０６の材料に用いた実施例は、低消費電力化あるいは駆動の高速化に有利である。なお、上部電極Ｓ１０６の光の透過率は、ゼロでなければ、特に限定されない。

半導体層１０８は、真性のアモルファスシリコン（以下、ａ−Ｓｉ）、低濃度のＰ型のａ−Ｓｉ、低濃度のＮ型のａ−Ｓｉなどで形成される。あるいは、半導体層１０８は、化合物半導体で形成されてもよい。例えば、ＢＮ、ＧａＡｓ、ＧａＰ、ＡｌＳｂ、ＧａＡｌＡｓＰなどのＩＩＩ−Ｖ族化合物半導体、ＣｄＳｅ、ＺｎＳ、ＨｄＴｅなどのＩＩ−ＶＩ族化合物半導体、ＰｂＳ、ＰｂＴｅ、ＣｕＯなどのＩＶ−ＶＩ族化合物半導体が挙げられる。あるいは、半導体層１０８は、有機材料で形成されてもよい。例えば、フラーレン、クマリン６（Ｃ６）、ローダミン６Ｇ（Ｒ６Ｇ）、亜鉛フタロシアニン（ＺｎＰｃ）、キナクリドン、フタロシアニン系化合物、ナフタロシアニン系化合物などを用いることができる。さらに、上述の化合物半導体で構成された量子ドット膜を半導体層１０８に用いることができる。半導体層１０８の不純物濃度が低いか、あるいは、半導体層１０８は真性であるとよい。このような構成によれば、半導体層１０８に空乏層を十分に広げることができるため、高感度化、ノイズ低減などの効果を得ることができる。

ブロッキング層１０７は、上部電極Ｓ１０６から半導体層１０８へ信号電荷と同じ導電型の電荷が注入されることを阻止する。上部電極Ｓ１０６をＩＴＯとした場合、半導体層１０８を形成する半導体との組み合わせによっては、上部電極Ｓ１０６をブロッキング層１０７として兼用することできる。つまり上部電極Ｓ１０６から半導体層１０８に信号電荷と同じ導電型の電荷が注入されないような、ポテンシャル障壁が形成されればよい。

ブロッキング層１０７には、半導体層１０８に用いられる半導体と同じ種類であって、半導体層１０８に用いられる半導体よりも不純物濃度の高いＮ型あるいはＰ型の半導体を用いることができる。例えば、半導体層１０８にａ−Ｓｉが用いられる場合、ブロッキング層１０７に不純物濃度の高いＮ型のａ−Ｓｉ、あるいは、不純物濃度の高いＰ型のａ−Ｓｉが用いられる。不純物濃度の違いによりフェルミ準位の位置が異なるため、電子およびホールのうち一方に対してのみ、ポテンシャルバリアを形成することができる。ブロッキング層１０７の導電型は、信号電荷と反対の導電型の電荷が多数キャリアとなる導電型である。

もしくは、半導体層１０８とは異なる材料でブロッキング層１０７を構成することができる。このような構成によれば、ヘテロ接合が形成される。材料の違いによりバンドギャップが異なるため、電子およびホールのうち一方に対してのみ、ポテンシャルバリアを形成することができる。

半導体層１０８と、電極Ｐ１１０、転送電極Ｔ１１１、および、電極Ｄ１１２のそれぞれとの間には、絶縁層１０９が配される。絶縁層１０９には、絶縁性の材料が用いられる。例えば絶縁層１０９の材料として、酸化シリコン、アモルファス酸化シリコン（以下、ａ−ＳｉＯ）、窒化シリコン、アモルファス窒化シリコン（ａ−ＳｉＮ）などの無機材料、あるいは、有機材料が用いられる。絶縁層１０９の厚さは、トンネル効果により電荷が透過しない程度の厚さとするとよい。このような構成にすることで、リーク電流を低減できるため、ノイズを低減することができる。具体的には、絶縁層１０９の厚さは５０ｎｍ以上とするとよい。

ブロッキング層１０７、半導体層１０８、および、絶縁層１０９にａ−Ｓｉ、ａ−ＳｉＯ、ａ−ＳｉＮを用いる場合は、水素化処理を行い、水素でダングリングボンドを終端してもよい。このような構成により、ノイズを低減することができる。

電極Ｐ１１０、転送電極Ｔ１１１、および、電極Ｄ１１２は、それぞれ、金属などの導電部材で構成される。電極Ｐ１１０、転送電極Ｔ１１１、および、電極Ｄ１１２には、配線を構成する導電部材、あるいは、外部との接続用のパッド電極を構成する導電部材と同じ材料が用いられる。このような構成によれば、電極Ｐ１１０、転送電極Ｔ１１１、電極Ｄ１１２、配線、および、パッド電極の一部または全部を同時に形成することができる。したがって、製造プロセスを簡略化することができる。

図６を用いて本実施例の動作について説明する。図６（ａ）〜（ｃ）は、半導体層１０８における信号電荷（ホール）の動作を模式的に示している。図６（ｄ）〜（ｆ）は、半導体層１０８と絶縁層１０９との界面におけるポテンシャルを模式的に示す。図６（ｄ）〜（ｆ）のそれぞれにおいて、縦軸はホールに対するポテンシャルを表している。縦軸の上に行くほど、ホールに対するポテンシャルが低い。したがって、縦軸の上に行くほど、電圧は低くなる。

図６（ａ）は、光電変換によって生成したホールが受光領域１０１に蓄積された状態を示す。図６（ｄ）は、図６（ａ）に対応する受光領域１０１、電荷転送領域１０２、電荷排出領域１０３におけるホールに対するポテンシャルの模式図を示す。白抜きの丸はホールを表す。この場合、電極Ｐ１１０の電圧Ｖｍ、転送電極Ｔ１１１の電圧Ｖｔ、電極Ｄ１１２の電圧Ｖｄは、Ｖｄ＝Ｖｍ＜Ｖｔの関係、または、Ｖｄ＜Ｖｍ＜Ｖｔの関係、または、Ｖｍ＜Ｖｄ＜Ｖｔの関係を満たしている。この関係により、受光領域１０１と電荷排出領域１０３の間にはポテンシャル障壁が形成され、電気的に分離されている。つまり転送電極Ｔ１１１は、受光領域１０１と電荷排出領域１０３の分離を行う分離電極として働いている。好適にはＶｓ＝Ｖｔとすることで、電気的な分離性能が向上する。なお、電極Ｐ１１０の電圧Ｖｍは、電源ＶＰ１１３の供給する電圧Ｖｐおよび第１の容量ＣＭ１１６の容量値に基づいて制御される。

図６（ｂ）は、受光領域１０１に蓄積されたホールを、電荷排出領域１０３に転送している状態を示す。図６（ｅ）は、図６（ｂ）に対応する受光領域１０１、電荷転送領域１０２、電荷排出領域１０３におけるホールに対するポテンシャルの模式図を示す。この場合、電極Ｐ１１０の電圧Ｖｍ、転送電極Ｔ１１１の電圧Ｖｔ、電極Ｄ１１２の電圧Ｖｄは、Ｖｄ＝Ｖｔ＜Ｖｍの関係またはＶｄ＜Ｖｔ＜Ｖｍの関係を満たしている。この関係により、受光領域１０１から電荷排出領域１０３の間にはポテンシャルのスロープが形成される。そのため、受光領域１０１に蓄積されたホールは、半導体層１０８と絶縁層１０９界面に沿って、電荷排出領域１０３へ転送される。電荷排出領域１０３は電極Ｄ１１２と電気的に接続されている。そのため、電荷排出領域１０３へ転送された信号電荷（ホール）は、電子と再結合して消滅する。別の観点で言えば、受光領域１０１信号電荷が排出されるのである。

図６（ｃ）は、電荷排出領域１０３に信号電荷が転送された後の状態を示す。図６（ｆ）は、図６（ｃ）に対応する受光領域１０１、電荷転送領域１０２、電荷排出領域１０３におけるホールに対するポテンシャルの模式図を示す。電極Ｐ１１０の電圧Ｖｍ、転送電極Ｔ１１１の電圧Ｖｔ、電極Ｄ１１２の電圧Ｖｄは、信号電荷を転送する前の状態、すなわち、図６（ｄ）に示される状態と同じである。具体的には、Ｖｄ＝Ｖｍ＜Ｖｔの関係、または、Ｖｄ＜Ｖｍ＜Ｖｔの関係、または、Ｖｍ＜Ｖｄ＜Ｖｔの関係が満たされている。しかし、受光領域１０１においては転送動作により信号電荷が失われている。そのため、絶縁層１０９による容量結合を介して、電荷排出領域１０３へ転送された電荷の量に応じた電圧変化が、電極Ｄ１１２に接続された増幅トランジスタ１１８のゲートに生じる。換言すると、露光期間に受光領域１０１に蓄積された信号電荷の量に応じた信号が、増幅トランジスタ１１８のゲートに入力される。

本実施例において、受光領域１０１から電荷転送領域１０２を介して電荷排出領域１０３まで、半導体層１０８が、基板の表面に平行な方向に沿って連続している。したがって、図６（ｂ）に示されるように、半導体層１０８で生じた信号電荷は、回路基板の配された基板の表面と平行な方向に沿って転送される。

このような構成によれば、半導体層１０８と絶縁層１０９との界面に沿った方向への電荷転送が可能になる。これらの界面は、欠陥準位が少ないため、電荷の転送が高速に行われる。

上部電極Ｓ１０６へ電荷の転送を行う場合、半導体層１０８の内部に電荷の転送経路が形成される。その場合、転送の速度が半導体層１０８に用いられる材料の移動度に律速される。したがって、高速に電荷を転送することが困難である。特に、長波長の光に対して十分な感度を得るために、半導体層１０８が厚く形成され場合、上部電極Ｓ１０６へ電荷を転送するための転送経路の距離は長くなる。一方で、基板の表面に平行な方向に電荷を転送する場合には、転送経路の長さを短くすることができる。これは、半導体層１０８の転送元である受光領域１０１と、半導体層の転送先である電荷排出領域１０３との距離は、長波長の光に対する感度などの制約を受けないからである。

このように、本実施形態の撮像装置によれば、電荷を効率的に転送することができる。そのため、残留電荷による残像などのノイズを低減することができる。

なお、本実施例では、電源ＶＰ１１３の供給する電圧Ｖｐを変化させることによって、電極Ｐ１１０の電圧Ｖｍを制御している。しかし、ノードＢのリセット電圧Ｖｒｅｓが電極Ｄ１１２の電圧Ｖｄをより低い実施例では、電源ＶＰ１１３の供給する電圧Ｖｐは固定されていてもよい。転送電極Ｔ１１１の電圧Ｖｔを制御するだけで、電荷を転送することができるからである。さらに、第１の容量ＣＭ１１６を省略できる。ただし、第１の容量ＣＭ１１６が省略されても、ノードＢは寄生容量を有しうる。

また、受光領域１０１に蓄積された電荷を複数の画素において同時に転送し、信号が読み出されるまで電荷排出領域１０３で電荷保持することにより、グローバル電子シャッタ動作を実現できる。

次に、図７を用いて、電荷排出領域１０３へ信号電荷を排出（転送）することによって信号が読み出される動作について説明する。図７は、基板の表面に垂直な方向に沿った半導体層１０８のエネルギーバンドを模式的に示す。図７において、縦軸はホールに対するポテンシャルを表している。縦軸の上に行くほど、ホールに対するポテンシャルが低い。したがって、縦軸の上に行くほど、電圧は低くなる。上部電極Ｓ１０６、および、電極Ｐ１１０、電極Ｄ１１２については、自由電子のエネルギー準位が示されている。ブロッキング層１０７、および、半導体層１０８については、伝導帯のエネルギー準位と価電子帯のエネルギー準位との間のバンドギャップが示されている。なお、半導体層１０８と絶縁層１０９との界面における半導体層のポテンシャルを、便宜的に、半導体層１０８の表面ポテンシャル、あるいは、単に表面ポテンシャルと呼ぶ。

図７の右側には、受光領域１０１におけるエネルギーバンドが示されている。図７の左側には電荷排出領域１０３におけるエネルギーバンドが示されている。受光領域１０１については、上部電極Ｓ１０６、ブロッキング層１０７、半導体層１０８、絶縁層１０９、および、電極Ｐ１１０のエネルギーバンドが示されている。電荷排出領域１０３については、上部電極Ｓ１０６、ブロッキング層１０７、半導体層１０８、電極Ｄ１１２のエネルギーバンドが示されている。

受光領域１０１の動作としては、電荷転送（ステップｐ１）、および、入射光の光電変換により生じた信号電荷の蓄積（ステップｐ２）である。以下各ステップについて説明する。

ステップｐ１において、図６で説明した通りに、受光領域１０１に蓄積された信号電荷を、電荷転送領域１０２を介して、電荷排出領域１０３に転送する。受光領域１０１は、ホールが蓄積された状態からホールがなくなった状態に変化する。一方で、電荷排出領域１０３はホールが存在しない状態からホールが保持された状態に変化する。

信号電荷が転送される前の状態、つまり、信号電荷を蓄積するための露光期間においては、電極Ｐ１１０にはリセット電圧Ｖｒｅｓが供給される。本実施例では、リセット電圧Ｖｒｅｓは３Ｖである。なお、この時の電極Ｐ１１０の電圧は、リセット時のノイズｋＴＣを含みうる。上部電極Ｓ１０６に供給される電圧Ｖｓは６Ｖに、また、電極Ｄ１１２に供給される電圧Ｖｄは４Ｖにそれぞれ固定されている。

本実施例では、電源ＶＰ１１３は第１の電圧Ｖｐ１（＝３Ｖ）および第２の電圧Ｖｐ２（＝５Ｖ）を供給する。露光期間に生じた信号電荷（ホール）を受光領域１０１に蓄積するときは、電源ＶＰ１１３は、上部電極Ｓ１０６の電圧Ｖｓ（＝６Ｖ）よりも低い第１の電圧Ｖｐ１（＝３Ｖ）を供給する。ステップｐ１では、電荷の転送を行うために、電源ＶＰ１１３が第１の第２の電圧Ｖｐ２（＝５Ｖ）を供給する。

電源ＶＰ１１３の供給する電圧Ｖｐが変化すると、電極Ｐ１１０（図１のノードＢ）の電圧は、電圧Ｖｐの変化と同じ方向に向かって変化する。電極Ｐ１１０の電圧の変化量ｄＶｍは、電極Ｐ１１０に接続された第１の容量Ｃｍ１１６の容量値Ｃ１と、受光領域１０１が有する第２の容量１２３の容量値Ｃ２との比に応じて決まる。ノードＣの電圧の変化量ｄＶｐ（＝Ｖｐ２−Ｖｐ１）に対して、電極Ｐ１１０の電圧の変化量ｄＶｍは、ｄＶｍ＝ｄＶｐ×Ｃ１／（Ｃ１＋Ｃ２）と表される。なお、電極Ｐ１１０を含むノードＢは他の容量成分を含みうる。しかし、他の容量成分は第１の容量Ｃｍ１１６の容量値Ｃ１にくらべて十分に小さい。そのため、ノードＢの容量値は、第１の容量Ｃｍ１１６の容量値Ｃ１と等しいとみなしてよい。

本実施例では、電極Ｐ１１０の電圧が変化量ｄＶｍだけ変化することにより、受光領域１０１の表面ポテンシャルが、電極Ｄ１１２の電圧Ｖｄよりも高くなる。結果として、受光領域１０１の電荷が電荷排出領域１０３に転送される。

次に、ノードＣに第１の電圧Ｖｄ１が供給される。これにより、半導体層１０８のポテンシャルの傾きが再び反転する。そのため、半導体層１０８に注入されていた電子は、半導体層１０８から排出される。一方、ブロッキング層１０７が、上部電極Ｓ１０６から半導体層１０８へのホールの注入を阻止する。したがって、半導体層１０８の表面ポテンシャルは、保持されていたホールの量に応じて変化する。

信号電荷の転送が行われる時には、電極Ｐ１１０を含むノード（図１のノードＢ）は電気的にフローティングになっている。したがって、表面ポテンシャルの変化に対応して、電極Ｐ１１０の電圧は、リセットされた状態から、消滅したホールの量に応じた電圧Ｖｓｉｇだけ変化する。つまり、信号電荷として保持されたホールの量に応じた電圧ＶｓｉｇがノードＢに現れる。保持されたホールの量に応じた電圧Ｖｓｉｇを、光信号成分と呼ぶ。この光信号成分Ｖｓｉｇは、光電変換によって生じた信号電荷に基づく信号である。

前述の通り、電荷排出領域１０３に転送された信号電荷（ホール）は、電極Ｄ１１２から供給される電子と再結合し、消滅する。

そして、光信号成分Ｖｓｉｇを含む信号を読み出した後、電極Ｐ１１０の電圧をリセットし、そして、光電変換を開始する。受光領域１０１においては、入射した光によって生じた電子ホール対のうちホールが信号電荷として蓄積される。電子は上部電極Ｓ１０６に排出される。その結果、入射した光の量に応じた量のホールが、受光領域１０１と絶縁層１０９との界面に蓄積される。

以降、信号電荷の転送と信号電荷の蓄積とが繰り返される。動画撮影の場合、この繰り返しの１単位が１フレームの動作に対応する。この動作を全画素で同じタイミングで繰り返すことで、グローバル電子シャッタ動作を行うことができる。

画素回路の動作としては、以下のステップｍ１〜ｍ３が繰り返し行われる。ステップｍ１は増幅トランジスタ１１８の入力ノードのリセットである。ステップｍ２はノイズ信号Ｎの読み出し（Ｎ読み）である。ステップｍ３は光信号Ｓの読み出し（Ｓ読み）である。以下、それぞれのステップについて説明する。

ステップｍ１において、リセットトランジスタ１１７をオンにする。電極Ｐ１１０を含むノード、つまり、図１（ａ）のノードＢの電圧がリセット電圧Ｖｒｅｓにリセットされる。なお、露光期間中は常にリセットトランジスタ１１７をオンにしていてもよい。あるいは、リセットトランジスタ１１７はノイズ信号Ｎの読み出しの直前にだけオンしてもよい。

その後、ステップｍ２において、リセットトランジスタ１１７をオフする。これにより、ノードＢが電気的にフローティングになる。このときリセットトランジスタ１１７によるリセットノイズ（ノイズｋＴＣ）が発生しうる。選択トランジスタ１１９がオンし、そして、増幅トランジスタ１１８がリセットノイズを含むノイズ信号Ｎ（Ｖｒｅｓ＋ｋＴＣ）を画素１００から出力する（Ｎ読み）。ノイズ信号Ｎは、列回路２０４の容量ＣＴＮに保持される。

その後、上述の通り、受光領域１０１から電荷排出領域１０３へ信号電荷の転送が行われる。信号電荷の転送が行われた後、ステップｍ３において、選択トランジスタ１１９がオンする。これにより、増幅トランジスタ１１８が光信号Ｓ（Ｖｓｉｇ＋Ｖｒｅｓ＋ｋＴＣ）を画素１００から出力する。光信号Ｓは、列回路２０４の容量ＣＴＳに保持される。ステップｍ２で読み出されたノイズ信号Ｎ（Ｖｒｅｓ＋ｋＴＣ）と、ステップｍ３で読み出された光信号Ｓ（Ｖｐｈ＋Ｖｒｅｓ＋ｋＴＣ）との差分が、保持された信号電荷に応じた電圧Ｖｓｉｇに基づく信号（光信号成分）である。

信号電荷が電子の場合、第２の電圧Ｖｄ２は第１の電圧Ｖｄ１より低い電圧である。また、リセット電圧Ｖｒｅｓは上部電極Ｓ１０６の電圧Ｖｓより低く設定される。

本実施例では、半導体層１０８のポテンシャルを制御することで、受光領域１０１からのホールの排出を行っている。受光領域１０１から電荷排出領域１０３までポテンシャルのスロープを容易に形成するためには、電極Ｐ１１０（ノードＢ）の電圧の変化量ｄＶｍが大きいことが好ましい。受光領域１０１に残留する電荷の量を低減できるため、ノイズを低減することができる。以下では、電極Ｐ１１０（ノードＢ）の電圧の変化量ｄＶｍを大きくするのに有効な手段を説明する。

上述のとおり、ノードＣの電圧の変化量ｄＶｐとノードＢの電圧の変化量ｄＶｍとの間には、ｄＶＢ＝ｄＶｐ×Ｃ１／（Ｃ１＋Ｃ２）という関係がある。つまり、ノードＢの容量値Ｃ１が大きいほど、ノードＢの電圧の変化量ｄＶｍが大きくなる。

本実施例では、電極Ｐ１１０に第１の容量Ｃｍ１１６が接続されている。そのため、ノードＢの容量値Ｃ１を大きくすることができる。このような構成によれば、第ノードＢの電圧の変化量ｄＶｍを大きくすることができる。結果として、ノイズを低減することができる。

続いて、第１の容量Ｃｍ１１６の容量値Ｃ１と、受光領域１０１に含まれる第２の容量１２３の容量値Ｃ２と、各部に供給される電圧との関係について説明する。

本実施例においては、受光領域１０１は、ブロッキング層１０７、半導体層１０８、絶縁層１０９を含んでいる。ブロッキング層１０７は、半導体層１０８、および、絶縁層１０９に比べて導電率が高い。そのため、受光領域１０１に含まれる第２の容量１２３の容量値Ｃ２は、半導体層１０８による容量成分Ｃｉと絶縁層１０９による容量成分Ｃｉｎｓの合成容量となる。具体的に、第２の容量１２３の容量値Ｃ２は、次の式（１）で表される。
Ｃ２＝Ｃｉ×Ｃｉｎｓ／（Ｃｉ＋Ｃｉｎｓ） ・・・（１）

平面視における電極Ｐ１１０の面積Ｓｓ、半導体層１０８の厚さｄｉ、絶縁層１０９の厚さｄｉｎｓ、半導体層１０８の比誘電率Ｅｉ、絶縁層１０９の比誘電率Ｅｉｎｓ、および、真空の誘電率Ｅ０を用いて、容量成分Ｃｉおよび容量成分Ｃｉｎｓは、それぞれ、次の式（２）および式（３）で表される。
Ｃｉ＝Ｅ０×Ｅｉ×Ｓｓ／ｄｉ ・・・（２）
Ｃｉｎｓ＝Ｅ０×Ｅｉｎｓ×Ｓｓ／ｄｉｎｓ ・・・（３）

電極Ｐ１１０のフリンジ電界はほとんど無視できるので、容量の計算に用いられる面積として、平面視における電極Ｐ１１０の面積Ｓｓだけを考慮すればよい。平面視における電極Ｐ１１０の面積Ｓｓは、例えば、図４における電極Ｐ１１０の面積である。また、図５において、半導体層１０８の厚さｄｉ、絶縁層１０９の厚さｄｉｎｓが示されている。

第１の容量Ｃｍ１１６の容量値Ｃ１は、平面視における電極５０２または電極５０３の面積Ｓｄ、電極５０２と電極５０３との距離ｄｄ、および、電極５０２および電極５０３の間の絶縁層の誘電率Ｅｄを用いて、次の式（４）で表される。
Ｃ１＝Ｅ０×Ｅｄ×Ｓｄ／ｄｄ ・・・（４）

本実施例においては、ノードＣの電圧Ｖｐを、第１の電圧Ｖｐ１と第２の電圧Ｖｐ２とに制御することで、ノードＢの電圧の制御を行っている。第１の容量Ｃｍ１１６の容量値Ｃ１と第２の容量１２３の容量値Ｃ２が以下に説明する関係を満たすと、ノードＢの電圧の変化量ｄＶｍを大きくすることができる。最初に、信号電荷がホールの実施例を説明する。

以下、簡単のために、第１の容量Ｃｍ１１６の容量値Ｃ１が、第２の容量１２３の容量値Ｃ２のｋ倍であるとする。つまり、容量値Ｃ１と容量値Ｃ２が次の式（５）の関係を有する。
Ｃ１＝ｋ×Ｃ２ ・・・（５）

前述のとおり、ノードＣの電圧の変化量ｄＶｐと、電極Ｄ１１２（ノードＢ）の電圧の変化量ｄＶｍとは、次の式（１９）で表される関係を有する。
ｄＶｍ＝ｄＶｐ×Ｃ１／（Ｃ１＋Ｃ２） ・・・（６）

式（５）と式（６）から、次の式（７）が得られる。
ｄＶｍ＝ｄＶｐ×ｋ／（１＋ｋ） ・・・（７）

ここで、信号電荷としてホールを蓄積するためには、上部電極Ｓ１０６（ノードＡ）に供給される電圧Ｖｓとリセット電圧Ｖｒｅｓが以下の式（８）の関係を満たすとよい。
Ｖｓ＞Ｖｒｅｓ ・・・（８）

信号電荷のホールを転送するためには、上部電極Ｓ１０６（ノードＡ）の電圧Ｖｓ、リセット電圧Ｖｒｅｓ、および、電極Ｄ１１２の電圧の変化量ｄＶｍが、次の式（１０）の関係を満たすとよい。
Ｖｓ＜Ｖｒｅｓ＋ｄＶｍ ・・・（９）

式（８）の関係が満たされると、ホールが絶縁層１０９に向かってドリフトするためのポテンシャルの傾きを半導体層１０８に形成することができる。式（９）の関係が満たされると、半導体層１０８のポテンシャルの傾きを逆転させることが容易になる。

式（７）と式（９）から、式（１０）が得られる。
Ｖｓ−Ｖｒｅｓ＜ｄＶｐ×ｋ／（１＋ｋ） ・・・（１０）

ここで、信号電荷がホールの実施例では、第２の電圧Ｖｐ２が第１の電圧Ｖｐ１よりも高い。つまり、ノードＣの電圧の変化量ｄＶｐ＝Ｖｐ２−Ｖｐ１は、正の値である。したがって、式（１０）の両辺をｄＶｄで除しても、不等号の向きは変わらない。

したがって、式（１０）から、容量値Ｃ１と容量値Ｃ２との容量比ｋに関して、次の式（１１）で表される関係式が得られる。

この式（１１）の関係が満たされると、排出されない電荷の量を低減することができる。したがって、ノイズを低減することができる。

具体的に、本実施例では第１の容量Ｃｍ１１６の容量値Ｃ１は４ｆＦであり、第２の容量１２３の容量値Ｃ２は１ｆＦである。つまり、ｋ＝４となっている。このような構成によれば、よりノイズを低減することができる。

本実施例では、平面視において、第１の容量Ｃｍ１１６の上部電極２１１および下部電極２１３のいずれかの面積Ｓｄと、電極Ｄ１１２の面積Ｓｓが、Ｓｄ＞０．５×Ｓｓの関係を満たす。このような構成によれば、上述の容量比の関係を容易に得ることができる。

また、ｋの値が大きいほど、ノイズ低減の効果は大きくなる。したがって、第１の容量Ｃｍ１１６の容量値Ｃ１が、第２の容量１２３の容量値Ｃ２と等しいか、あるいはそれより大きいと、ノイズ低減の効果をさらに高くすることができる。

ノードＣの電圧の変化量ｄＶｐは、第１の電圧Ｖｐ１と第２の電圧Ｖｐ２とを用いて、ｄＶｐ＝Ｖｐ２−Ｖｐ１と表される。また、式（１１）の左辺は、式（５）を用いてＣ１／（Ｃ１＋Ｃ２）と書き換えることができる。したがって、式（１１）は、式（１２）のように変形される。

次に、信号電荷が電子の実施例を説明する。信号電荷が電子の場合、式（８）および式（９）の不等号の向きが変わる。したがって、次の式（１０）の不等号の向きも変わる。すなわち、信号電荷が電子の場合には、次の式（１３）が得られる。
Ｖｓ−Ｖｒｅｓ＞ｄＶｄ×ｋ／（１＋ｋ） ・・・（１３）

しかし、信号電荷が電子の実施例では、第２の電圧Ｖｄ２が第１の電圧Ｖｄ１よりも低い。つまり、ノードＣの電圧の変化量ｄＶｐ＝Ｖｐ２−Ｖｐ１は、負の値である。したがって、式（１３）の両辺をｄＶｄで除すと、不等号の向きが変わる。その結果、信号電荷がホールの場合と同じように、式（１１）、ならびに、式（１２）が得られる。

ここで、式（１２）の表す関係について説明する。リセット電圧Ｖｒｅｓが受光領域１０１の上部電極Ｓ１０６に供給される電圧Ｖｓに近いほど、右辺の値は小さくなる。つまり、第１の容量Ｃｍ１１６の容量値Ｃ１が小さくても、半導体層１０８のポテンシャルの傾きを反転することができるようになる。リセット電圧Ｖｒｅｓと上部電極Ｓ１０６に供給される電圧Ｖｓとの差が小さいと、半導体層１０８に蓄積できる電荷の量が小さくなる。

一方で、リセット電圧Ｖｒｅｓと電圧Ｖｓとの差が大きいほど、右辺の値は大きくなる。つまり、第１の容量Ｃｍ１１６の容量値Ｃ１に大きい値が用いられる。このときには、リセット電圧Ｖｒｅｓと第１の電圧Ｖｓ１との差が大きいので、半導体層１０８に蓄積できる電荷の量を増やすことができる。

以上に説明したとおり、第１の容量Ｃｍ１１６の容量値Ｃ１と、受光領域１０１に含まれる第２の容量１２３の容量値Ｃ２との関係によって、ノイズを低減することができる。

なお、上で挙げた数値はあくまでも一例であり、これらの値に限定されるものではない。半導体層１０８と絶縁層１０９との間の界面に欠陥準位などが存在する可能性がある。このような場合には、公知の技術に基づいてフラットバンド電圧を考慮すればよい。

次に本実施例の撮像装置の制御に用いられる駆動信号について説明する。図８、図９は、本実施例の撮像装置に用いられる駆動信号のタイミングチャートを示している。図８および図９には、それぞれ、１行分の信号の読み出し動作に対応した駆動信号が示されている。

駆動信号ｐＲＥＳはリセットトランジスタ１１７のゲートに供給される。駆動信号ｐＶＴは転送電極Ｔ１１１に供給される。駆動信号ｐＴＳはＳ／Ｈスイッチ３０２に供給される。駆動信号ｐＴＮはＳ／Ｈスイッチ３０３に供給される。駆動信号ＨＳＣＡＮは列駆動回路２０２に供給される。

駆動信号ｐＲＥＳ、駆動信号ｐＴＮ、駆動信号ｐＴＳがハイレベルの時に、対応するトランジスタまたはスイッチがオンする。駆動信号ｐＲＥＳ、駆動信号ｐＴＮ、駆動信号ｐＴＳがローレベルの時に、対応するトランジスタまたはスイッチがオフする。これらの駆動信号のハイレベルおよびローレベルは、トランジスタまたはスイッチの閾値電圧に応じて設定される。図８および図９には、駆動信号ｐＶＰのタイミングチャートが示されている。駆動信号ｐＶＰは、第１の電圧Ｖｐ１、および、第２の電圧Ｖｐ２を含む。

図８に示された駆動信号を用いた動作について説明する。まず駆動信号ｐＲＥＳがハイレベルであるため、電極Ｐ１１０の電圧がリセット電圧Ｖｒｅｓにリセットされる。その後、駆動信号ｐＲＥＳがローレベルになることで、リセットトランジスタ１１７がオフし、電極Ｐ１１０を含むノード（ノードＢ）がフローティングになる。駆動信号ｐＴＮがハイレベルになることで、Ｓ／Ｈスイッチ３０３がオンする。これにより、ノイズ信号Ｎが保持される。続いて、駆動信号ｐＶＴが低い電圧に遷移し、受光領域１０１と電荷排出領域１０３との間のポテンシャル障壁が除去される。並行して、電源ＶＰ１１３が第２の電圧Ｖｐ２を供給する。これにより信号電荷の転送が行われる。その後、駆動信号ｐＴＳがハイレベルに遷移し、Ｓ／Ｈスイッチ３０２がオンする。これにより光信号Ｓが保持される。その後、駆動信号ｐＲＥＳがハイレベルに遷移し、再び、電極Ｐ１１０の電圧がリセットされる。

図９に示された駆動信号を用いた動作においては、信号電荷の蓄積を開始する前に、膜リセットを行っている。具体的には、駆動信号ｐＴＳがローレベルに遷移した後に、電荷の転送と同様の動作が行われる。このような駆動によれば、露光の開始前に残留している電荷を減らすことができる。結果として残像などのノイズを低減することができる。

以上に説明した通り、本実施例においては、半導体層１０８の受光領域１０１から半導体層１０８の電荷排出領域１０３へ、画素回路の配された基板の表面と平行な方向に沿って電荷が転送される。このような構成によれば、短時間で電荷を転送することができる。結果として、ノイズを低減することができる。

別の実施例を説明する。図１０は撮像装置の画素の構成を模式的に示す図である。実施例１と同じ部分は同じ符号を付してある。本実施例においては、半導体層１０８と絶縁層１０９との間に電荷閉じ込め層２０１が配されている点で、実施例１と相違する。以下、実施例１と相違する点について説明する。

電荷閉じ込め層２０１は、半導体層１０８とは異なるバンドギャップを有する半導体材料で構成されうる。半導体層１０８と電荷閉じ込め層２０１とには、いわゆるヘテロ構造が用いられる。電荷閉じ込め層２０１は、蓄積されたホールを所定の領域あるいは所定の転送経路に閉じ込める機能を持っている。そのため、図１０が示すように、信号電荷であるホールは、電荷閉じ込め層２０１に蓄積される。そして、信号電荷は電荷閉じ込め層２０１において、画素回路の配された基板の表面と平行な方向に転送される。そのため、電荷閉じ込め層を、電荷移送層と呼んでもよい。

なお、ブロッキング層１０７と電荷閉じ込め層２０１との両方が配される場合、両者が互いに異なる極性の電荷をブロックするように構成される。本実施例では、ブロッキング層１０７は、信号電荷であるホールが半導体層１０８へ侵入することをブロックする。電荷閉じ込め層２０１は、信号電荷とは反対の極性を持つ電子が半導体層１０８へ侵入することをブロックする。ただし、電荷閉じ込め層２０１の下には、絶縁層１０９が配されているだけなので、実際には、電荷閉じ込め層２０１が電子の侵入をブロックしなくてもよい。

図１１は、図１０に示された撮像装置における、垂直方向に沿ったポテンシャルを模式的に示している。本実施例の動作は、図６および図７を用いて説明した実施例１の動作同様である。ただし電荷閉じ込め層があることにより、図１１に示されるように、信号電荷は電荷閉じ込め層２０１に蓄積され、電荷閉じ込め層２０１の中で電荷転送が行われる。このような構成によれば、より高速な電荷の転送を実現できる。

なお、説明のために、半導体層１０８と電荷閉じ込め層２０１とを別々に示している。しかし、１つの半導体領域の異なる部分が、それぞれ、半導体層１０８および電荷閉じ込め層２０１として機能しうる。例えば、異なる部分が異なる不純物濃度で構成されうる。

前述のように電荷閉じ込め層２０１は、蓄積されたホールを所定の領域あるいは所定の転送経路に閉じ込める機能を持つ。そして信号電荷であるホールは、電荷閉じ込め層２０１に蓄積されたのち、画素回路の配された基板の表面と平行な方向に電荷閉じ込め層２０１の中で電荷転送される。

本実施襟では、半導体層１０８の受光領域１０１の光に対する感度を高めるため、キャリア寿命を長くしている。しかし、キャリア寿命を長くするとキャリアの移動度が低下する可能性がある。結果として、応答速度が低下するという課題が生じやすい。

本実施例の半導体層１０８には、無機材料または有機材料が用いられる。無機材料により構成された半導体層１０８は、たとえば、水素化アモルファスシリコン膜、あるいは、ＰｂＳ、ＰｂＴｅ、ＣｕＯなどのＩＶ−ＶＩ族化合物半導体で構成された量子ドットを含む膜である。半導体層１０８を構成する有機材料は、たとえば、フラーレン、クマリン６（Ｃ６）、ローダミン６Ｇ（Ｒ６Ｇ）、亜鉛フタロシアニン（ＺｎＰｃ）、キナクリドン、フタロシアニン系化合物、ナフタロシアニン系化合物である。

しかしながら、これらの材料においてキャリア寿命を長くすると、キャリアの移動度が１ｃｍ^２／Ｖｓより小さくなる可能性がある。キャリアの移動度が１ｃｍ^２／Ｖｓより小さい場合、キャリアの移動度の大きい材料を電荷閉じ込め層２０１に用いることが好ましい。このような構成によれば、高速に電荷転送を行うことができる。

具体的に、電荷閉じ込め層２０１には、半導体層１０８とは異なる材料が用いられる。例えば、薄膜として形成できて、かつ、１ｃｍ^２／Ｖｓ以上のキャリアの移動度を有する材料として、グラフェンシート、ＨｇＳｅの量子ドットを含む膜、ＨｇＴｅの量子ドットを含む膜、および、ＣｄＳｅの量子ドットを含む膜が挙げられる。グラフェンシートにおけるキャリアの移動度は、約６００００ｃｍ^２／Ｖｓである。ＨｇＳｅの量子ドットを含む膜におけるキャリアの移動度は、約１００ｃｍ^２／Ｖｓである。ＨｇＴｅの量子ドットを含む膜におけるキャリアの移動度は、約１ｃｍ^２／Ｖｓである。ＣｄＳｅの量子ドットを含む膜におけるキャリアの移動度は、約１０ｃｍ^２／Ｖｓである。

グラフェンシートにおけるキャリアの移動度は非常に大きいが、画素毎に分離してグラフェンシートを形成することはやや困難である。

量子ドットを含む膜は、例えば半導体材料で構成された膜である。そのため、光電変換膜材料と同様に完全空乏化を容易に行うことができる。結果として、ノイズを低減しつつ、高速に信号の読出しを行うことができる。電荷閉じ込め層２０１におけるキャリアの移動度が、約１ｃｍ^２／Ｖｓ以上であると、十分に短い時間で信号電荷を転送することができる。また電荷閉じ込め層２０１に量子ドットを含む膜が用いられた場合、半導体層１０８として量子ドットを含む膜を積層することが容易であるという利点がある。

以上に説明したように、本実施例の構成によれば、受光領域１０３の感度を向上しつつ、高速に信号を読み出すことができる。

本発明に係る別の実施例を説明する。本実施例は、電荷転送領域１０２、転送電極Ｔ１１１、および、転送電極Ｔ１１１に接続された電源ＶＴ１１４が省略されている点で、実施例１と異なる。以下では実施例１と相違している部分について説明する。

図１２に本実施例の撮像装置の画素１００の概略図を示す。図１（ａ）と同じ機能を有する部分には同じ符号を付してある。図１２に示された通り、画素１００が電荷転送領域１０２、転送電極Ｔ１１１、および、電源ＶＴ１１４を含まない。

本実施例の画素１００においては、電極Ｄ１１２に接続された電源ＶＤ１５０が、複数の異なる電圧を電極Ｄ１１２に供給する。電源ＶＤ１５０の供給する電圧Ｖｄと、電源ＶＰ１１３の供給する電圧Ｖｐとを制御することで、受光領域１０１から電荷排出領域１０３への電荷の転送を行うことができる。なお、電圧Ｖｐの変化によって、電極Ｐ１１０の電圧Ｖｍが変化する。

信号電荷がホールの場合、電極Ｐ１１０の電圧Ｖｍと電極Ｄ１１２の電圧Ｖｄの関係を、Ｖｄ＜Ｖｍとすることで、受光領域１０１から電荷排出領域１０３へ、電荷が転送される。なお、受光領域１０１が電荷を蓄積している期間には、電極Ｐ１１０の電圧Ｖｍと電極Ｄ１１２の電圧Ｖｄの関係が、Ｖｄ＞Ｖｍに設定される。信号電荷が電子の場合、電極Ｐ１１０の電圧Ｖｍと電極Ｄ１１２の電圧Ｖｄの関係を、Ｖｄ＞Ｖｍとすることで、受光領域１０１から電荷排出領域１０３へ、電荷が転送される。なお、受光領域１０１が電荷を蓄積している期間には、電極Ｐ１１０の電圧Ｖｍと電極Ｄ１１２の電圧Ｖｄの関係が、Ｖｍ＞Ｖｄに設定される。

図１３が示すように、本実施例の撮像装置は電荷閉じ込め層２０１を含んでもよい。電荷閉じ込め層２０１の構造および機能などは実施例２と同様である。

以上に説明した通り、本実施例においては、画素１００が電荷転送領域１０２を含まない。このような構成によれば、画素サイズを小さくすることができる。

本発明に係る別の実施例を説明する。本実施例は、受光領域１０１に蓄積された信号電荷が信号読み出し領域４１０に転送される点で、実施例１と異なる。以下では実施例１と相違している部分について説明する。

図１４に本実施例の撮像装置の画素１００の概略図を示す。図１（ａ）と同じ機能を有する部分には同じ符号を付してある。本実施例では、半導体層１０８が電荷読み出し領域４１０を含む。電荷読み出し領域４１０には、電極Ｍ４１２が接続される。さらに、電荷読み出し領域４１０は電極Ｍ４１２を介して増幅トランジスタ１１８のゲートおよび第１の容量ＣＭ１１６に電気的に接続される。一方、電極Ｐ１１０には固定の電圧Ｖｄが供給される。

受光領域１０１に蓄積された信号電荷は、受光領域１０１から電荷読み出し領域４１０へ、画素回路の配された基板の表面と平行な方向に沿って転送される。電荷読み出し領域４１０が増幅トランジスタ１１８のゲートに接続されているため、ノードＢにおける電荷電圧変換により、転送された電荷が電圧信号に変換される。

受光領域１０１と電荷読み出し領域４１０との間には、電荷転送領域１０２が配されている。したがって、電極と画素回路との接続の構成が実施例１のそれとは異なるが、受光領域１０１および電荷読み出し領域４１０の構成および機能は、実施例１の受光領域１０１および電荷排出領域１０３の構成および機能と類似している。

なお、実施例２のように電荷転送領域は省略されてもよい。また、図１５に示されるように、本実施例の撮像装置は、電荷閉じ込め層２０１を含みうる。

以上に説明した通り、本実施例においては、半導体層１０８の受光領域１０１から半導体層１０８の電荷読み出し領域４１０へ、画素回路の配された基板の表面と平行な方向に沿って電荷が転送される。このような構成によれば、短時間で電荷を転送することができる。結果として、ノイズを低減することができる。

本発明に係る別の実施例を説明する。本実施例は、複数の受光領域１０１が電荷排出領域１０３を共有している点で、実施例１と異なる。以下では実施例１と相違している部分について説明する。

図１６（ａ）は撮像装置の平面構造を模式的に示す。図１６（ｂ）に本実施例の撮像装置の画素１００の概略図を示す。図１６において、複数の受光領域１０１を区別するために、符号の後にアルファベットを付与している。複数の電極Ｐ１１０、複数の転送電極Ｔ１１１についても同様である。

本実施例では、受光領域１０１ａの電荷と、受光領域１０１ｂの電荷とが、いずれも、電荷排出領域１０３に転送される。別の観点で言えば、画素回路および電荷排出領域１０３の一組に対して、複数の受光領域１０１が配される。したがって、複数の受光領域１０１の複数の信号を、共通の画素回路から読み出さすことができる。あるいは、複数の受光領域１０１からの電荷を電荷排出領域１０３で加算することができる。なお、本実施例の変形例では、電荷閉じ込め層２０１は省略される。

本発明に係る別の実施例を説明する。本実施例は、電極Ｐ１１０と電極Ｄ１１２とが互いに異なる高さに配された点で、実施例３と異なる。以下では、実施例３と相違している部分について説明する。

図１７に本実施例の撮像装置の画素１００の概略図を示す。図１（ａ）と同じ機能を有する部分には同じ符号を付してある。図１７に示された通り、電極Ｐ１１０と電極Ｄ１１２とが互いに異なる高さに配されている。高さの基準は、画素回路の配された基板の表面である。つまり、基板の表面に垂直な第２の方向に沿った基板からの距離が異なる位置に、電極Ｐ１１０と電極Ｄ１１２とが配される。別の観点で言えば、電極Ｐ１１０と電極Ｄ１１２とが互いに異なる層に形成される。異なる層とは、例えば間に層間絶縁膜を挟む２つの金属層である。

また、図１７が示すように、電極Ｐ１１０の一部と電極Ｄ１１２の一部とが互いにオーバーラップしていてもよい。オーバーラップしている部分の間には、絶縁層が配される。

図１７では、電極Ｐ１１０の全部と、電極Ｄ１１２の全部とが、互いに異なる高さに配されている。なお、電極Ｐ１１０の一部と電極Ｄ１１２の少なくとも一部とが互いに異なる高さに配されていてもよい。

このような構成によれば、安定して電荷を転送することができる。したがって、受光領域１０１に残留する電荷の量を低減することができ、結果として、ノイズを低減できる。

実施例１と同様に、本実施例の撮像装置は電荷転送領域１０２および転送電極Ｔ１１１を含んでいてもよい。実施例２などと同様に、電荷閉じ込め層２０１が配されてもよい。また、電極Ｐ１１０の少なくとも一部と転送電極Ｔ１１１の少なくとも一部とが、互いに異なる高さに配されてもよい。

本発明に係る別の実施例を説明する。本実施例は、半導体層１０８の上に分離された複数の電極が配された点で、実施例１と異なる。以下では実施例１と相違している部分について説明する。

図１８は、本実施例の撮像装置の画素１００の概略図を示す。図１（ａ）と同様の機能を有する部分には、同じ符号が付されている。図１６に示された撮像装置においては、電荷転送領域１０２の上に、上部電極Ｓ１０６が配されない。そのため、上部電極Ｓ１０６は、互いに分離された、受光領域１０１の上に配された部分（第１の電極）と、電荷排出領域１０３の上に配された部分（第３の電極）とを含む。受光領域１０１の２つの分離された部分を、それぞれ、第１の電極１０６−１、および、第３の電極１０６−２と呼ぶ。

第１の電極１０６−１と電極Ｐ（第２の電極）１１０との間に受光領域１０１が配される。第３の電極１０６−２と電極Ｄ（第４の電極）１１２との間に電荷排出領域１０３が配される。第１の電極１０６−１には電源ＶＳＢ１８０が接続される。電源ＶＳＢ１８０は、第３の電極１０６−２に複数の電圧Ｖｓｂを供給する。第３の電極１０６−２には、実施例１の上部電極Ｓ１０６と同様に、電源ＶＳ１０４が接続される。

受光領域１０１から電荷排出領域１０３へ信号電荷であるホールを転送する際に、第１の電極１０６−１の電圧Ｖｓと第３の電極１０６−２の電圧Ｖｓｂとが、Ｖｓ＜Ｖｓｂの関係を満たす。これにより、電極Ｐ１１０、転送電極Ｔ１１１および電極Ｄ１１２による電荷の転送をサポートすることができる。結果として、電荷の転送をより高速に行うことができる。信号電荷が電子の場合は、電荷の転送の際に、第１の電極１０６−１の電圧Ｖｓと第３の電極１０６−２の電圧Ｖｓｂとが、Ｖｓ＞Ｖｓｂの関係を満たす。これにより、電極Ｐ１１０、転送電極Ｔ１１１および電極Ｄ１１２による電荷の転送をサポートすることができる。結果として、電荷の転送をより高速に行うことができる。

受光領域１０１の２つの分離された部分は、互いに絶縁されてもよいし、あるいは、互いに接続されていてもよい。電荷排出領域１０３は光を受けなくてもよいため、電荷排出領域１０３の上に配された部分（第３の電極）を金属で形成し、当該金属と受光領域１０１の上に配された部分（第１の電極）とを接続してもよい。このような構成によれば、電圧Ｖｓを供給する配線の抵抗を実効的に下げることができる。

さらに、第１の電極１０６−１と第３の電極１０６−２との間に、両者と分離された別の電極が配されてもよい。つまり、電荷転送領域１０２の上に、独立して制御できる電極が配置されてもよい。この場合、転送電極Ｔ１１１と別の電極とが形成する電界によって、受光領域１０１に蓄積させた電荷が外部に漏れ出すことを抑制することができる。

以上に説明した通り、本実施例では、上部電極Ｓ１０６が、互いに分離された、受光領域１０１の上に配された部分（第１の電極）と、電荷排出領域１０３の上に配された部分（第３の電極）とを含む。このような構成によれば、電荷の転送効率を向上させることができる。

本発明に係る撮像システムの実施例について説明する。撮像システムとして、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、複写機、ファックス、携帯電話、車載カメラ、観測衛星などがあげられる。図１９に、撮像システムの例としてデジタルスチルカメラのブロック図を示す。

図１９において、１００１はレンズの保護のためのバリア、１００２は被写体の光学像を撮像装置１００４に結像させるレンズ、１００３はレンズ１００２を通った光量を可変するための絞りである。１００４は上述の各実施例で説明した撮像装置であって、レンズ１００２により結像された光学像を画像データとして変換する。ここで、撮像装置１００４の半導体基板にはＡＤ変換部が形成されているものとする。１００７は撮像装置１００４より出力された撮像データに各種の補正やデータを圧縮する信号処理部である。そして、図１９において、１００８は撮像装置１００４および信号処理部１００７に、各種タイミング信号を出力するタイミング発生部、１００９はデジタルスチルカメラ全体を制御する全体制御部である。１０１０は画像データを一時的に記憶する為のフレームメモリ部、１０１１は記録媒体に記録または読み出しを行うためのインターフェース部、１０１２は撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体である。そして、１０１３は外部コンピュータ等と通信する為のインターフェース部である。ここで、タイミング信号などは撮像システムの外部から入力されてもよく、撮像システムは少なくとも撮像装置１００４と、撮像装置１００４から出力された撮像信号を処理する信号処理部１００７とを有すればよい。

本実施例では、撮像装置１００４とＡＤ変換部とが別の半導体基板に設けられた構成を説明した。しかし、撮像装置１００４とＡＤ変換部とが同一の半導体基板に形成されていてもよい。また、撮像装置１００４と信号処理部１００７とが同一の半導体基板に形成されていてもよい。

また、それぞれの画素１００が第１の光電変換部１０１Ａと、第２の光電変換部１０１Ｂを含むように構成されてもよい。信号処理部１００７は、第１の光電変換部１０１Ａで生じた電荷に基づく信号と、第２の光電変換部１０１Ｂで生じた電荷に基づく信号とを処理し、撮像装置１００４から被写体までの距離情報を取得するように構成されてもよい。

撮像システムの実施例において、撮像装置１００４には、実施例１の撮像装置が用いられる。このように、撮像システムにおいて本発明に係る実施例を適用することにより、ノイズの低減された画像を取得することができる。

１０１ 受光領域
１０２ 電荷転送領域
１０３ 電荷排出領域
１０６ 上部電極Ｓ
１０８ 半導体層
１０９ 絶縁層
１１０ 電極Ｐ
１１１ 電極Ｔ
１１２ 電極Ｄ
１１７ リセットトランジスタ
１１８ 増幅トランジスタ
１１９ 選択トランジスタ

Claims (19)

1. 複数の画素回路が配された基板と、
   前記基板の上に配された第１の電極、第２の電極、第３の電極、および、第４の電極と、
   前記第１の電極と前記第２の電極との間に配された第１部分、および、前記第３の電極と前記第４の電極との間に配された第２部分を含み、前記基板の上に配された半導体層と、を有し、
   前記複数の画素回路のそれぞれは、前記半導体層で生じた電荷に基づく信号を出力する増幅トランジスタを含み、
   前記半導体層で生じた電荷を前記基板の表面と平行な第１の方向に沿って前記第１部分から前記第２部分へ転送する、
   ことを特徴とする撮像装置。
2. 前記半導体層の前記第１部分と前記第２の電極との間に配された絶縁層を有する、
   ことを特徴とする請求項１に記載の撮像装置。
3. 前記半導体層と前記絶縁層との間に配された電荷閉じ込め層を有する、
   ことを特徴とする請求項２に記載の撮像装置。
4. 前記電荷閉じ込め層は、前記半導体層の前記第２部分と前記４の電極との間の領域まで延在している、
   ことを特徴とする請求項３に記載の撮像装置。
5. 前記電荷閉じ込め層は前記第４の電極と接している、
   ことを特徴とする請求項４に記載の撮像装置。
6. 前記電荷閉じ込め層における前記電荷の移動度は、前記半導体層における前記電荷の移動度より大きい、
   ことを特徴とする請求項３乃至請求項５のいずれか一項に記載の撮像装置。
7. 前記電荷閉じ込め層における前記電荷の移動度は、１ｃｍ^２／Ｖｓ以上である、
   ことを特徴とする請求項３乃至請求項６のいずれか一項に記載の撮像装置。
8. 前記半導体層における前記電荷の移動度は、１ｃｍ^２／Ｖｓより小さい、
   ことを特徴とする請求項３乃至請求項７のいずれか一項に記載の撮像装置。
9. 前記電荷閉じ込め層は、グラフェンシート、ＨｇＳｅの量子ドットを含む膜、ＨｇＴｅの量子ドットを含む膜、および、ＣｄＳｅの量子ドットを含む膜のいずれか１つを含む、
   ことを特徴とする請求項３乃至請求項８のいずれか一項に記載の撮像装置。
10. 前記半導体層の前記第２部分と前記第４の電極とが互いに接している、
    ことを特徴とする請求項２に記載の撮像装置。
11. 前記第２の電極が前記増幅トランジスタに電気的に接続される、
    ことを特徴とする請求項１乃至請求項１０のいずれか一項に記載の撮像装置。
12. 前記第４の電極が前記増幅トランジスタに電気的に接続される、
    ことを特徴とする請求項１乃至請求項１０のいずれか一項に記載の撮像装置。
13. 前記第１の電極と前記第３の電極とが互いに分離されている、
    ことを特徴とする請求項１乃至請求項１２のいずれか一項に記載の撮像装置。
14. 前記第１の電極と前記第３の電極とが連続した導電層で構成されている、
    ことを特徴とする請求項１乃至請求項１２のいずれか一項に記載の撮像装置。
15. 前記基板の表面に平行な面において、前記第４の電極が前記第２の電極を囲むように配される、
    ことを特徴とする請求項１乃至請求項１４のいずれか一項に記載の撮像装置。
16. 前記半導体層は、前記第１部分と前記第２部分との間に配された転送領域を含み、
    前記転送領域のポテンシャルを制御する転送電極が設けられる、
    ことを特徴とする請求項１乃至請求項１５のいずれか一項に記載の撮像装置。
17. 前記第２の電極の少なくとも一部と、前記転送電極の少なくとも一部とが、前記表面に垂直な第２の方向に沿った前記基板からの距離が異なる位置に配される、
    ことを特徴とする請求項１６に記載の撮像装置。
18. 前記第２の電極の少なくとも一部と、前記第４の電極の少なくとも一部とが、前記表面に垂直な第２の方向に沿った前記基板からの距離が異なる位置に配される、
    ことを特徴とする請求項１乃至請求項１７のいずれか一項に記載の撮像装置。
19. 請求項１乃至請求項１８のいずれか一項に記載の撮像装置と、
    前記撮像装置から出力される信号を処理する信号処理装置と、を備える、
    ことを特徴とする撮像システム。

Images