JP2017118024A - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP2017118024A
JP2017118024A JP2015254175A JP2015254175A JP2017118024A JP 2017118024 A JP2017118024 A JP 2017118024A JP 2015254175 A JP2015254175 A JP 2015254175A JP 2015254175 A JP2015254175 A JP 2015254175A JP 2017118024 A JP2017118024 A JP 2017118024A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
silicon carbide
region
semiconductor device
accumulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015254175A
Other languages
English (en)
Inventor
佐智子 青井
Sachiko Aoi
佐智子 青井
容佑 前川
Yosuke Maekawa
容佑 前川
順 斎藤
Jun Saito
順 斎藤
忠司 三角
Tadashi Misumi
忠司 三角
水野　祥司
Shoji Mizuno
祥司 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2015254175A priority Critical patent/JP2017118024A/ja
Publication of JP2017118024A publication Critical patent/JP2017118024A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/158—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】プレーナーゲートが採用された炭化珪素半導体装置において、オン抵抗を低下させる技術を提供する。【解決手段】 炭化珪素半導体装置１は、炭化珪素の半導体基板１００、半導体基板１００の上面１００ａの一部に対向するプレーナーゲート３０及び半導体基板１００の上面１００ａの他の一部から半導体基板１００内に向けて伸びるトレンチＴＲ内に設けられているアキュムレーション用トレンチゲート４０を備える。プレーナーゲート３０は、半導体基板１００の上面１００ａにおいて、ソース領域１４とドリフト領域１２を隔てるボディ領域１３に対向するように配置されている。アキュムレーション用トレンチゲート４０は、半導体基板１００内において、ドリフト領域１２を介してボディ領域１３に対向するように配置されている。【選択図】図１

Description

本明細書で開示する技術は、プレーナーゲートを備える炭化珪素半導体装置に関する。
炭化珪素の半導体基板を利用する半導体装置の開発が進められている。炭化珪素は、シリコンに比して絶縁破壊電界強度が大きい。このため、炭化珪素半導体装置では、所望の耐圧を確保しながらドリフト領域の厚みを薄くすることができる。これにより、炭化珪素半導体装置では、極めて低いドリフト抵抗が実現される。
炭化珪素半導体装置では、ドリフト抵抗が極めて低いことから、オン抵抗に占めるチャネル抵抗の割合が高くなっている。このため、炭化珪素半導体装置では、オン抵抗をさらに低下させるために、チャネル抵抗を低下させる技術の必要性が増している。
例えば、特許文献１は、プレーナーゲートを採用するとともに、半導体基板の上面にキャリア移動度が高い面を選択する技術を開示する。これにより、特許文献１は、チャネル抵抗が低下した炭化珪素半導体装置を提供する。
特開２０１０−４１０２１号公報
炭化珪素半導体装置では、プレーナーゲートを採用することで、チャネル抵抗が低下する。しかしながら、プレーナーゲートを採用すると、隣り合うボディ領域で挟まれるドリフト領域（本明細書では、ＪＦＥＴ部ともいう）の電流経路が、ボディ領域から伸びる空乏層によって狭くなり、この部分の抵抗が高くなるという問題がある。
本明細書は、プレーナーゲートが採用された炭化珪素半導体装置において、オン抵抗を低下させる技術を提供することを目的とする。
本明細書で開示する半導体装置の一実施形態は、炭化珪素の半導体基板、半導体基板の上面の一部に対向するプレーナーゲート及び半導体基板の上面の一部から半導体基板内に向けて伸びるトレンチ内に設けられているアキュムレーション用トレンチゲートを備える。半導体基板は、第１導電型のソース領域、第２導電型のボディ領域及び第１導電型のドリフト領域を有する。ソース領域は、半導体基板の上面に露出する。ボディ領域は、ソース領域を覆うとともに半導体基板の上面に露出する。ドリフト領域は、ボディ領域を覆うとともに半導体基板の上面に露出する。プレーナーゲートは、半導体基板の上面において、ソース領域とドリフト領域を隔てるボディ領域に対向するように配置されている。アキュムレーション用トレンチゲートは、半導体基板内において、ドリフト領域を介してボディ領域に対向するように配置されている。
上記実施形態の炭化珪素半導体装置では、プレーナーゲートで誘起される反転層を介して流れたキャリアが、アキュムレーション用トレンチゲートの側面に誘起される蓄積層を介して流れることができる。これにより、上記実施形態の炭化珪素半導体装置は、低オン抵抗の特性を有することができる。
実施例の炭化珪素半導体装置の要部断面図を模式的に示しており、図２のI-I線に対応した要部断面図である。 実施例の炭化珪素半導体装置の要部断面図を模式的に示しており、図１のII-II線に対応した要部断面図である（半導体基板の要部平面図でもある）。 変形例の炭化珪素半導体装置の要部平面図を模式的に示す。 変形例の炭化珪素半導体装置の要部断面図を模式的に示す。 変形例の炭化珪素半導体装置の要部断面図を模式的に示す。 変形例の炭化珪素半導体装置の要部断面図を模式的に示す。 変形例の炭化珪素半導体装置の要部断面図を模式的に示す。 変形例の炭化珪素半導体装置の要部断面図を模式的に示す。 変形例の炭化珪素半導体装置の要部断面図を模式的に示す。 変形例の炭化珪素半導体装置の要部断面図を模式的に示す。 変形例の炭化珪素半導体装置の要部平面図を模式的に示す。
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
本明細書で開示する炭化珪素半導体装置としては、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）及びＩＧＢＴ（Insulated Gate Bipolar Transistor）が例示される。これらの炭化珪素半導体装置の一実施形態は、炭化珪素の半導体基板、半導体基板の上面の一部に対向するプレーナーゲート及び半導体基板の上面の一部から半導体基板内に向けて伸びるトレンチ内に設けられているアキュムレーション用トレンチゲートを備えていてもよい。半導体基板は、第１導電型のソース領域、第２導電型のボディ領域及び第１導電型のドリフト領域を有していてもよい。ソース領域は、半導体基板の上面に露出する。ボディ領域は、ソース領域を覆うとともに半導体基板の上面に露出する。ドリフト領域は、ボディ領域を覆うとともに半導体基板の上面に露出する。これにより、半導体基板の上層部には、ソース領域とボディ領域とドリフト領域で構成されるＮＰＮ構造又はＰＮＰ構造が設けられている。プレーナーゲートは、半導体基板の上面において、ソース領域とドリフト領域を隔てるボディ領域に対向するように配置されている。これにより、プレーナーゲートは、半導体基板の上面において、ボディ領域に反転層を形成することができる。アキュムレーション用トレンチゲートは、半導体基板内において、ドリフト領域を介してボディ領域に対向するように配置されている。これにより、アキュムレーション用トレンチゲートは、ボディ領域に隣接するドリフト領域に蓄積層を形成することができる。
上記実施形態の炭化珪素半導体装置では、半導体基板の上面の結晶面がＳｉ面であってもよい。この構成によると、半導体基板の上面とプレーナーゲートの接合界面において、炭素（Ｃ）の存在が少なくなり、界面欠陥の発生が抑えられる。
上記実施形態の炭化珪素半導体装置では、アキュムレーション用トレンチゲートの側面のうちのボディ領域に対向する側面が接するトレンチの側面の結晶面が、ａ面又はｍ面であってもよい。この構成によると、アキュムレーション用トレンチゲートの側面に形成される蓄積層におけるキャリア移動度が高くなる。
上記実施形態の炭化珪素半導体装置では、ドリフト領域が、アキュムレーション用トレンチゲートの側面に接する高濃度ドリフト領域を有していてもよい。高濃度ドリフト領域のドーパント濃度は、ボディ領域の下方に存在するドリフト領域の部分のドーパント濃度よりも濃くなるように構成されている。この構成によると、アキュムレーション用トレンチゲートの側面に形成される蓄積層におけるキャリア密度が濃くなる。
上記実施形態の炭化珪素半導体装置では、プレーナーゲートとアキュムレーション用トレンチゲートが一体で形成されていてもよい。この構成によると、アキュムレーション用トレンチゲートの側面の蓄積層は、炭化珪素半導体装置がオンのときに形成され、炭化珪素半導体装置がオフのときに消失する。このように、アキュムレーション用トレンチゲートの側面に蓄積層を形成するタイミングが炭化珪素半導体装置のスイッチング動作に同期することにより、炭化珪素半導体装置は、低オン抵抗で高耐圧な特性を有することができる。
上記実施形態の炭化珪素半導体装置では、プレーナーゲートとアキュムレーション用トレンチゲートが絶縁分離されていてもよい。プレーナーゲートとアキュムレーション用トレンチゲートは、異なる電圧が印加可能に構成されている。この構成によると、例えば、アキュムレーション用トレンチゲートに印加されるオン電圧がプレーナーゲートに印加されるオン電圧よりも低く調整されることで、アキュムレーション用トレンチゲートの底面の電界集中が緩和される。
上記実施形態の炭化珪素半導体装置では、アキュムレーション用トレンチゲートが、ドーパントが導入されている半導体部と、半導体部を被覆する絶縁被覆部を有していてもよい。この場合、半導体部のドーパント濃度が、半導体基板の厚み方向に沿って、深くなるほど低下するように構成されている。この構成によると、アキュムレーション用トレンチゲートの底面の電界集中が緩和される。
上記実施形態の炭化珪素半導体装置は、半導体基板の上面に接する上面電極をさらに備えていてもよい。ソース領域は、コンタクトソース部及び複数の突出ソース部を有していてもよい。コンタクトソース部は、半導体基板の上面に露出するとともに、上面電極に接する接触面を含む。突出ソース部は、半導体基板の上面に露出するとともに、半導体基板の上面に対して直交する方向から観測したときに、コンタクトソース部から突出する。アキュムレーション用トレンチゲートは、半導体基板の上面に対して直交する方向から観測したときに、隣り合う突出ソース部の間に侵入するように配置されている。この構成によると、プレーナーゲートで誘起される反転層とアキュムレーション用トレンチゲートで誘起される蓄積層の双方の密度が増加し、炭化珪素半導体装置は、極めて低オン抵抗な特性を有することができる。
上記実施形態の炭化珪素半導体装置では、ソース領域及びドリフト領域に含まれるドーパントの種類が窒素（Ｎ）であり、ボディ領域に含まれるドーパントの種類がアルミニウム（Ａｌ）であってもよい。これらのドーパントは、炭化珪素の半導体基板において、低熱拡散性を有する。このため、ソース領域とボディ領域とドリフト領域で構成されるＮＰＮ構造又はＰＮＰ構造が微細なレイアウトとなり、低いチャネル抵抗が実現される。
図１に示されるように、炭化珪素半導体装置１は、ＭＯＳＦＥＴと称されるパワー半導体素子であり、半導体基板１００、半導体基板１００の下面１００ｂに接するドレイン電極２２、半導体基板１００の上面１００ａの一部に接するソース電極２４、半導体基板１００の上面１００ａの一部に対向するプレーナーゲート３０及び半導体基板１００の上面の一部から半導体基板１００内に向けて伸びるトレンチＴＲ内に設けられているアキュムレーション用トレンチゲート４０を備える。プレーナーゲート３０とアキュムレーション用トレンチゲート４０は、一体で形成されており、断面Ｔ字形状となるように構成されている。
半導体基板１００は、４Ｈの炭化珪素を材料とする炭化珪素基板であり、上面１００ａの結晶面が｛０００１｝のＳｉ面である。図１に示されるように、半導体基板１００は、ｎ型のドレイン領域１１、ｎ型のドリフト領域１２、ｐ型のボディ領域１３、ｎ型のソース領域１４及びｐ型のボディコンタクト領域１５を有する。
ドレイン領域１１は、後述するドリフト領域１２がエピタキシャル成長するための下地基板でもあり、半導体基板１００の下面１００ｂに露出する。ドレイン領域１１は、ドレイン電極２２にオーミック接触する。一例では、ドレイン領域１１のドーパントは窒素（Ｎ）であり、そのドーパント濃度が約１×１０18ｃｍ-3以上であるのが望ましい。
ドリフト領域１２は、ドレイン領域１１上に設けられており、ドレイン領域１１とボディ領域１３の間に設けられており、ボディ領域１３を覆うように構成されている。また、ドリフト領域１２は、隣り合うボディ領域１３の間において、半導体基板１００の上面１００ａに露出する。隣り合うボディ領域１３の間に配置されているドリフト領域１２の部分は、ＪＦＥＴ部１２Ａという。ドリフト領域１２は、エピタキシャル成長技術を利用して、ドレイン領域１１の表面から結晶成長して形成される。具体的には、ドリフト領域１２は、結晶面が｛０００１｝の炭化珪素基板（ドレイン領域１１に相当する）を用意した後に、その炭化珪素基板の表面から結晶成長される。一例では、ドリフト領域のドーパントは窒素（Ｎ）であり、そのドーパント濃度が約１×１０15〜１×１０17ｃｍ-3であるのが望ましい。
ボディ領域１３は、ドリフト領域１２上に設けられており、ソース領域１４及びボディコンタクト領域１５を覆うように構成されている。ボディ領域１３は、半導体基板１００の上層部に配置されており、半導体基板１００の上面１００ａに露出する。ボディ領域１３は、ＲＩＥ（Reactive Ion Etching）技術を利用して、半導体基板１００の上層部にトレンチを形成した後に、エピタキシャル成長技術を利用して、そのトレンチ内に結晶成長される。一例では、ボディ領域１３のドーパントはアルミニウム（Ａｌ）であり、そのドーパント濃度が、約１×１０17〜１×１０18ｃｍ-3であるのが望ましい。
ソース領域１４は、ボディ領域１３上に設けられており、半導体基板１００の上層部に配置されており、半導体基板１００の上面１００ａに露出する。ソース領域１４は、ボディ領域１３によってドリフト領域１２から隔てられている。ソース領域１４は、イオン注入技術を利用して、半導体基板１００の上層部にドーパントを導入して形成される。一例では、ソース領域１４のドーパントは窒素（Ｎ）又はリン（Ｐ）であり、そのドーズ量が約１×１０13〜１×１０15ｃｍ-2であり、ピーク濃度が約１×１０19〜５×１０20ｃｍ-3であるのが望ましい。
ボディコンタクト領域１５は、ボディ領域１３上に設けられており、半導体基板１００の上層部に配置されており、半導体基板１００の上面１００ａに露出する。ボディコンタクト領域１５は、ソース電極２４にオーミック接触する。ボディコンタクト領域１５は、イオン注入技術を利用して、半導体基板１００の上層部にドーパントを導入して形成される。一例では、ボディコンタクト領域１５のドーパントはアルミニウム（Ａｌ）であり、そのドーズ量が約１×１０11〜１×１０13ｃｍ-2であり、ピーク濃度が約１×１０17〜１×１０18ｃｍ-3であるのが望ましい。
図２に示されるように、半導体基板１００の上面１００ａに対して直交する方向（ｚ方向）から観測したときに（以下、「平面視したときに」という）、半導体基板１００の上面１００ａには、ドリフト領域１２のＪＦＥＴ部１２Ａ、ボディ領域１３、ソース領域１４及びボディコンタクト領域１５がストライプ状に配置されている。この例では、ドリフト領域１２のＪＦＥＴ部１２Ａ、ボディ領域１３、ソース領域１４及びボディコンタクト領域１５がｙ軸方向に沿って伸びており、ｘ軸方向に沿って並んでいる。これにより、半導体基板１００の上層部には、ドリフト領域１２のＪＦＥＴ部１２Ａ、ボディ領域１３及びソース領域１４で構成されるＮＰＮ構造が設けられている。
図１に示されるように、プレーナーゲート３０とアキュムレーション用トレンチゲート４０は、断面Ｔ字形状となるように構成されている。本実施例では、断面Ｔ字形状の構造体のうち、半導体基板１００の上面１００ａ上に配置される部分がプレーナーゲート３０であり、半導体基板１００内に配置される部分がアキュムレーション用トレンチゲート４０である。
プレーナーゲート３０は、半導体基板１００の上面１００ａの一部に対向して設けられており、ゲート電極３２及びゲート絶縁膜３４を有する。ゲート電極３２は、ゲート絶縁膜３４を介して半導体基板１００の上面１００ａに対向しており、ドーパントを含むポリシリコンである。ゲート絶縁膜３４は、酸化シリコンである。プレーナーゲート３０は、半導体基板１００の上面１００ａにおいて、ドリフト領域１２のＪＦＥＴ部１２Ａ、ボディ領域１３及びソース領域１４で構成されるＮＰＮ構造に対向するように配置されている。
アキュムレーション用トレンチゲート４０は、ドリフト領域１２のＪＦＥＴ部１２Ａに形成されているトレンチＴＲ内に設けられており、半導体基板１００の上面１００ａから半導体基板１００内に向けて伸びる。アキュムレーション用トレンチゲート４０は、ドリフト領域１２のＪＦＥＴ部１２Ａを介してボディ領域１３に対向する。図２に示されるように、アキュムレーション用トレンチゲート４０は、半導体基板１００を平面視したときに、ドリフト領域１２のＪＦＥＴ部１２Ａの範囲内に設けられており、ドリフト領域１２のＪＦＥＴ部１２Ａに沿って伸びている。アキュムレーション用トレンチゲート４０の側面のうちのボディ領域１３に対向する一対の側面４０Ｓａが接するトレンチＴＲの側面の結晶面が、｛１１-２０｝のａ面又は｛１-１００｝のｍ面である。
図１に示されるように、アキュムレーション用トレンチゲート４０は、ポリシリコン部４２及び絶縁被覆部４４を有する。ポリシリコン部４２は、プレーナーゲート３０のゲート電極３２に接しており、絶縁被覆部４４で被覆されており、ドーパントを含むポリシリコンである。絶縁被覆部４４は、酸化シリコンである。ポリシリコン部４２に含まれるドーパント濃度は、半導体基板１００の厚み方向（ｚ軸方向）に沿って、深くなるほど低下するように構成されている。例えば、プレーナーゲート３０のゲート電極３２に選択的にドーパントを導入し、そのドーパントをアキュムレーション用トレンチゲート４０のポリシリコン部４２に熱拡散させることで、このようなドーパント分布が実現される。
次に、図１を参照し、炭化珪素半導体装置１の動作を説明する。ドレイン電極２２に正電圧が印加され、ソース電極２４が接地され、プレーナーゲート３０のゲート電極３２が接地されていると、炭化珪素半導体装置１はオフである。
ドレイン電極２２に正電圧が印加され、ソース電極２４が接地され、プレーナーゲート３０のゲート電極３２にソース電極２４よりも正となる電圧が印加されていると、炭化珪素半導体装置１はオンである。このとき、ドリフト領域１２のＪＦＥＴ部１２Ａとソース領域１４を隔てるボディ領域１３のうちのプレーナーゲート３０に対向する部分に反転層が形成される。ソース領域１４から供給される電子は、その反転層を経由してドリフト領域１２のＪＦＥＴ部１２Ａに達する。プレーナーゲート３０とアキュムレーション用トレンチゲート４０は、一体で形成されている。このため、プレーナーゲート３０のゲート電極３２に正電圧が印加されると、アキュムレーション用トレンチゲート４０のポリシリコン部４２にも正電圧が印加される。これにより、アキュムレーション用トレンチゲート４０に接するドリフト領域１２のＪＦＥＴ部１２Ａには、蓄積層が形成される。ドリフト領域１２のＪＦＥＴ部１２Ａに達した電子は、その蓄積層及びボディ領域１３の下方に位置するドリフト領域１２を経由して厚み方向に流れ、ドレイン領域１１に流れる。
ドリフト領域１２のＪＦＥＴ部１２Ａは、隣り合うボディ領域１３の間に設けられている。このため、アキュムレーション用トレンチゲート４０が設けられていない場合、ドリフト領域１２のＪＦＥＴ部１２Ａの電流経路は、ボディ領域１３から伸びる空乏層によって狭くなり、この結果、この部分の抵抗が高くなる。炭化珪素半導体装置１では、ドリフト領域１２のＪＦＥＴ部１２Ａにアキュムレーション用トレンチゲート４０が設けられている。このアキュムレーション用トレンチゲート４０の側面には、電子密度が濃い蓄積層が形成される。このため、炭化珪素半導体装置１では、アキュムレーション用トレンチゲート４０の側面に形成される蓄積層を介して電流が流れることができるので、ドリフト領域１２のＪＦＥＴ部１２Ａの抵抗が低くなる。この結果、炭化珪素半導体装置１は、低オン抵抗の特性を有することができる。
また、炭化珪素半導体装置１では、半導体基板１００の上面１００ａがＳｉ面である。このため、半導体基板１００の上面１００ａとプレーナーゲート３０のゲート絶縁膜３４の接合界面において、炭素（Ｃ）の存在を少なくすることができる。熱酸化技術を利用してゲート絶縁膜３４を半導体基板１００の上面１００ａに形成するときに、炭素（Ｃ）の存在は界面欠陥を誘発する原因となる。炭化珪素半導体装置１では、半導体基板１００の上面１００ａがＳｉ面であることから、界面欠陥の発生が抑えられた高品質なゲート絶縁膜３４が形成される。このため、炭化珪素半導体装置１は、低チャネル抵抗の特性を有することができる。
その他、炭化珪素半導体装置１の特徴を列記する。
（１）炭化珪素半導体装置１では、アキュムレーション用トレンチゲート４０の一対の側面４０Ｓａが接するトレンチＴＲの側面の結晶面が、ａ面又はｍ面である。この構成によると、アキュムレーション用トレンチゲート４０の一対の側面４０Ｓａに形成される蓄積層のキャリア移動度が高くなる。このように、炭化珪素半導体装置１では、プレーナーゲート３０が対向する面にＳｉ面を選択し、アキュムレーション用トレンチゲート４０が対向する面にａ面又はｍ面を選択することで、極めて低いオン抵抗が実現される。
（２）炭化珪素半導体装置１では、プレーナーゲート３０とアキュムレーション用トレンチゲート４０が一体で形成されている。この構成によると、アキュムレーション用トレンチゲート４０の側面の蓄積層は、炭化珪素半導体装置１がオンのときに形成され、炭化珪素半導体装置１がオフのときに消失する。このように、アキュムレーション用トレンチゲート４０の側面に蓄積層を形成するタイミングが、炭化珪素半導体装置１のスイッチング動作に同期することができる。例えば、炭化珪素半導体装置１がオンのときに蓄積層が形成されていないと、オン抵抗が低下しない。炭化珪素半導体装置１がオフとのきに蓄積層が形成されていると、ドリフト領域１２とボディ領域１３の接合面から伸びる空乏層が半導体基板１００の面内で不均一となり、耐圧が低下する。炭化珪素半導体装置１は、このような事態が生じないので、低オン抵抗で高耐圧な特性を有することができる。
図３に示される変形例の炭化珪素半導体装置２は、複数のアキュムレーション用トレンチゲート４０が分散して配置されていることを特徴とする。特に、半導体基板１００を平面視したときに、アキュムレーション用トレンチゲート４０が矩形状に構成されているので、一対の側面４０Ｓａと一対の側面４０Ｓｂが直交する関係にある。この例では、一対の側面４０Ｓａに接するトレンチＴＲの側面の結晶面が｛１１-２０｝のａ面であり、一対の側面４０Ｓｂに接するトレンチＴＲの側面の結晶面が｛１-１００｝のｍ面である。この変形例の炭化珪素半導体装置２では、ドリフト領域１２のＪＦＥＴ部１２Ａにおける蓄積層の密度が増大するので、ドリフト領域１２のＪＦＥＴ部１２Ａの抵抗が顕著に低下する。
図４に示される変形例の炭化珪素半導体装置３は、ドリフト領域１２がアキュムレーション用トレンチゲート４０の側面に接する高濃度ドリフト領域１２ａを有することを特徴とする。高濃度ドリフト領域１２ａのドーパント濃度は、ボディ領域１３の下方に存在するドリフト領域１２の部分のドーパント濃度よりも濃い。この変形例の炭化珪素半導体装置３では、アキュムレーション用トレンチゲート４０の側面に形成される蓄積層の電子密度が高くなるので、ドリフト領域１２のＪＦＥＴ部１２Ａの抵抗が低下する。
図５に示される変形例の炭化珪素半導体装置４は、プレーナーゲート３０とアキュムレーション用トレンチゲート４０が絶縁分離されていることを特徴とする。プレーナーゲート３０のゲート電極３２に電気的に接続するパッドとアキュムレーション用トレンチゲート４０のポリシリコン部４２に電気的に接続するパッドが別々に設けられており、プレーナーゲート３０のゲート電極３２とアキュムレーション用トレンチゲート４０のポリシリコン部４２は、異なる電圧が印加可能に構成されている。例えば、オン状態において、アキュムレーション用トレンチゲート４０のポリシリコン部４２に印加される電圧は、プレーナーゲート３０のゲート電極３２に印加される電圧よりも低く調整されている。この変形例の炭化珪素半導体装置４では、オン状態において、アキュムレーション用トレンチゲート４０のポリシリコン部４２に印加される電圧が低く抑えられるので、アキュムレーション用トレンチゲート４０の底面の絶縁被覆部４４における電界集中が緩和される。
図６に示される変形例の炭化珪素半導体装置５は、アキュムレーション用トレンチゲート４０の底面に接するｐ型の電界緩和領域１６が設けられていることを特徴とする。電界緩和領域１６は、電位がフローティングであってもよく、ソース電極２４に電気的に接続されていてもよい。また、図７に示される変形例の炭化珪素半導体装置６は、アキュムレーション用トレンチゲート４０の底面の絶縁被覆部４４が側面の絶縁被覆部４４よりも厚く構成されていることを特徴とする。これらの変形例の炭化珪素半導体装置５，６では、アキュムレーション用トレンチゲート４０の底面の絶縁被覆部４４における電界集中が緩和される。
図８に示される変形例の炭化珪素半導体装置７は、アキュムレーション用トレンチゲート４０が、ボディ領域１３よりも浅く設けられていることを特徴とする。この変形例の炭化珪素半導体装置７では、オフ状態において、ボディ領域１３から伸びる空乏層によってアキュムレーション用トレンチゲート４０の底面が良好に覆われるので、アキュムレーション用トレンチゲート４０の底面の絶縁被覆部４４における電界集中が緩和される。また、このような浅いアキュムレーション用トレンチゲート４０の例でも、図９に示される変形例の炭化珪素半導体装置８のように、アキュムレーション用トレンチゲート４０の底面に接するｐ型の電界緩和領域１６が設けられていてもよく、図１０に示される変形例の炭化珪素半導体装置９のように、アキュムレーション用トレンチゲート４０の底面の絶縁被覆部４４が側面の絶縁被覆部４４よりも厚く構成されていてもよい。これらの変形例の炭化珪素半導体装置８，９では、アキュムレーション用トレンチゲート４０の底面の絶縁被覆部４４における電界集中がさらに緩和される。
図１１に示される変形例の炭化珪素半導体装置１０は、半導体基板１００を平面視したときに、ソース領域１４が櫛歯状のレイアウトを有しており、アキュムレーション用トレンチゲート４０も櫛歯状のレイアウトを有していることを特徴とする。ソース領域１４は、コンタクトソース部１４ａ及び複数の突出ソース部１４ｂを有する。コンタクトソース部１４ａは、半導体基板１００の上面１００ａに露出するとともに、ソース電極２４にオーミック接触する接触面を含む（図１参照）。コンタクトソース部１４ａは、半導体基板１００を平面視したときに、ｙ方向に沿って伸びる。複数の突出ソース部１４ｂの各々は、平面視したときに、矩形の共通形状であり、コンタクトソース部１４ａが伸びるｙ方向に対して直交するｘ方向に沿ってコンタクトソース部１４ａから突出する。複数の突出ソース部１４ｂは、ｙ方向に沿って等間隔に配置されている。このように、ソース領域１４は、平面視したときに、櫛歯状の形態を有する。
図１１に示されるように、アキュムレーション用トレンチゲート４０は、半導体基板１００を平面視したときに、Ｘ方向に沿って反対向きに突出する複数の突出部４０ａを有する櫛歯状の形態を有する。アキュムレーション用トレンチゲート４０の複数の突出部４０ａの各々は、平面視したときに、Ｙ方向に隣り合う突出ソース部１４ｂの間に侵入するように構成されている。即ち、アキュムレーション用トレンチゲート４０の複数の突出部４０ａを含む櫛歯とソース領域１４の複数の突出ソース部１４ｂを含む櫛歯が交互に噛み合うように配置されている。また、ｙ軸方向において、アキュムレーション用トレンチゲート４０の突出部４０ａとソース領域１４の突出ソース部１４ｂの間には、ボディ領域１３とドリフト領域１２のＪＦＥＴ部１２Ａが配置されている。このように、変形例の炭化珪素半導体装置１では、ドリフト領域１２のＪＦＥＴ部１２Ａ、ボディ領域１３及びソース領域１４で構成されるＮＰＮ構造がｙ軸方向にも構成されており、このＮＰＮ構造に対してもプレーナーゲート３０（図１参照）が対向する。
図１１に示される変形例の炭化珪素半導体装置１０では、櫛歯状のソース領域１４が設けられていることで、半導体基板１００を平面視したときに、蛇行するようにＮＰＮ構造が構成されている。このため、ＮＰＮ構造は、チャネル長が短く、チャネル幅が長い。この結果、変形例の炭化珪素半導体装置１０では、チャネル抵抗が極めて低い。また、ボディ領域１３に含まれるドーパントのアルミニウム（Ａｌ）、ドリフト領域１２及びソース領域１４に含まれるドーパントの窒素（Ｎ）は、炭化珪素の半導体基板１００において、低熱拡散性を有しており、ほとんど熱拡散しない。このような低熱拡散性は、炭化珪素基板に固有の特徴である。変形例の炭化珪素半導体装置１０では、このような低熱拡散性の特徴を利用して、チャネル長が短く且つチャネル幅が長い微細なＮＰＮ構造が実現されている。
さらに、変形例の炭化珪素半導体装置１０では、櫛歯状のソース領域１４と櫛歯状のアキュムレーション用トレンチゲート４０が噛み合うようなレイアウトを有している。このため、ＮＰＮ構造の反転層を経由してドリフト領域１２のＪＦＥＴ部１２Ａに達した電子は、アキュムレーション用トレンチゲート４０の側面に形成される蓄積層に効率的に流れる。このため、変形例の炭化珪素半導体装置１０は、極めて低いオン抵抗の特性を有することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１１：ドレイン領域
１２：ドリフト領域
１３：ボディ領域
１４：ソース領域
１５：ボディコンタクト領域
２２：ドレイン電極
２４：ソース電極
３０：プレーナーゲート
３２：ゲート電極
３４：ゲート絶縁膜
４０：アキュムレーション用トレンチゲート
４２：ポリシリコン部
４４：絶縁被覆部
１００：半導体基板
ＴＲ：トレンチ

Claims (9)

  1. 炭化珪素の半導体基板と、
    前記半導体基板の上面の一部に対向するプレーナーゲートと、
    前記半導体基板の前記上面の一部から前記半導体基板内に向けて伸びるトレンチ内に設けられているアキュムレーション用トレンチゲートと、を備え、
    前記半導体基板は、
    前記上面に露出する第１導電型のソース領域と、
    前記ソース領域を覆うとともに前記上面に露出する第２導電型のボディ領域と、
    前記ボディ領域を覆うとともに前記上面に露出する第１導電型のドリフト領域と、を有し、
    前記プレーナーゲートは、前記半導体基板の前記上面において、前記ソース領域と前記ドリフト領域を隔てる前記ボディ領域に対向するように配置されており、
    前記アキュムレーション用トレンチゲートは、前記半導体基板内において、前記ドリフト領域を介して前記ボディ領域に対向するように配置されている、炭化珪素半導体装置。
  2. 前記半導体基板の前記上面の結晶面が、Ｓｉ面である、請求項１に記載の炭化珪素半導体装置。
  3. 前記アキュムレーション用トレンチゲートの側面のうちの前記ボディ領域に対向する側面が接する前記トレンチの側面の結晶面が、ａ面又はｍ面である、請求項２に記載の炭化珪素半導体装置。
  4. 前記ドリフト領域は、前記アキュムレーション用トレンチゲートの側面に接する高濃度ドリフト領域を有しており、
    前記高濃度ドリフト領域のドーパント濃度は、前記ボディ領域の下方に存在する前記ドリフト領域の部分のドーパント濃度よりも濃くなるように構成されている、請求項１〜３のいずれか一項に記載の炭化珪素半導体装置。
  5. 前記プレーナーゲートと前記アキュムレーション用トレンチゲートは、一体で形成されている、請求項１〜４のいずれか一項に記載の炭化珪素半導体装置。
  6. 前記プレーナーゲートと前記アキュムレーション用トレンチゲートは、絶縁分離されており、
    前記プレーナーゲートと前記アキュムレーション用トレンチゲートは、異なる電圧が印加可能に構成されている、請求項１〜４のいずれか一項に記載の炭化珪素半導体装置。
  7. 前記アキュムレーション用トレンチゲートは、ドーパントが導入されている半導体部と、前記半導体部を被覆する絶縁被覆部を有しており、
    前記半導体部のドーパント濃度が、前記半導体基板の厚み方向に沿って、深くなるほど低下するように構成されている、請求項１〜６のいずれか一項に記載の炭化珪素半導体装置。
  8. 前記半導体基板の前記上面に接する上面電極をさらに備え、
    前記ソース領域は、
    前記半導体基板の前記上面に露出するとともに、前記上面電極に接する接触面を含むコンタクトソース部と、
    前記半導体基板の前記上面に露出するとともに、前記半導体基板の前記上面に対して直交する方向から観測したときに、前記コンタクトソース部から突出する複数の突出ソース部と、を有し、
    前記アキュムレーション用トレンチゲートは、前記半導体基板の前記上面に対して直交する方向から観測したときに、隣り合う前記突出ソース部の間に侵入するように配置されている、請求項１〜７のいずれか一項に記載の炭化珪素半導体装置。
  9. 前記ソース領域及び前記ドリフト領域に含まれるドーパントの種類が窒素又はリンであり、
    前記ボディ領域に含まれるドーパントの種類がアルミニウムである、請求項８に記載の炭化珪素半導体装置。
JP2015254175A 2015-12-25 2015-12-25 炭化珪素半導体装置 Pending JP2017118024A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015254175A JP2017118024A (ja) 2015-12-25 2015-12-25 炭化珪素半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015254175A JP2017118024A (ja) 2015-12-25 2015-12-25 炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
JP2017118024A true JP2017118024A (ja) 2017-06-29

Family

ID=59232380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015254175A Pending JP2017118024A (ja) 2015-12-25 2015-12-25 炭化珪素半導体装置

Country Status (1)

Country Link
JP (1) JP2017118024A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427886A (zh) * 2017-08-25 2019-03-05 比亚迪股份有限公司 Mosfet及制备方法、电子设备、车辆
JP2020188226A (ja) * 2019-05-17 2020-11-19 富士電機株式会社 窒化物半導体装置
US20220344505A1 (en) * 2021-04-22 2022-10-27 Alpha And Omega Semiconductor International Lp Integrated planar-trench gate power mosfet
CN117476746A (zh) * 2023-12-27 2024-01-30 天狼芯半导体(成都)有限公司 一种屏蔽栅沟槽mos器件及其制备方法、芯片
CN118077058A (zh) * 2022-09-23 2024-05-24 华为数字能源技术有限公司 半导体器件、制备方法、功率转换电路及车辆
CN118140314A (zh) * 2022-09-23 2024-06-04 华为数字能源技术有限公司 半导体器件、制备方法、功率转换电路及车辆
CN119291443A (zh) * 2024-12-06 2025-01-10 浙江大学 用于测试沟槽型场效应管参数的方法及设备、元胞结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343691A (ja) * 1992-06-08 1993-12-24 Nippondenso Co Ltd 縦型絶縁ゲート電界効果トランジスタ
JPH08102538A (ja) * 1994-08-01 1996-04-16 Toyota Motor Corp 電界効果型半導体装置
JPH11111976A (ja) * 1997-09-30 1999-04-23 Toshiba Corp 半導体装置
JP2001230412A (ja) * 2000-02-18 2001-08-24 Toyota Central Res & Dev Lab Inc 縦型半導体装置
JP2012178483A (ja) * 2011-02-28 2012-09-13 Hitachi Ltd 炭化珪素半導体装置及びその製造方法
WO2014102994A1 (ja) * 2012-12-28 2014-07-03 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
US20150155355A1 (en) * 2013-12-04 2015-06-04 General Electric Company Systems and methods for semiconductor devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343691A (ja) * 1992-06-08 1993-12-24 Nippondenso Co Ltd 縦型絶縁ゲート電界効果トランジスタ
JPH08102538A (ja) * 1994-08-01 1996-04-16 Toyota Motor Corp 電界効果型半導体装置
JPH11111976A (ja) * 1997-09-30 1999-04-23 Toshiba Corp 半導体装置
JP2001230412A (ja) * 2000-02-18 2001-08-24 Toyota Central Res & Dev Lab Inc 縦型半導体装置
JP2012178483A (ja) * 2011-02-28 2012-09-13 Hitachi Ltd 炭化珪素半導体装置及びその製造方法
WO2014102994A1 (ja) * 2012-12-28 2014-07-03 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
US20150155355A1 (en) * 2013-12-04 2015-06-04 General Electric Company Systems and methods for semiconductor devices

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427886A (zh) * 2017-08-25 2019-03-05 比亚迪股份有限公司 Mosfet及制备方法、电子设备、车辆
JP2020188226A (ja) * 2019-05-17 2020-11-19 富士電機株式会社 窒化物半導体装置
JP7476485B2 (ja) 2019-05-17 2024-05-01 富士電機株式会社 窒化物半導体装置
US20220344505A1 (en) * 2021-04-22 2022-10-27 Alpha And Omega Semiconductor International Lp Integrated planar-trench gate power mosfet
US11728423B2 (en) * 2021-04-22 2023-08-15 Alpha And Omega Semiconductor International Lp Integrated planar-trench gate power MOSFET
CN118077058A (zh) * 2022-09-23 2024-05-24 华为数字能源技术有限公司 半导体器件、制备方法、功率转换电路及车辆
CN118140314A (zh) * 2022-09-23 2024-06-04 华为数字能源技术有限公司 半导体器件、制备方法、功率转换电路及车辆
CN117476746A (zh) * 2023-12-27 2024-01-30 天狼芯半导体(成都)有限公司 一种屏蔽栅沟槽mos器件及其制备方法、芯片
CN117476746B (zh) * 2023-12-27 2024-04-19 天狼芯半导体(成都)有限公司 一种屏蔽栅沟槽mos器件及其制备方法、芯片
CN119291443A (zh) * 2024-12-06 2025-01-10 浙江大学 用于测试沟槽型场效应管参数的方法及设备、元胞结构

Similar Documents

Publication Publication Date Title
JP5198030B2 (ja) 半導体素子
JP6197995B2 (ja) ワイドバンドギャップ絶縁ゲート型半導体装置
JP7326725B2 (ja) 半導体装置
US20220045211A1 (en) Semiconductor device and manufacturing method for the same
JP2019071313A (ja) 半導体装置
JP7196403B2 (ja) 半導体装置
US20090273031A1 (en) Semiconductor device
JP2008258443A (ja) 電力用半導体素子及びその製造方法
JP6705155B2 (ja) 半導体装置および半導体装置の製造方法
JP2007027266A (ja) 半導体素子及びその製造方法
JP2018060923A (ja) 半導体装置および半導体装置の製造方法
WO2017038518A1 (ja) 炭化珪素半導体装置
US10199457B2 (en) Silicon carbide semiconductor device
CN114497202A (zh) 场效应晶体管器件、其制备方法及功率器件
JP2013182905A (ja) 半導体装置
JP2019096794A (ja) 半導体装置
JP2007281034A (ja) 電力用半導体素子
JP6651801B2 (ja) 半導体装置および半導体装置の製造方法
JP7545585B2 (ja) 絶縁トレンチゲート電極を有するパワー半導体デバイス
JP6283709B2 (ja) 半導体装置
WO2015076020A1 (ja) 半導体装置
JP2023128697A (ja) 半導体装置
CN109962110A (zh) 半导体器件
US20240405119A1 (en) Silicon carbide power semiconductor device
JP2018107336A (ja) スイッチング素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200107