JP2017191895A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2017191895A
JP2017191895A JP2016081468A JP2016081468A JP2017191895A JP 2017191895 A JP2017191895 A JP 2017191895A JP 2016081468 A JP2016081468 A JP 2016081468A JP 2016081468 A JP2016081468 A JP 2016081468A JP 2017191895 A JP2017191895 A JP 2017191895A
Authority
JP
Japan
Prior art keywords
island
semiconductor device
islands
plating layer
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016081468A
Other languages
English (en)
Other versions
JP6636846B2 (ja
Inventor
基治 芳我
Motoharu Haga
基治 芳我
羊水 二村
Yosui FUTAMURA
羊水 二村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2016081468A priority Critical patent/JP6636846B2/ja
Priority to US15/479,914 priority patent/US10090229B2/en
Publication of JP2017191895A publication Critical patent/JP2017191895A/ja
Application granted granted Critical
Publication of JP6636846B2 publication Critical patent/JP6636846B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/424—Cross-sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/04—Manufacture or treatment of leadframes
    • H10W70/041—Connecting or disconnecting interconnections to or from leadframes, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/417—Bonding materials between chips and die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/456—Materials
    • H10W70/457—Materials of metallic layers on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/464—Additional interconnections in combination with leadframes
    • H10W70/465—Bumps or wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01331—Manufacture or treatment of die-attach connectors using blanket deposition
    • H10W72/01333—Manufacture or treatment of die-attach connectors using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating
    • H10W72/01335—Manufacture or treatment of die-attach connectors using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating by plating, e.g. electroless plating or electroplating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07311—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Engineering & Computer Science (AREA)
  • Die Bonding (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

【課題】隣接するアイランド間に接合材がブリッジすることを防止することができる半導体装置およびその製造方法を提供する。【解決手段】上面２１および端面２２〜２５を有する複数のアイランド２と、各アイランド２上の半導体チップ４と、アイランド２と半導体チップ４との間の接合材３２と、アイランド２上にめっき膜１７とを含み、複数のアイランド２の少なくとも一つにおいて、当該一つのアイランド２の対向端面２２に、アイランド２の素地領域２７が露出している、半導体装置１を提供する。【選択図】図３

Description

本発明は、半導体装置およびその製造方法に関する。
たとえば、特許文献１は、複数のアイランドと、各アイランド上に、Ａｇ系材料等を用いて搭載された複数の半導体チップと、複数のアイランドおよび複数の半導体チップを一括して封止する樹脂パッケージとを含む半導体装置を開示している。
特開平６−６１４０６号公報
特許文献１のように一つの樹脂パッケージに複数の半導体チップを搭載する場合、チップ間の短絡の問題がある。たとえば、半導体チップとアイランドとを接合する接合材が、隣接するアイランドにブリッジして互いに導通する場合がある。
そこで、本発明の一実施形態は、隣接するアイランド間に接合材がブリッジすることを防止することができる半導体装置およびその製造方法を提供する。
本発明の一実施形態に係る半導体装置は、上面および端面を含む外表面を有する複数のアイランドと、各前記アイランド上の半導体チップと、前記アイランドと前記半導体チップとの間の接合材と、前記アイランドの前記外表面に形成されためっき層とを含み、前記複数のアイランドの少なくとも一つにおいて、当該一つのアイランドの前記端面のうち隣接する前記アイランドと対向する第１端面に、前記アイランドが素地領域として露出している。
本発明の一実施形態に係る半導体装置の製造方法は、上面および端面を含む外表面を有する複数のアイランド、および前記複数のアイランドの周囲のリードを有するリードフレームを準備する工程と、前記複数のアイランドの少なくとも一つにおいて、当該一つのアイランドの前記端面のうち隣接する前記アイランドと対向する第１端面側の周縁部にマスクを形成する工程と、前記マスクを残した状態で、前記アイランドの前記上面にめっき層を形成する工程と、前記めっき層上に、接合材を介して半導体チップを設置する工程とを含む。
本発明の一実施形態によれば、アイランドの第１端面側の周縁部にマスクがされた状態でめっき層が形成されるので、少なくともアイランドの第１端面にめっき層が形成されることを防止することができる。これにより、接合材がめっき層上の領域に濡れ広がっても、第１端面にまで濡れ広がることを防止することができる。その結果、隣接するアイランドに接合材がブリッジすることを防止することができる。よって、アイランド間の短絡を防止できるので、信頼性の高い半導体装置を実現することができる。
図１は、本発明の一実施形態に係る半導体装置を示す斜視図である。 図２は、前記半導体装置の模式的な平面図である。 図３Ａおよび図３Ｂは、それぞれ、図２のＡ−Ａ切断面およびＢ−Ｂ切断面における断面図である。 図４は、前記半導体装置におけるめっき領域のパターンを示す図である。 図５Ａおよび図５Ｂは、前記半導体装置の製造工程の一部を示す図であり、それぞれ、図２のＡ−Ａ切断面およびＢ−Ｂ切断面に対応している。 図６Ａおよび図６Ｂは、図５Ａおよび図５Ｂの次の工程を示す図である。 図７Ａおよび図７Ｂは、図６Ａおよび図６Ｂの次の工程を示す図である。 図８Ａおよび図８Ｂは、図７Ａおよび図７Ｂの次の工程を示す図である。 図９Ａおよび図９Ｂは、図８Ａおよび図８Ｂの次の工程を示す図である。 図１０Ａおよび図１０Ｂは、図９Ａおよび図９Ｂの次の工程を示す図である。 図１１は、前記半導体装置の製造工程で使用されるめっき用のマスクパターンを示す図である。 図１２Ａは、比較例に係る半導体装置の要部を示す画像である。 図１２Ｂは、図１２Ａの破線Ｂで囲まれた領域の拡大図である。 図１３Ａは、実施例に係る半導体装置の要部を示す画像である。 図１３Ｂは、図１３Ａの破線Ｂで囲まれた領域の拡大図である。 図１４Ａは、参考例に係る半導体装置の要部を示す画像である。 図１４Ｂは、図１４Ａの破線Ｂで囲まれた領域の拡大図である。 図１５Ａは、比較例に係る半導体装置のＸ線イメージ（平面視）である。 図１５Ｂは、比較例に係る半導体装置のＸ線イメージ（側面視）である。 図１６は、実施例に係る半導体装置のＸ線イメージ（平面視）である。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置１を示す斜視図である。図２は、半導体装置１の模式的な平面図である。図３Ａおよび図３Ｂは、それぞれ、図２のＡ−Ａ切断面およびＢ−Ｂ切断面における断面図である。図４は、半導体装置１におけるめっき膜１７のパターンを示す図である。図４では、明瞭化のため、半導体チップ４およびワイヤ５を省略して示している。
半導体装置１は、ＳＯＰ（Small Outline Package）が適用された半導体装置である。半導体装置１は、複数のアイランド２、複数のリード３、半導体チップ４、ワイヤ５および樹脂パッケージ６を含む。複数のアイランド２、複数のリード３、半導体チップ４およびワイヤ５は、樹脂パッケージ６によって一括して封止されており、半導体装置１（樹脂パッケージ６）の外形は、扁平な直方体形状となっている。樹脂パッケージ６としては、たとえば、エポキシ樹脂等の公知の材料を適用することができる。
複数のアイランド２は、金属薄板（たとえば、銅薄板）を打ち抜くことにより形成されるものである。複数のアイランド２は、この実施形態では、２つのアイランド２を含み、たとえば１００μｍ〜２００μｍの間隔を空けて互いに隣接している。各アイランド２は、平面視長方形状に形成されており、上面２１および４つの端面（側面）２２，２３，２４，２５を有している。
４つの端面２２〜２５のうち、端面２２および端面２３が互いに対向する関係にあり、端面２４および端面２５が互いに対向する関係にあって、それぞれ対をなしている。一つの対をなす端面２２および端面２３は、それぞれ、隣接するアイランド２と対向する対向端面２２（本発明の第１端面の一例）およびその反対側で外側に臨む外側端面２３（本発明の第３端面の一例）である。もう一方の対をなす端面２４および２５は、それぞれ、複数のリード３が配置される側の、第１リード側端面２４（本発明の第２端面の一例）および第２リード側端面２５である。
各アイランド２の外側端面２３には、アイランドサポート部１３が一体的に接続されている。アイランドサポート部１３は、外側端面２３から外側に直線状に延び、樹脂パッケージ６から露出している。この実施形態では、アイランドサポート部１３は、樹脂パッケージ６から突出しないように、樹脂パッケージ６の側面と面一な先端面１４を有している。また、アイランドサポート部１３は、互いに隣接するアイランド２の両方に設けられており、図２および図４に示すように、一方のアイランドサポート部１３と他方のアイランドサポート部１３とが、同一直線上に延びている。
複数のリード３は、アイランド２と同様に金属薄板（たとえば、銅薄板）を打ち抜くことにより形成されるものである。複数のリード３は、第１リード端面２４側に配置された複数の第１リード７と、第２リード端面２５側に配置された複数の第２リード８とを含む。
複数の第１リード７は、アイランド２の第１リード側端面２４に沿って間隔を空けて配列され、各アイランド２に同数ずつ設けられている。たとえば、この実施形態では、１つのアイランド２に対して第１リード７が２本ずつ設けられている。各第１リード７は、水平方向（アイランド２の上面２１に平行な方向）にアイランド２と間隔を空けると共に、図３Ａに示すように、鉛直方向（アイランド２の上面２１の法線方向）において、高低差ｈを有して配置されている。この実施形態では、各第１リード７は、アイランド２の上方位置に配置されているが、アイランド２の下方位置に配置されていてもよい。むろん、第１リード７をアイランド２と同じ高さ位置に配置してもよい。
また、各第１リード７は、樹脂パッケージ６で封止されたインナーリード９と、樹脂パッケージ６から露出したアウターリード１０とを一体的に備えている。
インナーリード９は、アイランド２の上方位置においてアイランド２の上面２１と平行に配置され、ワイヤ５が接続されるランド部１１およびランド部１１から外側へ延びる端子としての延出部１２を一体的に有している。ランド部１１は、延出部１２よりも幅広に形成されている。
アウターリード１０は、その全体がインナーリード９の延出部１２の延長部（延出部１２と同じ幅）で構成されており、下方へ屈曲する屈曲部を有する略クランク形状に形成されている。アウターリード１０は、半導体装置１をプリント配線基板に実装するときの外部接続部として機能する。
複数の第２リード８は、アイランド２の第２リード側端面２５に沿って間隔を空けて配列され、各アイランド２に同数ずつ設けられている。たとえば、この実施形態では、１つのアイランド２に対して第２リード８が２本ずつ設けられている。各第２リード８は、アイランド２に片持ち支持された一体型リードとして構成されている。
また、各第２リード８は、樹脂パッケージ６で封止されたインナーリード１５と、樹脂パッケージ６から露出したアウターリード１６とを一体的に備えている。
インナーリード１５は、略一定幅の端子としてアイランド２の第２リード側端面２５から外側へ延びている。
アウターリード１６は、その全体がインナーリード１５の延長部（インナーリード１５と同じ幅）で構成されており、下方へ屈曲する屈曲部を有する略クランク形状に形成されている。アウターリード１６は、半導体装置１をプリント配線基板に実装するときの外部接続部として機能する。
アイランド２および複数のリード３上には、めっき膜１７が形成されている。めっき膜１７は、たとえばＡｕ、Ｎｉ、Ａｇ等の金属材料からなり、この実施形態では、Ａｇめっき膜が適用されている。このめっき膜１７の形成領域は、図４により明確に示される。
図４を参照して、めっき膜１７はハッチングを施した領域であり、アイランド２のほぼ全域、第１リード７のランド部１１および延出部１２の基端部（ランド部１１との境界部）、第２リード８のインナーリード１５の基端部（アイランド２との境界部）、ならびにアイランドサポート部１３の基端部（アイランド２との境界部）に形成されている。
めっき膜１７のうちアイランド２、アイランド２と一体な第２リード８およびアイランドサポート部１３に形成された本発明のめっき層の一例としての第１めっき膜１８の特徴としては、アイランド２の上面２１において、対向端面２２から所定距離Ｄ１（たとえば、１５０μｍ〜３００μｍ）離れたライン上に第１外縁２６が設定されている。これにより、アイランド２の対向端面２２、および対向端面２２と第１めっき膜１８の第１外縁２６との間に、アイランド２の素地（つまり、Ｃｕ部分）が素地領域２７として露出している。
この素地領域２７は、アイランド２の上面において、アイランド２の対向端面２２に平行な一定幅の直線部２８と、直線部２８の第１リード７側の端部に連なり、アイランド２の角部において幅が狭くなる非直線部２９とを含む。直線部２８の第２リード８側の端部は、一定幅の状態で第２リード側端面２５に達していてもよい。また、非直線部２９の形状は特に制限されないが、この実施形態では、第１めっき膜１８の第１外縁２６が、アイランド２の内方に湾曲する弓形に形成されることによって区画されている。これにより、第１めっき膜１８は、第１リード７側において徐々に幅が広がっている。
また、第１めっき膜１８の他の特徴として、アイランド２の上面２１において、第１リード側端面２４に一致するライン上に第２外縁３０が設定されている。これにより、アイランド２の上面２１における第１リード７側の周縁部３１は、第１めっき膜１８で覆われている。さらにこの実施形態では、第１めっき膜１８が、第１リード側端面２４も覆っている。
以上をまとめると、アイランド２に関して、対向端面２２は、めっき膜１７で覆われておらず（つまり、アイランド２の素地が露出しており）、第１リード側端面２４は、めっき膜１７で覆われている。残りの外側端面２３および第２リード側端面２５については、めっき膜１７で覆われていても覆われていなくてもよい。
つまり、対向端面２２がめっき膜１７で覆われていると、接合材３２（後述）が対向端面２２まで濡れ広がり、それが原因で、隣接するアイランド２に接合材３２がブリッジするおそれがあるため好ましくない。これに対し、第１リード側端面２４は、隣接する第１リード７との間に高低差ｈ（図３Ａ）が設けられている。そのため、めっき膜１７で覆われることで接合材３２が濡れ広がっても、第１リード７に接合材３２がブリッジする可能性は低く、あまり問題とならない。外側端面２３および第２リード側端面２５に関しても同様に、これらの端面２３，２５に隣接する導電部材は、アイランドサポート部１３および第２リード８であり、いずれもアイランド２と直接接続されているものであるから、これらの部材８，１３に接合材３２が触れても短絡の問題が生じない。したがって、外側端面２３および第２リード側端面２５については、めっき膜１７で覆われていてもよい。
めっき膜１７のうち第１リード７に形成された本発明の第２めっき層の一例としての第２めっき膜１９は、たとえば、第１リード７のランド部１１の全体を覆っている。この実施形態では、ランド部１１の端面は第２めっき膜１９で覆われていないが、前述の接合材３２のブリッジの発生原理に基づけば、ランド部１１の端面が第２めっき膜１９で覆われていても特に問題ではない。
半導体チップ４は、平面視四角形状に形成されており、上面の周縁部に複数のパッド２０を有している。複数のパッド２０は、半導体チップ４の一つの周縁に沿って等しい間隔を空けて配列されている。半導体チップ４は、パッド２０が配置された上面を上方に向けた姿勢で、接合材３２を介してアイランド２に接合されている。また、複数の半導体チップ４は、互いに同じ機能を有する素子（たとえば、両方ともがＭＯＳＦＥＴ等）であってもよい。
接合材３２には、たとえば、半田ペーストが用いられる。接合材３２は、めっき膜１７が平面視で半導体チップ４よりも広い面積で半導体チップ４を取り囲むように形成されているため、半導体チップ４とアイランド２との間の領域から外側にはみ出し部３３を有している。しかしながら、めっき膜１７の第１外縁２６が対向端面２２から離れて設定されているため、対向端面２２にまで濡れ広がらず、アイランド２の内方領域に収まっている。
ワイヤ５は、この実施形態では、Ｃｕを主成分（たとえば、Ｃｕの純度が９９．９９％以上）とする、いわゆるＣｕワイヤからなるが、変形例としてＡｕワイヤやＡｌワイヤを使用してもよい。ワイヤ５は、半導体チップ４のパッド２０と第１リード７との間を接続している。図１に示すように、１つの第１リード７に対して、２つのパッド２０から２本のワイヤ５が接続されていてもよいし、１つの第１リード７に対して、１つのパッド２０から１本のワイヤ５が接続されていてもよい。
図５〜図１０は、半導体装置１の製造工程の一部を工程順に示す図である。図５〜図１０の各図において、「Ａ」と併記される図面が図２のＡ−Ａ切断面に対応し、「Ｂ」と併記される図面が図２のＢ−Ｂ切断面に対応している。
半導体装置１を製造するには、たとえば、まず図５Ａおよび図５Ｂに示すように、アイランド２およびリード３を一体的に有するリードフレームが準備される。
次に、図６Ａおよび図６Ｂに示すように、アイランド２およびリード３上にマスク３４が形成される。マスク３４としては、たとえばポリイミドテープ等のマスキングテープを貼着できる。マスク３４は、図１１に示すように、前述のめっき膜１７を形成すべき領域に開口３５を有している。この実施形態では、アイランド２およびリード３を個別に被覆するのではなく、たとえば、互いに隣接するアイランド２の両方の対向端面２２に跨るように、当該対向端面２２の周縁部がマスク３４で一体的に覆われる。
次に、図７Ａおよび図７Ｂに示すように、マスク３４の開口３５から露出するアイランド２およびリード３の外表面に、めっき膜１７が形成される。めっき方法としては、たとえば、電解めっき法が適用できる。
次に、図８Ａおよび図８Ｂに示すように、接合材３２を介して、半導体チップ４がアイランド２にダイボンディングされる。
次に、図９Ａおよび図９Ｂに示すように、半導体チップ４と第１リード７とがワイヤ５で接続される。
次に、図１０Ａおよび図１０Ｂに示すように、複数のアイランド２、複数のリード３、半導体チップ４およびワイヤ５は、樹脂パッケージ６によって一括して封止される。封止後、各半導体装置１の個片に切り分けられる。そして、リード３のアウターリード１０，１６がクランク状に曲がるように加工されることによって、図１に示す半導体装置１が得られる。
以上、この実施形態によれば、図１１に示すように、アイランド２の対向端面２２から所定距離Ｄ１離れた位置までのアイランド２の周縁部にマスク３４がされた状態でめっき膜１７が形成される。これにより、めっき後のアイランド２において、図４に示すように、対向端面２２および対向端面２２側のアイランド２の周縁部に、素地領域２７を形成することができる。そのため、半導体チップ４をアイランド２にボンディングする際に、接合材３２が外側に広がっても、当該接合材３２の広がりを素地領域２７とめっき膜１７との境界（第１外縁２６）で止めることができる。つまり、接合材３２が、対向端面２２にまで濡れ広がることを防止することができる。その結果、隣接するアイランド２に接合材３２がブリッジすることを防止することができる。よって、アイランド２間の短絡を防止できるので、信頼性の高い半導体装置１を実現することができる。
以上、本発明の一実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、前述の実施形態では、素地領域２７は、隣接するアイランド２の両方に形成されていたが、どちらか一方にだけ形成された態様であってもよい。この場合、他方のアイランド２の対向端面２２には、めっき膜１７が形成されていてもよい。このような構成であっても、少なくとも対向端面２２に素地領域２７が形成されたアイランド２に接合材３２が濡れ広がることを防止できるので、上記の効果を達成することができる。
また、前述の実施形態では、ＳＯＰタイプの半導体装置を取り上げたが、本発明は、ＱＦＰ（Quad Flat Package）、ＳＯＮ（Small Outline Non-leaded package）、ＱＦＮ（Quad Flat Non-leaded Package）等の他の種類のパッケージタイプの半導体装置に適用することもできる。
本発明の半導体装置は、パワーモジュール等のパワーデバイスの製造全般に利用可能であり、特に、小型・軽量化が求められている分野、車載、太陽電池、産業機器向けの装置等、温度変化が激しい環境下で使用される装置に良好に適用できる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
次に、本発明を実施例および比較例に基づいて説明するが、本発明は下記の実施例によって限定されるものではない。
＜実施例＞
前述の実施形態に倣って、半導体装置１を作製した。この際、２つのアイランド２のうち、一方のアイランド２の対向端面２２に素地領域２７を形成し、他方の対向端面２２にはめっき膜１７を形成した。なお、主要な構成材料は次の通りである。
・アイランド２およびリード３：Ｃｕ合金
・めっき膜１７：Ａｇめっき膜
・接合材３２：Ｐｂ−３Ｓｎ−１Ａｇ半田
＜比較例＞
両方のアイランド２の対向端面２２にめっき膜１７を形成した（対向端面２２に素地領域２７なし）こと以外は、実施例と同様に半導体装置１を作製した。
＜評価＞
実施例および比較例で得られた半導体装置の内部の写真を、図１２Ａ、図１２Ｂ、図１３Ａおよび図１３Ｂに示す。図１２Ａおよび図１２Ｂが比較例の写真で、図１３Ａおよび図１３Ｂが実施例の写真である。
図１２Ａおよび図１２Ｂに示すように、比較例では、対向端面２２にめっき膜１７が形成された結果、接合材３２（半田）が対向端面２２に濡れ広がり、さらに隣接するアイランド２にブリッジしていた。
これに対して、実施例では、図１３Ａおよび図１３Ｂに示すように、めっき膜１７が形成された対向端面２２に、接合材３２が濡れ広がっていたものの、隣接するアイランド２へのブリッジは確認されなかった。これは、一方のアイランド２の対向端面２２が素地領域２７として露出しているところ、Ｃｕ合金からなる素地領域２７に接合材３２が濡れなかったためであると考えられる。
ここで、半田がＣｕ合金に濡れないことは、図１４Ａおよび図１４Ｂの参考例によっても証明できる。図１４Ｂでは、チップ４、アイランド２およびリード３で区画された凹部に多量の接合材３２が溜まっており、本来ならリード３の上部まで接合材３２が濡れ広がりそうであるが、実際には、めっき膜１７と素地領域２７との境界で濡れ拡がりが止まっている。
なお、実施例および比較例における半田ブリッジの有無は、図１５Ａ、図１５Ｂおよび図１６に示すＸ線イメージによっても確認することができる。図１５Ａは、比較例に係る半導体装置のＸ線イメージ（平面視）であり、図１５Ｂは、比較例に係る半導体装置のＸ線イメージ（側面視）である。また、図１６は、実施例に係る半導体装置のＸ線イメージ（平面視）である。
１ 半導体装置
２ アイランド
３ リード
４ 半導体チップ
６ 樹脂パッケージ
７ 第１リード
８ 第２リード
１３ アイランドサポート部
１７ めっき膜
１８ 第１めっき膜
１９ 第２めっき膜
２１ 上面
２２ 対向端面
２３ 外側端面
２４ 第１リード側端面
２５ 第２リード側端面
２６ 第１外縁
２７ 素地領域
２８ 直線部
２９ 非直線部
３０ 第２外縁
３１ 周縁部
３２ 接合材
３３ はみ出し部
３４ マスク

Claims (19)

  1. 上面および端面を含む外表面を有する複数のアイランドと、
    各前記アイランド上の半導体チップと、
    前記アイランドと前記半導体チップとの間の接合材と、
    前記アイランドの前記外表面に形成されためっき層とを含み、
    前記複数のアイランドの少なくとも一つにおいて、当該一つのアイランドの前記端面のうち隣接する前記アイランドと対向する第１端面に、前記アイランドが素地領域として露出している、半導体装置。
  2. 前記アイランドの前記上面において、前記第１端面から所定距離離れたライン上に、前記めっき層の第１外縁が設定されており、
    前記素地領域は、前記アイランドの前記第１端面と前記めっき層の前記第１外縁との間にさらに設けられている、請求項１に記載の半導体装置。
  3. 前記アイランドの前記第１端面と前記めっき層の前記第１外縁との距離が、１５０μｍ〜３００μｍである、請求項２に記載の半導体装置。
  4. 前記アイランドは、４つの前記端面によって区画された平面視四角形状に形成されており、
    前記アイランドの上面における前記素地領域は、前記アイランドの前記第１端面に対して一定幅の直線部と、前記直線部の少なくとも長手方向一端部に連なり、前記アイランドの角部において幅が狭くなる非直線部とを含む、請求項２または３に記載の半導体装置。
  5. 前記非直線部は、前記アイランドの内方に湾曲する弓形の前記めっき層の前記第１外縁によって区画されている、請求項４に記載の半導体装置。
  6. 前記アイランドの周囲に配置され、前記アイランドに対して高低差を有するリードを含み、
    前記アイランドの前記上面において、前記リード側の第２端面に一致するライン上に、前記めっき層の第２外縁が設定されており、
    前記アイランドの前記上面における前記第２端面側の周縁部は、前記めっき層で覆われている、請求項１〜５のいずれか一項に記載の半導体装置。
  7. 前記アイランドの前記第２端面は、前記めっき層で覆われている、請求項６に記載の半導体装置。
  8. 前記リードの外表面に形成された第２めっき層をさらに含む、請求項６または７に記載の半導体装置。
  9. 前記アイランドの前記第１端面とは異なる第３端面に一体的に接続され、前記第３端面から外側に延びるアイランドサポート部をさらに含む、請求項１〜８のいずれか一項に記載の半導体装置。
  10. 前記アイランドサポート部は、互いに隣接する前記アイランドの両方に設けられており、
    一方の前記アイランドサポート部と他方の前記アイランドサポート部とが、同一直線上に延びている、請求項９に記載の半導体装置。
  11. 互いに隣接する前記アイランド間の距離が、１００μｍ〜２００μｍである、請求項１〜１０のいずれか一項に記載の半導体装置。
  12. 前記アイランドは、Ｃｕを主成分とする金属材料からなる、請求項１〜１１のいずれか一項に記載の半導体装置。
  13. 前記複数のアイランドおよび前記複数の半導体チップを一括して封止する樹脂パッケージを含む、請求項１〜１２のいずれか一項に記載の半導体装置。
  14. 前記接合材は、前記複数のアイランドの前記上面において、前記上面の端縁の内方領域に収まっている、請求項１〜１３のいずれか一項に記載の半導体装置。
  15. 前記接合材は、前記アイランドと前記半導体チップとの間の領域から外側のはみ出し部を含む、請求項１〜１４のいずれか一項に記載の半導体装置。
  16. 上面および端面を含む外表面を有する複数のアイランド、および前記複数のアイランドの周囲のリードを有するリードフレームを準備する工程と、
    前記複数のアイランドの少なくとも一つにおいて、当該一つのアイランドの前記端面のうち隣接する前記アイランドと対向する第１端面側の周縁部にマスクを形成する工程と、
    前記マスクを残した状態で、前記アイランドの前記上面にめっき層を形成する工程と、
    前記めっき層上に、接合材を介して半導体チップを設置する工程とを含む、半導体装置の製造方法。
  17. 前記マスクを形成する工程は、互いに隣接する前記アイランドの両方の周縁部を一体的に覆うマスクを形成する工程を含む、請求項１６に記載の半導体装置の製造方法。
  18. 前記マスクを形成する工程は、前記リードフレームにマスキングテープを貼着する工程を含む、請求項１６または１７に記載の半導体装置の製造方法。
  19. 前記マスキングテープは、ポリイミドテープを含む、請求項１８に記載の半導体装置の製造方法。
JP2016081468A 2016-04-14 2016-04-14 半導体装置および半導体装置の製造方法 Active JP6636846B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016081468A JP6636846B2 (ja) 2016-04-14 2016-04-14 半導体装置および半導体装置の製造方法
US15/479,914 US10090229B2 (en) 2016-04-14 2017-04-05 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016081468A JP6636846B2 (ja) 2016-04-14 2016-04-14 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017191895A true JP2017191895A (ja) 2017-10-19
JP6636846B2 JP6636846B2 (ja) 2020-01-29

Family

ID=60038985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016081468A Active JP6636846B2 (ja) 2016-04-14 2016-04-14 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10090229B2 (ja)
JP (1) JP6636846B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137142A (zh) * 2018-02-08 2019-08-16 浙江清华柔性电子技术研究院 导热封装结构、制作方法及具有其的可穿戴设备
WO2020255764A1 (ja) * 2019-06-19 2020-12-24 住友電工デバイス・イノベーション株式会社 電子デバイスを製造する方法
US11244889B2 (en) 2019-04-01 2022-02-08 Fuji Electric Co., Ltd. Semiconductor device
WO2022145266A1 (ja) * 2021-01-04 2022-07-07 ローム株式会社 半導体装置、および半導体装置の製造方法
WO2022224811A1 (ja) * 2021-04-19 2022-10-27 ローム株式会社 半導体装置、および半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11562947B2 (en) 2020-07-06 2023-01-24 Panjit International Inc. Semiconductor package having a conductive pad with an anchor flange

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0395960A (ja) * 1989-09-07 1991-04-22 Hitachi Cable Ltd アウターリードが半田めっきされてなるリードフレームの製造方法
JPH09199518A (ja) * 1996-01-13 1997-07-31 Toshiba Corp 半導体装置
JPH10200023A (ja) * 1997-01-08 1998-07-31 Fuji Electric Co Ltd 半導体装置
JP2009206204A (ja) * 2008-02-26 2009-09-10 Sharp Corp 出力制御装置
JP2009231805A (ja) * 2008-02-29 2009-10-08 Renesas Technology Corp 半導体装置
JP2010067755A (ja) * 2008-09-10 2010-03-25 Renesas Technology Corp 半導体装置
JP2015201592A (ja) * 2014-04-10 2015-11-12 サンケン電気株式会社 半導体装置およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2582013B2 (ja) 1991-02-08 1997-02-19 株式会社東芝 樹脂封止型半導体装置及びその製造方法
KR100266726B1 (ko) * 1995-09-29 2000-09-15 기타지마 요시토시 리드프레임과 이 리드프레임을 갖춘 반도체장치
US6396129B1 (en) * 2001-03-05 2002-05-28 Siliconware Precision Industries Co., Ltd. Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package
US7507603B1 (en) * 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7687893B2 (en) * 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US8063470B1 (en) * 2008-05-22 2011-11-22 Utac Thai Limited Method and apparatus for no lead semiconductor package
US8810015B2 (en) * 2009-06-14 2014-08-19 STAT ChipPAC Ltd. Integrated circuit packaging system with high lead count and method of manufacture thereof
US8551820B1 (en) * 2009-09-28 2013-10-08 Amkor Technology, Inc. Routable single layer substrate and semiconductor package including same
US8455993B2 (en) * 2010-05-27 2013-06-04 Stats Chippac Ltd. Integrated circuit packaging system with multiple row leads and method of manufacture thereof
US8933548B2 (en) * 2010-11-02 2015-01-13 Dai Nippon Printing Co., Ltd. Lead frame for mounting LED elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
US9012268B2 (en) * 2013-06-28 2015-04-21 Stmicroelectronics, Inc. Leadless packages and method of manufacturing same
US20150076675A1 (en) * 2013-09-16 2015-03-19 Stmicroelectronics, Inc. Leadframe package with wettable sides and method of manufacturing same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0395960A (ja) * 1989-09-07 1991-04-22 Hitachi Cable Ltd アウターリードが半田めっきされてなるリードフレームの製造方法
JPH09199518A (ja) * 1996-01-13 1997-07-31 Toshiba Corp 半導体装置
JPH10200023A (ja) * 1997-01-08 1998-07-31 Fuji Electric Co Ltd 半導体装置
JP2009206204A (ja) * 2008-02-26 2009-09-10 Sharp Corp 出力制御装置
JP2009231805A (ja) * 2008-02-29 2009-10-08 Renesas Technology Corp 半導体装置
JP2010067755A (ja) * 2008-09-10 2010-03-25 Renesas Technology Corp 半導体装置
JP2015201592A (ja) * 2014-04-10 2015-11-12 サンケン電気株式会社 半導体装置およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137142A (zh) * 2018-02-08 2019-08-16 浙江清华柔性电子技术研究院 导热封装结构、制作方法及具有其的可穿戴设备
US11244889B2 (en) 2019-04-01 2022-02-08 Fuji Electric Co., Ltd. Semiconductor device
WO2020255764A1 (ja) * 2019-06-19 2020-12-24 住友電工デバイス・イノベーション株式会社 電子デバイスを製造する方法
JP2020205391A (ja) * 2019-06-19 2020-12-24 住友電工デバイス・イノベーション株式会社 電子デバイスの製造方法
JP7235379B2 (ja) 2019-06-19 2023-03-08 住友電工デバイス・イノベーション株式会社 電子デバイスの製造方法
US11710719B2 (en) 2019-06-19 2023-07-25 Sumitomo Electric Device Innovations, Inc. Method for manufacturing electronic device
WO2022145266A1 (ja) * 2021-01-04 2022-07-07 ローム株式会社 半導体装置、および半導体装置の製造方法
JPWO2022145266A1 (ja) * 2021-01-04 2022-07-07
WO2022224811A1 (ja) * 2021-04-19 2022-10-27 ローム株式会社 半導体装置、および半導体装置の製造方法

Also Published As

Publication number Publication date
US10090229B2 (en) 2018-10-02
JP6636846B2 (ja) 2020-01-29
US20170301612A1 (en) 2017-10-19

Similar Documents

Publication Publication Date Title
CN101826501B (zh) 高密度接点的无引脚集成电路元件及其制造方法
US7808084B1 (en) Semiconductor package with half-etched locking features
CN101834166B (zh) 具有支架触点以及管芯附垫的无引脚集成电路封装
JP6636846B2 (ja) 半導体装置および半導体装置の製造方法
CN102446882B (zh) 一种半导体封装中封装系统结构及制造方法
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
CN103155136B (zh) Ic封装件的分离
US20090004774A1 (en) Method of multi-chip packaging in a tsop package
EP2061080A1 (en) Semiconductor device, lead frame product used in the semiconductor device, and method for manufacturing the semiconductor device
CN110010489B (zh) 用于制作带有侧壁凹陷的半导体器件的方法及相关器件
US20220157700A1 (en) Two sided bondable lead frame
CN109390237A (zh) 侧面可焊接无引线封装
EP0623954B1 (en) Molded plastic packaging of electronic devices
CN106469689B (zh) 电子元件及其形成方法
JP2018190882A (ja) 半導体装置
JPH10284873A (ja) 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム
CN202384324U (zh) 一种半导体封装中封装系统结构
JP5499437B2 (ja) モールドパッケージ
US8912046B2 (en) Integrated circuit packaging system with lead frame and method of manufacture thereof
CN201655791U (zh) 高密度接点的无引脚集成电路元件
JP4400492B2 (ja) 電子装置
JPH11163197A (ja) 半導体実装用基板
US8531022B2 (en) Routable array metal integrated circuit package
JP2013168669A (ja) 改良型パドルを有するクワッド・フラット・ノーリード（ｑｆｎ）集積回路（ｉｃ）パッケージおよびこのパッケージを設計する方法
JP4994883B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191219

R150 Certificate of patent or registration of utility model

Ref document number: 6636846

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250