JPH10200023A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10200023A JPH10200023A JP9001104A JP110497A JPH10200023A JP H10200023 A JPH10200023 A JP H10200023A JP 9001104 A JP9001104 A JP 9001104A JP 110497 A JP110497 A JP 110497A JP H10200023 A JPH10200023 A JP H10200023A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- lead frame
- die pad
- solder
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
- H10W72/01308—Manufacture or treatment of die-attach connectors using permanent auxiliary members, e.g. using alignment marks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/381—Auxiliary members
- H10W72/387—Flow barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Punching Or Piercing (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】リードフレームを用いて組立てたデュアル素子
のＳＯＰモールド型半導体装置を実施対象に、チップを
半田マウントする際の半田ブリッジ発生を防ぎ、併せて
チップの発生熱に対する放熱性の改善を図る。 【解決手段】リードフレーム１に２素子のパワー半導体
素子２を搭載して組立てた樹脂封止型の半導体装置で、
左右に並べてリードフレームに形成した一対のダイパッ
ド１ａにそれぞれパワー半導体素子２のチップを半田マ
ウントしたものにおいて、前記ダイパッドの対向側縁に
沿ってチップマウント側に向けて起立する側壁部１ａ-1
を形成し、チップを半田マウントする際に溶融半田が側
方に広がるのを阻止してダイパッド間の半田ブリッジ発
生を防止するとともに、各ダイパッドごとにダイパッド
とその外部リード１ｂを一体に連結し、該外部リードを
伝熱経路としてチップの発生熱に対する放熱性を高め
る。
のＳＯＰモールド型半導体装置を実施対象に、チップを
半田マウントする際の半田ブリッジ発生を防ぎ、併せて
チップの発生熱に対する放熱性の改善を図る。 【解決手段】リードフレーム１に２素子のパワー半導体
素子２を搭載して組立てた樹脂封止型の半導体装置で、
左右に並べてリードフレームに形成した一対のダイパッ
ド１ａにそれぞれパワー半導体素子２のチップを半田マ
ウントしたものにおいて、前記ダイパッドの対向側縁に
沿ってチップマウント側に向けて起立する側壁部１ａ-1
を形成し、チップを半田マウントする際に溶融半田が側
方に広がるのを阻止してダイパッド間の半田ブリッジ発
生を防止するとともに、各ダイパッドごとにダイパッド
とその外部リード１ｂを一体に連結し、該外部リードを
伝熱経路としてチップの発生熱に対する放熱性を高め
る。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング電源
用のパワーデバイスなどの用途に用いる半導体装置とし
て、リードフレームに２素子のパワー半導体素子を搭載
し、その周域を樹脂封止して組立てたデュアル素子のＳ
ＯＰ（Small Outline Package)モールド型半導体装置に
関する。
用のパワーデバイスなどの用途に用いる半導体装置とし
て、リードフレームに２素子のパワー半導体素子を搭載
し、その周域を樹脂封止して組立てたデュアル素子のＳ
ＯＰ（Small Outline Package)モールド型半導体装置に
関する。
【０００２】
【従来の技術】まず、頭記した半導体装置として、パワ
ー半導体素子にＩＧＢＴ（絶縁ゲート型バイポーラトラ
ンジスタ）を用いたデュアル素子ＳＯＰモールド型半導
体装置の従来における組立構造を図２に示す。図におい
て、１はリードフレーム、２はリードフレーム１に搭載
したパワー半導体素子、３は内部配線用のボンディング
ワイヤ、４は樹脂パッケージである。ここで、リードフ
レーム１には、僅かな裁断間隙を隔てて左右に並ぶ一対
のダイパッド１ａと、左右に並ぶダイパッド１ａを挟ん
でその両側に配列した外部リード１ｂ（コレクタ端
子），１ｃ（エミッタ端子），１ｄ（ゲート端子）が形
成されている。なお、周知のように、リードフレームは
図示されていないタイバー，ガイドレールと組み合わせ
て前記したパターンをプレス加工により帯状の金属製リ
ボンに打ち抜いて形成される。
ー半導体素子にＩＧＢＴ（絶縁ゲート型バイポーラトラ
ンジスタ）を用いたデュアル素子ＳＯＰモールド型半導
体装置の従来における組立構造を図２に示す。図におい
て、１はリードフレーム、２はリードフレーム１に搭載
したパワー半導体素子、３は内部配線用のボンディング
ワイヤ、４は樹脂パッケージである。ここで、リードフ
レーム１には、僅かな裁断間隙を隔てて左右に並ぶ一対
のダイパッド１ａと、左右に並ぶダイパッド１ａを挟ん
でその両側に配列した外部リード１ｂ（コレクタ端
子），１ｃ（エミッタ端子），１ｄ（ゲート端子）が形
成されている。なお、周知のように、リードフレームは
図示されていないタイバー，ガイドレールと組み合わせ
て前記したパターンをプレス加工により帯状の金属製リ
ボンに打ち抜いて形成される。
【０００３】そして、半導体装置を組立てるには、まず
リードフレーム１に形成した左右のダイパッド１ａの上
にコレクタ電極面を重ね合わせてパワー半導体素子２の
チップを１個ずつ振り分けて半田マウントし、続いてダ
イパッド１ａとコレクタ端子の外部リード１ｂとの間，
およびパワー半導体素子２とエミッタ端子の外部リード
１ｃ，ゲート端子の外部リード１ｄとの間にワイヤ３を
ボンディングし、さらにトランスファモールド法により
樹脂パッケージ４を成形した後、リードフレームをタイ
バーカットして製品が完成する。
リードフレーム１に形成した左右のダイパッド１ａの上
にコレクタ電極面を重ね合わせてパワー半導体素子２の
チップを１個ずつ振り分けて半田マウントし、続いてダ
イパッド１ａとコレクタ端子の外部リード１ｂとの間，
およびパワー半導体素子２とエミッタ端子の外部リード
１ｃ，ゲート端子の外部リード１ｄとの間にワイヤ３を
ボンディングし、さらにトランスファモールド法により
樹脂パッケージ４を成形した後、リードフレームをタイ
バーカットして製品が完成する。
【０００４】
【発明が解決しようとする課題】ところで、前記した従
来のパワー半導体装置では、ＩＣパッケージ用のリード
フレームと同様なリードフレームを採用しており、その
リードフレームは全面域が平坦面で、かつダイパッドと
各外部リードとの間が切り離されており、パワー素子の
チップ搭載したダイパッドとコレクタ外部リードとの間
をボンディングワイヤ接続している。そのために、組立
性，および放熱性の面で次記のような問題点がある。
来のパワー半導体装置では、ＩＣパッケージ用のリード
フレームと同様なリードフレームを採用しており、その
リードフレームは全面域が平坦面で、かつダイパッドと
各外部リードとの間が切り離されており、パワー素子の
チップ搭載したダイパッドとコレクタ外部リードとの間
をボンディングワイヤ接続している。そのために、組立
性，および放熱性の面で次記のような問題点がある。
【０００５】１）図３で示すように、左右のダイパッド
１ａに振り分けてパワー半導体素子２のチップを半田マ
ウントする際に、溶融半田がダイパッドの面上を流動し
て左右広がり、このために半田がダイパッド１ａの側縁
からはみ出して、左右に並ぶダイパッド１ａの間が半田
５でブリッジしてしまう欠陥が生じ易い。そこで、従来
ではチップを半田マウントする際に、半田量を少な目に
調整してダイパッド相互間での半田ブリッジの発生を防
ぐようにしているが、半田量を減らすとダイパッド／チ
ップ間の接合強度が弱くなり、ヒートサイクルなどで熱
応力が繰り返し加わると、チップの半田接合面が剥離す
るなどして製品の信頼性が低下する。
１ａに振り分けてパワー半導体素子２のチップを半田マ
ウントする際に、溶融半田がダイパッドの面上を流動し
て左右広がり、このために半田がダイパッド１ａの側縁
からはみ出して、左右に並ぶダイパッド１ａの間が半田
５でブリッジしてしまう欠陥が生じ易い。そこで、従来
ではチップを半田マウントする際に、半田量を少な目に
調整してダイパッド相互間での半田ブリッジの発生を防
ぐようにしているが、半田量を減らすとダイパッド／チ
ップ間の接合強度が弱くなり、ヒートサイクルなどで熱
応力が繰り返し加わると、チップの半田接合面が剥離す
るなどして製品の信頼性が低下する。
【０００６】２）パワー半導体装置では、パワーチップ
の発生熱を効率よく放熱する必要があるが、従来のリー
ドフレーム１では、ダイパッド１ａと各外部リード１ｂ
との間が切り離されていて、両者間がボンディングワイ
ヤ３で相互接続されているだけであり、かつダイパッド
１ａの周域は樹脂パッケージ４で封止されているため
に、外部リード１ｂを通じての外部への放熱が殆ど期待
できない。
の発生熱を効率よく放熱する必要があるが、従来のリー
ドフレーム１では、ダイパッド１ａと各外部リード１ｂ
との間が切り離されていて、両者間がボンディングワイ
ヤ３で相互接続されているだけであり、かつダイパッド
１ａの周域は樹脂パッケージ４で封止されているため
に、外部リード１ｂを通じての外部への放熱が殆ど期待
できない。
【０００７】本発明は上記の点にかんがみなされたもの
であり、リードフレームを用いて組立てた頭記したデュ
アル素子のＳＯＰモールド型半導体装置を実施対象に、
前記課題を解決して組立性，および放熱性の改善を図っ
た半導体装置を提供することを目的とする。
であり、リードフレームを用いて組立てた頭記したデュ
アル素子のＳＯＰモールド型半導体装置を実施対象に、
前記課題を解決して組立性，および放熱性の改善を図っ
た半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明によれば、リードフレームに２素子のパワー
半導体素子を搭載して組立てた樹脂封止型の半導体装置
で、左右に並べてリードフレームに形成した一対のダイ
パッドにそれぞれパワー半導体素子のチップを半田マウ
ントしたものにおいて、次記のように構成するものとす
る。
に、本発明によれば、リードフレームに２素子のパワー
半導体素子を搭載して組立てた樹脂封止型の半導体装置
で、左右に並べてリードフレームに形成した一対のダイ
パッドにそれぞれパワー半導体素子のチップを半田マウ
ントしたものにおいて、次記のように構成するものとす
る。
【０００９】１）左右に並ぶ一対のダイパッドについ
て、各ダイパッドの対向側縁に沿ってチップマウント側
に向けて起立する側壁部を形成するものとし、その側壁
部を、リードフレームをプレス加工で打ち抜き形成する
際に同時形成する。上記構成のリードフレームを採用す
ることにより、リードフレームのダイパッドにチップを
半田マウントする際に、ダイパッドごとにその側縁に起
立形成した側壁部が溶融半田の広がりを阻止する仕切り
壁の役目を果たし、半田量を少な目に調整する必要なし
に、ダイパッド相互間で半田ブリッジが生じるのを確実
に防止することができる。
て、各ダイパッドの対向側縁に沿ってチップマウント側
に向けて起立する側壁部を形成するものとし、その側壁
部を、リードフレームをプレス加工で打ち抜き形成する
際に同時形成する。上記構成のリードフレームを採用す
ることにより、リードフレームのダイパッドにチップを
半田マウントする際に、ダイパッドごとにその側縁に起
立形成した側壁部が溶融半田の広がりを阻止する仕切り
壁の役目を果たし、半田量を少な目に調整する必要なし
に、ダイパッド相互間で半田ブリッジが生じるのを確実
に防止することができる。
【００１０】２）左右に並ぶ各ダイパッドごとにダイパ
ッドとその外部リードを一体に連結してリードフレーム
に形成する。この構成により、ダイパッド，およびダイ
パッドに連ねて樹脂パッケージから外方に引出した外部
リードを伝熱経路として、パワー半導体素子の発生熱を
外部へ効率よく放熱させることができる。
ッドとその外部リードを一体に連結してリードフレーム
に形成する。この構成により、ダイパッド，およびダイ
パッドに連ねて樹脂パッケージから外方に引出した外部
リードを伝熱経路として、パワー半導体素子の発生熱を
外部へ効率よく放熱させることができる。
【００１１】
【発明の実施の形態】以下、本発明の実施例を図１(a),
(b) に基づいて説明する。なお、実施例の図中で図２に
対応する同一部材には同じ符号が付してある。すなわ
ち、図１の実施例では、リードフレーム１のダイパッド
１ａとその外部リード１ｂ（パワー半導体素子２がＩＧ
ＢＴである場合にはコレクタ端子の外部リード、ＭＯＳ
ＦＥＴである場合にはドレイン端子の外部リード）とが
一体に連結されており、かつ各ダイパッド１ａごとに、
互いに向かい合う側縁に沿ってチップマウント側に向け
て立ち上がる側壁部１ａ-1が形成されている。この側壁
部１ａ-1は、金属リボンからリードフレーム１を打ち抜
くプレス加工の際に、同時にプレス金型による剪断，押
し曲げ加工でダイパッド１ａの対向側縁に沿って形成す
るものとする。なお、側壁部１ａ-1の起立角度は、プレ
ス金型の打ち抜き角度に合わせて直角，ないし直角に近
い鋭角に形成される。
(b) に基づいて説明する。なお、実施例の図中で図２に
対応する同一部材には同じ符号が付してある。すなわ
ち、図１の実施例では、リードフレーム１のダイパッド
１ａとその外部リード１ｂ（パワー半導体素子２がＩＧ
ＢＴである場合にはコレクタ端子の外部リード、ＭＯＳ
ＦＥＴである場合にはドレイン端子の外部リード）とが
一体に連結されており、かつ各ダイパッド１ａごとに、
互いに向かい合う側縁に沿ってチップマウント側に向け
て立ち上がる側壁部１ａ-1が形成されている。この側壁
部１ａ-1は、金属リボンからリードフレーム１を打ち抜
くプレス加工の際に、同時にプレス金型による剪断，押
し曲げ加工でダイパッド１ａの対向側縁に沿って形成す
るものとする。なお、側壁部１ａ-1の起立角度は、プレ
ス金型の打ち抜き角度に合わせて直角，ないし直角に近
い鋭角に形成される。
【００１２】かかる構成のリードフレーム１を採用する
ことにより、リードフレーム１のダイパッド１ａにパワ
ー半導体素子２のチップを半田マウントする際に、半田
５が前記した側壁部１ａ-1で側方への広がりが阻止され
る。これにより、図３で述べたようなダイパッド相互間
の半田ブリッジの発生が確実に防げる。また、半導体装
置の通電に伴う半導体チップの発生熱はダイパッド１
ａ，およびダイパッド１ａと一体に連なった外部リード
１ｂを伝熱して効率よく外部に熱放散される。
ことにより、リードフレーム１のダイパッド１ａにパワ
ー半導体素子２のチップを半田マウントする際に、半田
５が前記した側壁部１ａ-1で側方への広がりが阻止され
る。これにより、図３で述べたようなダイパッド相互間
の半田ブリッジの発生が確実に防げる。また、半導体装
置の通電に伴う半導体チップの発生熱はダイパッド１
ａ，およびダイパッド１ａと一体に連なった外部リード
１ｂを伝熱して効率よく外部に熱放散される。
【００１３】
【発明の効果】以上述べたように、本発明の構成によれ
ば、リードフレームにおける左右一対のダイパッドに対
して、その対向側縁に側壁部を起立形成したことによ
り、各ダイパッドにパワー半導体素子のチップを半田マ
ウントする際に不要な溶融半田の側方への広がりを阻止
して、ダイパッド間に半田ブリッジが生じるのを確実に
防ぐことができる。
ば、リードフレームにおける左右一対のダイパッドに対
して、その対向側縁に側壁部を起立形成したことによ
り、各ダイパッドにパワー半導体素子のチップを半田マ
ウントする際に不要な溶融半田の側方への広がりを阻止
して、ダイパッド間に半田ブリッジが生じるのを確実に
防ぐことができる。
【００１４】また、各ダイパッドごとに、ダイパッドと
該ダイパッドに接続する外部リードを一体に連結したリ
ードフレームを用いることにより、ダイパッドと外部リ
ードを切り離した従来構造と比べてチップ素子の発生熱
に対する放熱性の向上が図れる。
該ダイパッドに接続する外部リードを一体に連結したリ
ードフレームを用いることにより、ダイパッドと外部リ
ードを切り離した従来構造と比べてチップ素子の発生熱
に対する放熱性の向上が図れる。
【図１】本発明の実施例によるデュアル素子のＳＯＰモ
ールド型半導体装置の組立構成図であり、(a) は平面
図、(b) は(a) の矢視Ｘ−Ｘ断面図
ールド型半導体装置の組立構成図であり、(a) は平面
図、(b) は(a) の矢視Ｘ−Ｘ断面図
【図２】デュアル素子のＳＯＰモールド型半導体装置を
対象とした従来構成の平面図
対象とした従来構成の平面図
【図３】図２の構成でリードフレームのダイパッド上に
チップを半田マウントした際に生じる半田ブリッジの発
生状況を表した図
チップを半田マウントした際に生じる半田ブリッジの発
生状況を表した図
１ リードフレーム １ａ ダイパッド １ａ-1 側壁部 １ｂ〜１ｄ 外部リード ２ パワー半導体素子 ４ 樹脂パッケージ ５ 半田
Claims (3)
- 【請求項１】リードフレームに２素子のパワー半導体素
子を搭載して組立てた樹脂封止型の半導体装置であり、
左右に並べてリードフレームに形成した一対のダイパッ
ドに振り分けてパワー半導体素子のチップを半田マウン
トしたものにおいて、前記ダイパッドの対向側縁に沿っ
てチップマウント側に向けて起立する側壁部を形成した
ことを特徴とする半導体装置。 - 【請求項２】請求項１記載の半導体装置において、ダイ
パッドの側壁部を、リードフレームをプレス加工で打ち
抜き形成する際に同時形成したことを特徴とする半導体
装置。 - 【請求項３】請求項１記載の半導体装置において、各ダ
イパッドごとにダイパッドとその外部リードを一体に連
結してリードフレームに形成したことを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00110497A JP3519229B2 (ja) | 1997-01-08 | 1997-01-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00110497A JP3519229B2 (ja) | 1997-01-08 | 1997-01-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10200023A true JPH10200023A (ja) | 1998-07-31 |
| JP3519229B2 JP3519229B2 (ja) | 2004-04-12 |
Family
ID=11492185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00110497A Expired - Lifetime JP3519229B2 (ja) | 1997-01-08 | 1997-01-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3519229B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7982293B2 (en) | 2006-11-06 | 2011-07-19 | Infineon Technologies Ag | Multi-chip package including die paddle with steps |
| US8304902B2 (en) | 2010-03-23 | 2012-11-06 | Sanken Electric Co., Ltd. | Semiconductor device |
| JP2017191895A (ja) * | 2016-04-14 | 2017-10-19 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298723A (zh) * | 2015-05-13 | 2017-01-04 | 无锡华润安盛科技有限公司 | 一种双岛引线框框架 |
-
1997
- 1997-01-08 JP JP00110497A patent/JP3519229B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7982293B2 (en) | 2006-11-06 | 2011-07-19 | Infineon Technologies Ag | Multi-chip package including die paddle with steps |
| US8304902B2 (en) | 2010-03-23 | 2012-11-06 | Sanken Electric Co., Ltd. | Semiconductor device |
| JP2017191895A (ja) * | 2016-04-14 | 2017-10-19 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3519229B2 (ja) | 2004-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI450373B (zh) | 雙側冷卻整合功率裝置封裝及模組，以及製造方法 | |
| US8698289B2 (en) | Semiconductor device, a method of manufacturing the same and an electronic device | |
| JP4698225B2 (ja) | ドレインクリップを備えた半導体ダイパッケージ | |
| JP3027512B2 (ja) | パワーｍｏｓｆｅｔ | |
| US5977630A (en) | Plural semiconductor die housed in common package with split heat sink | |
| JP2901091B2 (ja) | 半導体装置 | |
| US11574855B2 (en) | Package with dies mounted on opposing surfaces of a leadframe | |
| CN103534796A (zh) | 半导体装置和半导体装置的制造方法 | |
| US12334414B2 (en) | Power semiconductor device with dual heat dissipation structures | |
| JP7594950B2 (ja) | 半導体装置 | |
| WO2007080785A1 (ja) | 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法 | |
| JPH10200023A (ja) | 半導体装置 | |
| JP2000082721A (ja) | 半導体装置の製造方法 | |
| JP2004335493A (ja) | 半導体装置の実装構造 | |
| JP3395918B2 (ja) | 半導体装置と半導体装置形成体及びその形成体の製造方法 | |
| JP3473525B2 (ja) | クアッドフラットパッケージ | |
| JP2665170B2 (ja) | 半導体装置 | |
| JP3991649B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2004119610A (ja) | リードフレーム、それを用いた樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 | |
| JPH098209A (ja) | 半導体装置およびモールド金型 | |
| JP2005175512A (ja) | 半導体装置 | |
| CN116525559A (zh) | 具有整体散热片的半导体装置封装 | |
| JP4246598B2 (ja) | 電力用半導体装置 | |
| JP2002124613A (ja) | パワーｍｏｓｆｅｔの製造方法 | |
| JPH07231065A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040128 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080206 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090206 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |