JP2017228106A - アナログ出力装置 - Google Patents
アナログ出力装置 Download PDFInfo
- Publication number
- JP2017228106A JP2017228106A JP2016124106A JP2016124106A JP2017228106A JP 2017228106 A JP2017228106 A JP 2017228106A JP 2016124106 A JP2016124106 A JP 2016124106A JP 2016124106 A JP2016124106 A JP 2016124106A JP 2017228106 A JP2017228106 A JP 2017228106A
- Authority
- JP
- Japan
- Prior art keywords
- analog output
- error
- unit
- mode
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Programmable Controllers (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
【課題】エラーが発生した場合でも、不正なアナログ信号の出力を防止できるアナログ出力装置を提供する。【解決手段】制御対象機器3を制御する上位制御装置2との間に配置されるアナログ出力装置1であって、制御対象機器3に対する上位制御装置2からのデジタル信号をアナログ信号に変換して制御対象機器3に出力するアナログ出力部5と、アナログ出力部5の動作を制御するマイコン4と、アナログ出力装置1の動作に関連するエラーを検出するエラー検出部8と、アナログ出力部5は、エラーに対して複数のモードを有し、エラー検出部8がエラーを検出すると、上位制御装置2から複数のモードから設定されたモードに対応するアナログ信号を制御対象機器3に送信する。【選択図】図1
Description
この発明は、上位制御装置からの制御用のデジタル信号を例えば電流や電圧のアナログ信号に変換し、例えば原子力発電プラントの制御対象機器に出力するアナログ出力装置に関するものである。
従来のアナログ出力装置は、産業用プラントなどの制御を行う制御システムにおいては、D/A(デジタルアナログ)変換装置や演算増幅器を使用し、制御用のデジタル信号を、指定された電流または電圧のアナログ信号に変換して、制御対象となる外部負荷に出力するものである(例えば、特許文献参照)。
従来のアナログ出力装置は、マイコンや制御回路周辺でエラーが発生した場合には、異常な出力が実施され、プラント機器に大きな影響を与えるという問題点があった。
この発明は上記のような課題を解決するためになされたものであり、エラーが発生した場合でも、不正なアナログ信号の出力を防止できるアナログ出力装置を提供することを目的とする。
この発明のアナログ出力装置は、
制御対象機器と、前記制御対象機器を制御する上位制御装置との間に配置されるアナログ出力装置であって、
前記制御対象機器に対する前記上位制御装置からのデジタル信号をアナログ信号に変換して前記制御対象機器に出力するアナログ出力部と、
前記アナログ出力部の動作を制御する制御部と、
前記アナログ出力装置の動作に関連するエラーを検出するエラー検出部と、
前記アナログ出力部は、前記エラーに対して複数のモードを有し、前記エラー検出部が前記エラーを検出すると、前記上位制御装置から複数の前記モードから設定された前記モードに対応するアナログ信号を前記制御対象機器に送信する。
制御対象機器と、前記制御対象機器を制御する上位制御装置との間に配置されるアナログ出力装置であって、
前記制御対象機器に対する前記上位制御装置からのデジタル信号をアナログ信号に変換して前記制御対象機器に出力するアナログ出力部と、
前記アナログ出力部の動作を制御する制御部と、
前記アナログ出力装置の動作に関連するエラーを検出するエラー検出部と、
前記アナログ出力部は、前記エラーに対して複数のモードを有し、前記エラー検出部が前記エラーを検出すると、前記上位制御装置から複数の前記モードから設定された前記モードに対応するアナログ信号を前記制御対象機器に送信する。
この発明のアナログ出力装置によれば、
エラーが発生した場合でも、不正なアナログ信号の出力を防止できる。
エラーが発生した場合でも、不正なアナログ信号の出力を防止できる。
実施の形態1.
以下、本発明の実施の形態について説明する。本発明の実施の形態のアナログ出力装置は、当該アナログ出力装置が例えばクロックの喪失など、エラーが発生した場合でも、不正なアナログ信号の出力を防止することを目的とする。
図1はこの発明の実施の形態におけるアナログ出力装置の構成を示すブロック図である。
図2は図1に示したアナログ出力装置のマイコンとアナログ出力部との構成を示す図である。
図3は図2に示したアナログ出力装置のソフトウェア処理を示すフローチャートである。
図4は図2に示したアナログ出力装置のハードウェア処理を示すフローチャートである。
以下、本発明の実施の形態について説明する。本発明の実施の形態のアナログ出力装置は、当該アナログ出力装置が例えばクロックの喪失など、エラーが発生した場合でも、不正なアナログ信号の出力を防止することを目的とする。
図1はこの発明の実施の形態におけるアナログ出力装置の構成を示すブロック図である。
図2は図1に示したアナログ出力装置のマイコンとアナログ出力部との構成を示す図である。
図3は図2に示したアナログ出力装置のソフトウェア処理を示すフローチャートである。
図4は図2に示したアナログ出力装置のハードウェア処理を示すフローチャートである。
図において、アナログ出力装置1は、上位制御装置2と、上位制御装置2が制御を行う制御対象機器3とに接続される。アナログ出力装置1は、制御部としてのマイコン4と、アナログ出力部5と、アナログ入力部6と、通信入出力部7とから構成される。マイコン4は、アナログ出力装置1全体を制御、すなわち、アナログ出力部5、アナログ入力部6、通信入出力部7を制御する。アナログ出力部5は、上位制御装置2のデジタル信号をアナログ信号に変換して制御対象機器3に送信する。
アナログ入力部6は、制御対象機器3のアナログ信号をデジタル信号に変換して通信入出力部7に送信する。通信入出力部7は、上位制御装置2に対してデジタル信号の送受信を行う。アナログ出力装置1のマイコン4は、上位制御装置2の制御におけるデジタル信号をアナログ信号に変換して制御対象機器3へ出力する制御を行う。アナログ出力装置1のマイコン4は、制御対象機器3から出力されるアナログ信号をデジタル信号に変換して上位制御装置2へ出力する制御を行う。
図2において、マイコン4は解析部11と、モード設定部12と、指令値設定部13とを備える。これらの各部は、マイコン4において、上位制御装置2からアナログ出力装置1にエラー時(故障時)のモードを設定するための部分である。解析部11は、上位制御装置2から受け取った指令信号が、指令値信号以外のモード設定信号を含んでいるか否かを解析する。
モード設定部12は、解析部11にて解析されたモード設定信号のモードをモード格納部21に格納する。また、モード設定部12は、エラー時のモードが後述する指定値モードの場合には、指令信号に含まれている指定値を指定値格納部22に格納する。指令値設定部13は、上位制御装置2の指令信号に含まれている指令値を指令値格納部23に格納する。
アナログ出力装置1は、メインクロック部31と、サブクロック部32と、エラー検出部8とを備える。メインクロック部31は、当該アナログ出力装置1の全ての動作を制御するメインクロックを供給する。サブクロック部32は、アナログ出力部5の後述するサブDACI/F26のみにサブクロックを供給する。
エラー検出部8は、マイコン4およびアナログ出力装置1の動作に関連する不正な状態をエラーとして検出する。エラー検出部8は、例えば、マイコン4およびアナログ出力装置1へ供給するメインクロックが喪失する(なくなる)クロックロスエラーや、規定時間内にマイコン4の処理が終了しない時のWDT(Watch Dog Timer、ウォッチドッグタイマ)エラーなどのエラーを検出する。エラー検出部8は、検出したエラーを後述するエラー格納部24に送出する。
アナログ出力部5は、エラー格納部24、モード格納部21、指定値格納部22、指令値格納部23、第一選択器41、第二選択器42、第三選択器43、メインDACI/F(D/Aコンバータインタフェース)25、サブDACI/F26、D/Aコンバータ27、リレー部28を備える。エラー格納部24は、エラー検出部8にて検出されたエラーに対応して、第一選択器41、第二選択器42、第三選択器43およびリレー部28に切換信号を送出する。
モード格納部21は、エラーが検出された時のモードを設定する。モード格納部21は、設定されたモードに対応する切換信号を第一選択器41、第二選択器42およびリレー部28にそれぞれ送信する。エラーが検出された時のモードは、出力断モード、指定値モード、前回値モードの3種類のモードがある。出力断モードは、出力を停止するモードである。指定値モードは、あらかじめ設定された指定値を出力するモードである。前回値モードは、エラーが検出される前回の指令値を出力するモードである。そして、切換信号は、前回値モードの時には第一選択器41に、指定値モードの時には第二選択器42に、出力断モードの時にはリレー部28にそれぞれ送出される。
指定値格納部22は、エラー時のモードが指定値モードに設定された場合に出力する指定値を格納するとともに当該指定値を送出する。指令値格納部23は、上位制御装置2からの指令値を格納するとともに当該指令値を送出する。メインDACI/F25は、第一選択器41により選択された指令値または第二選択器42により選択された指定値をD/Aコンバータ27へ送出する。メインDACI/F25は、メインクロック部31によって生成されるアナログ出力装置1全体に供給するメインクロックで動作する。
サブDACI/F26は、メインDACI/F25と同様に、第一選択器41により選択された指令値または第二選択器42により選択された指定値をD/Aコンバータ27へ送出する。サブDACI/F26は、サブクロック部32によって生成されるサブクロックで動作する。
第一選択器41は、正常時には、指令値格納部23に格納された指令値を選択する。第一選択器41は、エラー時であって前回値モードの場合に、切換信号を受けて指令値格納部23に格納された前回の指令値を送出する。第二選択器42は、正常時には、第一選択器41により選択された指令値を送出されるように動作しない。第二選択器42は、エラー時であって指定値モードの場合に、切換信号を受けて指定値格納部22に格納された指定値を送出する。第三選択器43は、正常時には、メインDACI/F25からの出力値をD/Aコンバータ27に送出する。第三選択器43は、エラー時であってメインクロックが喪失するクロックロスエラーを検出した場合に、切換信号によりサブDACI/F26からの出力値をD/Aコンバータ27に送出する。
次に上記のように構成された実施の形態のアナログ出力装置1の動作について説明する。まず、アナログ出力装置1は、例えば原子力設備プラントを制御する上位制御装置2と、この上位制御装置2によって制御される例えば原子力設備プラントのプラント機器としての制御対象機器3との間に、1対1で配置される。アナログ出力装置1は、上位制御装置2からの制御用のデジタル信号を、マイコン4の制御によりアナログ出力部5を介して電流または電圧のアナログ信号に変換して制御対象機器3に出力する。そして、制御対象機器3は上位制御装置2により制御される。
アナログ出力装置1は、当該アナログ出力装置1の動作に影響するエラーが発生した場合に備え、エラーが発生した場合の設定されたモードにより出力を制御する機能を有する。そして、アナログ出力装置1がエラー(故障)に陥った場合でも、制御対象機器3への異常信号の出力を防止する。
以下、アナログ出力装置1がエラーに陥った場合の動作について説明する。アナログ出力装置1は、上位制御装置2からの指令信号により、エラー時のモードをマイコン4を介して、アナログ出力部5のモード格納部21に設定する。エラー時のモードは、先にも示したように、あらかじめ設定された指定値を出力する「指定値モード」、前回の出力値を出力する「前回値モード」、出力を切り離す「出力断モード」の3種類のいずれかのモードである。
アナログ出力装置1は、マイコン4およびアナログ出力部5の動作に関連するエラーが発生したことをエラー検出部8により検出すると、エラー格納部24に通知する。そして、エラー格納部24はエラーに対応する切換信号を送出し、第一選択器41、第二選択器42、第三選択器43またはリレー部28を切り換える。そして、エラーに対し、設定されたモードに応じた出力を実施する。さらに、マイコン4およびアナログ出力部5へ供給するメインクロックが喪失するクロックロスエラーが発生した場合は、サブクロック部32から生成されるサブクロックにより動作するサブDACI/F26を介して出力値がD/Aコンバータ27に送出される。
次に、図3を用いて、アナログ出力装置1のエラー検出時の処理について説明する。アナログ出力装置1のエラー時のモードの設定は、上位制御装置2からソフトウェア処理により行われる。まず、上位制御装置2から指令信号がアナログ出力装置1に送出される。次に、解析部11は上位制御装置2からの指令信号に、制御対象機器3への指令するための指令値以外に、エラー時のモードの設定を行うためのモード設定信号が含まれているか否かの解析を行う(図3のステップS1)。
次に、上位制御装置2からの指令信号の受信が初回であるか否か、または、モード設定信号が含まれているか否かを判断する(図3のステップS2)。そして、上位制御装置2からの指令信号の受信が初回ではなく、かつ、モード設定信号が含まれていない場合(NO)には、指令信号における制御対象機器3への指令値を指令値格納部23に送出する(図3のステップS6)。そして、指令信号の受信が初回、または、モード設定信号がある(YES)の場合には、モード設定部12は、出力断モード、指定値モード、前回値モードの3種類のいずれのモードの設定であるかをモード格納部21に格納する。
また、前回からモードの変更があった場合には、同様にモードをモード格納部21に格納する。次に、設定されたモードが指定値モードであるか否かを判断する(図3のステップS4)。そして、上位制御装置2から設定されたモードが指定値モードの場合(YES)には、指令信号に含まれる指定値を指定値格納部22に格納する(図3のステップS5)。
また、上位制御装置2から指定されたモードが指定値モードでない場合、すなわち、出力断モードまたは前回値モードの場合(NO)、および、ステップS5にて指定値を格納した後には、上位制御装置2からの指令信号の指令値を指令値格納部23に格納する(図3のステップS6)。
次に、図4を用いて、エラー時のアナログ出力装置1のハードウェア処理について説明する。尚、エラーが発生するまでは、指令値格納部23に格納された指令値が第一選択器41にて選択され、メインDACI/F25、第三選択器43、D/Cコンバータ27、リレー部28を介して、アナログ信号として送出されている。
まず、マイコン4およびアナログ出力部5の動作に関連する不正な状態を示すエラーとして、マイコン4およびアナログ出力部5へ供給するメインクロックが喪失するクロックロスエラーや、規定時間内にマイコン4の処理が終了しない時のWDT(Watch Dog Timer、ウォッチドッグタイマ)エラーなどのエラーが発生する。
そして、エラー検出部8がエラーの発生を検出する(図4のステップS10)。次に、当該エラーに対応したエラー信号をエラー格納部24に格納する(図4のステップS11)。次に、格納されたエラー信号がマイコン4およびアナログ出力部5へ供給するメインクロックが喪失するクロックロスエラーであるか否かを判断する(図4のステップS12)。そして、クロックロスエラーの場合(YES)には、第三選択器43に切換信号を出力する。
そしてD/Aコンバータ27に出力値を送出するメインDACI/F25を、サブクロック部32から生成されるサブクロックにより動作するサブDACI/F26に切り換える(図4のステップS13)。また、クロックロスエラーでない場合(NO)、およびステップS13の次には、モード格納部21のエラー時のモードを確認する(図4のステップS14)。ここでは先に示したようにステップS3にてあらかじめモード格納部21に設定されたモードが確認される。
そして、指定値モードであった場合には、第二選択器42が切り換わり(図4のステップS15)、ステップS5にてあらかじめ指定値格納部22に格納されている指定値を読み込み、D/Aコンバータ27に送出される(図4のステップS16)。また、前回値モードであった場合には、第一選択器41が切り換わり(図4のステップS17)、指令値格納部23に格納されている前回の指令値がD/Aコンバータ27に送出される。また、出力断モードであった場合には、リレー部28がOFFに切り換わり(図4のステップS18)、出力値が0となる。
上記のように構成された実施の形態のアナログ出力装置によれば、当該アナログ出力装置の動作に影響するエラーが発生した場合、エラーに対するモードを複数設定して、出力を制御するため、アナログ出力装置がエラーに陥った場合でも制御対象機器への異常信号の出力を防止する。
また、エラーが検出された場合のモードを、出力を停止する出力断モード、あらかじめ設定された指定値を出力する指定値モード、または、エラーが検出される前の指令値を出力する前回値モードを設定するため、エラーに対して制御対象機器への異常出力をより一層防止できる。
また、マイコンおよびアナログ出力装置へ供給するメインクロックが喪失するクロックロスエラーが発生した場合は、サブクロックによりアナログ出力部が動作するため、エラー時のモードの設定に応じた出力が可能である。
尚、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
1 アナログ出力装置、2 上位制御装置、3 制御対象機器、4 マイコン、
5 アナログ出力部、6 アナログ入力部、7 通信入出力部、8 エラー検出部、
11 解析部、12 モード設定部、13 指令値設定部、21 モード格納部、
22 指定値格納部、23 指令値格納部、24 エラー格納部、
25 メインDACI/F、26 サブDACI/F、27 D/Aコンバータ、
28 リレー部、31 メインクロック部、32 サブクロック部、41 第一選択器、42 第二選択器、43 第三選択器。
5 アナログ出力部、6 アナログ入力部、7 通信入出力部、8 エラー検出部、
11 解析部、12 モード設定部、13 指令値設定部、21 モード格納部、
22 指定値格納部、23 指令値格納部、24 エラー格納部、
25 メインDACI/F、26 サブDACI/F、27 D/Aコンバータ、
28 リレー部、31 メインクロック部、32 サブクロック部、41 第一選択器、42 第二選択器、43 第三選択器。
Claims (3)
- 制御対象機器と、前記制御対象機器を制御する上位制御装置との間に配置されるアナログ出力装置であって、
前記制御対象機器に対する前記上位制御装置からのデジタル信号をアナログ信号に変換して前記制御対象機器に出力するアナログ出力部と、
前記アナログ出力部の動作を制御する制御部と、
前記アナログ出力装置の動作に関連するエラーを検出するエラー検出部と、
前記アナログ出力部は、前記エラーに対して複数のモードを有し、前記エラー検出部が前記エラーを検出すると、前記上位制御装置から複数の前記モードから設定された前記モードに対応するアナログ信号を前記制御対象機器に送信するアナログ出力装置。 - 前記エラーに対する前記モードとして、出力を停止する出力断モード、あらかじめ設定された指定値を出力する指定値モード、および、前記エラーが検出される前の指令値を出力する前回値モードを備える請求項1記載のアナログ出力装置。
- 前記アナログ出力装置にメインクロックを供給するメインクロック部と、
前記アナログ出力部にサブクロックを供給するサブクロック部とを備え、
前記エラー検出部において前記メインクロックが喪失するクロックロスエラーを検出すると、
前記サブクロック部は前記サブクロックを前記アナログ出力部に供給する請求項1または請求項2に記載のアナログ出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016124106A JP2017228106A (ja) | 2016-06-23 | 2016-06-23 | アナログ出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016124106A JP2017228106A (ja) | 2016-06-23 | 2016-06-23 | アナログ出力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017228106A true JP2017228106A (ja) | 2017-12-28 |
Family
ID=60891695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016124106A Pending JP2017228106A (ja) | 2016-06-23 | 2016-06-23 | アナログ出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017228106A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04109303A (ja) * | 1990-08-30 | 1992-04-10 | Toshiba Corp | 調節制御装置 |
| JPH05165543A (ja) * | 1991-12-11 | 1993-07-02 | Mitsubishi Electric Corp | クロック補償回路を備えた半導体集積回路 |
| JP2000259201A (ja) * | 1999-03-05 | 2000-09-22 | Toshiba Corp | アナログ出力装置及びそれを用いた制御システム |
| JP2002196801A (ja) * | 2000-12-27 | 2002-07-12 | Hitachi Ltd | シーケンスコントローラ |
-
2016
- 2016-06-23 JP JP2016124106A patent/JP2017228106A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04109303A (ja) * | 1990-08-30 | 1992-04-10 | Toshiba Corp | 調節制御装置 |
| JPH05165543A (ja) * | 1991-12-11 | 1993-07-02 | Mitsubishi Electric Corp | クロック補償回路を備えた半導体集積回路 |
| JP2000259201A (ja) * | 1999-03-05 | 2000-09-22 | Toshiba Corp | アナログ出力装置及びそれを用いた制御システム |
| JP2002196801A (ja) * | 2000-12-27 | 2002-07-12 | Hitachi Ltd | シーケンスコントローラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU2021201885A1 (en) | Static transfer switch system with real time flux control | |
| JP2014064354A (ja) | 異常検出機能を有するデジタル制御電源 | |
| US8977406B2 (en) | Power supply system, power supply control method, power supply control device and program | |
| JP5389614B2 (ja) | プロセス制御装置 | |
| US9841747B2 (en) | Numerical control device for performing control axis switch | |
| KR20150017256A (ko) | 밸브 베이스 일렉트로닉스 장치의 시험 장치 | |
| US9053245B2 (en) | Partial redundancy for I/O modules or channels in distributed control systems | |
| JP5829392B2 (ja) | 制御装置および原子力発電プラント制御システム | |
| JP5566131B2 (ja) | A/d変換装置 | |
| JP2010154620A (ja) | 保護継電器、その制御方法及び制御プログラム | |
| CN114123724B (zh) | 开关电源系统的控制方法和开关电源系统 | |
| KR100951445B1 (ko) | 전원 자동절체 시스템 및 절체 제어방법 | |
| JP2017228106A (ja) | アナログ出力装置 | |
| EP3170082A1 (en) | Partial redundancy for i/o modules or channels in distributed control systems | |
| US10186390B2 (en) | Relay circuit for contact preservation and method for controlling relay circuit | |
| KR102085449B1 (ko) | 온도 센서의 비교 검증 시스템 및 비교 검증 방법, 온도 센서의 비교 검증 시스템을 포함하는 배터리 관리 시스템 | |
| JP5332222B2 (ja) | 自動電圧制御装置の二重化処理装置 | |
| US10075123B2 (en) | Semiconductor device, motor control system, and control method for semiconductor device | |
| US10367371B2 (en) | Intelligent charging system and intelligent charging method | |
| JP6618427B2 (ja) | 二重化対応電流出力システム | |
| JP2013141370A (ja) | 発電機自動電圧調整装置 | |
| JP3662443B2 (ja) | 系統安定化装置 | |
| JP5460398B2 (ja) | 検出装置 | |
| KR102338113B1 (ko) | 디지털 보호계전기 | |
| KR20170036906A (ko) | 고압 인버터의 이중화 제어장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181029 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190814 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190903 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200317 |