JP2019083247A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019083247A
JP2019083247A JP2017209234A JP2017209234A JP2019083247A JP 2019083247 A JP2019083247 A JP 2019083247A JP 2017209234 A JP2017209234 A JP 2017209234A JP 2017209234 A JP2017209234 A JP 2017209234A JP 2019083247 A JP2019083247 A JP 2019083247A
Authority
JP
Japan
Prior art keywords
semiconductor device
type
silicon carbide
acceptor
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017209234A
Other languages
English (en)
Other versions
JP6836982B2 (ja
Inventor
昌弘 増永
Masahiro Masunaga
昌弘 増永
慎太郎 佐藤
Shintaro Sato
慎太郎 佐藤
島　明生
Akio Shima
明生 島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2017209234A priority Critical patent/JP6836982B2/ja
Priority to GB1806657.1A priority patent/GB2567910B/en
Publication of JP2019083247A publication Critical patent/JP2019083247A/ja
Application granted granted Critical
Publication of JP6836982B2 publication Critical patent/JP6836982B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/025—Manufacture or treatment of resistors having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/40—Resistors
    • H10D1/43—Resistors having PN junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2904—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3408—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

【課題】基準電圧生成回路を含む半導体装置において、基準電圧生成回路から出力される出力電圧の温度依存性を小さくできる技術を提供する。【解決手段】半導体装置は、炭化珪素を主成分とし、かつ、基準電圧生成回路が形成された半導体チップを備える。ここで、基準電圧生成回路は、抵抗素子とダイオードとを含み、抵抗素子は、アクセプタが導入された拡散抵抗素子（ｐ型半導体領域ＰＲ１）から構成される。【選択図】図１０

Description

本発明は、半導体装置に関し、例えば、炭化珪素からなり、かつ、基準電圧生成回路が形成された半導体チップを含む半導体装置に適用して有効な技術に関する。
特許文献１（特開２００３−２５８１０５号公報）には、基準電圧生成回路からの出力電圧の温度依存性を低減できる技術が記載されている。この技術では、出力電圧の温度依存性を低減するため、基準電圧生成回路の構成要素となる抵抗をポリシリコン抵抗や電界効果トランジスタのオン抵抗を使用する例が記載されている。
特開２００３−２５８１０５号公報
高温で動作可能な半導体装置として、炭化珪素（以下、ＳｉＣと呼ぶ場合がある）からなる半導体チップを有する半導体装置がある。炭化珪素を使用した半導体装置であれば、耐熱性を示す炭化珪素のバンドギャップがシリコン（Ｓｉ）のバンドギャップの約３倍であるため、高温状況下においても情報処理装置の構成要素として、炭化珪素を使用した半導体装置を採用することができる。そして、この情報処理装置に電力を供給する耐熱性の高い基準電圧生成回路も実現可能となる。この点に関し、基準電圧生成回路を高温環境下でも使用可能にするためには、高温環境下においても、安定した出力電圧を供給できる基準電圧生成回路が望まれている。すなわち、高温環境下においても、基準電圧生成回路から出力される出力電圧の温度依存性が小さいことが望まれる。
本発明の目的は、基準電圧生成回路を含む半導体装置において、基準電圧生成回路から出力される出力電圧の温度依存性を小さくできる技術を提供することにある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態における半導体装置は、炭化珪素を主成分とし、かつ、基準電圧生成回路が形成された半導体チップを備える。ここで、基準電圧生成回路は、抵抗素子とダイオードとを含み、抵抗素子は、アクセプタが導入された拡散抵抗素子から構成される。
一実施の形態によれば、幅広い温度範囲において、基準電圧生成回路から出力される出力電圧の温度依存性を小さくすることができる。
基準電圧生成回路の構成例を示す回路図である。 温度と活性化率との関係を示すグラフである。 炭化珪素にアクセプタ濃度（ＮＡ）が３×１０１７ｃｍ−３でアルミニウムを導入したｐ型拡散抵抗素子において、温度とシート抵抗との関係を示すグラフである。 シリコンを使用したダイオードのＩ−Ｖ特性を模式的に示すグラフである。 炭化珪素を使用したダイオードのＩ−Ｖ特性を模式的に示すグラフである。 負荷電流が１μＡである場合において、炭化珪素を使用したダイオードの順方向電圧の温度依存性を示すグラフである。 図１に示す抵抗素子Ｒ１を炭化珪素にアルミニウムが導入されたｐ型半導体領域からなるｐ型拡散抵抗素子から構成する場合における温度と負荷電流との関係を示すグラフである。 負荷電流を一定に制御した場合の温度と順方向電圧ＶＦとの関係を示すグラフと、図７に示すように負荷電流を変化させた場合の温度と順方向電圧ＶＦとの関係を示すグラフとを示す図である。 図１に示す基準電圧生成回路の出力端子から出力される出力電圧の温度依存性を示すグラフである。 実施の形態における半導体装置のデバイス構造を説明する断面図である。 変形例１における基準電圧生成回路の回路構成を示す図である。 変形例１における半導体装置のデバイス構造を説明する断面図である。 変形例２における半導体装置のデバイス構造を説明する断面図である。 変形例２における技術的思想を具現化する他のデバイス構造を説明する断面図である。 変形例２における技術的思想を具現化する他のデバイス構造を説明する断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
＜基準電圧生成回路の構成例＞
図１は、基準電圧生成回路の構成例を示す回路図である。図１に示す基準電圧生成回路は、電源線ＶＬと、接地線ＧＬと、２つの抵抗素子Ｒ１と抵抗素子Ｒ２とからなる抵抗群１００と、３つのダイオードＱ１〜Ｑ３からなるダイオード群２００と、５つの電界効果トランジスタＭ１〜Ｍ５と、から構成されている。そして、図１に示す基準電圧生成回路では、５つの電界効果トランジスタＭ１〜Ｍ５のうち、電界効果トランジスタＭ１と電界効果トランジスタＭ３は、ｎチャネル型電界効果トランジスタから構成されている。一方、電界効果トランジスタＭ２と電界効果トランジスタＭ４と電界効果トランジスタＭ５は、ｐチャネル型電界効果トランジスタから構成されている。
ここで、例えば、基準電圧生成回路を１つの半導体チップに集積する場合、ダイオードＱ１〜Ｑ３は、ｎｐｎバイポーラトランジスタのベースとコレクタとを短絡した構成が採用されることが多く、ダイオードＱ２の占有面積は、ダイオードＱ１の占有面積やダイオードＱ３の占有面積の「Ｋ倍」だけ大きくなっている。このとき、図１に示す基準電圧生成回路では、ダイオードＱ１〜Ｑ３のそれぞれのカソードは、基準電位が供給される接地線ＧＬと接続される。
さらに、図１に示す基準電圧生成回路においては、電界効果トランジスタＭ１と電界効果トランジスタＭ３とがｎチャネルカレントミラー回路を構成し、かつ、電界効果トランジスタＭ２と電界効果トランジスタＭ４とがｐチャネルカレントミラー回路を構成している。そして、図１に示す基準電圧生成回路では、電界効果トランジスタＭ１と電界効果トランジスタＭ３とから構成されるｎチャネルカレントミラー回路と、電界効果トランジスタＭ２と電界効果トランジスタＭ４とから構成されるｐチャネルカレントミラー回路とが２段直列に積み重ねられている。カレントミラー回路は、電源線ＶＬから同一電流を供給する回路であり、電界効果トランジスタＭ１のゲート電極と、電界効果トランジスタＭ３のゲート電極とに共通電位が供給される構成になっていることから、図１に示す点Ａの電位と点Ｂの電位とは等しくなる。この結果、抵抗群１００とダイオード群２００とから構成される回路に印加される電圧を等しくすることができる。特に、電界効果トランジスタＭ５のゲート電極は、電界効果トランジスタＭ２のゲート電極と電界効果トランジスタＭ４のゲート電極と短絡されていることから、電界効果トランジスタＭ５は、電流源として機能し、電界効果トランジスタＭ２を流れる電流や電界効果トランジスタＭ４を流れる電流と同じ電流値の電流を出力端子ＯＴに供給することができる。
このように構成されている基準電圧生成回路から出力される出力電圧Ｖｒｅｆは、以下に示す式（１）で表すことができる。
Ｖｒｅｆ＝ＶＢＥ３＋（ｋＴ／ｑ）×（ｒ２／ｒ１）×ｌｎ（Ｋ） ・・・式（１）
ここで、「ＶＢＥ３」は、ダイオードＱ３のベース−エミッタ間電圧を表し、「ｋ」は、ボルツマン定数を表し、「Ｔ」は、絶対温度を表し、「ｑ」は素電荷を表している。また、「ｒ１」は、抵抗素子Ｒ１の抵抗値を示し、「ｒ２」は、抵抗素子Ｒ２の抵抗値を示している。さらに、「Ｋ」は、ダイオードＱ１の占有面積に対するダイオードＱ２の占有面積の面積比を示している。
次に、図１に示す基準電圧生成回路における負荷電流について説明する。負荷電流は、基準電圧生成回路の消費電力に影響を与える因子であり、例えば、以下に示す式（２）で表すことができる。
Ｉ＝（ｋＴ／ｑ）×ｌｎ（Ｋ）／ｒ１ ・・・式（２）
この式（２）より、図１に示す基準電圧生成回路における負荷電流は、抵抗素子Ｒ１の抵抗値「ｒ１」と、ダイオードＱ１の占有面積に対するダイオードＱ２の占有面積の面積比である「Ｋ」により決定されることがわかる。ただし、面積比である「Ｋ」の設計範囲は、狭いため、負荷電流は、主に、抵抗素子Ｒ１の抵抗値「ｒ１」によって調整される。例えば、基準電圧生成回路の消費電力を低減するために、負荷電流を１μＡ以下にする場合、基準電圧生成回路を使用する温度範囲にも依存するが、抵抗素子Ｒ１の抵抗値ｒ１は、数十ｋΩ〜数百ｋΩに設計される。
このように、式（２）によって、負荷電流を決定すると、式（１）より、出力電圧Ｖｒｅｆは、実質的に抵抗素子Ｒ２の抵抗値ｒ２によって調整されることになる。
＜実施の形態における第１基本思想＞
上述したように、基準電圧生成回路から出力される出力電圧Ｖｒｅｆは、式（１）によって表される。このとき、ダイオードＱ３のベース−エミッタ間電圧である「ＶＢＥ３」は、ｐｎ接合のビルトインポテンシャル（順方向電圧ＶＦ）に依存するため、負の温度特性を有する。すなわち、高温になるほど、ビルトインポテンシャルは小さくなることから、ダイオードＱ３のベース−エミッタ間電圧である「ＶＢＥ３」は、小さくなるのである。
この点に関し、本実施の形態における基本思想は、式（１）の第一項に示される「ＶＢＥ３」の温度依存性を、式（２）の第二項に示される「（ｋＴ／ｑ）×（ｒ２／ｒ１）×ｌｎ（Ｋ）」での温度依存性でキャンセルすることにより、基準電圧生成回路から出力される出力電圧Ｖｒｅｆの温度依存性を小さくする思想である。
ここで、式（２）によって負荷電流を決定すると、式（１）における「Ｋ」と「ｒ１」が決定されてしまうことから、式（１）の第二項の調整は、実質的に、抵抗素子Ｒ２の抵抗値「ｒ２」だけによって調整されることになる。そして、式（１）の第二項で、式（１）の第一項の温度依存性をキャンセルするためには、式（１）の第一項が負の温度特性を有していることを考慮すると、式（１）の第二項も、負の温度特性を有している必要がある。なぜなら、高温になると、式（１）の第一項の「ＶＢＥ３」に影響を与えるビルトインポテンシャルは小さくなる結果、「ＶＢＥ３」は小さくなるが、式（２）の第二項の分子に存在する抵抗素子Ｒ２の抵抗値ｒ２が負の温度特性を有しているからである。つまり、式（２）の第二項の分子に存在する抵抗素子Ｒ２の抵抗値ｒ２が負の温度特性を有しているということは、図１に示す基準電圧生成回路において、温度が高くなるほど、抵抗素子Ｒ２に流れる電流が大きくなることを意味し、これによって、ダイオードＱ３に流れる電流が大きくなることになる。そして、ダイオードＱ３に流れる電流が大きくなるということは、オームの法則によって、ダイオードＱ３の順方向電圧が大きくなることを意味し、この順方向電圧の増加によって、「ＶＢＥ３」のビルトインポテンシャルの低下が補填される結果、基準電圧生成回路からの出力電圧Ｖｒｅｆの温度依存性が小さくなるのである。
したがって、本実施の形態における第１基本思想を実現するためには、抵抗素子Ｒ２として負の温度特性を有する抵抗素子から構成する必要があるのである。このように、本実施の形態における第１基本思想は、式（１）の第一項に示される「ＶＢＥ３」の温度依存性を、式（２）の第二項に示される「（ｋＴ／ｑ）×（ｒ２／ｒ１）×ｌｎ（Ｋ）」での温度依存性でキャンセルする思想であり、この第１基本思想を具現化するために、抵抗素子Ｒ２は、負の温度特性を有する抵抗素子から構成する必要がある。
＜第１基本思想を具現化するための検討＞
上述したように、本実施の形態における第１基本思想を具現化するためには、負の温度特性を有する抵抗素子Ｒ２を採用する必要がある。したがって、抵抗素子Ｒ２として金属からなる抵抗素子を使用することはできない。なぜなら、金属からなる抵抗素子は、正の温度特性を有しているからである。次に、例えば、抵抗素子Ｒ２として、ポリシリコン膜からなるポリシリコン抵抗素子を採用することが考えられるが、ポリシリコン抵抗素子は、ユニポーラデバイスであり、高温になると格子振動による電子散乱の影響が大きくなる。この結果、ポリシリコン抵抗素子は、温度が高くなるほど抵抗値が高くなるという正の温度特性を有するため、抵抗素子Ｒ２として採用することはできない。同様の理由から、シリコンからなる半導体領域を構成要素とする拡散抵抗も使用することができない。
この点に関し、炭化珪素を使用する半導体装置では、事情が一変する。すなわち、炭化珪素からなる半導体領域を構成要素とする拡散抵抗素子は、シリコンからなる半導体領域を構成要素とする拡散抵抗素子とは、温度特性が相違する。つまり、炭化珪素からなる半導体領域を構成要素とする拡散抵抗素子は、負の温度特性を有するのである。
＜炭化珪素に導電型不純物を導入した拡散抵抗素子が負の温度特性を有する理由＞
このように炭化珪素に導電型不純物を導入した拡散抵抗素子が負の温度特性を有する理由は、炭化珪素からなる半導体領域に導入される導電型不純物の活性化率が、大きな温度依存性を有するからである。図２は、温度と活性化率との関係を示すグラフである。図２において、破線は、炭化珪素からなる半導体領域にｎ型不純物（ドナー）である窒素（Ｎ）を導入した場合の窒素の活性化率の温度依存性を示している。一方、図２において、実線は、炭化珪素からなる半導体領域にｐ型不純物（アクセプタ）であるアルミニウム（Ａｌ）を導入した場合のアルミニウムの活性化率の温度依存性を示している。このとき、例えば、アクセプタの活性化率は、ドナーの活性化率よりも小さくなっている。
図２に示すように、ドナーである窒素とアクセプタであるアルミニウムのいずれにおいても、温度が高くなるに連れて、活性化率が大きくなることがわかる。この結果、例えば、炭化珪素に窒素が導入されたｎ型半導体領域からなる拡散抵抗素子においては、温度が高くなると、窒素の活性化率が大きくなって、ドナーである窒素から炭化珪素の伝導帯に供給される電子が多くなる結果、ｎ型半導体領域からなる拡散抵抗素子の抵抗値が低くなる。したがって、炭化珪素に窒素が導入されたｎ型半導体領域からなるｎ型拡散抵抗素子は、負の温度特性を有することになる。
一方、例えば、炭化珪素にアルミニウムが導入されたｐ型半導体領域からなるｐ型拡散抵抗素子においても、温度が高くなると、アルミニウムの活性化率が大きくなって、アクセプタであるアルミニウムが炭化珪素の価電子帯に充填されている電子を捕獲する量が多くなり、価電子帯に正孔が多く生成される。この結果、ｐ型拡散抵抗素子の抵抗値が低くなる。したがって、ｐ型拡散抵抗素子も、負の温度特性を有することになる。
以上のメカニズムによって、炭化珪素に導電型不純物を導入した拡散抵抗素子（ｎ型拡散抵抗素子とｐ型拡散抵抗素子の両方）は、負の温度特性を示すことになるのである。
＜ｐ型拡散抵抗素子を採用する理由＞
ここで、図２に示すように、ｎ型不純物（ドナー）である窒素の活性化率の温度依存性よりも、ｐ型不純物（アクセプタ）であるアルミニウムの活性化率の温度依存性のほうが大きくなっていることがわかる。これは、ｎ型不純物（ドナー）である窒素のドナー準位と炭化珪素の伝導帯の下端との間のエネルギー差が０．０９ｅＶであるのに対し、ｐ型不純物（アクセプタ）であるアルミニウムのアクセプタ準位と炭化珪素の価電子帯の上端との間のエネルギー差が０．１９ｅＶであるからである。すなわち、ｐ型不純物（アクセプタ）であるアルミニウムのアクセプタ準位は、ｎ型不純物（ドナー）である窒素のドナー準位よりも深い準位となっており、ｐ型不純物（アクセプタ）を活性化させるためのエネルギーは、ｎ型不純物（ドナー）を活性化させるためのエネルギーよりも大きくなる。
このことは、炭化珪素の価電子帯に存在する電子がｐ型不純物（アクセプタ）のアクセプタ準位に捕獲されるためのエネルギーが、ｎ型不純物（ドナー）のドナー準位から炭化珪素の伝導帯までに達するエネルギーよりも大きくなることを意味する。これにより、図２に示すように、ｎ型不純物（ドナー）である窒素の活性化率は、比較的低い温度で飽和傾向を示すのに対し、ｐ型不純物（アクセプタ）であるアルミニウムの活性化率は、比較的高温まで飽和しにくい傾向を示すことになる。
このとき、活性化率の温度依存性が大きくなるほど、低温での抵抗値と高温での抵抗値の差が大きくなる。このことから、温度変化に対して、ｐ型拡散抵抗素子の抵抗値の変動幅は、ｎ型拡散抵抗素子の抵抗値の変動幅よりも大きくなる。
以上のことから、ｎ型拡散抵抗素子とｐ型拡散抵抗素子のいずれも負の温度特性を有する点で、上述した本実施の形態における第１基本思想を具現化するための要件を満たしている。ただし、上述した本実施の形態における第１基本思想を実現する観点からは、抵抗値の調整幅が大きくなるほうが望ましいことから、本実施の形態では、例えば、図１に示す抵抗素子Ｒ２として、ｐ型拡散抵抗素子を採用することにしている。
図３は、炭化珪素にアクセプタ濃度（ＮＡ）が３×１０１７ｃｍ−３でアルミニウムを導入したｐ型拡散抵抗素子において、温度とシート抵抗との関係を示すグラフである。図３において、温度が高くなるにつれて、ｐ型拡散抵抗素子のシート抵抗が小さくなっていることがわかる。すなわち、炭化珪素にアルミニウムを導入したｐ型拡散抵抗素子は、負の温度特性を有していることがわかる。具体的には、図３に示すように、温度が約４０℃のときに、シート抵抗が１４０ｋΩ□であるのに対し、温度が約３００℃になると、シート抵抗が３０ｋΩ□に大幅に低下していることがわかる。
＜実施の形態における第１特徴点＞
以上のことをまとめると、本実施の形態における第１特徴点は、上述した式（１）の第一項に示される「ＶＢＥ３」の温度依存性を、式（２）の第二項に示される「（ｋＴ／ｑ）×（ｒ２／ｒ１）×ｌｎ（Ｋ）」での温度依存性でキャンセルするという本実施の形態における第１基本思想を具現化するために、例えば、図１に示す抵抗素子Ｒ２を負の温度特性を有する抵抗素子から構成する点にある。具体的に、本実施の形態における第１特徴点は、例えば、図１に示す抵抗素子Ｒ２を炭化珪素にアルミニウムが導入されたｐ型半導体領域からなるｐ型拡散抵抗素子から構成する点にある。これにより、上述した本実施の形態における第１基本思想が具現化される結果、本実施の形態によれば、基準電圧生成回路からの出力電圧Ｖｒｅｆの温度依存性が小さくすることができる。
本実施の形態における半導体装置は、炭化珪素を主成分とし、かつ、基準電圧生成回路が形成された半導体チップを備える。このとき、基準電圧生成回路は、抵抗素子とダイオードとを含み、抵抗素子は、アクセプタが導入された拡散抵抗素子から構成される。
＜ダイオードにおける検討事項＞
次に、図１に示すダイオードＱ１〜Ｑ３は、例えば、ドナーが導入されたｎ型コレクタとアクセプタが導入されたｐ型ベースとが短絡されたｎｐｎ型バイポーラトランジスタから構成される。このとき、ｎｐｎ型バイポーラトランジスタのｐ型ベースは、炭化珪素基板に形成された拡散領域から構成されることになる。つまり、図１に示すダイオードＱ１〜Ｑ３においても、上述したｐ型拡散抵抗素子と同じ導電型の拡散領域から構成されるｐ型ベースを有することになる。ここで、例えば、ｐ型拡散抵抗素子に導入されているアクセプタと、ｐ型ベースに導入されているアクセプタとは、同じ種類の元素である。具体的には、ｐ型拡散抵抗素子に導入されているアクセプタは、アルミニウムであり、ｐ型ベースに導入されているアクセプタも、アルミニウムである。
したがって、図１に示すダイオードＱ１〜Ｑ３におけるｐ型ベースにおいても、ｐ型拡散抵抗素子と同様に、ｐ型不純物（アクセプタ）であるアルミニウムの活性化率の温度依存性が大きくなる（図２参照）。そして、ｐ型不純物（アクセプタ）の活性化率の温度依存性が大きくなることに起因して、炭化珪素を使用したダイオードのＩ−Ｖ特性（電流−電圧特性）は、シリコン（珪素）を使用したダイオードのＩ−Ｖ特性と相違することになる。以下に、この点について説明する。
図４は、シリコンを使用したダイオードのＩ−Ｖ特性を模式的に示すグラフである。図４において、横軸は、カソード電圧を示しており、縦軸は、アノード電流を示している。図４に示すように、シリコンを使用したダイオードのＩ−Ｖ特性は、温度が高くなるほど、アノード電流が立ち上がる立ち上がり電圧（順方向電圧）が低くなる一方、立ち上がり電圧以降のアノード電流の傾きは、温度が高くなるほど小さくなる。
一方、図５は、炭化珪素を使用したダイオードのＩ−Ｖ特性を模式的に示すグラフである。図５において、横軸は、カソード電圧を示しており、縦軸は、アノード電流を示している。図５に示すように、炭化珪素を使用したダイオードのＩ−Ｖ特性は、温度が高くなるほど、アノード電流が立ち上がる立ち上がり電圧（順方向電圧）が低くなる一方、立ち上がり電圧以降のアノード電流の傾きは、シリコンを使用したダイオードと異なり、温度が高くなるほど大きくなる。これは、ｎｐｎ型バイポーラトランジスタを使用したダイオードのｐ型ベースにおいて、温度が高くなると、ｐ型不純物（アクセプタ）の活性化率が大きくなる結果、少数キャリアの注入が促進されて、電気抵抗が小さくなったためと考えられる。このように、炭化珪素を使用したダイオードのＩ−Ｖ特性は、ｐ型ベースを構成する拡散領域に導入されているｐ型不純物（アクセプタ）の活性化率の温度依存性に起因して、シリコンを使用したダイオードのＩ−Ｖ特性と相違することになる。
これにより、炭化珪素を使用したダイオードの順方向電圧の温度依存性は、シリコンを使用したダイオードの順方向電圧の温度依存性と相違することになる。具体的に、図６は、負荷電流が１μＡである場合において、炭化珪素を使用したダイオードの順方向電圧の温度依存性を示すグラフである。図６において、横軸は、温度を示しており、縦軸は、順方向電圧ＶＦを示している。図６に示すように、炭化珪素を使用したダイオードにおける順方向電圧の温度係数は、−３．７ｍＶ／℃であり、シリコンを使用したダイオードにおける順方向電圧の温度係数である−１．５ｍＶ／℃〜−２．０ｍＶ／℃と比べて、約２倍程度大きくなる。このとき、順方向電圧の温度係数が大きくなるということは、式（１）におけるベース−エミッタ間電圧「ＶＢＥ３」の温度依存性が大きくなることを意味する。そして、式（１）におけるベース−エミッタ間電圧「ＶＢＥ３」の温度依存性が大きくなるということは、式（１）の第一項に示される「ＶＢＥ３」の温度依存性を、式（２）の第二項に示される「（ｋＴ／ｑ）×（ｒ２／ｒ１）×ｌｎ（Ｋ）」での温度依存性でキャンセルするという第１基本思想における抵抗素子Ｒ２の抵抗値「ｒ２」の温度依存性を大きくする必要があることを意味している。このことは、抵抗素子Ｒ２の抵抗値「ｒ２」の変動幅が大きくなることを意味し、抵抗素子Ｒ２の抵抗値「ｒ２」の変動幅が大きくなるということは、抵抗素子Ｒ２のサイズを大きくする必要が生まれることを意味している。このことは、基準電圧生成回路を形成する半導体チップの大型化に繋がり、製造コストの増加を招くことになる。そこで、本実施の形態では、さらに、炭化珪素を使用したダイオードにおける順方向電圧の温度係数を小さくする工夫を施している。
＜実施の形態における第２基本思想＞
本実施の形態における第２基本思想は、炭化珪素を使用したダイオードにおける順方向電圧の温度係数を小さくするために、順方向電圧が電流密度によって増減することを利用する思想である。すなわち、炭化珪素を使用したダイオードにおける順方向電圧の温度係数は、「負」であることから、低温における順方向電圧は、相対的に高い一方、高温における順方向電圧は、相対的に低くなる。これに対し、炭化珪素を使用したダイオードにおける順方向電圧は、ダイオードに流れる電流が小さいときには、相対的に小さくなる一方、ダイオードに流れる電流が大きくなると、相対的に大きくなる。したがって、本実施の形態における第２基本思想は、低温においては、炭化珪素を使用したダイオードに流れる電流を小さくすることによって、低温における順方向電圧を下げる方向にシフトさせる一方、高温においては、炭化珪素を使用したダイオードに流れる電流を大きくすることによって、高温における順方向電圧を上げる方向にシフトさせる思想である。このような本実施の形態における第２基本思想によれば、炭化珪素を使用したダイオードにおける順方向電圧の温度係数を小さくする（傾きをなだらかにする）ことができる。
このような本実施の形態における第２基本思想を採用することにより、抵抗素子Ｒ２の抵抗値「ｒ２」の温度依存性を大きくする必要性が低減されることになり、これによって、抵抗素子Ｒ２のサイズを大きくする必要性が低減されることになる。この結果、本実施の形態における第２基本思想を採用することは、基準電圧生成回路を形成する半導体チップの大型化を抑制できることに繋がり、引いては、基準電圧生成回路を含む半導体装置の製造コストの削減を図ることができることになる。
＜実施の形態における第２特徴点＞
続いて、上述した本実施の形態における第２基本思想を具現化した第２特徴点について説明する。本実施の形態における第２特徴点は、例えば、図１に示す抵抗素子Ｒ２だけでなく、図１に示す抵抗素子Ｒ１についても、負の温度特性を有する抵抗素子から構成する点にある。具体的に、本実施の形態における第２特徴点は、例えば、図１に示す抵抗素子Ｒ１を炭化珪素にアルミニウムが導入されたｐ型半導体領域からなるｐ型拡散抵抗素子から構成する点にある。
ここで、上述した式（２）より、負荷電流は、抵抗素子Ｒ１の抵抗値「ｒ１」に反比例することになる。そして、本実施の形態では、抵抗素子Ｒ１を負の温度特性を有する抵抗素子から構成している。この結果、低温における負荷電流は、相対的に、抵抗素子Ｒ１の抵抗値「ｒ１」が大きくなることから、小さくなる。一方、高温における負荷電流は、相対的に、抵抗素子Ｒ１の抵抗値「ｒ１」が小さくなることから、大きくなる。このようにして、自動的に、低温においては、炭化珪素を使用したダイオードに流れる電流を小さくすることによって、低温における順方向電圧を下げる方向にシフトさせる一方、高温においては、炭化珪素を使用したダイオードに流れる電流を大きくすることによって、高温における順方向電圧を上げる方向にシフトさせるという第２基本思想を実現することができる。この結果、本実施の形態における第２特徴点によれば、基準電圧生成回路を形成する半導体チップの大型化を抑制できることになり、引いては、基準電圧生成回路を含む半導体装置の製造コストの削減を図ることができることになる。
具体的に、図７は、図１に示す抵抗素子Ｒ１を炭化珪素にアルミニウムが導入されたｐ型半導体領域からなるｐ型拡散抵抗素子から構成する場合における温度と負荷電流との関係を示すグラフである。図７において、横軸は、温度を示しており、縦軸は、負荷電流を示している。図７に示すように、図１に示す抵抗素子Ｒ１を炭化珪素にアルミニウムが導入されたｐ型半導体領域からなるｐ型拡散抵抗素子から構成することによって、室温（２５℃）における負荷電流値に対して、５００℃における負荷電流値は、２４倍にも増加することがわかる。このようにして、低温においては、炭化珪素を使用したダイオードに流れる電流を小さくすることによって、低温における順方向電圧を下げる方向にシフトさせる一方、高温においては、炭化珪素を使用したダイオードに流れる電流を大きくすることによって、高温における順方向電圧を上げる方向にシフトさせるという第２基本思想を実現可能なように構成できることがわかる。
具体的に、図８は、負荷電流を一定に制御した場合の温度と順方向電圧ＶＦとの関係を示すグラフと、図７に示すように負荷電流を変化させた場合の温度と順方向電圧ＶＦとの関係を示すグラフとを示す図である。図８において、横軸は、温度を示しており、縦軸は、順方向電圧ＶＦを示している。図８に示すように、負荷電流を一定（１μＡ）にした場合の温度係数は、−３．７ｍＶ／℃であるのに対し、図７に示すように負荷電流を変化させた場合の温度係数は、−３．０ｍＶ／℃となって、なだらかになっていることがわかる。
＜第２基本思想の斬新性＞
上述したように、本実施の形態における第２基本思想は、炭化珪素を使用したダイオードにおける順方向電圧の温度係数を小さくするために、順方向電圧が電流密度によって増減することを利用する思想である。
ダイオードの順方向電圧は、温度依存性を有するとともに、電流密度依存性も有している。この点に関し、これまでの基準電圧生成回路では、負荷電流を一定に制御することに設計する。なぜなら、ダイオードの順方向電圧の温度依存性だけを顕在化させるためである。ただし、炭化珪素を使用したダイオードにおいて、負荷電流を一定に制御すると、図６に示すように、順方向電圧の温度係数の傾きが大きくなってしまう。そこで、本実施の形態では、順方向電圧の温度係数の傾きをなだらかにするため、順方向電圧が電流密度によって増減することを利用する。具体的に、本実施の形態では、低温においては、炭化珪素を使用したダイオードに流れる電流を小さくすることによって、低温における順方向電圧を下げる方向にシフトさせる一方、高温においては、炭化珪素を使用したダイオードに流れる電流を大きくすることによって、高温における順方向電圧を上げる方向にシフトさせる。このように、本実施の形態では、負荷電流を一定に制御するのではなく、低温時においては負荷電流を相対的に小さくし、かつ、高温時においては負荷電流を相対的に大きくするように負荷電流を変動させる。この点において、本実施の形態における技術的思想は、負荷電流を一定に制御することを前提とするこれまでの技術に対して、斬新性を有するのである。そして、このような本実施の形態における第２基本思想を具現化する手段として、例えば、図１に示す抵抗素子Ｒ１を炭化珪素にアルミニウムが導入されたｐ型半導体領域からなるｐ型拡散抵抗素子から構成している。この結果、ｐ型拡散抵抗素子が負の温度特性を有していることに起因して、自動的に、低温における負荷電流は、相対的に、抵抗素子Ｒ１の抵抗値「ｒ１」が大きくなることから、小さくなる。一方、高温における負荷電流は、相対的に、抵抗素子Ｒ１の抵抗値「ｒ１」が小さくなることから、大きくなる。このようにして、本実施の形態における第２特徴点を採用することにより、自動的に、低温においては、炭化珪素を使用したダイオードに流れる電流を小さくすることによって、低温における順方向電圧を下げる方向にシフトさせる一方、高温においては、炭化珪素を使用したダイオードに流れる電流を大きくすることによって、高温における順方向電圧を上げる方向にシフトさせるという第２基本思想を実現することができる。つまり、本実施の形態では、単純に、図１に示す抵抗素子Ｒ１を炭化珪素にアルミニウムが導入されたｐ型半導体領域からなるｐ型拡散抵抗素子から構成することによって、わざわざ、負荷電流の増減を制御する大掛かりな制御回路を設ける必要がなくなる。すなわち、図１に示す抵抗素子Ｒ１を炭化珪素にアルミニウムが導入されたｐ型半導体領域からなるｐ型拡散抵抗素子から構成するという本実施の形態における第２特徴点によれば、わざわざ、負荷電流の増減を制御する大掛かりな制御回路を設けることなく、本実施の形態における第２基本思想を実現できる点で、有用な技術的思想であることがわかる。
＜実施の形態における効果＞
次に、本実施の形態における効果について説明する。図９は、例えば、図１に示す基準電圧生成回路の出力端子ＯＴから出力される出力電圧Ｖｒｅｆの温度依存性を示すグラフである。図９において、横軸は、温度を示しており、縦軸は、出力電圧Ｖｒｅｆを示している。図９に示すように、本実施の形態における第１基本思想を具現化する第１特徴点と、本実施の形態における第２基本思想を具現化する第２特徴点とを採用することにより、例えば、図１に示す基準電圧生成回路から出力される出力電圧Ｖｒｅｆの温度依存性を小さくすることができることがわかる。
＜デバイス構造＞
続いて、本実施の形態における半導体装置のデバイス構造について説明する。図１０は、本実施の形態における半導体装置のデバイス構造を説明する断面図である。図１０において、領域Ａ１には、図１に示す基準電圧生成回路の構成要素である抵抗素子Ｒ１や抵抗素子Ｒ２のデバイス構造が図示されている。一方、領域Ａ２には、図１に示す基準電圧生成回路の構成要素であるダイオードＱ１〜Ｑ３のデバイス構造が図示されている。
まず、図１０の領域Ａ１に形成されているｐ型拡散抵抗素子のデバイス構造について説明する。図１０に示すように、半導体チップの領域Ａ１には、ｎ型炭化珪素基板１Ｓと、ｎ型炭化珪素基板１Ｓ上に設けられたｐ型半導体層ＰＳＬと、ｐ型半導体層ＰＳＬ上に設けられたｎ型半導体層ＥＰＩとが形成されている。そして、ｎ型炭化珪素基板１Ｓの裏面（下面）には、裏面電極ＢＥが形成されている。一方、ｎ型半導体層ＥＰＩには、ｎ型半導体層ＥＰＩに内包されるｐ型半導体領域ＰＲ１が形成されており、このｐ型半導体領域ＰＲ１がｐ型拡散抵抗素子として機能する。さらに、ｎ型半導体層ＥＰＩの表面と、ｐ型半導体領域ＰＲ１の表面とにわたって、層間絶縁膜ＩＬが形成されている。そして、この層間絶縁膜ＩＬには、層間絶縁膜ＩＬを貫通して、ｐ型半導体領域ＰＲ１の表面を露出する開口部ＯＰ１と開口部ＯＰ２とが形成されている。ｐ型半導体領域ＰＲ１と電気的に接続し、かつ、開口部ＯＰ１内から層間絶縁膜ＩＬ上にわたって配線ＷＬ１と配線ＷＬ２とが形成されている。以上のようにして、半導体チップの領域Ａ１には、ｐ型拡散抵抗素子が形成されていることになる。
続いて、図１０の領域Ａ２に形成されているダイオードのデバイス構造について説明する。図１０に示すように、半導体チップの領域Ａ２には、ｎ型炭化珪素基板１Ｓと、ｎ型炭化珪素基板１Ｓ上に設けられたｐ型半導体層ＰＳＬと、ｐ型半導体層ＰＳＬ上に設けられたｎ型コレクタとなるｎ型半導体層ＥＰＩとが形成されている。そして、ｎ型炭化珪素基板１Ｓの裏面（下面）には、裏面電極ＢＥが形成されている。一方、ｎ型半導体層ＥＰＩには、ｎ型半導体層ＥＰＩを貫通して、ｐ型半導体層ＰＳＬに達するトレンチＴＲが形成されており、このトレンチＴＲの内部には、例えば、ｐ型半導体層からなる埋め込み層ＢＳＬが埋め込まれている。そして、平面視において、ｎ型半導体層ＥＰＩは、トレンチＴＲに埋め込まれた埋め込み層ＢＳＬで囲まれている。このとき、埋め込み層ＢＳＬで囲まれたｎ型半導体層ＥＰＩには、ｐ型ベースとなるｐ型半導体領域ＰＲ２と、平面視においてｐ型半導体領域ＰＲ２に内包され、かつ、ｎ型エミッタとなるｎ型半導体領域ＮＲ２とが形成されている。さらに、トレンチＴＲに埋め込まれた埋め込み層ＢＳＬと、ｐ型半導体領域ＰＲ２と、ｎ型半導体領域ＮＲ２とが形成されたｎ型半導体層ＥＰＩ上には、層間絶縁膜ＩＬが形成されている。ここで、層間絶縁膜ＩＬには、層間絶縁膜ＩＬを貫通し、かつ、ｎ型半導体領域ＮＲ２の表面を露出する開口部ＯＰ３と、層間絶縁膜ＩＬを貫通し、かつ、ｐ型半導体領域ＰＲ２の表面を露出する開口部ＯＰ４と、層間絶縁膜ＩＬを貫通し、かつ、ｎ型半導体層ＥＰＩの表面を露出する開口部ＯＰ５とが形成されている。そして、ｎ型半導体領域ＮＲ２と電気的に接続し、かつ、開口部ＯＰ３から層間絶縁膜ＩＬ上にわたって配線ＷＬ３が形成されている。同様に、ｐ型半導体領域ＰＲ２と電気的に接続し、かつ、開口部ＯＰ４から層間絶縁膜ＩＬ上にわたるとともに、ｎ型半導体層ＥＰＩ２と電気的に接続し、かつ、開口部ＯＰ５から層間絶縁膜ＩＬ上にわたる配線ＷＬ４が形成されている。このようにして、図１０の領域Ａ２には、ｎ型半導体層ＥＰＩをｎ型コレクタとし、かつ、ｐ型半導体領域ＰＲ２をｐ型ベースとし、かつ、ｎ型半導体領域ＮＲ２をｎ型エミッタとするｎｐｎバイポーラトランジスタのｐ型ベースとｎ型コレクタとを短絡した構成を有するダイオードが形成されていることになる。
図１０の領域Ａ２に形成されているダイオードは、埋め込み層ＢＳＬとｐ型半導体層ＰＳＬとによって、電源電位が印加されるｎ型炭化珪素基板１Ｓと分離されている。したがって、図１０の領域Ａ２に形成されているダイオードのｎ型半導体層ＥＰＩの電位を任意の電位にすることができるため、図１０の領域Ａ２に形成されているダイオードのデバイス構造によって、図１に示す基準電圧生成回路のダイオードＱ１〜Ｑ３を実現できる。
＜変形例１＞
図１１は、本変形例１における基準電圧生成回路の回路構成を示す図である。図１１において、ダイオードＱ１〜Ｑ３のアノードは、電源電位が供給される電源線ＶＬと電気的に接続されている。このように構成されている基準電圧生成回路では、出力端子ＯＴから負バイアスの出力電圧を出力することができる。
ここで、図１２は、本変形例１における半導体装置のデバイス構造を説明する断面図である。図１２において、領域Ａ１には、図１１に示す基準電圧生成回路の構成要素である抵抗素子Ｒ１や抵抗素子Ｒ２のデバイス構造が図示されている。一方、領域Ａ２には、図１１に示す基準電圧生成回路の構成要素であるダイオードＱ１〜Ｑ３のデバイス構造が図示されている。図１２においては、ｎ型炭化珪素基板１Ｓ上に、ｎ型半導体層ＥＰＩが形成されており、このｎ型半導体層ＥＰＩに内包されるように、ｐ型半導体領域ＰＲ２が形成され、かつ、このｐ型半導体領域ＰＲ２に内包されるように、ｎ型半導体領域ＮＲ２が形成されている。図１２の領域Ａ２に形成されているダイオードは、図１０の領域Ａ２に形成されているダイオードとは異なり、ダイオードがｎ型炭化珪素基板１Ｓと分離されていない。なぜなら、ｎ型炭化珪素基板１Ｓには、電源電位が印加され、かつ、図１１に示す基準電圧生成回路の構成要素となるダイオードのアノードにも、電源電位が供給されることから、ダイオードのアノードとなるｎ型半導体層ＥＰＩとｎ型炭化珪素基板１Ｓとを分離する必要がないからである。これにより、本変形例１におけるダイオードのデバイス構造が簡素化されることになる。
＜変形例２＞
図１３は、本変形例２における半導体装置のデバイス構造を説明する断面図である。図１３において、領域Ａ１には、図１に示す基準電圧生成回路の構成要素である抵抗素子Ｒ１や抵抗素子Ｒ２のデバイス構造が図示されている。一方、領域Ａ２には、図１に示す基準電圧生成回路の構成要素であるダイオードＱ１〜Ｑ３のデバイス構造が図示されている。図１３においては、図１０とは異なり、トレンチＴＲに絶縁層ＯＸＬが埋め込まれている。例えば、図１０に示すデバイス構造においては、ｐ型半導体領域ＰＲ２をｐ型エミッタとし、かつ、ｎ型半導体層ＥＰＩをｎ型ベースとし、かつ、埋め込み層ＢＳＬをｎ型コレクタとする寄生ｐｎｐ型バイポーラトランジスタが形成される。これに対し、図１３に示すデバイス構造では、トレンチＴＲに埋め込まれている層が埋め込み層（ｐ型半導体層）ＢＳＬではなく、絶縁層ＯＸＬであるため、寄生ｐｎｐ型バイポーラトランジスタが形成されない。これにより、本変形例２における半導体装置によれば、寄生ｐｎｐ型バイポーラトランジスタに起因する誤点弧を防止することができ、これによって、半導体装置の信頼性を向上することができる。
なお、トレンチＴＲの内部に絶縁層ＯＸＬを埋め込むことによって、寄生ｐｎｐ型バイポーラトランジスタの形成を防止するという本変形例２の技術的思想は、これに限らず、例えば、図１４に示すように、トレンチＴＲの内壁に絶縁膜ＯＸＦを形成し、かつ、トレンチＴＲの内部に絶縁膜ＯＸＦを介して、埋め込み層ＢＳＬを埋め込んでもよい。また、例えば、図１５に示すように、図１４に示すデバイス構造に対して、トレンチＴＲの底部に形成されている絶縁膜ＯＸＦを除去する構成でも、寄生ｐｎｐ型バイポーラトランジスタの形成を防止するという本変形例２の技術的思想を具現化できる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば，図１に示す基準電圧生成回路では、ｎ型カレントミラー回路とｐ型カレントミラー回路とを直列に接続する構成例を示したが、前記実施の形態における技術的思想は、これに限らず、オペアンプを用いた基準電圧生成回路に適用することもできる。また、前記実施の形態では、基準電圧生成回路について説明したが、同じ原理で動作する基準電流生成回路にも、前記実施の形態における技術的思想を適用することができる。
前記実施の形態では、ｎｐｎバイポーラトランジスタのｐ型ベースとｎ型コレクタとを短絡した構成を有するダイオードを例に挙げたが、前記実施の形態における技術的思想は、これに限らず、例えば、単純なｐｎ接合ダイオードにも適用することができる。ただし、ｎｐｎバイポーラトランジスタのｐ型ベースとｎ型コレクタとを短絡した構成を有するダイオードを採用する利点は、ｎ型炭化珪素基板の表面側（半導体チップの表面側）からすべての端子（アノード端子とカソード端子）とを取り出すことができるため、半導体装置の実装構成が容易となる利点が得られる。
１Ｓ ｎ型炭化珪素基板
ＢＥ 裏面電極
ＢＳＬ 埋め込み層
ＥＰＩ ｎ型半導体層
Ｍ１ 電界効果トランジスタ
Ｍ２ 電界効果トランジスタ
Ｍ３ 電界効果トランジスタ
Ｍ４ 電界効果トランジスタ
Ｍ５ 電界効果トランジスタ
ＮＲ２ ｎ型半導体領域
ＰＲ１ ｐ型半導体領域
ＰＲ２ ｐ型半導体領域
ＰＳＬ ｐ型半導体層
Ｑ１ ダイオード
Ｑ２ ダイオード
Ｑ３ ダイオード
Ｒ１ 抵抗素子
Ｒ２ 抵抗素子
ＴＲ トレンチ

Claims (15)

  1. 炭化珪素を主成分とし、かつ、基準電圧生成回路が形成された半導体チップを備え、
    前記基準電圧生成回路は、抵抗素子とダイオードとを含み、
    前記抵抗素子は、アクセプタが導入された拡散抵抗素子から構成される、半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記ダイオードは、ドナーが導入されたｎ型コレクタとアクセプタが導入されたｐ型ベースとが短絡されたｎｐｎ型バイポーラトランジスタから構成される、半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記拡散抵抗素子に導入されているアクセプタと、前記ｐ型ベースに導入されているアクセプタとは、同じ種類の元素である、半導体装置。
  4. 請求項３に記載の半導体装置において、
    前記拡散抵抗素子に導入されているアクセプタは、アルミニウムであり、
    前記ｐ型ベースに導入されているアクセプタも、アルミニウムである、半導体装置。
  5. 請求項２に記載の半導体装置において、
    前記アクセプタのアクセプタ準位と前記炭化珪素の価電子帯の上端との間のエネルギー差は、前記ドナーのドナー準位と前記炭化珪素の伝導帯の下端との間のエネルギー差よりも大きい、半導体装置。
  6. 請求項２に記載の半導体装置において、
    前記ドナーは、窒素である、半導体装置。
  7. 請求項２に記載の半導体装置において、
    前記アクセプタの活性化率は、前記ドナーの活性化率よりも小さい、半導体装置。
  8. 請求項２に記載の半導体装置において、
    前記アクセプタの活性化率の温度依存性は、前記ドナーの活性化率の温度依存性よりも大きい、半導体装置。
  9. 請求項１に記載の半導体装置において、
    前記基準電圧生成回路における負荷電流は、室温においては第１電流値である一方、５００℃においては前記第１電流値の２０倍以上である、半導体装置。
  10. 請求項１に記載の半導体装置において、
    前記拡散抵抗素子は、負の温度依存性を有する、半導体装置。
  11. 請求項１に記載の半導体装置において、
    前記ダイオードのカソードは、基準電位が供給される接地線と接続される、半導体装置。
  12. 請求項１に記載の半導体装置において、
    前記ダイオードのアノードは、電源電位が供給される電源線と接続される、半導体装置。
  13. 請求項２に記載の半導体装置において、
    前記半導体チップは、
    ｎ型炭化珪素基板と、
    前記ｎ型炭化珪素基板上に形成されたｐ型半導体層と、
    前記ｐ型半導体層上に形成され、かつ、前記ｎ型コレクタとなるｎ型半導体層と、
    前記ｎ型半導体層を貫通して前記ｐ型半導体層に達するトレンチと、
    前記トレンチの内部に埋め込まれた埋め込み層と、
    を有し、
    平面視において、前記ｎ型半導体層は、前記埋め込み層で囲まれ、
    前記埋め込み層で囲まれた前記ｎ型半導体層には、
    前記ｐ型ベースとなるｐ型半導体領域と、
    平面視において前記ｐ型半導体領域に内包され、かつ、ｎ型エミッタとなるｎ型半導体領域と、
    が形成される、半導体装置。
  14. 請求項１３に記載の半導体装置において、
    前記埋め込み層は、ｐ型埋め込み半導体層から構成される、半導体装置。
  15. 請求項１３に記載の半導体装置において、
    前記埋め込み層は、絶縁層から構成される、半導体装置。
JP2017209234A 2017-10-30 2017-10-30 半導体装置 Expired - Fee Related JP6836982B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017209234A JP6836982B2 (ja) 2017-10-30 2017-10-30 半導体装置
GB1806657.1A GB2567910B (en) 2017-10-30 2018-04-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017209234A JP6836982B2 (ja) 2017-10-30 2017-10-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2019083247A true JP2019083247A (ja) 2019-05-30
JP6836982B2 JP6836982B2 (ja) 2021-03-03

Family

ID=62236207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017209234A Expired - Fee Related JP6836982B2 (ja) 2017-10-30 2017-10-30 半導体装置

Country Status (2)

Country Link
JP (1) JP6836982B2 (ja)
GB (1) GB2567910B (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60159919A (ja) * 1984-01-09 1985-08-21 モトローラ・インコーポレーテツド ほぼ零温度係数を有するバイアス電流基準回路
JPH0212509A (ja) * 1988-06-30 1990-01-17 Nec Corp 定電圧回路
JP2000035827A (ja) * 1998-07-16 2000-02-02 Nec Corp 基準電圧源回路
JP2009224797A (ja) * 2002-06-28 2009-10-01 National Institute Of Advanced Industrial & Technology 半導体装置
JP2017168834A (ja) * 2016-03-09 2017-09-21 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ トランジスタセルおよび補償構造体を含む広バンドギャップ半導体デバイス

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60159919A (ja) * 1984-01-09 1985-08-21 モトローラ・インコーポレーテツド ほぼ零温度係数を有するバイアス電流基準回路
JPH0212509A (ja) * 1988-06-30 1990-01-17 Nec Corp 定電圧回路
JP2000035827A (ja) * 1998-07-16 2000-02-02 Nec Corp 基準電圧源回路
JP2009224797A (ja) * 2002-06-28 2009-10-01 National Institute Of Advanced Industrial & Technology 半導体装置
JP2017168834A (ja) * 2016-03-09 2017-09-21 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ トランジスタセルおよび補償構造体を含む広バンドギャップ半導体デバイス

Also Published As

Publication number Publication date
GB2567910A (en) 2019-05-01
GB201806657D0 (en) 2018-06-06
JP6836982B2 (ja) 2021-03-03
GB2567910B (en) 2020-05-13

Similar Documents

Publication Publication Date Title
US4258311A (en) Constant voltage generator for generating a constant voltage having a predetermined temperature coefficient
JPH10122976A (ja) 半導体温度センサーとその製造方法
JP5481562B2 (ja) 接合型電界効果トランジスタおよびその製造方法
US3596115A (en) Integrated monolithic semiconductor voltage regulator arrangement
JP5921268B2 (ja) 低電圧参照回路
JPH0865063A (ja) 半導体集積回路
US5414295A (en) Avalance diode incorporated in a bipolar integrated circuit
JP2021525975A (ja) トランジスタおよびダイオードを含む回路およびデバイス
US2889499A (en) Bistable semiconductor device
TWI474481B (zh) 高增益常數β雙極性接面電晶體及其製造方法
JP6836982B2 (ja) 半導体装置
CN115706574A (zh) 无闩锁高压器件
US4032956A (en) Transistor circuit
JP2009252889A (ja) サージ保護素子
JP2010225797A (ja) 半導体装置
JP2019165044A (ja) 半導体装置
US9317053B2 (en) Voltage regulator for a flash memory
KR101416881B1 (ko) 베이스 안정 저항을 구비한 전력 바이폴라 트랜지스터
US8921213B2 (en) Method of making less electric current dependence of electric current gain of semiconductor device
KR790001225B1 (ko) 다단 증폭회로(多段增幅回路)
JP2014154786A (ja) クランプ素子を備えた半導体装置
CN111863804B (zh) 触发电压可调双向esd保护器件、结构及制备方法
KR790001224B1 (ko) 증폭회로(增幅回路)
TW564539B (en) Electrostatic discharge protection circuit
JPH06303052A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210208

R150 Certificate of patent or registration of utility model

Ref document number: 6836982

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees