JP2000332065A - ２メタルテープキャリアパッケージとその製造方法 - Google Patents
２メタルテープキャリアパッケージとその製造方法Info
- Publication number
- JP2000332065A JP2000332065A JP11136533A JP13653399A JP2000332065A JP 2000332065 A JP2000332065 A JP 2000332065A JP 11136533 A JP11136533 A JP 11136533A JP 13653399 A JP13653399 A JP 13653399A JP 2000332065 A JP2000332065 A JP 2000332065A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- package
- device hole
- tape carrier
- peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 微小孔の孔あけ工程及びデスミア処理を省略
するとともに、配線の自由度を高め、従来に比べ大幅な
コストダウンを図る。 【解決手段】 各デバイス孔１１について、その周縁部
に形成した内周導通部１５、又はデバイス孔１１を囲む
パッケージ外周孔の周縁部に形成した外周導通部１６に
て表裏の配線パターンを導通させる。
するとともに、配線の自由度を高め、従来に比べ大幅な
コストダウンを図る。 【解決手段】 各デバイス孔１１について、その周縁部
に形成した内周導通部１５、又はデバイス孔１１を囲む
パッケージ外周孔の周縁部に形成した外周導通部１６に
て表裏の配線パターンを導通させる。
Description
【０００１】
【発明の属する技術分野】この発明は、ＩＣ等のデバイ
スを実装し、電子回路機器や電子回路基板や液晶表示装
置などに搭載されるＴＡＢ（Tape Automated Bonding）
用テープキャリアパッケージ、特に、テープ状ベースフ
ィルムの表裏両面に金属箔を形成し、該ベースフィルム
のデバイス孔にＩＣ等を配置して金属箔上の配線パター
ンと接続する２メタルテープキャリアパッケージとその
製造方法に関する。
スを実装し、電子回路機器や電子回路基板や液晶表示装
置などに搭載されるＴＡＢ（Tape Automated Bonding）
用テープキャリアパッケージ、特に、テープ状ベースフ
ィルムの表裏両面に金属箔を形成し、該ベースフィルム
のデバイス孔にＩＣ等を配置して金属箔上の配線パター
ンと接続する２メタルテープキャリアパッケージとその
製造方法に関する。
【０００２】
【従来の技術】近年、電子機器の高速動作や発熱対策の
要請がますます強くなっている。これらの要請に応える
ために、入出力端子数が多くグランド面を有する両面Ｔ
ＡＢ製品が普及してきている。
要請がますます強くなっている。これらの要請に応える
ために、入出力端子数が多くグランド面を有する両面Ｔ
ＡＢ製品が普及してきている。
【０００３】図２、３、４に、従来の２メタルテープキ
ャリアパッケージの製造方法をそれぞれ示し、図２はブ
ラインドビア法、図３はポリイミドエッチング法、図４
はパンチング法である。これらはいずれも、図１に示す
ように、ポリイミドフィルム１の表裏両面に銅箔２を形
成したテープ状ベースフィルム３を用いる。
ャリアパッケージの製造方法をそれぞれ示し、図２はブ
ラインドビア法、図３はポリイミドエッチング法、図４
はパンチング法である。これらはいずれも、図１に示す
ように、ポリイミドフィルム１の表裏両面に銅箔２を形
成したテープ状ベースフィルム３を用いる。
【０００４】従来のブラインドビア法の工程は、図２の
（Ａ）から（Ｏ）に示すように、パーホレーションパン
チ、フォトレジストコート、ブラインドビア部となる微
小孔の片面露光、片面現像、エッチング、フォトレジス
ト剥離、ポリイミド部分の微小孔のレーザー加工、ポリ
イミドの残りの部分を除去するデスミア処理、導電性付
与、銅メッキ、整面、フォトレジストコート、パターン
の露光、現像、エッチング、レジスト剥離、電気メッ
キ、ソルダーレジスト印刷、パンチングによる電気メッ
キ導通線カット（デバイス孔の加工）という手順であっ
た。
（Ａ）から（Ｏ）に示すように、パーホレーションパン
チ、フォトレジストコート、ブラインドビア部となる微
小孔の片面露光、片面現像、エッチング、フォトレジス
ト剥離、ポリイミド部分の微小孔のレーザー加工、ポリ
イミドの残りの部分を除去するデスミア処理、導電性付
与、銅メッキ、整面、フォトレジストコート、パターン
の露光、現像、エッチング、レジスト剥離、電気メッ
キ、ソルダーレジスト印刷、パンチングによる電気メッ
キ導通線カット（デバイス孔の加工）という手順であっ
た。
【０００５】従来のポリイミドエッチング法の工程は、
図３の（Ａ）から（Ｎ）に示すように、パーホレーショ
ンパンチ、フォトレジストコート、ブラインドビア部と
なる微小孔の両面露光、両面現像、両面エッチング、フ
ォトレジスト剥離、ポリイミド部分の微小孔のエッチン
グ、酸洗浄、導通性付与、銅メッキ、整面、フォトレジ
ストコート、パターンの露光、現像、エッチング、レジ
スト剥離、電気メッキ、ソルダーレジスト印刷、パンチ
ングによる電気メッキ導通線カット（デバイス孔の加
工）という手順であった。
図３の（Ａ）から（Ｎ）に示すように、パーホレーショ
ンパンチ、フォトレジストコート、ブラインドビア部と
なる微小孔の両面露光、両面現像、両面エッチング、フ
ォトレジスト剥離、ポリイミド部分の微小孔のエッチン
グ、酸洗浄、導通性付与、銅メッキ、整面、フォトレジ
ストコート、パターンの露光、現像、エッチング、レジ
スト剥離、電気メッキ、ソルダーレジスト印刷、パンチ
ングによる電気メッキ導通線カット（デバイス孔の加
工）という手順であった。
【０００６】また、従来のパンチング法の工程は、図４
の（Ａ）から（Ｊ）に示すように、パーホレーションパ
ンチ、ブラインドビア部となる微小孔のＮＣパンチ、整
面（バリ取り）、導通性付与、銅メッキ、整面、フォト
レジストコート、パターンの露光、現像、エッチング、
レジスト剥離、電気メッキ、ソルダーレジスト印刷、パ
ンチングによる電気メッキ導通線カット（デバイス孔の
加工）という手順であった。
の（Ａ）から（Ｊ）に示すように、パーホレーションパ
ンチ、ブラインドビア部となる微小孔のＮＣパンチ、整
面（バリ取り）、導通性付与、銅メッキ、整面、フォト
レジストコート、パターンの露光、現像、エッチング、
レジスト剥離、電気メッキ、ソルダーレジスト印刷、パ
ンチングによる電気メッキ導通線カット（デバイス孔の
加工）という手順であった。
【０００７】
【発明が解決しようとする課題】従来は、いずれの方法
の場合も、各デバイス孔の周囲に上記のように多数の微
小孔を形成して該微小孔において、つまり図５に示すよ
うに多数のスルホール又はブラインドビア部４をもって
表裏の電気的導通をとっていた。そして、デバイス孔５
内に配置したＩＣ６をワイヤボンディングにて表側の配
線パターンに接続し、裏側への配線はスルホール又はブ
ラインドビア部４を通じて行っていたので、次のような
問題点があった。
の場合も、各デバイス孔の周囲に上記のように多数の微
小孔を形成して該微小孔において、つまり図５に示すよ
うに多数のスルホール又はブラインドビア部４をもって
表裏の電気的導通をとっていた。そして、デバイス孔５
内に配置したＩＣ６をワイヤボンディングにて表側の配
線パターンに接続し、裏側への配線はスルホール又はブ
ラインドビア部４を通じて行っていたので、次のような
問題点があった。
【０００８】 多数のスルホール又はブラインドビア
部４を形成するための工程を必要としており、特に図４
のパンチング法の場合には、ＮＣパンチで形成している
が、１パターンに例えば５００個の微小孔をあけるとす
ると、通常では２〜３日の作業になる。針山のような金
型を使用してパンチングすると時間短縮できるが、金型
費用がかかる上に、金型の保守が難しい等の問題があ
る。
部４を形成するための工程を必要としており、特に図４
のパンチング法の場合には、ＮＣパンチで形成している
が、１パターンに例えば５００個の微小孔をあけるとす
ると、通常では２〜３日の作業になる。針山のような金
型を使用してパンチングすると時間短縮できるが、金型
費用がかかる上に、金型の保守が難しい等の問題があ
る。
【０００９】 図２のブラインドビア法及び図３のポ
リイミドエッチング法の場合、ブラインドビアとなる微
小孔の加工後、ポリイミドの残りを除去するデスミア処
理が必要で、その処理には強アルカリや酸などの薬品を
多く使用するので、銅箔が変色し、この変色を取るため
に酸洗浄がまた必要である。
リイミドエッチング法の場合、ブラインドビアとなる微
小孔の加工後、ポリイミドの残りを除去するデスミア処
理が必要で、その処理には強アルカリや酸などの薬品を
多く使用するので、銅箔が変色し、この変色を取るため
に酸洗浄がまた必要である。
【００１０】そこで、この発明の目的は、微小孔の孔あ
け工程及びデスミア処理を無くすことができるととも
に、配線の自由度が増し、従来に比べて大幅なコストダ
ウンが図れる、２メタルテープキャリアパッケージとそ
の製造方法を提供することにある。
け工程及びデスミア処理を無くすことができるととも
に、配線の自由度が増し、従来に比べて大幅なコストダ
ウンが図れる、２メタルテープキャリアパッケージとそ
の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】この発明による２メタル
テープキャリアパッケージは、バイス孔の周縁部と該デ
バイス孔を囲むパッケージ外周孔の周縁部との少なくと
も一方に、表裏の配線パターンを導通させる導通部を形
成したことを特徴とする。表裏の配線パターンを導通さ
せる導通部は表裏の配線パターンと一体に形成されてい
る。
テープキャリアパッケージは、バイス孔の周縁部と該デ
バイス孔を囲むパッケージ外周孔の周縁部との少なくと
も一方に、表裏の配線パターンを導通させる導通部を形
成したことを特徴とする。表裏の配線パターンを導通さ
せる導通部は表裏の配線パターンと一体に形成されてい
る。
【００１２】このような２メタルテープキャリアパッケ
ージを、この発明では次のような工程によって製造す
る。表裏両面に金属箔を形成したテープ状ベースフィル
ムに、パーホレーションとデバイス孔と該デバイス孔を
囲むパッケージ外周孔とをパンチングする工程。表裏の
金属箔上、及びデバイス孔の周縁部とパッケージ外周孔
の周縁部との少なくとも一方に金属メッキを施し、デバ
イス孔の周縁部とパッケージ外周孔の周縁部との少なく
とも一方に表裏を導通させる導通部を形成する工程。パ
ターンエッチングして導通部で表裏が導通された配線パ
ターンを形成する工程。デバイス孔にデバイスを配置し
て配線パターンと接続する工程。
ージを、この発明では次のような工程によって製造す
る。表裏両面に金属箔を形成したテープ状ベースフィル
ムに、パーホレーションとデバイス孔と該デバイス孔を
囲むパッケージ外周孔とをパンチングする工程。表裏の
金属箔上、及びデバイス孔の周縁部とパッケージ外周孔
の周縁部との少なくとも一方に金属メッキを施し、デバ
イス孔の周縁部とパッケージ外周孔の周縁部との少なく
とも一方に表裏を導通させる導通部を形成する工程。パ
ターンエッチングして導通部で表裏が導通された配線パ
ターンを形成する工程。デバイス孔にデバイスを配置し
て配線パターンと接続する工程。
【００１３】
【発明の実施の形態】次に、この発明の実施の形態を図
面を参照して説明する。
面を参照して説明する。
【００１４】この発明でも、図６に示すように、ポリイ
ミドフィルム１の表裏両面に銅箔２を形成したテープ状
ベースフィルム３を用いる。
ミドフィルム１の表裏両面に銅箔２を形成したテープ状
ベースフィルム３を用いる。
【００１５】図７の（Ａ）に示すように、このテープ状
ベースフィルム３に、両側のパーホレーション１０と、
多数のデバイス孔１１と、該デバイス孔１１をそれぞれ
囲むパッケージ外周孔１２とを同時にパンチングする。
ベースフィルム３に、両側のパーホレーション１０と、
多数のデバイス孔１１と、該デバイス孔１１をそれぞれ
囲むパッケージ外周孔１２とを同時にパンチングする。
【００１６】次に、同図の（Ｂ）に示すように、表裏両
面の銅箔２とデバイス孔１１の周縁部とパッケージ外周
孔１２の周縁部を含めて銅メッキ１３を施し、さらにそ
の上に、（Ｃ）に示すようにフォトレジストコート１４
を施しておいてから、（Ｄ）に示すようにパターン部の
露光と現像を行う。
面の銅箔２とデバイス孔１１の周縁部とパッケージ外周
孔１２の周縁部を含めて銅メッキ１３を施し、さらにそ
の上に、（Ｃ）に示すようにフォトレジストコート１４
を施しておいてから、（Ｄ）に示すようにパターン部の
露光と現像を行う。
【００１７】次に、（Ｅ）に示すようにパターンのエッ
チングした後、（Ｆ）に示すようにフォトレジスト剥離
すると、配線パターンが形成されるとともに、デバイス
孔１１の周縁部に内周導通部１５、パッケージ外周孔１
２の周縁部に外周導通部１６が形成される。この後、
（Ｇ）に示すように電気メッキ導通線カット、つまり各
デバイス孔１１の近傍にメッキリードパンチ孔１７をあ
ける。
チングした後、（Ｆ）に示すようにフォトレジスト剥離
すると、配線パターンが形成されるとともに、デバイス
孔１１の周縁部に内周導通部１５、パッケージ外周孔１
２の周縁部に外周導通部１６が形成される。この後、
（Ｇ）に示すように電気メッキ導通線カット、つまり各
デバイス孔１１の近傍にメッキリードパンチ孔１７をあ
ける。
【００１８】これにより、図８に示すように各デバイス
孔１１について、その内周導通部１５とパッケージ外周
孔１２の外周導通部１６にて表裏の配線パターンが導通
する。そこで、デバイス孔１１にＩＣ６を配置してワイ
ヤボンディングにて表側の配線パターンに接続すれば、
この発明による２メタルテープキャリアパッケージが完
成する。
孔１１について、その内周導通部１５とパッケージ外周
孔１２の外周導通部１６にて表裏の配線パターンが導通
する。そこで、デバイス孔１１にＩＣ６を配置してワイ
ヤボンディングにて表側の配線パターンに接続すれば、
この発明による２メタルテープキャリアパッケージが完
成する。
【００１９】なお、上記の実施例では、各デバイス孔１
１について、その内周導通部１５とパッケージ外周孔１
２の外周導通部１６の両方で表裏の導通をとったが、い
ずれか一方でも良い。
１について、その内周導通部１５とパッケージ外周孔１
２の外周導通部１６の両方で表裏の導通をとったが、い
ずれか一方でも良い。
【００２０】
【発明の効果】以上説明したように、この発明によれ
ば、デバイス孔の周縁部に形成した内周導通部又はデバ
イス孔を囲むパッケージ外周孔の周縁部に形成した外周
導通部にて表裏の配線パターンを導通させるので、従来
における微小孔の孔あけ工程及びデスミア処理を無くす
ことができるとともに、配線の自由度が増すので、従来
に比べ大幅なコストダウンが図れる。
ば、デバイス孔の周縁部に形成した内周導通部又はデバ
イス孔を囲むパッケージ外周孔の周縁部に形成した外周
導通部にて表裏の配線パターンを導通させるので、従来
における微小孔の孔あけ工程及びデスミア処理を無くす
ことができるとともに、配線の自由度が増すので、従来
に比べ大幅なコストダウンが図れる。
【図１】従来において使用していたテープ状ベースフィ
ルムの断面図である。
ルムの断面図である。
【図２】従来のブラインドビア法の工程を（Ａ）から
（Ｏ）に分けて示す断面図である。
（Ｏ）に分けて示す断面図である。
【図３】従来のポリイミドエッチング法の工程を（Ａ）
から（Ｎ）に分けて示す断面図である。
から（Ｎ）に分けて示す断面図である。
【図４】従来のパンチング法の工程を（Ａ）から（Ｊ）
に分けて示す断面図である。
に分けて示す断面図である。
【図５】図２、図３及び図４に示した従来の各方法にて
完成される２メタルテープキャリアパッケージの断面図
である。
完成される２メタルテープキャリアパッケージの断面図
である。
【図６】この発明において使用するテープ状ベースフィ
ルムの断面図である。
ルムの断面図である。
【図７】この発明による製造方法の工程を（Ａ）から
（Ｇ）に分けて示す断面図である。
（Ｇ）に分けて示す断面図である。
【図８】この発明にて完成される２メタルテープキャリ
アパッケージの断面図である。
アパッケージの断面図である。
１ ポリイミドフィルム ２ 銅箔 ３ テープ状ベースフィルム ６ ＩＣ １０ パーホレーション １１ デバイス孔 １２ パッケージ外周孔 １３ 銅メッキ １４ フォトレジストコート １５ 内周導通部 １６ 外周導通部 １７ メッキリードパンチ孔
Claims (3)
- 【請求項１】 テープ状ベースフィルムの表裏両面に金
属箔を形成し、該ベースフィルムのデバイス孔にデバイ
スを配置して前記金属箔上の配線パターンと接続する２
メタルテープキャリアにおいて、前記デバイス孔の周縁
部と該デバイス孔を囲むパッケージ外周孔の周縁部との
少なくとも一方に、前記表裏の配線パターンを導通させ
る導通部を形成したことを特徴とする、２メタルテープ
キャリアパッケージ。 - 【請求項２】 表裏の配線パターンを導通させる導通部
は表裏の配線パターンと一体に形成されている、請求項
１に記載の２メタルテープキャリアパッケージ。 - 【請求項３】 表裏両面に金属箔を形成したテープ状ベ
ースフィルムに、パーホレーションとデバイス孔と該デ
バイス孔を囲むパッケージ外周孔とをパンチングする工
程と、前記表裏の金属箔上、及び前記デバイス孔の周縁
部と前記パッケージ外周孔の周縁部との少なくとも一方
に金属メッキを施し、デバイス孔の周縁部とパッケージ
外周孔の周縁部との少なくとも一方に表裏を導通させる
導通部を形成する工程と、パターンエッチングして前記
導通部で表裏が導通された配線パターンを形成する工程
と、前記デバイス孔にデバイスを配置して前記配線パタ
ーンと接続する工程とを有することを特徴とする、２メ
タルテープキャリアパッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13653399A JP4150464B2 (ja) | 1999-05-18 | 1999-05-18 | ２メタルテープキャリアパッケージとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13653399A JP4150464B2 (ja) | 1999-05-18 | 1999-05-18 | ２メタルテープキャリアパッケージとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000332065A true JP2000332065A (ja) | 2000-11-30 |
| JP4150464B2 JP4150464B2 (ja) | 2008-09-17 |
Family
ID=15177421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13653399A Expired - Fee Related JP4150464B2 (ja) | 1999-05-18 | 1999-05-18 | ２メタルテープキャリアパッケージとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4150464B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019140366A (ja) * | 2018-02-14 | 2019-08-22 | ▲き▼邦科技股▲分▼有限公司 | 半導体基板およびその加工方法 |
| CN116959996A (zh) * | 2022-04-12 | 2023-10-27 | 礼鼎半导体科技秦皇岛有限公司 | 具有双面导电凸块的封装基板及其制作方法 |
-
1999
- 1999-05-18 JP JP13653399A patent/JP4150464B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019140366A (ja) * | 2018-02-14 | 2019-08-22 | ▲き▼邦科技股▲分▼有限公司 | 半導体基板およびその加工方法 |
| CN116959996A (zh) * | 2022-04-12 | 2023-10-27 | 礼鼎半导体科技秦皇岛有限公司 | 具有双面导电凸块的封装基板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4150464B2 (ja) | 2008-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100783340B1 (ko) | 반도체소자 탑재용 중계기판의 제조방법 | |
| JP3606785B2 (ja) | 配線基板の製造方法 | |
| KR20210156005A (ko) | 연성인쇄회로기판의 제조 방법 | |
| TWI252721B (en) | Method of manufacturing double-sided printed circuit board | |
| JPH1051137A (ja) | プリント配線板の製造方法 | |
| JP2000332065A (ja) | ２メタルテープキャリアパッケージとその製造方法 | |
| JP2001358257A (ja) | 半導体装置用基板の製造方法 | |
| JPH10189805A (ja) | 電子部品搭載用基板及びその製造方法 | |
| JP2006100300A (ja) | プリント配線板の製造方法、およびプリント配線板 | |
| TWI234423B (en) | Method for making a circuit board | |
| JP4137295B2 (ja) | Ｃｓｐ用テープキャリアの製造方法 | |
| JP3095857B2 (ja) | 電子部品搭載用基板 | |
| JPH1093213A (ja) | 回路基板、回路装置および装置 | |
| JPH1117315A (ja) | 可撓性回路基板の製造法 | |
| JP4252227B2 (ja) | 両面可撓性回路基板の製造法 | |
| JP2000332064A (ja) | 微細配線テープキャリアの製造方法 | |
| JP3965553B2 (ja) | Ｔａｂテープの製造方法 | |
| JP2004014672A (ja) | 半導体装置用基板及びその製造方法 | |
| KR20030042873A (ko) | 순수금속의 레지스트 도금을 이용한 인쇄회로기판의회로형성방법 | |
| JPH07254770A (ja) | フレキシブルプリント配線板の製造方法 | |
| JP2001035962A (ja) | 半導体パッケージ用基板の製造方法 | |
| JPH05327184A (ja) | 電子部品搭載用基板の製造方法 | |
| JP2004273516A (ja) | 配線板の製造方法 | |
| JP4662097B2 (ja) | プリント配線板の製造方法 | |
| JPH11354473A (ja) | 半導体素子基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060411 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080312 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080411 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080526 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080630 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |