JP2023159727A - 半導体装置及び半導体装置の製造方法 - Google Patents

Abstract

【課題】Ｎｉめっき膜とパッシベーション層との間の密着性を向上できる半導体装置及び半導体装置の製造方法を提供する。【解決手段】半導体装置は、第１主面を有する基板と、前記第１主面の上方に設けられた第１金属層と、前記第１金属層を覆うパッシベーション層と、第２金属層と、を有し、前記パッシベーション層に、前記第１金属層の一部が露出する開口部が設けられており、前記第２金属層は、前記開口部の内壁面を覆うＡｌ又はＡｌ合金膜と、前記Ａｌ又はＡｌ合金膜に接すると共に、前記開口部の内側で前記第１金属層の上方に設けられたＮｉめっき膜と、を有する。【選択図】図１

Description

本開示は、半導体装置及び半導体装置の製造方法に関する。

アルミニウム膜の上に、開口部が形成されパッシベーション層が形成され、開口部の内側でアルミニウム膜の上にＮｉめっき膜が形成された半導体装置が知られている。

特開２０１１－０４２８３１号公報

Ｎｉめっき膜とパッシベーション層との間の密着性の向上が望まれている。

本開示は、Ｎｉめっき膜とパッシベーション層との間の密着性を向上できる半導体装置及び半導体装置の製造方法を提供することを目的とする。

本開示の半導体装置は、第１主面を有する基板と、前記第１主面の上方に設けられた第１金属層と、前記第１金属層を覆うパッシベーション層と、第２金属層と、を有し、前記パッシベーション層に、前記第１金属層の一部が露出する開口部が設けられており、前記第２金属層は、前記開口部の内壁面を覆うＡｌ又はＡｌ合金膜と、前記Ａｌ又はＡｌ合金膜に接すると共に、前記開口部の内側で前記第１金属層の上方に設けられたＮｉめっき膜と、を有する。

本開示によれば、Ｎｉめっき膜とパッシベーション層との間の密着性を向上できる。

図１は、第１実施形態に係る半導体装置の構成を示す断面図である。 図２は、第１実施形態に係る半導体装置の製造方法を示す断面図（その１）である。 図３は、第１実施形態に係る半導体装置の製造方法を示す断面図（その２）である。 図４は、第１実施形態に係る半導体装置の製造方法を示す断面図（その３）である。 図５は、第１実施形態に係る半導体装置の製造方法を示す断面図（その４）である。 図６は、第１実施形態に係る半導体装置の製造方法を示す断面図（その５）である。 図７は、第１実施形態に係る半導体装置の製造方法を示す断面図（その６）である。 図８は、第１実施形態に係る半導体装置の製造方法を示す断面図（その７）である。 図９は、第１実施形態に係る半導体装置の製造方法を示す断面図（その８）である。 図１０は、第１実施形態に係る半導体装置の製造方法を示す断面図（その９）である。 図１１は、第１実施形態に係る半導体装置の製造方法を示す断面図（その１０）である。 図１２は、第１実施形態に係る半導体装置の製造方法を示す断面図（その１１）である。 図１３は、第１実施形態に係る半導体装置の製造方法を示す断面図（その１２）である。 図１４は、第２実施形態に係る半導体装置の構成を示す断面図である。

実施するための形態について、以下に説明する。

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一又は対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、"－"（バー）を数字の上に付すことによって表現されるが、本開示では数字の前に負の符号を付している。また、以下の説明では、ＸＹＺ直交座標系を用いるが、当該座標系は、説明のために定めるものであって、半導体装置の姿勢について限定するものではない。また、ＸＹ面視を平面視といい、任意の点からみて、＋Ｚ方向を上方、上側又は上ということがあり、－Ｚ方向を下方、下側又は下ということがある。

〔１〕 本開示の一態様に係る半導体装置は、第１主面を有する基板と、前記第１主面の上方に設けられた第１金属層と、前記第１金属層を覆うパッシベーション層と、第２金属層と、を有し、前記パッシベーション層に、前記第１金属層の一部が露出する開口部が設けられており、前記第２金属層は、前記開口部の内壁面を覆うＡｌ又はＡｌ合金膜と、前記Ａｌ又はＡｌ合金膜に接すると共に、前記開口部の内側で前記第１金属層の上方に設けられたＮｉめっき膜と、を有する。

Ａｌ又はＡｌ合金膜が開口部の内壁面を覆い、Ｎｉめっき膜がＡｌ又はＡｌ合金膜に接すると共に、開口部の内側で第１金属層の上方に設けられている。Ｎｉめっき膜とＡｌ又はＡｌ合金膜との間の密着性及びＡｌ又はＡｌ合金膜とパッシベーション層との間の密着性は、Ｎｉめっき膜とパッシベーション層とが直接接する場合のＮｉめっき膜とパッシベーション層との間の密着性よりも高い。従って、Ａｌ又はＡｌ合金膜を介してＮｉめっき膜とパッシベーション層との間に優れた密着性を得ることができる。

〔２〕 〔１〕において、前記Ａｌ又はＡｌ合金膜の厚さは、１０ｎｍ以上であってもよい。この場合、Ａｌ又はＡｌ合金膜を介してＮｉめっき膜とパッシベーション層との間に優れた密着性を得やすい。

〔３〕 〔１〕又は〔２〕において、前記内壁面と前記第１主面とのなす角度は、１５°以上９０°以下であってもよい。この場合、開口部の内壁面を覆うようにＡｌ又はＡｌ合金膜を形成しやすい。

〔４〕 〔１〕～〔３〕において、前記Ｎｉめっき膜の上方に設けられたＡｕめっき膜又はＡｇめっき膜を有してもよい。この場合、第２金属層に優れた耐食性を得やすい。

〔５〕 〔４〕において、前記Ｎｉめっき膜と前記Ａｕめっき膜又はＡｇめっき膜との間に設けられたＰｄめっき膜を有してもよい。この場合、Ｎｉめっき膜とＡｕめっき膜又はＡｇめっき膜との間に優れた密着性を得やすい。

〔６〕 〔１〕～〔５〕において、前記パッシベーション層は、ポリイミド層、窒化シリコン層及び酸化シリコン層からなる群から選択された少なくとも１つを含んでもよい。この場合、優れた絶縁性を得やすい。

〔７〕 〔１〕～〔６〕において、前記基板は、炭化珪素基板であってもよい。この場合、優れた耐圧が得やすい。

〔８〕 本開示の一態様に係る半導体装置の製造方法は、第１主面を有する基板と、前記第１主面の上方に第１金属層を形成する工程と、前記第１金属層を覆うパッシベーション層を形成する工程と、前記パッシベーション層に、前記第１金属層の一部が露出する開口部を形成する工程と、前記開口部の内壁面を覆うＡｌ又はＡｌ合金膜を形成する工程と、前記開口部の内側で前記第１金属層の上方に、前記Ａｌ又はＡｌ合金膜に接するＮｉめっき膜を形成する工程と、を有する。

開口部の内壁面を覆うＡｌ又はＡｌ合金膜が形成され、Ａｌ又はＡｌ合金膜に接するＮｉめっき膜が開口部の内側で第１金属層の上方に形成される。従って、Ａｌ又はＡｌ合金膜を介してＮｉめっき膜とパッシベーション層との間に優れた密着性を得ることができる。

〔９〕 〔８〕において、前記Ａｌ又はＡｌ合金膜は、スパッタ法により形成されてもよい。この場合、Ａｌ又はＡｌ合金膜とパッシベーション層との間に特に優れた密着性を得やすい。

（第１実施形態）
第１実施形態について説明する。第１実施形態は、炭化珪素を用いたいわゆる縦型のＭＯＳ型電界効果トランジスタ（field effect transistor：ＦＥＴ）に関し、このＭＯＳ型ＦＥＴは半導体装置の一例である。図１は、第１実施形態に係る半導体装置の構成を示す断面図である。

図１に示されるように、第１実施形態に係る半導体装置１００は、炭化珪素基板１０と、ゲート絶縁膜８１と、ゲート電極８２と、層間絶縁膜８３と、ソース電極６０と、ドレイン電極７０と、パッシベーション層２０と、アルミニウム（Ａｌ）膜３１と、めっき膜３５とを主に有している。

炭化珪素基板１０は、第１主面１と、第１主面１とは反対の第２主面２とを有する。第１主面１及び第２主面２はＸＹ平面に平行であり、第１主面１は第２主面２からみて＋Ｚ方向にある。炭化珪素基板１０は、炭化珪素単結晶基板５０と、炭化珪素単結晶基板５０上にある炭化珪素エピタキシャル層４０とを含む。炭化珪素エピタキシャル層４０は第１主面１を構成し、炭化珪素単結晶基板５０は第２主面２を構成する。炭化珪素単結晶基板５０及び炭化珪素エピタキシャル層４０は、例えばポリタイプ４Ｈの六方晶炭化珪素から構成されている。炭化珪素単結晶基板５０は、例えば窒素（Ｎ）等のｎ型不純物を含み、ｎ型の導電型（第１導電型）を有する。

第１主面１は、｛０００１｝面又は｛０００１｝面がオフ方向に８°以下のオフ角だけ傾斜した面である。好ましくは、第１主面１は、（０００－１）面又は（０００－１）面がオフ方向に８°以下のオフ角だけ傾斜した面である。オフ方向は、例えば＜１１－２０＞方向であってもよいし、＜１－１００＞方向であってもよい。オフ角は、例えば１°以上であってもよいし、２°以上であってもよい。オフ角は、６°以下であってもよいし、４°以下であってもよい。

炭化珪素エピタキシャル層４０は、ドリフト領域１１と、ボディ領域１２と、ソース領域１３と、コンタクト領域１８とを主に有する。

ドリフト領域１１は、例えば窒素又はリン（Ｐ）等のｎ型不純物を含み、ｎ型の導電型を有する。

ボディ領域１２は、例えばアルミニウム等のｐ型不純物を含み、ｐ型の導電型を有する。ボディ領域１２はドリフト領域１１の上に設けられている。

ソース領域１３は、例えば窒素又はリンなどのｎ型不純物を含み、ｎ型の導電型を有する。ソース領域１３はボディ領域１２の上に設けられている。ソース領域１３は、ボディ領域１２によってドリフト領域１１から隔てられている。ソース領域１３は第１主面１を構成する。

コンタクト領域１８は、例えばアルミニウム等のｐ型不純物を含み、ｐ型の導電型を有する。コンタクト領域１８は、ソース領域１３を貫通し、ボディ領域１２に接する。コンタクト領域１８は第１主面１を構成する。

第１主面１に、側面３と底面４とにより規定されるゲートトレンチ５が設けられている。ゲートトレンチ５は、例えばＹ軸に沿って延びる。複数のゲートトレンチ５がＸ軸に沿って並ぶ。側面３は、ソース領域１３と、ボディ領域１２と、ドリフト領域１１の一部とを貫通し、ドリフト領域１１に至る。底面４は側面３と連なる。底面４はドリフト領域１１に位置する。例えば、底面４は第１主面１及び第２主面２と平行である。底面４を含む平面に対する側面３の角度θ１は、例えば４５°以上６５°以下である。角度θ１は、例えば５０°以上であってもよい。角度θ１は、例えば６０°以下であってもよい。側面３は、好ましくは、｛０－３３－８｝面を有する。｛０－３３－８｝面は、優れた移動度が得られる結晶面である。

ゲート絶縁膜８１は、例えば酸化膜である。ゲート絶縁膜８１は、例えば二酸化珪素を含む材料により構成されている。ゲート絶縁膜８１は、側面３及び底面４に接する。ゲート絶縁膜８１は、底面４においてドリフト領域１１と接する。ゲート絶縁膜８１は、側面３においてソース領域１３、ボディ領域１２及びドリフト領域１１と接する。ゲート絶縁膜８１は、第１主面１においてソース領域１３と接していてもよい。

ゲート電極８２は、ゲート絶縁膜８１の上に設けられている。ゲート電極８２は、例えば導電性不純物を含むポリシリコン（ポリＳｉ）から構成されている。ゲート電極８２は、ゲートトレンチ５の内部に配置されている。ゲート電極８２の一部は、第１主面１上に配置されていてもよい。

層間絶縁膜８３はゲート電極８２を覆う。層間絶縁膜８３はゲート電極８２及びゲート絶縁膜８１に接する。層間絶縁膜８３は、例えば酸化膜である。層間絶縁膜８３は、例えば二酸化珪素を含む材料から構成されている。層間絶縁膜８３は、ゲート電極８２とソース電極６０とを互いに電気的に絶縁している。層間絶縁膜８３の一部は、ゲートトレンチ５の内部に設けられていてもよい。

層間絶縁膜８３の上面及び側面と、ゲート絶縁膜８１の側面とを覆うバリアメタル膜８４が設けられている。バリアメタル膜８４は層間絶縁膜８３及びゲート絶縁膜８１と接している。バリアメタル膜８４は、例えば窒化チタン（ＴｉＮ）を含む材料から構成されている。

層間絶縁膜８３及びゲート絶縁膜８１にコンタクトホール９０が形成されている。コンタクトホール９０を通じてソース領域１３が層間絶縁膜８３及びゲート絶縁膜８１から露出している。

ソース電極６０は第１主面１に接する。ソース電極６０は、コンタクトホール９０内に設けられたコンタクト電極６１と、ソース配線６２とを有する。コンタクト電極６１は、第１主面１において、ソース領域１３及びコンタクト領域１８に接している。コンタクト電極６１は、例えばニッケルシリサイド（ＮｉＳｉ）を含む材料から構成されている。コンタクト電極６１が、チタン（Ｔｉ）と、アルミニウムと、シリコンとを含む材料から構成されていてもよい。コンタクト電極６１は、ソース領域１３及びコンタクト領域１８とオーミック接合している。ソース配線６２は、層間絶縁膜８３の上面及び側面と、コンタクト電極６１の上面とを覆う。ソース配線６２は、バリアメタル膜８４及びコンタクト電極６１と接している。ソース配線６２は、例えばアルミニウム又は銅を含む材料から構成されている。ソース配線６２がアルミニウム及び銅を含む材料から構成されてもよい。例えば、ソース配線６２は、アルミニウム膜又はアルミニウム合金膜である。ソース配線６２は第１金属層の一例である。

ドレイン電極７０は第２主面２に接する。ドレイン電極７０は、第２主面２において炭化珪素単結晶基板５０と接している。ドレイン電極７０は、ドリフト領域１１と電気的に接続されている。ドレイン電極７０は、例えばニッケルシリサイドを含む材料から構成されている。ドレイン電極７０がチタンと、アルミニウムと、シリコンとを含む材料から構成されていてもよい。ドレイン電極７０は、炭化珪素単結晶基板５０とオーミック接合している。

ソース配線６２の上にパッシベーション層２０が形成されている。パッシベーション層２０はソース配線６２を覆う。パッシベーション層２０にソース配線６２の一部が露出する開口部２１が設けられている。パッシベーション層２０は、例えばポリイミド層である。

半導体装置１００は、第２金属層３０を有する。第２金属層３０は、Ａｌ膜３１と、めっき膜３５とを有する。

Ａｌ膜３１は、開口部２１の内壁面２２の上と、開口部２１から露出するソース配線６２の上面の上とに設けられている。Ａｌ膜３１は、開口部２１の内壁面２２を覆う部分と、開口部２１から露出するソース配線６２の上面を覆う部分とを含む。Ａｌ膜３１の厚さは、例えば１０ｎｍ以上である。Ａｌ膜３１の厚さとは、開口部２１の内壁面２２を覆う部分では、開口部２１の内壁面２２に垂直な方向の厚さであり、開口部２１から露出するソース配線６２の上面を覆う部分では、ソース配線６２の上面に垂直な方向の厚さである。内壁面２２と第１主面１とのなす角度θ２は９０°である。内壁面２２が平面でなくてもよい。内壁面２２が平面でない場合、内壁面２２と第１主面１とのなす角度θ２は、内壁面２２内の位置であってソース配線６２の上面から上方にパッシベーション層２０の平均厚さの１／２だけ離れた位置で内壁面２２に接する平面と第１主面１とのなす角度である。

めっき膜３５は、ニッケル（Ｎｉ）めっき膜３２と、パラジウム（Ｐｄ）めっき膜３３と、金（Ａｕ）めっき膜３４とを有する。Ｎｉめっき膜３２は、Ａｌ膜３１に接すると共に、ソース配線６２の上方に設けられている。Ｎｉめっき膜３２の大部分が開口部２１の内側にある。Ｎｉめっき膜３２は、開口部２１の内側でソース配線６２の上方に設けられている。Ｎｉめっき膜３２の一部分がＡｌ膜３１及びパッシベーション層２０の上面の一部に接していてもよい。Ｎｉめっき膜３２がリンを含んでもよい。Ｐｄめっき膜３３は、Ｎｉめっき膜３２の上に設けられている。Ａｕめっき膜３４は、Ｐｄめっき膜３３の上に設けられている。

次に、第１実施形態に係る半導体装置１００の製造方法について説明する。図２～図１３は、第１実施形態に係る半導体装置の製造方法を示す断面図である。

まず、図３に示されるように、炭化珪素単結晶基板５０を準備する。次に、炭化珪素単結晶基板５０の上に炭化珪素エピタキシャル層４０を形成する。例えば、炭化珪素単結晶基板５０は、窒素等のｎ型不純物を含み、ｎ型の導電型を有する。例えば、炭化珪素エピタキシャル層４０は窒素等のｎ型不純物を添加したエピタキシャル成長により形成できる。このようにして、第１主面１と、第２主面２とを有する炭化珪素基板１０が得られる。

次に、図３に示されるように、炭化珪素エピタキシャル層４０へのイオン注入を行い、ボディ領域１２、ソース領域１３及びコンタクト領域１８を形成する。炭化珪素エピタキシャル層４０の残部がドリフト領域１１となる。ボディ領域１２又はコンタクト領域１８を形成するためのイオン注入においては、例えばアルミニウム等のｐ型不純物をイオン注入する。ソース領域１３を形成するためのイオン注入においては、例えばリン等のｎ型不純物をイオン注入する。

次に、図４に示されるように、ソース領域１３、ボディ領域１２及びドリフト領域１１に複数のゲートトレンチ５を形成する。ゲートトレンチ５は、次のようにして形成できる。

まず、ゲートトレンチ５を形成しようとする領域上に開口を有するマスク（図示せず）を形成する。次に、マスクを用いて、ソース領域１３の一部と、ボディ領域１２の一部と、ドリフト領域１１の一部とをエッチングにより除去する。エッチングは、例えば反応性イオンエッチング（reactive ion etching：ＲＩＥ）である。エッチングにより、ゲートトレンチ５を形成しようとする領域に、第１主面１に対してほぼ垂直な側部と、側部と連続的に設けられ、かつ第１主面１とほぼ平行な底部とを有する凹部が形成される。

次に、凹部において熱エッチングを行う。熱エッチングは、第１主面１上にマスクが形成された状態で、例えば、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子及びフッ素（Ｆ）原子の少なくともいずれかを含む。当該雰囲気は、例えば、塩素（Ｃｌ_２）、三塩化ホウ素（ＢＣｌ_３）、六フッ化硫黄（ＳＦ_６）又は四フッ化炭素（ＣＦ_４）を含む。例えば、塩素ガスと酸素（Ｏ_２）ガスとの混合ガスを反応ガスとして用い、熱処理温度を８００℃以上９００℃以下として、熱エッチングが行われる。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、例えば窒素（Ｎ_２）ガス、アルゴン（Ａｒ）ガス又はヘリウム（Ｈｅ）ガス等を用いることができる。

上記熱エッチングにより、第１主面１にゲートトレンチ５が形成される。ゲートトレンチ５は、ドリフト領域１１からなる底面４と、ソース領域１３及びボディ領域１２を貫通して底面４に連なる側面３とを有する。熱エッチング後に、マスクが第１主面１から除去される。

次に、図５に示されるように、ゲート絶縁膜８１を形成する。例えば炭化珪素基板１０を熱酸化することにより、ソース領域１３と、ボディ領域１２と、ドリフト領域１１と、コンタクト領域１８とに接するゲート絶縁膜８１が形成される。具体的には、炭化珪素基板１０を、酸素を含む雰囲気中において、例えば１３００℃以上１４００℃以下の温度で加熱する。これにより、第１主面１と、側面３と、底面４とに接するゲート絶縁膜８１が形成される。なお、ゲート絶縁膜８１が熱酸化により形成された場合、厳密には、炭化珪素基板１０の一部がゲート絶縁膜８１に取り込まれる。このため、以降の処理では、熱酸化後のゲート絶縁膜８１と炭化珪素基板１０との間の界面に第１主面１、側面３及び底面４が若干移動したものとする。

次に、一酸化窒素（ＮＯ）ガス雰囲気中において炭化珪素基板１０に対して熱処理（ＮＯアニール）を行ってもよい。ＮＯアニールにおいて、炭化珪素基板１０が、例えば１１００℃以上１４００℃以下の条件下で１時間程度保持される。これにより、ゲート絶縁膜８１とボディ領域１２との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上させることができる。

次に、図６に示されるように、ゲート電極８２を形成する。ゲート電極８２は、ゲート絶縁膜８１上に形成される。ゲート電極８２は、例えば減圧ＣＶＤ（low pressure - chemical vapor deposition：ＬＰ－ＣＶＤ）法により形成される。ゲート電極８２は、ソース領域１３と、ボディ領域１２と、ドリフト領域１１との各々に対面するように形成される。

次に、層間絶縁膜８３を形成する。具体的には、ゲート電極８２を覆い、かつゲート絶縁膜８１と接するように層間絶縁膜８３が形成される。層間絶縁膜８３は、例えば、ＣＶＤ法により形成される。層間絶縁膜８３は、例えば二酸化珪素を含む材料から構成される。層間絶縁膜８３の一部がゲートトレンチ５の内部に形成されてもよい。

次に、図７に示されるように、層間絶縁膜８３及びゲート絶縁膜８１のエッチングを行うことで、層間絶縁膜８３及びゲート絶縁膜８１にコンタクトホール９０を形成する。この結果、ソース領域１３及びコンタクト領域１８が層間絶縁膜８３及びゲート絶縁膜８１から露出する。次に、第１主面１においてソース領域１３及びコンタクト領域１８に接するコンタクト電極６１用の金属膜（図示せず）を形成する。コンタクト電極６１用の金属膜は、例えばスパッタリング法により形成される。コンタクト電極６１用の金属膜は、例えばニッケルを含む材料から構成される。次に、合金化アニールを行う。コンタクト電極６１用の金属膜が、例えば９００℃以上１１００℃以下の温度で５分間程度保持される。これにより、コンタクト電極６１用の金属膜の少なくとも一部が、炭化珪素基板１０が含む珪素と反応してシリサイド化する。これにより、ソース領域１３及びコンタクト領域１８とオーミック接合するコンタクト電極６１が形成される。コンタクト電極６１が、チタンと、アルミニウムと、シリコンとを含む材料から構成されてもよい。

次に、図８に示されるように、ソース配線６２を形成する。具体的には、コンタクト電極６１及び層間絶縁膜８３を覆うソース配線６２が形成される。ソース配線６２は、例えばスパッタリング法により形成される。ソース配線６２は、例えばアルミニウム又は銅を含む材料から構成される。ソース配線６２がアルミニウム及び銅を含む材料から構成されてもよい。例えば、ソース配線６２は、アルミニウム膜又はアルミニウム合金膜である。このようにして、コンタクト電極６１とソース配線６２とを有するソース電極６０が形成される。

次に、図９に示されるように、ソース配線６２を覆うパッシベーション層２０を形成する。パッシベーション層は、例えば、ポリイミド層、窒化シリコン層及び酸化シリコン層からなる群から選択された少なくとも１つを含む。次に、パッシベーション層２０に、ソース配線６２の一部が露出する開口部２１を形成する。例えば、ポリイミド層が感光性を備える場合、露光及び現像により開口部を形成することができる。例えば、ポリイミド層、窒化シリコン層又は酸化シリコン層にエッチングにより開口部を形成してもよい。

次に、図１０に示されるように、パッシベーション層２０の上面の上と、開口部２１の内壁面２２の上と、開口部２１から露出するソース配線６２の上面の上とにＡｌ膜３８を形成する。Ａｌ膜３８の厚さは、例えば１０ｎｍ以上とする。Ａｌ膜３８は、例えばスパッタ法により形成される。

次に、図１１に示されるように、Ａｌ膜３８の、開口部２１から露出するソース配線６２の上面の上の部分を覆うマスク３９を形成する。

次に、図１２に示されるように、マスク３９を用いて、Ａｌ膜３８のエッチングを行う。エッチングは、例えばドライバエッチング又はウェットエッチングである。この結果、Ａｌ膜３８の、パッシベーション層２０の上面よりも上側の部分が除去される。次に、マスク３９を除去する。このようにして、Ａｌ膜３８からＡｌ膜３１が得られる。Ａｌ膜３１の厚さは、例えば１０ｎｍ以上である。

次に、図１３に示されるように、Ａｌ膜３１の上に、めっき膜３５を形成する。めっき膜３５の形成では、Ａｌ膜３１の上にリンを含むＮｉめっき膜３２を形成し、Ｎｉめっき膜３２の上にＰｄめっき膜３３を形成し、Ｐｄめっき膜３３の上にＡｕめっき膜３４を形成する。Ｎｉめっき膜３２、Ｐｄめっき膜３３及びＡｕめっき膜３４は、例えば無電解めっき法により形成できる。また、第２主面２において炭化珪素単結晶基板５０に接するドレイン電極７０を形成する。

このようにして、電界効果トランジスタを含む半導体装置１００を製造できる。

第１実施形態に係る半導体装置１００では、Ａｌ膜３１が開口部２１の内壁面２２を覆い、Ｎｉめっき膜３２がＡｌ膜３１に接すると共に、開口部２１の内側でソース配線６２の上方に設けられている。そして、Ｎｉめっき膜３２とパッシベーション層２０との間にＡｌ膜３１が位置する。Ｎｉめっき膜３２とＡｌ膜３１との間の密着性及びＡｌ膜３１とパッシベーション層２０との間の密着性は、Ｎｉめっき膜３２とパッシベーション層２０とが直接接する場合のＮｉめっき膜３２とパッシベーション層２０との間の密着性よりも高い。従って、第１実施形態によれば、Ａｌ膜３１を介してＮｉめっき膜３２とパッシベーション層２０との間に優れた密着性を得ることができる。Ａｌ膜３１がスパッタ法により形成されている場合には、Ａｌ膜３１とパッシベーション層２０との間に特に優れた密着性が得られる。Ａｌ膜３１に代えてＡｌ合金膜が用いられてもよい。Ａｌ合金膜は、例えばＡｌ－Ｃｕ合金膜である。

Ａｌ膜３１の厚さが１０ｎｍ以上であることで、Ａｌ膜３１を介してＮｉめっき膜３２とパッシベーション層２０との間に優れた密着性を得やすい。Ａｌ膜３１の厚さは、好ましくは１５ｎｍ以上であり、より好ましくは２０ｎｍ以上である。Ａｌ膜３１の厚さが３０ｎｍ以下であってもよい。

めっき膜３５がＡｕめっき膜３４を有することで、めっき膜３５に優れた耐食性が得られ、より優れた長期信頼性が得られる。更に、めっき膜３５がＮｉめっき膜３２とＡｕめっき膜３４との間に設けられたＰｄめっき膜３３を有することで、Ｎｉめっき膜３２とＡｕめっき膜３４との間に優れた密着性が得られる。Ａｕめっき膜３４に代えてＡｇめっき膜が用いられてもよい。

パッシベーション層２０が窒化シリコン層又は酸化シリコン層であってもよい。パッシベーション層２０がポリイミド層、窒化シリコン層及び酸化シリコン層からなる群から選択された少なくとも１つを含んでいると、優れた絶縁性が得られる。

炭化珪素基板１０が用いられることで、優れた耐圧が得られる。

（第２実施形態）
第２実施形態について説明する。第２実施形態は、主として、パッシベーション層２０の開口部２１の形状の点で第１実施形態と相違する。図１４は、第２実施形態に係る半導体装置の構成を示す断面図である。

図１４に示されるように、第２実施形態に係る半導体装置２００では、内壁面２２と第１主面１とのなす角度θ２が９０°未満である。角度θ２は、例えば１５°以上９０°未満である。第１実施形態と同じく、内壁面２２が平面でなくてもよい。内壁面２２が平面でない場合、内壁面２２と第１主面１とのなす角度θ２は、内壁面２２内の位置であってソース配線６２の上面から上方にパッシベーション層２０の平均厚さの１／２だけ離れた位置で内壁面２２に接する平面と第１主面１とのなす角度である。

他の構成は第１実施形態と同一である。

第２実施形態によっても第１実施形態と同じ効果が得られる。また、第２実施形態によれば、開口部２１の内壁面２２を覆うようにＡｌ膜３１をより形成しやすい。

本開示において、角度θ２は、例えば１５°以上９０°以下であり、好ましくは２０°以上９０°以下であり、より好ましくは３０°以上９０°以下であり、更に好ましくは４５°以上９０°以下である。角度θ２が９０°あっても開口部２１の内壁面２２を覆うようにＡｌ膜３１を形成しやすい。

以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。

１ 第１主面
２ 第２主面
３ 側面
４ 底面
５ ゲートトレンチ
１０ 炭化珪素基板
１１ ドリフト領域
１２ ボディ領域
１３ ソース領域
１８ コンタクト領域
２０ パッシベーション層
２１ 開口部
２２ 内壁面
３０ 第２金属層
３１、３８ Ａｌ膜
３２ Ｎｉめっき膜
３３ Ｐｄめっき膜
３４ Ａｕめっき膜
３５ めっき膜
３９ マスク
４０ 炭化珪素エピタキシャル層
５０ 炭化珪素単結晶基板
６０ ソース電極
６１ コンタクト電極
６２ ソース配線
７０ ドレイン電極
８１ ゲート絶縁膜
８２ ゲート電極
８３ 層間絶縁膜
８４ バリアメタル膜
９０ コンタクトホール
１００、２００ 半導体装置
θ１、θ２ 角度

Claims (9)

1. 第１主面を有する基板と、
   前記第１主面の上方に設けられた第１金属層と、
   前記第１金属層を覆うパッシベーション層と、
   第２金属層と、
   を有し、
   前記パッシベーション層に、前記第１金属層の一部が露出する開口部が設けられており、
   前記第２金属層は、
   前記開口部の内壁面を覆うＡｌ又はＡｌ合金膜と、
   前記Ａｌ又はＡｌ合金膜に接すると共に、前記開口部の内側で前記第１金属層の上方に設けられたＮｉめっき膜と、
   を有する半導体装置。
2. 前記Ａｌ又はＡｌ合金膜の厚さは、１０ｎｍ以上である請求項１に記載の半導体装置。
3. 前記内壁面と前記第１主面とのなす角度は、１５°以上９０°以下である請求項１又は請求項２に記載の半導体装置。
4. 前記Ｎｉめっき膜の上方に設けられたＡｕめっき膜又はＡｇめっき膜を有する請求項１又は請求項２に記載の半導体装置。
5. 前記Ｎｉめっき膜と前記Ａｕめっき膜又はＡｇめっき膜との間に設けられたＰｄめっき膜を有する請求項４に記載の半導体装置。
6. 前記パッシベーション層は、ポリイミド層、窒化シリコン層及び酸化シリコン層からなる群から選択された少なくとも１つを含む請求項１又は請求項２に記載の半導体装置。
7. 前記基板は、炭化珪素基板である請求項１又は請求項２に記載の半導体装置。
8. 第１主面を有する基板と、
   前記第１主面の上方に第１金属層を形成する工程と、
   前記第１金属層を覆うパッシベーション層を形成する工程と、
   前記パッシベーション層に、前記第１金属層の一部が露出する開口部を形成する工程と、
   前記開口部の内壁面を覆うＡｌ又はＡｌ合金膜を形成する工程と、
   前記開口部の内側で前記第１金属層の上方に、前記Ａｌ又はＡｌ合金膜に接するＮｉめっき膜を形成する工程と、
   を有する半導体装置の製造方法。
9. 前記Ａｌ又はＡｌ合金膜は、スパッタ法により形成される請求項８に記載の半導体装置の製造方法。

Images