JPH11220082A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11220082A JPH11220082A JP10038145A JP3814598A JPH11220082A JP H11220082 A JPH11220082 A JP H11220082A JP 10038145 A JP10038145 A JP 10038145A JP 3814598 A JP3814598 A JP 3814598A JP H11220082 A JPH11220082 A JP H11220082A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- package
- semiconductor element
- bent portion
- tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/411—Chip-supporting parts, e.g. die pads
- H10W70/415—Leadframe inner leads serving as die pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
- H10W72/865—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/944—Dispositions of multiple bond pads
- H10W72/9445—Top-view layouts, e.g. mirror arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 封止する際の溶融樹脂の圧力などによって成
形型内において半導体素子が上下に移動することのない
半導体装置を提供する。 【解決手段】 パッケージ１０に覆われた半導体素子１
１の表面に複数のインナーリード１３が接着されている
半導体装置１において，前記複数のインナーリード１３
の内の一部のインナーリード１３’に折り曲げ部１７が
形成されており，この折り曲げ部１７の先端がパッケー
ジ１０の表面に露出していることを特徴としている。
形型内において半導体素子が上下に移動することのない
半導体装置を提供する。 【解決手段】 パッケージ１０に覆われた半導体素子１
１の表面に複数のインナーリード１３が接着されている
半導体装置１において，前記複数のインナーリード１３
の内の一部のインナーリード１３’に折り曲げ部１７が
形成されており，この折り曲げ部１７の先端がパッケー
ジ１０の表面に露出していることを特徴としている。
Description
【０００１】
【発明の属する技術分野】本発明は，パッケージに内蔵
された半導体素子にインナーリードが接着された構造の
半導体装置に関する。
された半導体素子にインナーリードが接着された構造の
半導体装置に関する。
【０００２】
【従来の技術】近年，例えばメモリー製品などの半導体
装置においては，１６ＭｂＤＲＡＭ，６４ＭｂＤＲＡＭ
のようにメモリー容量が増加し，パッケージに内蔵され
る半導体素子（チップ）のサイズが大型化している。一
方，電気製品への高密度実装をはかるべく，半導体装置
に対しては小型化が求められ，小型のパッケージに大型
の半導体素子を内蔵しなければならない。そこで，両面
接着テープを用いることにより，インナーリードを半導
体素子の表面に直接接着し，それを樹脂によってパッケ
ージした構造のＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）と
呼ばれる半導体装置が提案されている。
装置においては，１６ＭｂＤＲＡＭ，６４ＭｂＤＲＡＭ
のようにメモリー容量が増加し，パッケージに内蔵され
る半導体素子（チップ）のサイズが大型化している。一
方，電気製品への高密度実装をはかるべく，半導体装置
に対しては小型化が求められ，小型のパッケージに大型
の半導体素子を内蔵しなければならない。そこで，両面
接着テープを用いることにより，インナーリードを半導
体素子の表面に直接接着し，それを樹脂によってパッケ
ージした構造のＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）と
呼ばれる半導体装置が提案されている。
【０００３】図１４（ａ）は，ＬＯＣと呼ばれる従来の
半導体装置１００の内部構造を示す平面図であり，
（ｂ）は，図１４（ａ）におけるＤ−Ｄ断面矢視図であ
る。パッケージ１０１に覆われた半導体素子（チップ）
１０２の表面に，絶縁性の両面接着テープ１０３を用い
て複数のインナーリード１０４が接着してある。インナ
ーリード１０４は，半導体素子１０２の表面に配置され
た電極パッド１０５と金線などのワイヤ１０６によって
電気的に接続されている。そして，このように半導体素
子１０２の表面にインナーリード１０４を接着した状態
で，成形型内において溶融樹脂で封止（モールド）する
ことにより，パッケージ１０１内に半導体素子１０２を
内蔵した構成になっている。このようなＬＯＣ構造の半
導体装置１００によれば，一般的なパッケージと異な
り，半導体素子１０２を支持するダイバットなどがない
ため，パッケージ１０１内における半導体素子１０２の
占有容積率を比較的大きくできて小型化かつ高密度実装
を実現できる。このため，ＬＯＣ構造の半導体装置１０
０によれば，パッケージ１０１内における半導体素子１
０２の占有容積率は最大９０％程度まで可能となる。
半導体装置１００の内部構造を示す平面図であり，
（ｂ）は，図１４（ａ）におけるＤ−Ｄ断面矢視図であ
る。パッケージ１０１に覆われた半導体素子（チップ）
１０２の表面に，絶縁性の両面接着テープ１０３を用い
て複数のインナーリード１０４が接着してある。インナ
ーリード１０４は，半導体素子１０２の表面に配置され
た電極パッド１０５と金線などのワイヤ１０６によって
電気的に接続されている。そして，このように半導体素
子１０２の表面にインナーリード１０４を接着した状態
で，成形型内において溶融樹脂で封止（モールド）する
ことにより，パッケージ１０１内に半導体素子１０２を
内蔵した構成になっている。このようなＬＯＣ構造の半
導体装置１００によれば，一般的なパッケージと異な
り，半導体素子１０２を支持するダイバットなどがない
ため，パッケージ１０１内における半導体素子１０２の
占有容積率を比較的大きくできて小型化かつ高密度実装
を実現できる。このため，ＬＯＣ構造の半導体装置１０
０によれば，パッケージ１０１内における半導体素子１
０２の占有容積率は最大９０％程度まで可能となる。
【０００４】
【発明が解決しようとする課題】しかしながら，このＬ
ＯＣ構造の半導体装置では，封止する際の溶融樹脂の圧
力などにより，成形型内において半導体素子が上下に移
動し，パッケージ内の中央からずれた位置に半導体素子
を内蔵してしまうことがある。このような半導体素子の
位置ずれは，チップシフトと呼ばれている。特に，ＴＳ
ＯＰ（ＴｈｉｎＳｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋ
ａｇｅ）構造と呼ばれる半導体装置の場合，パッケージ
の厚さが薄いため，半導体素子の位置ずれ（チップシフ
ト）によってワイヤが露出したり，部分的に樹脂封止で
きない成形不良などを生じ，耐湿性の低下等を招く問題
がある。
ＯＣ構造の半導体装置では，封止する際の溶融樹脂の圧
力などにより，成形型内において半導体素子が上下に移
動し，パッケージ内の中央からずれた位置に半導体素子
を内蔵してしまうことがある。このような半導体素子の
位置ずれは，チップシフトと呼ばれている。特に，ＴＳ
ＯＰ（ＴｈｉｎＳｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋ
ａｇｅ）構造と呼ばれる半導体装置の場合，パッケージ
の厚さが薄いため，半導体素子の位置ずれ（チップシフ
ト）によってワイヤが露出したり，部分的に樹脂封止で
きない成形不良などを生じ，耐湿性の低下等を招く問題
がある。
【０００５】従って本発明の目的は，封止する際の溶融
樹脂の圧力などによって成形型内において半導体素子が
上下に移動することのない半導体装置を提供することに
ある。
樹脂の圧力などによって成形型内において半導体素子が
上下に移動することのない半導体装置を提供することに
ある。
【０００６】
【課題を解決するための手段】この目的を達成するため
に，請求項１の発明にあっては，パッケージに覆われた
半導体素子の表面に複数のインナーリードが接着されて
いる半導体装置において，前記複数のインナーリードの
内の一部のインナーリードに折り曲げ部が形成されてお
り，この折り曲げ部の先端がパッケージの表面に露出し
ていることを特徴としている。
に，請求項１の発明にあっては，パッケージに覆われた
半導体素子の表面に複数のインナーリードが接着されて
いる半導体装置において，前記複数のインナーリードの
内の一部のインナーリードに折り曲げ部が形成されてお
り，この折り曲げ部の先端がパッケージの表面に露出し
ていることを特徴としている。
【０００７】この請求項１の半導体装置にあっては，一
部のインナーリードに形成された折り曲げ部の先端がパ
ッケージの表面に露出するように構成されているので，
樹脂封止する際の溶融樹脂の圧力などが半導体素子に加
わっても，成形型内における半導体素子のパッケージ表
面側への移動を折り曲げ部によって押さえることができ
る。このため，この請求項１の半導体装置は，パッケー
ジの中央に半導体素子を内蔵でき，半導体素子の位置ず
れによるワイヤの露出や成形不良などといった問題を生
じない。
部のインナーリードに形成された折り曲げ部の先端がパ
ッケージの表面に露出するように構成されているので，
樹脂封止する際の溶融樹脂の圧力などが半導体素子に加
わっても，成形型内における半導体素子のパッケージ表
面側への移動を折り曲げ部によって押さえることができ
る。このため，この請求項１の半導体装置は，パッケー
ジの中央に半導体素子を内蔵でき，半導体素子の位置ず
れによるワイヤの露出や成形不良などといった問題を生
じない。
【０００８】この請求項１の半導体装置において，請求
項２に記載したように，前記折り曲げ部が形成されたイ
ンナーリードは，半導体素子と電気的に接続されないイ
ンナーリードであることが好ましい。そうすれば，パッ
ケージの表面に露出している折り曲げ部の先端から半導
体素子に電気的な信号が誤って入力されるような問題が
生じなくなる。また請求項３に記載したように，前記折
り曲げ部は，半導体素子と電気的に接続されないインナ
ーリードから分岐して形成されていても良い。この場
合，請求項４に記載したように，前記折り曲げ部が形成
されたインナーリードが，半導体素子の表面に接着され
ていることが好ましい。そうすれば，折り曲げ部を半導
体素子の表面に対してしっかりと固定できるようにな
る。また請求項５に記載したように，前記折り曲げ部の
先端に，前記パッケージの表面に沿って平行に露出する
支持片が延設されていても良い。このような支持片を折
り曲げ部の先端に延設することにより，樹脂封止する際
に成形型の内面に支持片の表面がしっかりと密着し，成
形型内において半導体素子のパッケージ表面側への移動
が確実に押さえられる。この場合，請求項６に記載した
ように，前記支持片の表面に両面接着テープが貼り付け
られていることが好ましい。そうすれば，樹脂封止する
際に成形型の内面に支持片の表面がしっかりと接着さ
れ，成形型内において半導体素子のパッケージ表面側へ
の移動がより確実に押さえられる。
項２に記載したように，前記折り曲げ部が形成されたイ
ンナーリードは，半導体素子と電気的に接続されないイ
ンナーリードであることが好ましい。そうすれば，パッ
ケージの表面に露出している折り曲げ部の先端から半導
体素子に電気的な信号が誤って入力されるような問題が
生じなくなる。また請求項３に記載したように，前記折
り曲げ部は，半導体素子と電気的に接続されないインナ
ーリードから分岐して形成されていても良い。この場
合，請求項４に記載したように，前記折り曲げ部が形成
されたインナーリードが，半導体素子の表面に接着され
ていることが好ましい。そうすれば，折り曲げ部を半導
体素子の表面に対してしっかりと固定できるようにな
る。また請求項５に記載したように，前記折り曲げ部の
先端に，前記パッケージの表面に沿って平行に露出する
支持片が延設されていても良い。このような支持片を折
り曲げ部の先端に延設することにより，樹脂封止する際
に成形型の内面に支持片の表面がしっかりと密着し，成
形型内において半導体素子のパッケージ表面側への移動
が確実に押さえられる。この場合，請求項６に記載した
ように，前記支持片の表面に両面接着テープが貼り付け
られていることが好ましい。そうすれば，樹脂封止する
際に成形型の内面に支持片の表面がしっかりと接着さ
れ，成形型内において半導体素子のパッケージ表面側へ
の移動がより確実に押さえられる。
【０００９】請求項７の発明にあっては，パッケージに
覆われた半導体素子の表面に複数のインナーリードが接
着されている半導体装置において，前記複数のインナー
リードの内の一部のインナーリードに折り曲げ部が形成
されており，この折り曲げ部の先端がパッケージの第１
の表面に露出しており，かつ，前記折り曲げ部が形成さ
れたインナーリードがパッケージ内にて折り曲げられて
おり，この折り曲げられたインナーリードの先端がパッ
ケージの第２の表面に露出していることを特徴としてい
る。
覆われた半導体素子の表面に複数のインナーリードが接
着されている半導体装置において，前記複数のインナー
リードの内の一部のインナーリードに折り曲げ部が形成
されており，この折り曲げ部の先端がパッケージの第１
の表面に露出しており，かつ，前記折り曲げ部が形成さ
れたインナーリードがパッケージ内にて折り曲げられて
おり，この折り曲げられたインナーリードの先端がパッ
ケージの第２の表面に露出していることを特徴としてい
る。
【００１０】この請求項７の半導体装置にあっては，一
部のインナーリードに形成された折り曲げ部の先端がパ
ッケージの第１の表面に露出すると共に，この折り曲げ
部が形成されたインナーリードは折り曲げられ，その先
端がパッケージの第２の表面に露出するように構成され
ているので，樹脂封止する際の溶融樹脂の圧力などが半
導体素子に加わっても，成形型内において半導体素子が
パッケージの第１の表面側へ移動することを折り曲げ部
によって押さえることができ，半導体素子がパッケージ
の第２の表面側へ移動することを折り曲げられたインナ
ーリードによって押さえることができる。このため，こ
の請求項７の半導体装置は，パッケージの中央に半導体
素子を内蔵でき，半導体素子の位置ずれによるワイヤの
露出や成形不良などといった問題を生じない。
部のインナーリードに形成された折り曲げ部の先端がパ
ッケージの第１の表面に露出すると共に，この折り曲げ
部が形成されたインナーリードは折り曲げられ，その先
端がパッケージの第２の表面に露出するように構成され
ているので，樹脂封止する際の溶融樹脂の圧力などが半
導体素子に加わっても，成形型内において半導体素子が
パッケージの第１の表面側へ移動することを折り曲げ部
によって押さえることができ，半導体素子がパッケージ
の第２の表面側へ移動することを折り曲げられたインナ
ーリードによって押さえることができる。このため，こ
の請求項７の半導体装置は，パッケージの中央に半導体
素子を内蔵でき，半導体素子の位置ずれによるワイヤの
露出や成形不良などといった問題を生じない。
【００１１】この請求項７の半導体装置において，請求
項８に記載したように，前記折り曲げ部が形成されたイ
ンナーリードは，半導体素子と電気的に接続されないイ
ンナーリードであることが好ましい。そうすれば，パッ
ケージの第１の表面に露出している折り曲げ部の先端や
パッケージの第２の表面に露出している折り曲げられた
インナーリードの先端から半導体素子に電気的な信号が
誤って入力されるような問題が生じなくなる。また請求
項９に記載したように，前記折り曲げ部が，半導体素子
と電気的に接続されないインナーリードから分岐して形
成されていても良い。この場合，請求項１０に記載した
ように，前記折り曲げ部が形成されたインナーリードの
基部が，半導体素子の表面に接着されていることが好ま
しい。そうすれば，折り曲げ部や折り曲げられたインナ
ーリードを半導体素子の表面に対してしっかりと固定で
きるようになる。また請求項１１に記載したように，前
記折り曲げ部の先端に，前記パッケージの第１の表面に
沿って平行に露出する支持片が延設されていても良い。
このような支持片を折り曲げ部の先端に延設することに
より，樹脂封止する際に成形型の内面に支持片の表面が
しっかりと密着し，成形型内において半導体素子がパッ
ケージの第１の表面側へ移動することを確実に押さえる
ことができる。この場合，請求項１２に記載したよう
に，前記支持片の表面に両面接着テープが貼り付けられ
ていることが好ましい。そうすれば，樹脂封止する際に
成形型の内面に支持片の表面がしっかりと接着され，成
形型内において半導体素子がパッケージの第１の表面側
へ移動することをより確実に押さえることができる。ま
た請求項１３に記載したように，前記折り曲げられたイ
ンナーリードの先端に，前記パッケージの第２の表面に
沿って平行に露出する支持片が延設されていても良い。
このような支持片を折り曲げられたインナーリードの先
端に延設することにより，樹脂封止する際に成形型の内
面に支持片の表面がしっかりと密着し，成形型内におい
て半導体素子がパッケージの第２の表面側へ移動するこ
とを確実に押さえることができる。この場合，請求項１
４に記載したように，前記支持片の表面に両面接着テー
プが貼り付けられていることが好ましい。そうすれば，
樹脂封止する際に成形型の内面に支持片の表面がしっか
りと接着され，成形型内において半導体素子がパッケー
ジの第２の表面側へ移動することをより確実に押さえる
ことができる。
項８に記載したように，前記折り曲げ部が形成されたイ
ンナーリードは，半導体素子と電気的に接続されないイ
ンナーリードであることが好ましい。そうすれば，パッ
ケージの第１の表面に露出している折り曲げ部の先端や
パッケージの第２の表面に露出している折り曲げられた
インナーリードの先端から半導体素子に電気的な信号が
誤って入力されるような問題が生じなくなる。また請求
項９に記載したように，前記折り曲げ部が，半導体素子
と電気的に接続されないインナーリードから分岐して形
成されていても良い。この場合，請求項１０に記載した
ように，前記折り曲げ部が形成されたインナーリードの
基部が，半導体素子の表面に接着されていることが好ま
しい。そうすれば，折り曲げ部や折り曲げられたインナ
ーリードを半導体素子の表面に対してしっかりと固定で
きるようになる。また請求項１１に記載したように，前
記折り曲げ部の先端に，前記パッケージの第１の表面に
沿って平行に露出する支持片が延設されていても良い。
このような支持片を折り曲げ部の先端に延設することに
より，樹脂封止する際に成形型の内面に支持片の表面が
しっかりと密着し，成形型内において半導体素子がパッ
ケージの第１の表面側へ移動することを確実に押さえる
ことができる。この場合，請求項１２に記載したよう
に，前記支持片の表面に両面接着テープが貼り付けられ
ていることが好ましい。そうすれば，樹脂封止する際に
成形型の内面に支持片の表面がしっかりと接着され，成
形型内において半導体素子がパッケージの第１の表面側
へ移動することをより確実に押さえることができる。ま
た請求項１３に記載したように，前記折り曲げられたイ
ンナーリードの先端に，前記パッケージの第２の表面に
沿って平行に露出する支持片が延設されていても良い。
このような支持片を折り曲げられたインナーリードの先
端に延設することにより，樹脂封止する際に成形型の内
面に支持片の表面がしっかりと密着し，成形型内におい
て半導体素子がパッケージの第２の表面側へ移動するこ
とを確実に押さえることができる。この場合，請求項１
４に記載したように，前記支持片の表面に両面接着テー
プが貼り付けられていることが好ましい。そうすれば，
樹脂封止する際に成形型の内面に支持片の表面がしっか
りと接着され，成形型内において半導体素子がパッケー
ジの第２の表面側へ移動することをより確実に押さえる
ことができる。
【００１２】請求項１５の発明にあっては，パッケージ
に覆われた半導体素子の表面に複数のインナーリードが
接着されている半導体装置において，前記複数のインナ
ーリードの内の一部のインナーリードがパッケージ内に
て折り曲げられており，この折り曲げられたインナーリ
ードの先端がパッケージの表面に露出していることを特
徴としている。
に覆われた半導体素子の表面に複数のインナーリードが
接着されている半導体装置において，前記複数のインナ
ーリードの内の一部のインナーリードがパッケージ内に
て折り曲げられており，この折り曲げられたインナーリ
ードの先端がパッケージの表面に露出していることを特
徴としている。
【００１３】この請求項１５の半導体装置にあっては，
一部のインナーリードがパッケージ内にて折り曲げら
れ，この折り曲げられたインナーリードの先端がパッケ
ージの表面に露出するように構成されているので，樹脂
封止する際の溶融樹脂の圧力などが半導体素子に加わっ
ても，成形型内における半導体素子のパッケージ表面側
への移動を折り曲げられたインナーリードによって押さ
えることができる。このため，この請求項１５の半導体
装置は，パッケージの中央に半導体素子を内蔵でき，半
導体素子の位置ずれによるワイヤの露出や成形不良など
といった問題を生じない。
一部のインナーリードがパッケージ内にて折り曲げら
れ，この折り曲げられたインナーリードの先端がパッケ
ージの表面に露出するように構成されているので，樹脂
封止する際の溶融樹脂の圧力などが半導体素子に加わっ
ても，成形型内における半導体素子のパッケージ表面側
への移動を折り曲げられたインナーリードによって押さ
えることができる。このため，この請求項１５の半導体
装置は，パッケージの中央に半導体素子を内蔵でき，半
導体素子の位置ずれによるワイヤの露出や成形不良など
といった問題を生じない。
【００１４】この請求項１５の半導体装置において，請
求項１６に記載したように，前記折り曲げられたインナ
ーリードは，半導体素子と電気的に接続されないインナ
ーリードであることが好ましい。そうすれば，パッケー
ジの表面に露出している折り曲げられたインナーリード
の先端から半導体素子に電気的な信号が誤って入力され
るような問題が生じなくなる。また請求項１７に記載し
たように，前記折り曲げられたインナーリードの基部
が，半導体素子の表面に接着されていることが好まし
い。そうすれば，折り曲げられたインナーリードを半導
体素子の表面に対してしっかりと固定できるようにな
る。また請求項１８に記載したように，前記折り曲げら
れたインナーリードの先端に，前記パッケージの表面に
沿って平行に露出する支持片が延設されていても良い。
このような支持片を折り曲げられたインナーリードの先
端に延設することにより，樹脂封止する際に成形型の内
面に支持片の表面がしっかりと密着し，成形型内におい
て半導体素子がパッケージの表面側へ移動することを確
実に押さえることができる。この場合，請求項１９に記
載したように，前記支持片の表面に両面接着テープが貼
り付けられていることが好ましい。そうすれば，樹脂封
止する際に成形型の内面に支持片の表面がしっかりと接
着され，成形型内において半導体素子がパッケージの表
面側へ移動することをより確実に押さえることができ
る。
求項１６に記載したように，前記折り曲げられたインナ
ーリードは，半導体素子と電気的に接続されないインナ
ーリードであることが好ましい。そうすれば，パッケー
ジの表面に露出している折り曲げられたインナーリード
の先端から半導体素子に電気的な信号が誤って入力され
るような問題が生じなくなる。また請求項１７に記載し
たように，前記折り曲げられたインナーリードの基部
が，半導体素子の表面に接着されていることが好まし
い。そうすれば，折り曲げられたインナーリードを半導
体素子の表面に対してしっかりと固定できるようにな
る。また請求項１８に記載したように，前記折り曲げら
れたインナーリードの先端に，前記パッケージの表面に
沿って平行に露出する支持片が延設されていても良い。
このような支持片を折り曲げられたインナーリードの先
端に延設することにより，樹脂封止する際に成形型の内
面に支持片の表面がしっかりと密着し，成形型内におい
て半導体素子がパッケージの表面側へ移動することを確
実に押さえることができる。この場合，請求項１９に記
載したように，前記支持片の表面に両面接着テープが貼
り付けられていることが好ましい。そうすれば，樹脂封
止する際に成形型の内面に支持片の表面がしっかりと接
着され，成形型内において半導体素子がパッケージの表
面側へ移動することをより確実に押さえることができ
る。
【００１５】
【発明の実施の形態】以下，本発明の好ましい実施の形
態を，図面を用いて説明する。図１（ａ）は，本発明の
第１の実施の形態にかかる半導体装置１の内部構造を示
す平面図であり，図１（ｂ）は，図１（ａ）におけるＡ
−Ａ断面矢視図である。パッケージ１０に覆われた半導
体素子（チップ）１１の表面に，例えばポリイミドなど
といった絶縁性のある材料を用いた両面接着テープ１２
を用いて複数のインナーリード１３が接着してある。各
インナーリード１３は，一部のインナーリード１３’を
除き，半導体素子１１の表面に配置された電極パッド１
４と金線などのワイヤ１５によって電気的に接続されて
いる。このワイヤ１５の接続は，例えばワイヤ１５の先
端を各インナーリード１３や電極パッド１４に対して熱
超音波で圧着することにより行われる。なお，電極パッ
ド１４と電気的に接続されていない一部のインナーリー
ド１３’は，いわゆるＮｏｎ−Ｃｏｎｅｃｔピンなどと
呼ばれる。この電極パッド１４と電気的に接続されてい
ない一部のインナーリード１３’も，他のインナーリー
ド１３と同様に，両面接着テープ１２を用いて半導体素
子１１の表面に接着されている。
態を，図面を用いて説明する。図１（ａ）は，本発明の
第１の実施の形態にかかる半導体装置１の内部構造を示
す平面図であり，図１（ｂ）は，図１（ａ）におけるＡ
−Ａ断面矢視図である。パッケージ１０に覆われた半導
体素子（チップ）１１の表面に，例えばポリイミドなど
といった絶縁性のある材料を用いた両面接着テープ１２
を用いて複数のインナーリード１３が接着してある。各
インナーリード１３は，一部のインナーリード１３’を
除き，半導体素子１１の表面に配置された電極パッド１
４と金線などのワイヤ１５によって電気的に接続されて
いる。このワイヤ１５の接続は，例えばワイヤ１５の先
端を各インナーリード１３や電極パッド１４に対して熱
超音波で圧着することにより行われる。なお，電極パッ
ド１４と電気的に接続されていない一部のインナーリー
ド１３’は，いわゆるＮｏｎ−Ｃｏｎｅｃｔピンなどと
呼ばれる。この電極パッド１４と電気的に接続されてい
ない一部のインナーリード１３’も，他のインナーリー
ド１３と同様に，両面接着テープ１２を用いて半導体素
子１１の表面に接着されている。
【００１６】この第１の実施の形態では，これら複数の
インナーリード１３の中でほぼ中心に位置し，電極パッ
ド１４と電気的に接続されていないインナーリード１
３’からは，分岐部１６が分岐形成されている。そし
て，この分岐部１６をパッケージ１０の内部においてほ
ぼ垂直に上方に折り曲げた形状とすることにより，折り
曲げ部１７が形成されている。図１（ｂ）に示されるよ
うに，この折り曲げ部１７の先端はパッケージ１０の表
面（図示の例ではパッケージ１０の上面）に露出した状
態になっている。
インナーリード１３の中でほぼ中心に位置し，電極パッ
ド１４と電気的に接続されていないインナーリード１
３’からは，分岐部１６が分岐形成されている。そし
て，この分岐部１６をパッケージ１０の内部においてほ
ぼ垂直に上方に折り曲げた形状とすることにより，折り
曲げ部１７が形成されている。図１（ｂ）に示されるよ
うに，この折り曲げ部１７の先端はパッケージ１０の表
面（図示の例ではパッケージ１０の上面）に露出した状
態になっている。
【００１７】さて，この第１の実施の形態にかかる半導
体装置１も，通常のＬＯＣ構造の樹脂封止型の半導体装
置と同様に製造される。即ち先ず，図１（ａ）（ｂ）に
示したように，半導体素子１１の表面にインナーリード
１３，１３’を両面接着テープ１２で接着し，各インナ
ーリード１３をワイヤ１５によって電極パッド１４に電
気的に接続した状態で，図示しない成形型内のほぼ中央
に半導体素子１１を設置する。そして，成形型内に溶融
樹脂を圧入し，樹脂を硬化させることにより，パッケー
ジ１０内に半導体素子１１を内蔵させる。
体装置１も，通常のＬＯＣ構造の樹脂封止型の半導体装
置と同様に製造される。即ち先ず，図１（ａ）（ｂ）に
示したように，半導体素子１１の表面にインナーリード
１３，１３’を両面接着テープ１２で接着し，各インナ
ーリード１３をワイヤ１５によって電極パッド１４に電
気的に接続した状態で，図示しない成形型内のほぼ中央
に半導体素子１１を設置する。そして，成形型内に溶融
樹脂を圧入し，樹脂を硬化させることにより，パッケー
ジ１０内に半導体素子１１を内蔵させる。
【００１８】このような製造過程において，成形型内に
溶融樹脂を圧入して樹脂封止する際に，半導体素子１１
には溶融樹脂の圧力などが加わることになる。しかし，
この第１の実施の形態にかかる半導体装置１にあって
は，先に図１（ａ）（ｂ）で説明したように，電極パッ
ド１４と電気的に接続されていないインナーリード１
３’から分岐形成された分岐部１６を，パッケージ１０
の内部においてほぼ垂直に折り曲げることにより折り曲
げ部１７を形成し，この折り曲げ部１７の先端がパッケ
ージ１０の表面に露出するように構成されているので，
成形型内に半導体素子１１を設置した場合に，折り曲げ
部１７の先端が成形型の内面に接触した状態となる。こ
のため，樹脂封止する際の溶融樹脂の圧力などが半導体
素子１１に加わっても，成形型内において半導体素子１
１がパッケージ１０の表面側へ移動することを，折り曲
げ部１７によって押さえることができる。従って，この
第１の実施の形態にかかる半導体装置１は，パッケージ
１０の中央に半導体素子１１を内蔵でき，半導体素子１
１の位置ずれによるワイヤ１５の露出や成形不良などと
いった問題を生じない。
溶融樹脂を圧入して樹脂封止する際に，半導体素子１１
には溶融樹脂の圧力などが加わることになる。しかし，
この第１の実施の形態にかかる半導体装置１にあって
は，先に図１（ａ）（ｂ）で説明したように，電極パッ
ド１４と電気的に接続されていないインナーリード１
３’から分岐形成された分岐部１６を，パッケージ１０
の内部においてほぼ垂直に折り曲げることにより折り曲
げ部１７を形成し，この折り曲げ部１７の先端がパッケ
ージ１０の表面に露出するように構成されているので，
成形型内に半導体素子１１を設置した場合に，折り曲げ
部１７の先端が成形型の内面に接触した状態となる。こ
のため，樹脂封止する際の溶融樹脂の圧力などが半導体
素子１１に加わっても，成形型内において半導体素子１
１がパッケージ１０の表面側へ移動することを，折り曲
げ部１７によって押さえることができる。従って，この
第１の実施の形態にかかる半導体装置１は，パッケージ
１０の中央に半導体素子１１を内蔵でき，半導体素子１
１の位置ずれによるワイヤ１５の露出や成形不良などと
いった問題を生じない。
【００１９】また，この第１の実施の形態にかかる半導
体装置１にあっては，折り曲げ部１７が形成されている
インナーリード１３’は，半導体素子１１表面の電極パ
ッド１４と電気的に接続されていないので，パッケージ
１０の表面に露出した折り曲げ部１７の先端から半導体
素子１１に電気的な信号が誤って入力されるような問題
も生じない。また先に説明したように，折り曲げ部１７
が形成されているインナーリード１３’も両面接着テー
プ１２を用いて半導体素子１１の表面に接着されている
ので，折り曲げ部１７を半導体素子１１の表面に対して
しっかりと固定でき，成形型内に半導体素子１１を設置
した場合に，折り曲げ部１７の先端を成形型の内面に接
触させることができる。
体装置１にあっては，折り曲げ部１７が形成されている
インナーリード１３’は，半導体素子１１表面の電極パ
ッド１４と電気的に接続されていないので，パッケージ
１０の表面に露出した折り曲げ部１７の先端から半導体
素子１１に電気的な信号が誤って入力されるような問題
も生じない。また先に説明したように，折り曲げ部１７
が形成されているインナーリード１３’も両面接着テー
プ１２を用いて半導体素子１１の表面に接着されている
ので，折り曲げ部１７を半導体素子１１の表面に対して
しっかりと固定でき，成形型内に半導体素子１１を設置
した場合に，折り曲げ部１７の先端を成形型の内面に接
触させることができる。
【００２０】ここで，図２は，本発明の第１の実施の形
態の変形例にかかる半導体装置１ａの内部構造を示す断
面図である。なお，断面の位置と矢視方向は，図１
（ｂ）と同様である。この半導体装置１ａでは，折り曲
げ部１７の先端に，パッケージ１０の表面に沿って平行
に露出する支持片１８が延設されている。なお，この支
持片１８が延設されている点を除けば，図２に示した半
導体装置１ａは，先に図１（ａ）（ｂ）で説明した半導
体装置１と同様の構成を有するので，図１（ａ）（ｂ）
で説明した半導体装置１と同様の構成については，図２
において同じ符号を付することにより，重複した説明を
省略する。
態の変形例にかかる半導体装置１ａの内部構造を示す断
面図である。なお，断面の位置と矢視方向は，図１
（ｂ）と同様である。この半導体装置１ａでは，折り曲
げ部１７の先端に，パッケージ１０の表面に沿って平行
に露出する支持片１８が延設されている。なお，この支
持片１８が延設されている点を除けば，図２に示した半
導体装置１ａは，先に図１（ａ）（ｂ）で説明した半導
体装置１と同様の構成を有するので，図１（ａ）（ｂ）
で説明した半導体装置１と同様の構成については，図２
において同じ符号を付することにより，重複した説明を
省略する。
【００２１】この半導体装置１ａにあっては，支持片１
８が折り曲げ部１７の先端に延設されているので，樹脂
封止する際に成形型の内面に支持片１８の表面がしっか
りと密着し，接触面積を大きくすることができる。この
ため，樹脂封止する際に折り曲げ部１７が成形型の内面
にしっかりと押さえられ，半導体素子１１がパッケージ
１０の表面側へ移動することが確実に押さえられるとい
った利点がある。
８が折り曲げ部１７の先端に延設されているので，樹脂
封止する際に成形型の内面に支持片１８の表面がしっか
りと密着し，接触面積を大きくすることができる。この
ため，樹脂封止する際に折り曲げ部１７が成形型の内面
にしっかりと押さえられ，半導体素子１１がパッケージ
１０の表面側へ移動することが確実に押さえられるとい
った利点がある。
【００２２】また，図３は，本発明の第１の実施の形態
の他の変形例にかかる半導体装置１ｂの内部構造を示す
断面図である。なお，断面の位置と矢視方向は，図１
（ｂ）と同様である。この半導体装置１ｂでは，先に図
２で説明した半導体装置１ａと同様に折り曲げ部１７の
先端に延設した支持片１８の表面に，更に，例えばポリ
イミドなどといった絶縁性のある材料を用いた両面接着
テープ１９が貼り付けられている。なお，この支持片１
８に両面接着テープ１９が貼り付けられている点を除け
ば，図３に示した半導体装置１ｂは，先に図１（ａ）
（ｂ）で説明した半導体装置１と同様の構成を有するの
で，図１（ａ）（ｂ）で説明した半導体装置１と同様の
構成については，図３においても同じ符号を付すること
により，重複した説明を省略する。
の他の変形例にかかる半導体装置１ｂの内部構造を示す
断面図である。なお，断面の位置と矢視方向は，図１
（ｂ）と同様である。この半導体装置１ｂでは，先に図
２で説明した半導体装置１ａと同様に折り曲げ部１７の
先端に延設した支持片１８の表面に，更に，例えばポリ
イミドなどといった絶縁性のある材料を用いた両面接着
テープ１９が貼り付けられている。なお，この支持片１
８に両面接着テープ１９が貼り付けられている点を除け
ば，図３に示した半導体装置１ｂは，先に図１（ａ）
（ｂ）で説明した半導体装置１と同様の構成を有するの
で，図１（ａ）（ｂ）で説明した半導体装置１と同様の
構成については，図３においても同じ符号を付すること
により，重複した説明を省略する。
【００２３】この半導体装置１ｂにあっては，支持片１
８に両面接着テープ１９が貼り付けられているので，樹
脂封止する際に成形型の内面に支持片１８の表面が両面
接着テープ１９によってしっかりと接着されることとな
る。このため，樹脂封止する際に，半導体素子１１がパ
ッケージ１０の表面側へ移動することがより一層確実に
押さえられるといった利点がある。また，両面接着テー
プ１９として例えばポリイミドなどといった絶縁性のあ
る材料を用いることにより，パッケージ１０表面に露出
している折り曲げ部１７の先端や支持片１８を絶縁でき
るといった利点もある。
８に両面接着テープ１９が貼り付けられているので，樹
脂封止する際に成形型の内面に支持片１８の表面が両面
接着テープ１９によってしっかりと接着されることとな
る。このため，樹脂封止する際に，半導体素子１１がパ
ッケージ１０の表面側へ移動することがより一層確実に
押さえられるといった利点がある。また，両面接着テー
プ１９として例えばポリイミドなどといった絶縁性のあ
る材料を用いることにより，パッケージ１０表面に露出
している折り曲げ部１７の先端や支持片１８を絶縁でき
るといった利点もある。
【００２４】次に，図４（ａ）は，本発明の第２の実施
の形態にかかる半導体装置２の内部構造を示す平面図で
あり，図４（ｂ）は，図４（ａ）におけるＢ−Ｂ断面矢
視図である。先に説明した本発明の第１の実施の形態と
同様に，パッケージ２０に覆われた半導体素子（チッ
プ）２１の表面に，例えばポリイミドなどといった絶縁
性のある材料を用いた両面接着テープ２２を用いて複数
のインナーリード２３が接着してある。各インナーリー
ド２３は，一部のインナーリード２３’を除き，半導体
素子２１の表面に配置された電極パッド２４と金線など
のワイヤ２５によって電気的に接続されている。電極パ
ッド２４と電気的に接続されていない一部のインナーリ
ード２３’（Ｎｏｎ−Ｃｏｎｅｃｔピン）も，他のイン
ナーリード２３と同様に，その基部（インナーリード２
３’の内，後述する折り曲げ部２８でない部分）が両面
接着テープ２２を用いて半導体素子２１の表面に接着さ
れている。
の形態にかかる半導体装置２の内部構造を示す平面図で
あり，図４（ｂ）は，図４（ａ）におけるＢ−Ｂ断面矢
視図である。先に説明した本発明の第１の実施の形態と
同様に，パッケージ２０に覆われた半導体素子（チッ
プ）２１の表面に，例えばポリイミドなどといった絶縁
性のある材料を用いた両面接着テープ２２を用いて複数
のインナーリード２３が接着してある。各インナーリー
ド２３は，一部のインナーリード２３’を除き，半導体
素子２１の表面に配置された電極パッド２４と金線など
のワイヤ２５によって電気的に接続されている。電極パ
ッド２４と電気的に接続されていない一部のインナーリ
ード２３’（Ｎｏｎ−Ｃｏｎｅｃｔピン）も，他のイン
ナーリード２３と同様に，その基部（インナーリード２
３’の内，後述する折り曲げ部２８でない部分）が両面
接着テープ２２を用いて半導体素子２１の表面に接着さ
れている。
【００２５】この第２の実施の形態では，これら複数の
インナーリード２３の中でほぼ中心に位置し，電極パッ
ド２４と電気的に接続されていないインナーリード２
３’からは，分岐部２６が分岐形成されている。そし
て，この分岐部２６をパッケージ２０の内部においてほ
ぼ垂直に下方に折り曲げた形状とすることにより，折り
曲げ部２７が形成されている。図４（ｂ）に示されるよ
うに，この折り曲げ部２７の先端はパッケージ２０の第
１の表面（図示の例では下面）に露出した状態になって
いる。また，このように折り曲げ部２７が分岐形成され
たインナーリード２３’自体をパッケージ２０内にてほ
ぼ垂直に上方に折り曲げることにより，折り曲げ部２８
が形成されている。そして図４（ｂ）に示されるよう
に，このようにインナーリード２３’を折り曲げること
によって形成された折り曲げ部２８の先端が，第１の表
面と反対のパッケージ２０の第２の表面（図示の例では
上面）に露出した状態になっている。
インナーリード２３の中でほぼ中心に位置し，電極パッ
ド２４と電気的に接続されていないインナーリード２
３’からは，分岐部２６が分岐形成されている。そし
て，この分岐部２６をパッケージ２０の内部においてほ
ぼ垂直に下方に折り曲げた形状とすることにより，折り
曲げ部２７が形成されている。図４（ｂ）に示されるよ
うに，この折り曲げ部２７の先端はパッケージ２０の第
１の表面（図示の例では下面）に露出した状態になって
いる。また，このように折り曲げ部２７が分岐形成され
たインナーリード２３’自体をパッケージ２０内にてほ
ぼ垂直に上方に折り曲げることにより，折り曲げ部２８
が形成されている。そして図４（ｂ）に示されるよう
に，このようにインナーリード２３’を折り曲げること
によって形成された折り曲げ部２８の先端が，第１の表
面と反対のパッケージ２０の第２の表面（図示の例では
上面）に露出した状態になっている。
【００２６】さて，この第２の実施の形態にかかる半導
体装置２も，通常のＬＯＣ構造の樹脂封止型の半導体装
置と同様に製造される。即ち先ず，図４（ａ）（ｂ）に
示したように，半導体素子２１の表面にインナーリード
２３，２３’を両面接着テープ２２で接着し，各インナ
ーリード２３をワイヤ２５によって電極パッド２４に電
気的に接続した状態で，図示しない成形型内のほぼ中央
に半導体素子２１を設置する。そして，成形型内に溶融
樹脂を圧入し，樹脂を硬化させることにより，パッケー
ジ２０内に半導体素子２１を内蔵させる。
体装置２も，通常のＬＯＣ構造の樹脂封止型の半導体装
置と同様に製造される。即ち先ず，図４（ａ）（ｂ）に
示したように，半導体素子２１の表面にインナーリード
２３，２３’を両面接着テープ２２で接着し，各インナ
ーリード２３をワイヤ２５によって電極パッド２４に電
気的に接続した状態で，図示しない成形型内のほぼ中央
に半導体素子２１を設置する。そして，成形型内に溶融
樹脂を圧入し，樹脂を硬化させることにより，パッケー
ジ２０内に半導体素子２１を内蔵させる。
【００２７】このような製造過程において，成形型内に
溶融樹脂を圧入して樹脂封止する際に，半導体素子２１
には溶融樹脂の圧力などが加わることになる。しかし，
この第２の実施の形態にかかる半導体装置２にあって
は，先に図４（ａ）（ｂ）で説明したように，電極パッ
ド２４と電気的に接続されていないインナーリード２
３’から分岐形成された分岐部２６を，パッケージ２０
の内部においてほぼ垂直に下方に折り曲げることにより
折り曲げ部２７を形成し，この折り曲げ部２７の先端が
パッケージ２０の第１の表面（図示の例では下面）に露
出するように構成されているので，成形型内に半導体素
子２１を設置した場合に，折り曲げ部２７の先端が成形
型の内面（図示の例では成形型の下面）に接触した状態
となる。また，このように折り曲げ部２７が分岐形成さ
れたインナーリード２３’自体をパッケージ内にてほぼ
垂直に上方に折り曲げることにより折り曲げ部２８を形
成し，その先端がパッケージ２０の第２の表面（図示の
例では上面）に露出するように構成されているので，成
形型内に半導体素子２１を設置した場合に，折り曲げ部
２８の先端が成形型の内面（図示の例では成形型の上
面）に接触した状態となる。
溶融樹脂を圧入して樹脂封止する際に，半導体素子２１
には溶融樹脂の圧力などが加わることになる。しかし，
この第２の実施の形態にかかる半導体装置２にあって
は，先に図４（ａ）（ｂ）で説明したように，電極パッ
ド２４と電気的に接続されていないインナーリード２
３’から分岐形成された分岐部２６を，パッケージ２０
の内部においてほぼ垂直に下方に折り曲げることにより
折り曲げ部２７を形成し，この折り曲げ部２７の先端が
パッケージ２０の第１の表面（図示の例では下面）に露
出するように構成されているので，成形型内に半導体素
子２１を設置した場合に，折り曲げ部２７の先端が成形
型の内面（図示の例では成形型の下面）に接触した状態
となる。また，このように折り曲げ部２７が分岐形成さ
れたインナーリード２３’自体をパッケージ内にてほぼ
垂直に上方に折り曲げることにより折り曲げ部２８を形
成し，その先端がパッケージ２０の第２の表面（図示の
例では上面）に露出するように構成されているので，成
形型内に半導体素子２１を設置した場合に，折り曲げ部
２８の先端が成形型の内面（図示の例では成形型の上
面）に接触した状態となる。
【００２８】このため，樹脂封止する際の溶融樹脂の圧
力などが半導体素子２１に加わっても，成形型内におい
て半導体素子２１がパッケージ２０の第１の表面側へ移
動することを，折り曲げ部２７によって押さえることが
でき，半導体素子２１がパッケージ２０の第２の表面側
へ移動することを折り曲げ部２８によって押さえること
ができる。従って，この第２の実施の形態にかかる半導
体装置２は，パッケージ２０の中央に半導体素子２１を
内蔵でき，半導体素子２１の位置ずれによるワイヤ２５
の露出や成形不良などといった問題を生じない。
力などが半導体素子２１に加わっても，成形型内におい
て半導体素子２１がパッケージ２０の第１の表面側へ移
動することを，折り曲げ部２７によって押さえることが
でき，半導体素子２１がパッケージ２０の第２の表面側
へ移動することを折り曲げ部２８によって押さえること
ができる。従って，この第２の実施の形態にかかる半導
体装置２は，パッケージ２０の中央に半導体素子２１を
内蔵でき，半導体素子２１の位置ずれによるワイヤ２５
の露出や成形不良などといった問題を生じない。
【００２９】また，この第２の実施の形態にかかる半導
体装置２にあっても，折り曲げ部２７や折り曲げ部２８
が形成されているインナーリード２３’は，半導体素子
２１表面の電極パッド２４と電気的に接続されていない
ので，パッケージ２０の第１の表面に露出した折り曲げ
部２７の先端やパッケージ２０の第２の表面に露出した
折り曲げ部２８の先端から半導体素子２１に電気的な信
号が誤って入力されるような問題も生じない。また先に
説明したように，折り曲げ部２７が形成されているイン
ナーリード２３’も両面接着テープ２２を用いて半導体
素子２１の表面に接着されているので，折り曲げ部２７
や折り曲げ部２８を半導体素子２１の表面に対してしっ
かりと固定でき，成形型内に半導体素子２１を設置した
場合に，折り曲げ部１７の先端と折り曲げ部２８の先端
を成形型の内面にしっかりと接触させることができる。
体装置２にあっても，折り曲げ部２７や折り曲げ部２８
が形成されているインナーリード２３’は，半導体素子
２１表面の電極パッド２４と電気的に接続されていない
ので，パッケージ２０の第１の表面に露出した折り曲げ
部２７の先端やパッケージ２０の第２の表面に露出した
折り曲げ部２８の先端から半導体素子２１に電気的な信
号が誤って入力されるような問題も生じない。また先に
説明したように，折り曲げ部２７が形成されているイン
ナーリード２３’も両面接着テープ２２を用いて半導体
素子２１の表面に接着されているので，折り曲げ部２７
や折り曲げ部２８を半導体素子２１の表面に対してしっ
かりと固定でき，成形型内に半導体素子２１を設置した
場合に，折り曲げ部１７の先端と折り曲げ部２８の先端
を成形型の内面にしっかりと接触させることができる。
【００３０】ここで，図５は，本発明の第２の実施の形
態の変形例にかかる半導体装置２ａの内部構造を示す断
面図である。なお，断面の位置と矢視方向は，図４
（ｂ）と同様である。この半導体装置２ａでは，折り曲
げ部２７の先端に，パッケージ２０の第１の表面（図示
の例では下面）に沿って平行に露出する支持片２９が延
設されている。なお，この支持片２９が延設されている
点を除けば，図５に示した半導体装置２ａは，先に図４
（ａ）（ｂ）で説明した半導体装置２と同様の構成を有
するので，図４（ａ）（ｂ）で説明した半導体装置２と
同様の構成については，図５において同じ符号を付する
ことにより，重複した説明を省略する。
態の変形例にかかる半導体装置２ａの内部構造を示す断
面図である。なお，断面の位置と矢視方向は，図４
（ｂ）と同様である。この半導体装置２ａでは，折り曲
げ部２７の先端に，パッケージ２０の第１の表面（図示
の例では下面）に沿って平行に露出する支持片２９が延
設されている。なお，この支持片２９が延設されている
点を除けば，図５に示した半導体装置２ａは，先に図４
（ａ）（ｂ）で説明した半導体装置２と同様の構成を有
するので，図４（ａ）（ｂ）で説明した半導体装置２と
同様の構成については，図５において同じ符号を付する
ことにより，重複した説明を省略する。
【００３１】この半導体装置２ａにあっては，支持片２
９が折り曲げ部２７の先端に延設されているので，樹脂
封止する際に成形型の内面に支持片２９の表面がしっか
りと密着し，接触面積を大きくすることができる。この
ため，樹脂封止する際に折り曲げ部２７が成形型の内面
にしっかりと押さえられ，半導体素子２１がパッケージ
２０の第１の表面側（図示の例では下面側）へ移動する
ことが確実に押さえられるといった利点がある。
９が折り曲げ部２７の先端に延設されているので，樹脂
封止する際に成形型の内面に支持片２９の表面がしっか
りと密着し，接触面積を大きくすることができる。この
ため，樹脂封止する際に折り曲げ部２７が成形型の内面
にしっかりと押さえられ，半導体素子２１がパッケージ
２０の第１の表面側（図示の例では下面側）へ移動する
ことが確実に押さえられるといった利点がある。
【００３２】また，図６は，本発明の第２の実施の形態
の他の変形例にかかる半導体装置２ｂの内部構造を示す
断面図である。なお，断面の位置と矢視方向は，図４
（ｂ）と同様である。この半導体装置２ｂでは，先に図
５で説明した半導体装置２ａと同様に折り曲げ部２７の
先端に延設した支持片２９の表面に，更に，例えばポリ
イミドなどといった絶縁性のある材料を用いた両面接着
テープ３０が貼り付けられている。なお，この支持片２
９に両面接着テープ３０が貼り付けられている点を除け
ば，図６に示した半導体装置２ｂは，先に図４（ａ）
（ｂ）で説明した半導体装置２と同様の構成を有するの
で，図４（ａ）（ｂ）で説明した半導体装置２と同様の
構成については，図６においても同じ符号を付すること
により，重複した説明を省略する。
の他の変形例にかかる半導体装置２ｂの内部構造を示す
断面図である。なお，断面の位置と矢視方向は，図４
（ｂ）と同様である。この半導体装置２ｂでは，先に図
５で説明した半導体装置２ａと同様に折り曲げ部２７の
先端に延設した支持片２９の表面に，更に，例えばポリ
イミドなどといった絶縁性のある材料を用いた両面接着
テープ３０が貼り付けられている。なお，この支持片２
９に両面接着テープ３０が貼り付けられている点を除け
ば，図６に示した半導体装置２ｂは，先に図４（ａ）
（ｂ）で説明した半導体装置２と同様の構成を有するの
で，図４（ａ）（ｂ）で説明した半導体装置２と同様の
構成については，図６においても同じ符号を付すること
により，重複した説明を省略する。
【００３３】この半導体装置２ｂにあっては，支持片２
９に両面接着テープ３０が貼り付けられているので，樹
脂封止する際に成形型の内面に支持片２９の表面が両面
接着テープ３０によってしっかりと接着されることとな
る。このため，樹脂封止する際に，半導体素子２１がパ
ッケージ２０の第１の表面側（図示の例では下面側）へ
移動することがより一層確実に押さえられるといった利
点がある。また，両面接着テープ３０として例えばポリ
イミドなどといった絶縁性のある材料を用いることによ
り，パッケージ２０の表面に露出している折り曲げ部２
７の先端や支持片２９を絶縁できるといった利点もあ
る。
９に両面接着テープ３０が貼り付けられているので，樹
脂封止する際に成形型の内面に支持片２９の表面が両面
接着テープ３０によってしっかりと接着されることとな
る。このため，樹脂封止する際に，半導体素子２１がパ
ッケージ２０の第１の表面側（図示の例では下面側）へ
移動することがより一層確実に押さえられるといった利
点がある。また，両面接着テープ３０として例えばポリ
イミドなどといった絶縁性のある材料を用いることによ
り，パッケージ２０の表面に露出している折り曲げ部２
７の先端や支持片２９を絶縁できるといった利点もあ
る。
【００３４】またここで，図７は，本発明の第２の実施
の形態の他の変形例にかかる半導体装置２ｃの内部構造
を示す断面図である。なお，断面の位置と矢視方向は，
図４（ｂ）と同様である。この半導体装置２ｃでは，パ
ッケージ２０内でインナーリード２３’を折り曲げて形
成した折り曲げ部２８の先端に，パッケージ２０の第２
の表面（図示の例では上面）に沿って平行に露出する支
持片３１が延設されている。なお，この支持片３１が延
設されている点を除けば，図７に示した半導体装置２ｃ
は，先に図４（ａ）（ｂ）で説明した半導体装置２と同
様の構成を有するので，図４（ａ）（ｂ）で説明した半
導体装置２ａと同様の構成については，図７において同
じ符号を付することにより，重複した説明を省略する。
の形態の他の変形例にかかる半導体装置２ｃの内部構造
を示す断面図である。なお，断面の位置と矢視方向は，
図４（ｂ）と同様である。この半導体装置２ｃでは，パ
ッケージ２０内でインナーリード２３’を折り曲げて形
成した折り曲げ部２８の先端に，パッケージ２０の第２
の表面（図示の例では上面）に沿って平行に露出する支
持片３１が延設されている。なお，この支持片３１が延
設されている点を除けば，図７に示した半導体装置２ｃ
は，先に図４（ａ）（ｂ）で説明した半導体装置２と同
様の構成を有するので，図４（ａ）（ｂ）で説明した半
導体装置２ａと同様の構成については，図７において同
じ符号を付することにより，重複した説明を省略する。
【００３５】この半導体装置２ｃにあっては，支持片３
１が折り曲げ部２８の先端に延設されているので，樹脂
封止する際に成形型の内面に支持片３１の表面がしっか
りと密着し，接触面積を大きくすることができる。この
ため，樹脂封止する際に折り曲げ部２８が成形型の内面
にしっかりと押さえられ，半導体素子２１がパッケージ
２０の第２の表面側（図示の例では上面側）へ移動する
ことが確実に押さえられるといった利点がある。
１が折り曲げ部２８の先端に延設されているので，樹脂
封止する際に成形型の内面に支持片３１の表面がしっか
りと密着し，接触面積を大きくすることができる。この
ため，樹脂封止する際に折り曲げ部２８が成形型の内面
にしっかりと押さえられ，半導体素子２１がパッケージ
２０の第２の表面側（図示の例では上面側）へ移動する
ことが確実に押さえられるといった利点がある。
【００３６】また，図８は，本発明の第２の実施の形態
の他の変形例にかかる半導体装置２ｄの内部構造を示す
断面図である。なお，断面の位置と矢視方向は，図４
（ｂ）と同様である。この半導体装置２ｄでは，先に図
７で説明した半導体装置２ｃと同様に折り曲げ部２８の
先端に延設した支持片３１の表面に，更に，例えばポリ
イミドなどといった絶縁性のある材料を用いた両面接着
テープ３２が貼り付けられている。なお，この支持片３
１に両面接着テープ３２が貼り付けられている点を除け
ば，図８に示した半導体装置２ｂは，先に図４（ａ）
（ｂ）で説明した半導体装置２と同様の構成を有するの
で，図４（ａ）（ｂ）で説明した半導体装置２と同様の
構成については，図８においても同じ符号を付すること
により，重複した説明を省略する。
の他の変形例にかかる半導体装置２ｄの内部構造を示す
断面図である。なお，断面の位置と矢視方向は，図４
（ｂ）と同様である。この半導体装置２ｄでは，先に図
７で説明した半導体装置２ｃと同様に折り曲げ部２８の
先端に延設した支持片３１の表面に，更に，例えばポリ
イミドなどといった絶縁性のある材料を用いた両面接着
テープ３２が貼り付けられている。なお，この支持片３
１に両面接着テープ３２が貼り付けられている点を除け
ば，図８に示した半導体装置２ｂは，先に図４（ａ）
（ｂ）で説明した半導体装置２と同様の構成を有するの
で，図４（ａ）（ｂ）で説明した半導体装置２と同様の
構成については，図８においても同じ符号を付すること
により，重複した説明を省略する。
【００３７】この半導体装置２ｄにあっては，支持片３
１に両面接着テープ３２が貼り付けられているので，樹
脂封止する際に成形型の内面に支持片３１の表面が両面
接着テープ３２によってしっかりと接着されることとな
る。このため，樹脂封止する際に，半導体素子２１がパ
ッケージ２０の第２の表面側（図示の例では上面側）へ
移動することがより一層確実に押さえられるといった利
点がある。また，両面接着テープ３２として例えばポリ
イミドなどといった絶縁性のある材料を用いることによ
り，パッケージ２０の表面に露出している折り曲げ部２
８の先端や支持片３１を絶縁できるといった利点もあ
る。
１に両面接着テープ３２が貼り付けられているので，樹
脂封止する際に成形型の内面に支持片３１の表面が両面
接着テープ３２によってしっかりと接着されることとな
る。このため，樹脂封止する際に，半導体素子２１がパ
ッケージ２０の第２の表面側（図示の例では上面側）へ
移動することがより一層確実に押さえられるといった利
点がある。また，両面接着テープ３２として例えばポリ
イミドなどといった絶縁性のある材料を用いることによ
り，パッケージ２０の表面に露出している折り曲げ部２
８の先端や支持片３１を絶縁できるといった利点もあ
る。
【００３８】またここで，図９は，本発明の第２の実施
の形態の他の変形例にかかる半導体装置２ｅの内部構造
を示す断面図である。なお，断面の位置と矢視方向は，
図４（ｂ）と同様である。この半導体装置２ｅでは，折
り曲げ部２７の先端に，パッケージ２０の第１の表面
（図示の例では下面）に沿って平行に露出する支持片２
９が延設され，また，パッケージ２０内でインナーリー
ド２３’を折り曲げて形成した折り曲げ部２８の先端
に，パッケージ２０の第２の表面（図示の例では上面）
に沿って平行に露出する支持片３１が延設されている。
なお，これら支持片２９，３１が延設されている点を除
けば，図９に示した半導体装置２ｅは，先に図４（ａ）
（ｂ）で説明した半導体装置２と同様の構成を有するの
で，図４（ａ）（ｂ）で説明した半導体装置２ａと同様
の構成については，図９においても同じ符号を付するこ
とにより，重複した説明を省略する。
の形態の他の変形例にかかる半導体装置２ｅの内部構造
を示す断面図である。なお，断面の位置と矢視方向は，
図４（ｂ）と同様である。この半導体装置２ｅでは，折
り曲げ部２７の先端に，パッケージ２０の第１の表面
（図示の例では下面）に沿って平行に露出する支持片２
９が延設され，また，パッケージ２０内でインナーリー
ド２３’を折り曲げて形成した折り曲げ部２８の先端
に，パッケージ２０の第２の表面（図示の例では上面）
に沿って平行に露出する支持片３１が延設されている。
なお，これら支持片２９，３１が延設されている点を除
けば，図９に示した半導体装置２ｅは，先に図４（ａ）
（ｂ）で説明した半導体装置２と同様の構成を有するの
で，図４（ａ）（ｂ）で説明した半導体装置２ａと同様
の構成については，図９においても同じ符号を付するこ
とにより，重複した説明を省略する。
【００３９】この半導体装置２ｅにあっては，支持片２
９が折り曲げ部２７の先端に延設され，支持片３１が折
り曲げ部２８の先端に延設されているので，樹脂封止す
る際に成形型の内面（上下面）に支持片２９，３１の表
面がしっかりと密着し，接触面積を大きくすることがで
きる。このため，樹脂封止する際に折り曲げ部２７と折
り曲げ部２８が成形型の内面にしっかりと押さえられ，
半導体素子２１がパッケージ２０の第１の表面側（図示
の例では下面側）と第２の表面側（図示の例では上面
側）へ移動することが確実に押さえられるといった利点
がある。
９が折り曲げ部２７の先端に延設され，支持片３１が折
り曲げ部２８の先端に延設されているので，樹脂封止す
る際に成形型の内面（上下面）に支持片２９，３１の表
面がしっかりと密着し，接触面積を大きくすることがで
きる。このため，樹脂封止する際に折り曲げ部２７と折
り曲げ部２８が成形型の内面にしっかりと押さえられ，
半導体素子２１がパッケージ２０の第１の表面側（図示
の例では下面側）と第２の表面側（図示の例では上面
側）へ移動することが確実に押さえられるといった利点
がある。
【００４０】また，図１０は，本発明の第２の実施の形
態の他の変形例にかかる半導体装置２ｆの内部構造を示
す断面図である。なお，断面の位置と矢視方向は，図４
（ｂ）と同様である。この半導体装置２ｆでは，先に図
９で説明した半導体装置２ｅと同様に折り曲げ部２７の
先端に延設した支持片２９の表面と折り曲げ部２８の先
端に延設した支持片３１の表面に，更に，例えばポリイ
ミドなどといった絶縁性のある材料を用いた両面接着テ
ープ３０，３２がそれぞれ貼り付けられている。なお，
これら支持片２９，３１に両面接着テープ３０，３２が
それぞれ貼り付けられている点を除けば，図１０に示し
た半導体装置２ｂは，先に図４（ａ）（ｂ）で説明した
半導体装置２と同様の構成を有するので，図４（ａ）
（ｂ）で説明した半導体装置２と同様の構成について
は，図１０においても同じ符号を付することにより，重
複した説明を省略する。
態の他の変形例にかかる半導体装置２ｆの内部構造を示
す断面図である。なお，断面の位置と矢視方向は，図４
（ｂ）と同様である。この半導体装置２ｆでは，先に図
９で説明した半導体装置２ｅと同様に折り曲げ部２７の
先端に延設した支持片２９の表面と折り曲げ部２８の先
端に延設した支持片３１の表面に，更に，例えばポリイ
ミドなどといった絶縁性のある材料を用いた両面接着テ
ープ３０，３２がそれぞれ貼り付けられている。なお，
これら支持片２９，３１に両面接着テープ３０，３２が
それぞれ貼り付けられている点を除けば，図１０に示し
た半導体装置２ｂは，先に図４（ａ）（ｂ）で説明した
半導体装置２と同様の構成を有するので，図４（ａ）
（ｂ）で説明した半導体装置２と同様の構成について
は，図１０においても同じ符号を付することにより，重
複した説明を省略する。
【００４１】この半導体装置２ｆにあっては，両方の支
持片２９，３１に両面接着テープ３０，３２が貼り付け
られているので，樹脂封止する際に成形型の内面に支持
片２９，３１の表面が両面接着テープ３０，３２によっ
てそれぞれしっかりと接着されることとなる。このた
め，樹脂封止する際に，半導体素子２１がパッケージ２
０の第１の表面側（図示の例では下面側）と第２の表面
側（図示の例では上面側）へ移動することがより一層確
実に押さえられるといった利点がある。また，両面接着
テープ３０，３２として例えばポリイミドなどといった
絶縁性のある材料を用いることにより，パッケージ２０
の表面に露出している折り曲げ部２７の先端や折り曲げ
部２８の先端，支持片２９，３１を絶縁できるといった
利点もある。
持片２９，３１に両面接着テープ３０，３２が貼り付け
られているので，樹脂封止する際に成形型の内面に支持
片２９，３１の表面が両面接着テープ３０，３２によっ
てそれぞれしっかりと接着されることとなる。このた
め，樹脂封止する際に，半導体素子２１がパッケージ２
０の第１の表面側（図示の例では下面側）と第２の表面
側（図示の例では上面側）へ移動することがより一層確
実に押さえられるといった利点がある。また，両面接着
テープ３０，３２として例えばポリイミドなどといった
絶縁性のある材料を用いることにより，パッケージ２０
の表面に露出している折り曲げ部２７の先端や折り曲げ
部２８の先端，支持片２９，３１を絶縁できるといった
利点もある。
【００４２】次に，図１１（ａ）は，本発明の第３の実
施の形態にかかる半導体装置３の内部構造を示す平面図
であり，図１１（ｂ）は，図１１（ａ）におけるＣ−Ｃ
断面矢視図である。先に説明した本発明の第１，２の実
施の形態と同様に，パッケージ４０に覆われた半導体素
子（チップ）４１の表面に，例えばポリイミドなどとい
った絶縁性のある材料を用いた両面接着テープ４２を用
いて複数のインナーリード４３が接着してある。各イン
ナーリード４３は，一部のインナーリード４３’を除
き，半導体素子４１の表面に配置された電極パッド４４
と金線などのワイヤ４５によって電気的に接続されてい
る。電極パッド４４と電気的に接続されていない一部の
インナーリード４３’（Ｎｏｎ−Ｃｏｎｅｃｔピン）
も，他のインナーリード４３と同様に，その基部（イン
ナーリード４３’の内，後述する折り曲げ部４６でない
部分）が両面接着テープ４２を用いて半導体素子４１の
表面に接着されている。
施の形態にかかる半導体装置３の内部構造を示す平面図
であり，図１１（ｂ）は，図１１（ａ）におけるＣ−Ｃ
断面矢視図である。先に説明した本発明の第１，２の実
施の形態と同様に，パッケージ４０に覆われた半導体素
子（チップ）４１の表面に，例えばポリイミドなどとい
った絶縁性のある材料を用いた両面接着テープ４２を用
いて複数のインナーリード４３が接着してある。各イン
ナーリード４３は，一部のインナーリード４３’を除
き，半導体素子４１の表面に配置された電極パッド４４
と金線などのワイヤ４５によって電気的に接続されてい
る。電極パッド４４と電気的に接続されていない一部の
インナーリード４３’（Ｎｏｎ−Ｃｏｎｅｃｔピン）
も，他のインナーリード４３と同様に，その基部（イン
ナーリード４３’の内，後述する折り曲げ部４６でない
部分）が両面接着テープ４２を用いて半導体素子４１の
表面に接着されている。
【００４３】この第３の実施の形態では，これら複数の
インナーリード４３の中でほぼ中心に位置し，電極パッ
ド４４と電気的に接続されていないインナーリード４
３’自体をパッケージ４０内にてほぼ垂直に上方に折り
曲げることにより，折り曲げ部４６が形成されている。
そして図１１（ｂ）に示されるように，このようにイン
ナーリード４３’を折り曲げることによって形成された
折り曲げ部４６の先端がパッケージ４０の表面（図示の
例では上面）に露出した状態になっている。
インナーリード４３の中でほぼ中心に位置し，電極パッ
ド４４と電気的に接続されていないインナーリード４
３’自体をパッケージ４０内にてほぼ垂直に上方に折り
曲げることにより，折り曲げ部４６が形成されている。
そして図１１（ｂ）に示されるように，このようにイン
ナーリード４３’を折り曲げることによって形成された
折り曲げ部４６の先端がパッケージ４０の表面（図示の
例では上面）に露出した状態になっている。
【００４４】さて，この第３の実施の形態にかかる半導
体装置３も，通常のＬＯＣ構造の樹脂封止型の半導体装
置と同様に製造される。即ち先ず，図１１（ａ）（ｂ）
に示したように，半導体素子４１の表面にインナーリー
ド４３，４３’を両面接着テープ４２で接着し，各イン
ナーリード４３をワイヤ４５によって電極パッド４４に
電気的に接続した状態で，図示しない成形型内のほぼ中
央に半導体素子４１を設置する。そして，成形型内に溶
融樹脂を圧入し，樹脂を硬化させることにより，パッケ
ージ４０内に半導体素子４１を内蔵させる。
体装置３も，通常のＬＯＣ構造の樹脂封止型の半導体装
置と同様に製造される。即ち先ず，図１１（ａ）（ｂ）
に示したように，半導体素子４１の表面にインナーリー
ド４３，４３’を両面接着テープ４２で接着し，各イン
ナーリード４３をワイヤ４５によって電極パッド４４に
電気的に接続した状態で，図示しない成形型内のほぼ中
央に半導体素子４１を設置する。そして，成形型内に溶
融樹脂を圧入し，樹脂を硬化させることにより，パッケ
ージ４０内に半導体素子４１を内蔵させる。
【００４５】このような製造過程において，成形型内に
溶融樹脂を圧入して樹脂封止する際に，半導体素子４１
には溶融樹脂の圧力などが加わることになる。しかし，
この第３の実施の形態にかかる半導体装置３にあって
は，先に図１１（ａ）（ｂ）で説明したように，電極パ
ッド４４と電気的に接続されていないインナーリード４
３’自体をパッケージ４０内にてほぼ垂直に上方に折り
曲げることにより折り曲げ部４６を形成し，その先端が
パッケージ４０の表面（図示の例では上面）に露出する
ように構成されているので，成形型内に半導体素子４１
を設置した場合に，折り曲げ部４６の先端が成形型の内
面（図示の例では成形型の上面）に接触した状態とな
る。
溶融樹脂を圧入して樹脂封止する際に，半導体素子４１
には溶融樹脂の圧力などが加わることになる。しかし，
この第３の実施の形態にかかる半導体装置３にあって
は，先に図１１（ａ）（ｂ）で説明したように，電極パ
ッド４４と電気的に接続されていないインナーリード４
３’自体をパッケージ４０内にてほぼ垂直に上方に折り
曲げることにより折り曲げ部４６を形成し，その先端が
パッケージ４０の表面（図示の例では上面）に露出する
ように構成されているので，成形型内に半導体素子４１
を設置した場合に，折り曲げ部４６の先端が成形型の内
面（図示の例では成形型の上面）に接触した状態とな
る。
【００４６】このため，樹脂封止する際の溶融樹脂の圧
力などが半導体素子４１に加わっても，成形型内におい
て半導体素子４１がパッケージ４０の表面側へ移動する
ことを，折り曲げ部４６によって押さえることができ
る。従って，この第３の実施の形態にかかる半導体装置
３によっても，パッケージ４０の中央に半導体素子４１
を内蔵でき，半導体素子４１の位置ずれによるワイヤ４
５の露出や成形不良などといった問題を生じない。
力などが半導体素子４１に加わっても，成形型内におい
て半導体素子４１がパッケージ４０の表面側へ移動する
ことを，折り曲げ部４６によって押さえることができ
る。従って，この第３の実施の形態にかかる半導体装置
３によっても，パッケージ４０の中央に半導体素子４１
を内蔵でき，半導体素子４１の位置ずれによるワイヤ４
５の露出や成形不良などといった問題を生じない。
【００４７】また，この第３の実施の形態にかかる半導
体装置３にあっても，折り曲げ部４６が形成されている
インナーリード４３’は，半導体素子４１表面の電極パ
ッド４４と電気的に接続されていないので，パッケージ
４０の表面に露出した折り曲げ部４６の先端から半導体
素子４１に電気的な信号が誤って入力されるような問題
も生じない。また先に説明したように，折り曲げられた
インナーリード４３’も両面接着テープ４２を用いて半
導体素子４１の表面に接着されているので，折り曲げ部
４６を半導体素子４１の表面に対してしっかりと固定で
き，成形型内に半導体素子４１を設置した場合に，折り
曲げ部４６の先端を成形型の内面にしっかりと接触させ
ることができる。
体装置３にあっても，折り曲げ部４６が形成されている
インナーリード４３’は，半導体素子４１表面の電極パ
ッド４４と電気的に接続されていないので，パッケージ
４０の表面に露出した折り曲げ部４６の先端から半導体
素子４１に電気的な信号が誤って入力されるような問題
も生じない。また先に説明したように，折り曲げられた
インナーリード４３’も両面接着テープ４２を用いて半
導体素子４１の表面に接着されているので，折り曲げ部
４６を半導体素子４１の表面に対してしっかりと固定で
き，成形型内に半導体素子４１を設置した場合に，折り
曲げ部４６の先端を成形型の内面にしっかりと接触させ
ることができる。
【００４８】ここで，図１２は，本発明の第３の実施の
形態の変形例にかかる半導体装置３ａの内部構造を示す
断面図である。なお，断面の位置と矢視方向は，図１１
（ｂ）と同様である。この半導体装置３ａでは，パッケ
ージ４０内でインナーリード４３’を折り曲げて形成し
た折り曲げ部４６の先端に，パッケージ４０の表面（図
示の例では上面）に沿って平行に露出する支持片４７が
延設されている。なお，この支持片４７が延設されてい
る点を除けば，図１２に示した半導体装置３ａは，先に
図１１（ａ）（ｂ）で説明した半導体装置３と同様の構
成を有するので，図１１（ａ）（ｂ）で説明した半導体
装置３と同様の構成については，図１２において同じ符
号を付することにより，重複した説明を省略する。
形態の変形例にかかる半導体装置３ａの内部構造を示す
断面図である。なお，断面の位置と矢視方向は，図１１
（ｂ）と同様である。この半導体装置３ａでは，パッケ
ージ４０内でインナーリード４３’を折り曲げて形成し
た折り曲げ部４６の先端に，パッケージ４０の表面（図
示の例では上面）に沿って平行に露出する支持片４７が
延設されている。なお，この支持片４７が延設されてい
る点を除けば，図１２に示した半導体装置３ａは，先に
図１１（ａ）（ｂ）で説明した半導体装置３と同様の構
成を有するので，図１１（ａ）（ｂ）で説明した半導体
装置３と同様の構成については，図１２において同じ符
号を付することにより，重複した説明を省略する。
【００４９】この半導体装置３ａにあっては，支持片４
７が折り曲げ部４６の先端に延設されているので，樹脂
封止する際に成形型の内面に支持片４７の表面がしっか
りと密着し，接触面積を大きくすることができる。この
ため，樹脂封止する際に折り曲げ部４６が成形型の内面
にしっかりと押さえられ，半導体素子４１がパッケージ
４０の表面側（図示の例では上面側）へ移動することが
確実に押さえられるといった利点がある。
７が折り曲げ部４６の先端に延設されているので，樹脂
封止する際に成形型の内面に支持片４７の表面がしっか
りと密着し，接触面積を大きくすることができる。この
ため，樹脂封止する際に折り曲げ部４６が成形型の内面
にしっかりと押さえられ，半導体素子４１がパッケージ
４０の表面側（図示の例では上面側）へ移動することが
確実に押さえられるといった利点がある。
【００５０】また，図１３は，本発明の第３の実施の形
態の他の変形例にかかる半導体装置３ｂの内部構造を示
す断面図である。なお，断面の位置と矢視方向は，図１
１（ｂ）と同様である。この半導体装置３ｂでは，先に
図１２で説明した半導体装置３ａと同様に折り曲げ部４
６の先端に延設した支持片４７の表面に，更に，例えば
ポリイミドなどといった絶縁性のある材料を用いた両面
接着テープ４８が貼り付けられている。なお，この支持
片４７に両面接着テープ４８が貼り付けられている点を
除けば，図１３に示した半導体装置３ｂは，先に図１１
（ａ）（ｂ）で説明した半導体装置３と同様の構成を有
するので，図１１（ａ）（ｂ）で説明した半導体装置３
と同様の構成については，図１３においても同じ符号を
付することにより，重複した説明を省略する。
態の他の変形例にかかる半導体装置３ｂの内部構造を示
す断面図である。なお，断面の位置と矢視方向は，図１
１（ｂ）と同様である。この半導体装置３ｂでは，先に
図１２で説明した半導体装置３ａと同様に折り曲げ部４
６の先端に延設した支持片４７の表面に，更に，例えば
ポリイミドなどといった絶縁性のある材料を用いた両面
接着テープ４８が貼り付けられている。なお，この支持
片４７に両面接着テープ４８が貼り付けられている点を
除けば，図１３に示した半導体装置３ｂは，先に図１１
（ａ）（ｂ）で説明した半導体装置３と同様の構成を有
するので，図１１（ａ）（ｂ）で説明した半導体装置３
と同様の構成については，図１３においても同じ符号を
付することにより，重複した説明を省略する。
【００５１】この半導体装置３ｂにあっては，支持片４
７に両面接着テープ４８が貼り付けられているので，樹
脂封止する際に成形型の内面に支持片４７の表面が両面
接着テープ４８によってしっかりと接着されることとな
る。このため，樹脂封止する際に，半導体素子４１がパ
ッケージ４０の表面側（図示の例では上面側）へ移動す
ることがより一層確実に押さえられるといった利点があ
る。また，両面接着テープ４８として例えばポリイミド
などといった絶縁性のある材料を用いることにより，パ
ッケージ４０の表面に露出している折り曲げ部４６の先
端や支持片４７を絶縁できるといった利点もある。
７に両面接着テープ４８が貼り付けられているので，樹
脂封止する際に成形型の内面に支持片４７の表面が両面
接着テープ４８によってしっかりと接着されることとな
る。このため，樹脂封止する際に，半導体素子４１がパ
ッケージ４０の表面側（図示の例では上面側）へ移動す
ることがより一層確実に押さえられるといった利点があ
る。また，両面接着テープ４８として例えばポリイミド
などといった絶縁性のある材料を用いることにより，パ
ッケージ４０の表面に露出している折り曲げ部４６の先
端や支持片４７を絶縁できるといった利点もある。
【００５２】以上，本発明の好ましい実施の形態につい
て説明したが，本発明は，ＬＯＣ構造の半導体素子の
他，ダイパットがある構造のパッケージ，例えばＴ−Ｓ
ＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃ
ｋａｇｅ）等の半導体装置全般にも適用することが可能
である。
て説明したが，本発明は，ＬＯＣ構造の半導体素子の
他，ダイパットがある構造のパッケージ，例えばＴ−Ｓ
ＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃ
ｋａｇｅ）等の半導体装置全般にも適用することが可能
である。
【００５３】
【発明の効果】本発明によれば，封止する際の溶融樹脂
の圧力などによって成形型内において半導体素子が上下
に移動することのない半導体装置を提供できる。本発明
は，特にＴＳＯＰ構造と呼ばれるパッケージの厚さが薄
い半導体装置においても，半導体素子の位置ずれ（チッ
プシフト）によるワイヤの露出や，部分的な成形不良な
どを防ぐことができ，耐湿性の低下等を招く心配がな
い。
の圧力などによって成形型内において半導体素子が上下
に移動することのない半導体装置を提供できる。本発明
は，特にＴＳＯＰ構造と呼ばれるパッケージの厚さが薄
い半導体装置においても，半導体素子の位置ずれ（チッ
プシフト）によるワイヤの露出や，部分的な成形不良な
どを防ぐことができ，耐湿性の低下等を招く心配がな
い。
【図１】（ａ）は，本発明の第１の実施の形態にかかる
半導体装置の内部構造を示す平面図であり，（ｂ）は，
図１（ａ）におけるＡ−Ａ断面矢視図である。
半導体装置の内部構造を示す平面図であり，（ｂ）は，
図１（ａ）におけるＡ−Ａ断面矢視図である。
【図２】本発明の第１の実施の形態の変形例にかかる半
導体装置の内部構造を示す断面図である。
導体装置の内部構造を示す断面図である。
【図３】本発明の第１の実施の形態の他の変形例にかか
る半導体装置の内部構造を示す断面図である。
る半導体装置の内部構造を示す断面図である。
【図４】（ａ）は，本発明の第２の実施の形態にかかる
半導体装置の内部構造を示す平面図であり，（ｂ）は，
図４（ａ）におけるＢ−Ｂ断面矢視図である。
半導体装置の内部構造を示す平面図であり，（ｂ）は，
図４（ａ）におけるＢ−Ｂ断面矢視図である。
【図５】本発明の第２の実施の形態の変形例にかかる半
導体装置の内部構造を示す断面図である。
導体装置の内部構造を示す断面図である。
【図６】本発明の第２の実施の形態の他の変形例にかか
る半導体装置の内部構造を示す断面図である。
る半導体装置の内部構造を示す断面図である。
【図７】本発明の第２の実施の形態の他の変形例にかか
る半導体装置の内部構造を示す断面図である。
る半導体装置の内部構造を示す断面図である。
【図８】本発明の第２の実施の形態の他の変形例にかか
る半導体装置の内部構造を示す断面図である。
る半導体装置の内部構造を示す断面図である。
【図９】発明の第２の実施の形態の他の変形例にかかる
半導体装置の内部構造を示す断面図である。
半導体装置の内部構造を示す断面図である。
【図１０】本発明の第２の実施の形態の他の変形例にか
かる半導体装置の内部構造を示す断面図である。
かる半導体装置の内部構造を示す断面図である。
【図１１】（ａ）は，本発明の第３の実施の形態にかか
る半導体装置の内部構造を示す平面図であり，図１１
（ｂ）は，図１１（ａ）におけるＣ−Ｃ断面矢視図であ
る。
る半導体装置の内部構造を示す平面図であり，図１１
（ｂ）は，図１１（ａ）におけるＣ−Ｃ断面矢視図であ
る。
【図１２】本発明の第３の実施の形態の変形例にかかる
半導体装置の内部構造を示す断面図である。
半導体装置の内部構造を示す断面図である。
【図１３】本発明の第３の実施の形態の他の変形例にか
かる半導体装置の内部構造を示す断面図である。
かる半導体装置の内部構造を示す断面図である。
【図１４】（ａ）は，ＬＯＣと呼ばれる従来の半導体装
置の内部構造を示す平面図であり，（ｂ）は，図１４
（ａ）におけるＤ−Ｄ断面矢視図である。
置の内部構造を示す平面図であり，（ｂ）は，図１４
（ａ）におけるＤ−Ｄ断面矢視図である。
【符号の説明】 １，２，３ 半導体装置 １０，２０，４０ パッケージ １１，２１，４１ 半導体素子 １２，２２，４２ 両面接着テープ １３，２３，４３ インナーリード １３’，２３’，４３’ 一部のインナーリード １４，２４，４４ 電極パッド １５，２５，４５ ワイヤ １６，２６ 分岐部 １７，２７ 折り曲げ部 ２８，４６ 折り曲げ部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長崎 健二 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内
Claims (19)
- 【請求項１】 パッケージに覆われた半導体素子の表面
に複数のインナーリードが接着されている半導体装置に
おいて，前記複数のインナーリードの内の一部のインナ
ーリードに折り曲げ部が形成されており，この折り曲げ
部の先端がパッケージの表面に露出していることを特徴
とする，半導体装置。 - 【請求項２】 前記折り曲げ部が形成されたインナーリ
ードは，半導体素子と電気的に接続されないインナーリ
ードであることを特徴とする，請求項１に記載の半導体
装置。 - 【請求項３】 前記折り曲げ部が，半導体素子と電気的
に接続されないインナーリードから分岐して形成されて
いることを特徴とする，請求項２に記載の半導体装置。 - 【請求項４】 前記折り曲げ部が形成されたインナーリ
ードが，半導体素子の表面に接着されていることを特徴
とする，請求項１，２又は３のいずれかに記載の半導体
装置。 - 【請求項５】 前記折り曲げ部の先端に，前記パッケー
ジの表面に沿って平行に露出する支持片が延設されてい
ることを特徴とする，請求項１，２，３又は４のいずれ
かに記載の半導体装置。 - 【請求項６】 前記支持片の表面に両面接着テープが貼
り付けられていることを特徴とする，請求項５に記載の
半導体装置。 - 【請求項７】 パッケージに覆われた半導体素子の表面
に複数のインナーリードが接着されている半導体装置に
おいて，前記複数のインナーリードの内の一部のインナ
ーリードに折り曲げ部が形成されており，この折り曲げ
部の先端がパッケージの第１の表面に露出しており，か
つ，前記折り曲げ部が形成されたインナーリードがパッ
ケージ内にて折り曲げられており，この折り曲げられた
インナーリードの先端がパッケージの第２の表面に露出
していることを特徴とする，半導体装置。 - 【請求項８】 前記折り曲げ部が形成されたインナーリ
ードは，半導体素子と電気的に接続されないインナーリ
ードであることを特徴とする，請求項７に記載の半導体
装置。 - 【請求項９】 前記折り曲げ部が，半導体素子と電気的
に接続されないインナーリードから分岐して形成されて
いることを特徴とする，請求項８に記載の半導体装置。 - 【請求項１０】 前記折り曲げ部が形成されたインナー
リードの基部が，半導体素子の表面に接着されているこ
とを特徴とする，請求項７，８又は９のいずれかに記載
の半導体装置。 - 【請求項１１】 前記折り曲げ部の先端に，前記パッケ
ージの第１の表面に沿って平行に露出する支持片が延設
されていることを特徴とする，請求項７，８，９又は１
０のいずれかに記載の半導体装置。 - 【請求項１２】 前記支持片の表面に両面接着テープが
貼り付けられていることを特徴とする，請求項１１に記
載の半導体装置。 - 【請求項１３】 前記折り曲げられたインナーリードの
先端に，前記パッケージの第２の表面に沿って平行に露
出する支持片が延設されていることを特徴とする，請求
項７，８，９，１０，１１又は１２のいずれかに記載の
半導体装置。 - 【請求項１４】 前記支持片の表面に両面接着テープが
貼り付けられていることを特徴とする，請求項１３に記
載の半導体装置。 - 【請求項１５】 パッケージに覆われた半導体素子の表
面に複数のインナーリードが接着されている半導体装置
において，前記複数のインナーリードの内の一部のイン
ナーリードがパッケージ内にて折り曲げられており，こ
の折り曲げられたインナーリードの先端がパッケージの
表面に露出していることを特徴とする，半導体装置。 - 【請求項１６】 前記折り曲げられたインナーリード
は，半導体素子と電気的に接続されないインナーリード
であることを特徴とする，請求項１５に記載の半導体装
置。 - 【請求項１７】 前記折り曲げられたインナーリードの
基部が，半導体素子の表面に接着されていることを特徴
とする，請求項１５又は１６に記載の半導体装置。 - 【請求項１８】 前記折り曲げられたインナーリードの
先端に，前記パッケージの表面に沿って平行に露出する
支持片が延設されていることを特徴とする，請求項１
５，１６又は１７のいずれかに記載の半導体装置。 - 【請求項１９】 前記支持片の表面に両面接着テープが
貼り付けられていることを特徴とする，請求項１８に記
載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10038145A JPH11220082A (ja) | 1998-02-03 | 1998-02-03 | 半導体装置 |
| US09/167,671 US6262482B1 (en) | 1998-02-03 | 1998-10-07 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10038145A JPH11220082A (ja) | 1998-02-03 | 1998-02-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11220082A true JPH11220082A (ja) | 1999-08-10 |
Family
ID=12517263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10038145A Pending JPH11220082A (ja) | 1998-02-03 | 1998-02-03 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6262482B1 (ja) |
| JP (1) | JPH11220082A (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100319616B1 (ko) * | 1999-04-17 | 2002-01-05 | 김영환 | 리드프레임 및 이를 이용한 버텀리드 반도체패키지 |
| CN101053079A (zh) | 2004-11-03 | 2007-10-10 | 德塞拉股份有限公司 | 堆叠式封装的改进 |
| US8058101B2 (en) | 2005-12-23 | 2011-11-15 | Tessera, Inc. | Microelectronic packages and methods therefor |
| US8482111B2 (en) | 2010-07-19 | 2013-07-09 | Tessera, Inc. | Stackable molded microelectronic packages |
| US9159708B2 (en) | 2010-07-19 | 2015-10-13 | Tessera, Inc. | Stackable molded microelectronic packages with area array unit connectors |
| KR101075241B1 (ko) | 2010-11-15 | 2011-11-01 | 테세라, 인코포레이티드 | 유전체 부재에 단자를 구비하는 마이크로전자 패키지 |
| US20120146206A1 (en) | 2010-12-13 | 2012-06-14 | Tessera Research Llc | Pin attachment |
| KR101128063B1 (ko) | 2011-05-03 | 2012-04-23 | 테세라, 인코포레이티드 | 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리 |
| US8618659B2 (en) | 2011-05-03 | 2013-12-31 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
| US8404520B1 (en) | 2011-10-17 | 2013-03-26 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US8946757B2 (en) | 2012-02-17 | 2015-02-03 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
| US9349706B2 (en) | 2012-02-24 | 2016-05-24 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
| US8372741B1 (en) | 2012-02-24 | 2013-02-12 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
| US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US9391008B2 (en) | 2012-07-31 | 2016-07-12 | Invensas Corporation | Reconstituted wafer-level package DRAM |
| US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
| US8975738B2 (en) | 2012-11-12 | 2015-03-10 | Invensas Corporation | Structure for microelectronic packaging with terminals on dielectric mass |
| US8878353B2 (en) | 2012-12-20 | 2014-11-04 | Invensas Corporation | Structure for microelectronic packaging with bond elements to encapsulation surface |
| US9136254B2 (en) | 2013-02-01 | 2015-09-15 | Invensas Corporation | Microelectronic package having wire bond vias and stiffening layer |
| US8883563B1 (en) | 2013-07-15 | 2014-11-11 | Invensas Corporation | Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation |
| US9034696B2 (en) | 2013-07-15 | 2015-05-19 | Invensas Corporation | Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation |
| US9023691B2 (en) | 2013-07-15 | 2015-05-05 | Invensas Corporation | Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation |
| US9167710B2 (en) | 2013-08-07 | 2015-10-20 | Invensas Corporation | Embedded packaging with preformed vias |
| US9685365B2 (en) | 2013-08-08 | 2017-06-20 | Invensas Corporation | Method of forming a wire bond having a free end |
| US20150076714A1 (en) | 2013-09-16 | 2015-03-19 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
| US9082753B2 (en) | 2013-11-12 | 2015-07-14 | Invensas Corporation | Severing bond wire by kinking and twisting |
| US9087815B2 (en) | 2013-11-12 | 2015-07-21 | Invensas Corporation | Off substrate kinking of bond wire |
| US9379074B2 (en) | 2013-11-22 | 2016-06-28 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
| US9263394B2 (en) | 2013-11-22 | 2016-02-16 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US9583456B2 (en) | 2013-11-22 | 2017-02-28 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| US9214454B2 (en) | 2014-03-31 | 2015-12-15 | Invensas Corporation | Batch process fabrication of package-on-package microelectronic assemblies |
| US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
| US9646917B2 (en) | 2014-05-29 | 2017-05-09 | Invensas Corporation | Low CTE component with wire bond interconnects |
| US9412714B2 (en) | 2014-05-30 | 2016-08-09 | Invensas Corporation | Wire bond support structure and microelectronic package including wire bonds therefrom |
| US9735084B2 (en) | 2014-12-11 | 2017-08-15 | Invensas Corporation | Bond via array for thermal conductivity |
| US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
| US9502372B1 (en) | 2015-04-30 | 2016-11-22 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
| US9761554B2 (en) | 2015-05-07 | 2017-09-12 | Invensas Corporation | Ball bonding metal wire bond wires to metal pads |
| US9490222B1 (en) | 2015-10-12 | 2016-11-08 | Invensas Corporation | Wire bond wires for interference shielding |
| US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
| US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
| US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
| US9911718B2 (en) | 2015-11-17 | 2018-03-06 | Invensas Corporation | ‘RDL-First’ packaged microelectronic device for a package-on-package device |
| US9659848B1 (en) | 2015-11-18 | 2017-05-23 | Invensas Corporation | Stiffened wires for offset BVA |
| US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
| US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
| US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5219971A (en) * | 1975-08-08 | 1977-02-15 | Kosei Hirohata | Shaping of leads sealed in lsi chip etc. |
| JPH01232753A (ja) * | 1988-03-14 | 1989-09-18 | Matsushita Electron Corp | 半導体装置 |
| US5432127A (en) * | 1989-06-30 | 1995-07-11 | Texas Instruments Incorporated | Method for making a balanced capacitance lead frame for integrated circuits having a power bus and dummy leads |
| US5302849A (en) * | 1993-03-01 | 1994-04-12 | Motorola, Inc. | Plastic and grid array semiconductor device and method for making the same |
| JP3475306B2 (ja) | 1994-10-26 | 2003-12-08 | 大日本印刷株式会社 | 樹脂封止型半導体装置の製造方法 |
| JPH10189861A (ja) | 1996-12-25 | 1998-07-21 | Texas Instr Japan Ltd | 半導体装置及びその製造方法 |
-
1998
- 1998-02-03 JP JP10038145A patent/JPH11220082A/ja active Pending
- 1998-10-07 US US09/167,671 patent/US6262482B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6262482B1 (en) | 2001-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11220082A (ja) | 半導体装置 | |
| US6744121B2 (en) | Multi-chip package | |
| JP2509422B2 (ja) | 半導体装置及びその製造方法 | |
| US5357139A (en) | Plastic encapsulated semiconductor device and lead frame | |
| US6483181B2 (en) | Multi-chip package | |
| US6297545B1 (en) | Semiconductor device | |
| US6531769B2 (en) | Semiconductor integrated circuit package, semiconductor apparatus provided with a plurality of semiconductor integrated circuit packages, method of inspecting semiconductor integrated circuit package and method of fabricating semiconductor integrated circuit | |
| US6054753A (en) | Plastic-encapsulated semiconductor device equipped with LOC package structure | |
| US6913951B2 (en) | Method of making a lead-on-chip device | |
| JP3356566B2 (ja) | 半導体パッケージ及びその実装方法 | |
| US7521778B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPS63152161A (ja) | 半導体装置 | |
| KR940007378B1 (ko) | 수지밀봉형 반도체장치 | |
| JP2924858B2 (ja) | リードフレームとその製造方法 | |
| JPS61212050A (ja) | 半導体装置 | |
| JP2002100719A (ja) | 樹脂封止型半導体装置 | |
| JP2581278B2 (ja) | 半導体装置 | |
| JP3203209B2 (ja) | 半導体装置 | |
| TWI254439B (en) | Leadframe and chip package structure using the same | |
| JP2968769B2 (ja) | 樹脂封止型半導体装置 | |
| KR100282414B1 (ko) | 바텀 리디드 타입의 브이·씨·에이 패키지 | |
| KR950000457Y1 (ko) | 반도체 패키지 | |
| KR950010072B1 (ko) | 반도체소자의 포장방법 | |
| JP2008300587A (ja) | 半導体装置およびその製造方法 | |
| KR980012325A (ko) | 내부리드 말단에 칩접착 단차부가 형성된 칩 온 리드용 리드프레임 및 그를 이용한 반도체 칩 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060829 |