JP2571973B2 - 駆動制御回路 - Google Patents
駆動制御回路Info
- Publication number
- JP2571973B2 JP2571973B2 JP7664990A JP7664990A JP2571973B2 JP 2571973 B2 JP2571973 B2 JP 2571973B2 JP 7664990 A JP7664990 A JP 7664990A JP 7664990 A JP7664990 A JP 7664990A JP 2571973 B2 JP2571973 B2 JP 2571973B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- output
- circuit
- drive circuit
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 19
- 210000002858 crystal cell Anatomy 0.000 claims description 14
- 238000003780 insertion Methods 0.000 claims description 9
- 230000037431 insertion Effects 0.000 claims description 9
- 230000032683 aging Effects 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、駆動制御回路に関するものである。
さらに詳述すれば、本発明は、例えば液晶投射型表示
装置に適用するのが好適な、液晶表示装置の駆動制御回
路に関するものである。
装置に適用するのが好適な、液晶表示装置の駆動制御回
路に関するものである。
［発明の概要］ 本発明は、温度ドリフト，経年変化，素子自身のバラ
ツキ等により液晶駆動回路の入出力特性、特に出力直流
レベルが変化することを自動的に補正するために、画像
信号のブランキング期間に基準レベルを記憶させ、その
基準レベルに出力直流レベルを追従させようとするもの
である。
ツキ等により液晶駆動回路の入出力特性、特に出力直流
レベルが変化することを自動的に補正するために、画像
信号のブランキング期間に基準レベルを記憶させ、その
基準レベルに出力直流レベルを追従させようとするもの
である。
［従来の技術］ 従来から知られているとおり、液晶ディスプレイ素子
の光透過率を制御するために、集積回路化された駆動回
路が各セルに接続されている。
の光透過率を制御するために、集積回路化された駆動回
路が各セルに接続されている。
この駆動回路の出力特性を一定に維持するために、環
境変化に対応して外部環境条件を改善すること（例え
ば、ファンを用いて強制空冷を行うこと）が行われてい
る。
境変化に対応して外部環境条件を改善すること（例え
ば、ファンを用いて強制空冷を行うこと）が行われてい
る。
また、各液晶セルおよび駆動回路自体の特性について
も、出荷時には十分な調整がなされている。
も、出荷時には十分な調整がなされている。
［発明が解決しようとする課題］ しかしながら、経年変化に伴って駆動回路の出力、す
なわち液晶セルの輝度（光透過率）を制御するための駆
動出力には緩やかなレベル変動がみられるため、適正な
画像表示が得れなくなるという欠点が生じる。
なわち液晶セルの輝度（光透過率）を制御するための駆
動出力には緩やかなレベル変動がみられるため、適正な
画像表示が得れなくなるという欠点が生じる。
よって本発明の目的は、液晶セルの駆動回路の出力が
常に所定のレベルを維持し得るよう構成した駆動制御回
路を提供することにある。
常に所定のレベルを維持し得るよう構成した駆動制御回
路を提供することにある。
［課題を解決するための手段］ 本発明に係る液晶表示装置の駆動制御回路は、入力さ
れた画像信号のブランキング期間に基準レベル値を表わ
す情報を挿入する挿入手段と、前記挿入手段の出力側に
接続され、液晶セルを駆動するための駆動回路を複数個
だけ縦続接続して成るアナログシフトレジスタと、画像
信号に含まれる前記基準レベル値を抽出して保持する保
持手段と、前記駆動回路によりシフトされた画像信号の
ブランキング期間におけるレベル値と、前記保持手段に
より保持された前記基準レベル値との差を求める演算手
段と、前記演算手段の出力に応答して、当該駆動回路の
入力レベルを可変制御するレベル制御手段とを具備した
ものである。
れた画像信号のブランキング期間に基準レベル値を表わ
す情報を挿入する挿入手段と、前記挿入手段の出力側に
接続され、液晶セルを駆動するための駆動回路を複数個
だけ縦続接続して成るアナログシフトレジスタと、画像
信号に含まれる前記基準レベル値を抽出して保持する保
持手段と、前記駆動回路によりシフトされた画像信号の
ブランキング期間におけるレベル値と、前記保持手段に
より保持された前記基準レベル値との差を求める演算手
段と、前記演算手段の出力に応答して、当該駆動回路の
入力レベルを可変制御するレベル制御手段とを具備した
ものである。
［作用］ 本発明によれば、画像信号のブランキング期間に挿入
された基準レベル情報に基づいて、液晶セル駆動回路の
所定レベルを監視し、当該所定レベルが基準レベルを維
持するようフィードバック制御を行うことができる。
された基準レベル情報に基づいて、液晶セル駆動回路の
所定レベルを監視し、当該所定レベルが基準レベルを維
持するようフィードバック制御を行うことができる。
具体的には、リファレンス信号挿入部で映像信号の水
平帰線消去期間の一部を含む駆動回路の受持ち領域の前
段に、ある決められたリファレンスレベルを挿入する。
そして、別に設けたタイミング発生回路により、各駆動
回路の中のシフトレジスタの最前段（時間的に最も早い
データが出力される端子）を検出する。液晶セルの駆動
回路は、入力段にホールド回路を有してリファレンスレ
ベルを保持し、出力段（最前段またはカスケード接続素
子）から出力されたリファレンスレベルとの差の電圧レ
ベルを利用して、入力段のDCシフト回路（クランプ回
路）により信号の直流分を補正する。
平帰線消去期間の一部を含む駆動回路の受持ち領域の前
段に、ある決められたリファレンスレベルを挿入する。
そして、別に設けたタイミング発生回路により、各駆動
回路の中のシフトレジスタの最前段（時間的に最も早い
データが出力される端子）を検出する。液晶セルの駆動
回路は、入力段にホールド回路を有してリファレンスレ
ベルを保持し、出力段（最前段またはカスケード接続素
子）から出力されたリファレンスレベルとの差の電圧レ
ベルを利用して、入力段のDCシフト回路（クランプ回
路）により信号の直流分を補正する。
なお、液晶セルの駆動回路は直流または並列接続され
た構成であることは問わない。
た構成であることは問わない。
［実施例］ 以下、実施例に基づいて本発明を詳細に説明する。
第１図は本発明の一実施例を示すブロック図である。
本図は、Ｒ・Ｇ・Ｂ信号のうちＲ信号を処理する回路で
あり、他のＧ信号およびＢ信号についも同様の回路が必
要となる。
本図は、Ｒ・Ｇ・Ｂ信号のうちＲ信号を処理する回路で
あり、他のＧ信号およびＢ信号についも同様の回路が必
要となる。
第１図において、２は画像信号の入力端子である。本
実施例においてはＲ信号を入力する構成としてあるが、
その他の輝度信号あるいは色差信号等であってもかまわ
ない。また、ハイビジョン信号を表示する場合には、MU
SE信号をＲ・Ｇ・Ｂ信号に復号してこの入力端子２に供
給する。
実施例においてはＲ信号を入力する構成としてあるが、
その他の輝度信号あるいは色差信号等であってもかまわ
ない。また、ハイビジョン信号を表示する場合には、MU
SE信号をＲ・Ｇ・Ｂ信号に復号してこの入力端子２に供
給する。
４はA/Dコンバータ、６はデジタル信号処理（DSP）部
である。８は画像信号のブランキング期間に挿入すべき
リファレンスレベルを発生する回路である。10は上記ブ
ランキング期間（第１図の左側に示したＡ点）にリファ
レンスレベル情報を挿入するための挿入部である。12は
D/Aコンバータである。
である。８は画像信号のブランキング期間に挿入すべき
リファレンスレベルを発生する回路である。10は上記ブ
ランキング期間（第１図の左側に示したＡ点）にリファ
レンスレベル情報を挿入するための挿入部である。12は
D/Aコンバータである。
ここで、入力段のA/Dコンバータ４は、画質改善等を
行う目的で表示装置に印加する前に信号をフィルタ等で
補正する際に、通常はディジタル処理する関係で必要に
なる機能で、この補正信号処理を必要としないシステム
では不要である。また、これらの補正信号処理部をDSP
（DIGITAL SIGNAL PROCESSING）部６と呼び、駆動回路
の動作速度制限により並列に配置処理する際はこのブロ
ックで行う。さらに、本図ではリファレンス信号挿入部
10をディジタル処理で行う構成にしてあるが、この処理
は本質的にディジタル，アナログ処理の種別は問わずど
ちらでも実現できる。当然のことながら、D/Aコンバー
タ12は、DSP部６が省略されていれば不要であり、これ
以外に、後述する駆動回路部22の入力がディジタルであ
る場合も省略される。
行う目的で表示装置に印加する前に信号をフィルタ等で
補正する際に、通常はディジタル処理する関係で必要に
なる機能で、この補正信号処理を必要としないシステム
では不要である。また、これらの補正信号処理部をDSP
（DIGITAL SIGNAL PROCESSING）部６と呼び、駆動回路
の動作速度制限により並列に配置処理する際はこのブロ
ックで行う。さらに、本図ではリファレンス信号挿入部
10をディジタル処理で行う構成にしてあるが、この処理
は本質的にディジタル，アナログ処理の種別は問わずど
ちらでも実現できる。当然のことながら、D/Aコンバー
タ12は、DSP部６が省略されていれば不要であり、これ
以外に、後述する駆動回路部22の入力がディジタルであ
る場合も省略される。
上述した前処理部の後段には、各液晶セルを駆動する
ための制御部が接続される。ここで、14はバッファ回
路、16は画像信号のブランキング期間に挿入されたリフ
ァレンスレベル（第１図の左側に示すＡ点のレベル）を
サンプルして保持するホールド回路、18は差動増幅器、
20は液晶セル駆動回路20-1の入力側DCレベルを所定値
（e1-e2）に保持するためのクランプ回路用FETである。
22-1〜22-Nは液晶セル駆動回路であり、液晶セルを駆動
するためのアナログ電圧（透過率制御用電圧）を出力す
るとともに、アナログシフトレジスタとしての機能を果
たす。
ための制御部が接続される。ここで、14はバッファ回
路、16は画像信号のブランキング期間に挿入されたリフ
ァレンスレベル（第１図の左側に示すＡ点のレベル）を
サンプルして保持するホールド回路、18は差動増幅器、
20は液晶セル駆動回路20-1の入力側DCレベルを所定値
（e1-e2）に保持するためのクランプ回路用FETである。
22-1〜22-Nは液晶セル駆動回路であり、液晶セルを駆動
するためのアナログ電圧（透過率制御用電圧）を出力す
るとともに、アナログシフトレジスタとしての機能を果
たす。
上述した差動増幅器の非反転入力端にはホールド回路
16によって保持されているリファレンスレベルe1（Ａ点
に挿入されたレベル）が、また、他方の反転入力端には
駆動回路20-1のシフト出力端から送出された遅延信号の
うち上記ブランキング期間に対応するレベルe2が入力さ
れる。
16によって保持されているリファレンスレベルe1（Ａ点
に挿入されたレベル）が、また、他方の反転入力端には
駆動回路20-1のシフト出力端から送出された遅延信号の
うち上記ブランキング期間に対応するレベルe2が入力さ
れる。
従って、差動増幅器18の出力端には（e1-e2）が出力
されることになる。この出力（e1-e2）はFET20のソース
電位を（e1-e2）に設定するので、駆動回路22-1の出力
側直流レベルを一定値に維持するよう制御することがで
きる。
されることになる。この出力（e1-e2）はFET20のソース
電位を（e1-e2）に設定するので、駆動回路22-1の出力
側直流レベルを一定値に維持するよう制御することがで
きる。
具体的には、経年変化等により駆動回路22-1の出力側
直流レベルが低下してきた場合にはe2が低下するため、
差動増幅器18の出力レベル（e1-e2）は増加し、その結
果として、駆動回路22-1の入力側直流レベルを押し上
げ、最終的には駆動回路22-1の出力側直流レベルを所定
の値に保持することになる。
直流レベルが低下してきた場合にはe2が低下するため、
差動増幅器18の出力レベル（e1-e2）は増加し、その結
果として、駆動回路22-1の入力側直流レベルを押し上
げ、最終的には駆動回路22-1の出力側直流レベルを所定
の値に保持することになる。
30はタイミング信号発生部であり、リファレンスレベ
ル挿入部10をトリガするためのタイミング信号TA，ホー
ルド回路16をトリガするためのタイミング信号TB,FET20
によるクランプ動作を行わせるためのタイミング信号を
出力する。
ル挿入部10をトリガするためのタイミング信号TA，ホー
ルド回路16をトリガするためのタイミング信号TB,FET20
によるクランプ動作を行わせるためのタイミング信号を
出力する。
このように、あるリファレンスレベルを水平ブランキ
ング期間に挿入し、これを含めた映像信号を駆動回路22
-1に入力する。そして、リファレンスレベルに該当する
タイミング信号TBをタイミング信号発生部30から出力
し、同期をとると同時に、この電圧レベルが駆動回路22
-1からシフト出力されるまでの期間ホールド回路16によ
て保持する。
ング期間に挿入し、これを含めた映像信号を駆動回路22
-1に入力する。そして、リファレンスレベルに該当する
タイミング信号TBをタイミング信号発生部30から出力
し、同期をとると同時に、この電圧レベルが駆動回路22
-1からシフト出力されるまでの期間ホールド回路16によ
て保持する。
次に、保持しているレベルe1と駆動回路の出力レベル
e1を差動増幅器18に入力し、差成分（e1-e2）を出力す
る。この差成分電圧レベルを例えば電界効果形トランジ
スタのソース電位として用いることで、駆動回路入力部
の直流電位を制御して、駆動回路の特性変動によるオフ
セット成分を除去する。
e1を差動増幅器18に入力し、差成分（e1-e2）を出力す
る。この差成分電圧レベルを例えば電界効果形トランジ
スタのソース電位として用いることで、駆動回路入力部
の直流電位を制御して、駆動回路の特性変動によるオフ
セット成分を除去する。
後段の駆動回路22-Nについても、同様に動作する。な
お、駆動回路についてはカスケード接続された形式のも
のでも、並列接続された形式のものであってもかまわな
い。
お、駆動回路についてはカスケード接続された形式のも
のでも、並列接続された形式のものであってもかまわな
い。
［発明の効果］ 以上説明したとおり本発明によれば、ブランキング期
間に基準レベル情報を挿入する構成としてあるので、温
度変化や経年変化また素子のバラツキにより液晶セル駆
動回路の出力性能、特に直流レベルが変化することを自
動的に補正することができる。
間に基準レベル情報を挿入する構成としてあるので、温
度変化や経年変化また素子のバラツキにより液晶セル駆
動回路の出力性能、特に直流レベルが変化することを自
動的に補正することができる。
また、温度変化や経年変化を補正することで画質を確
保できることはもちろんであり、その上、駆動回路（一
般的に集積回路）自身のバラツキも自動的に補正でき、
製品出荷時の調整が不要となる。
保できることはもちろんであり、その上、駆動回路（一
般的に集積回路）自身のバラツキも自動的に補正でき、
製品出荷時の調整が不要となる。
第１図は本発明の一実施例を示すブロック図である。 ２……画像信号の入力端子、４……A/Dコンバータ、６
……デジタル信号処理部、８……リファレンスレベル発
生器、10……リファレンスレベル挿入部、12……D/Aコ
ンバータ、14……バッファ回路、16……ホールド回路、
18……差動増幅器、20……FET、22-1〜22-N……液晶セ
ル駆動回路。
……デジタル信号処理部、８……リファレンスレベル発
生器、10……リファレンスレベル挿入部、12……D/Aコ
ンバータ、14……バッファ回路、16……ホールド回路、
18……差動増幅器、20……FET、22-1〜22-N……液晶セ
ル駆動回路。
フロントページの続き (72)発明者 韮澤 隆 東京都新宿区西新宿４―15―３ 三省堂 新宿ビル４階 株式会社高度映像技術研 究所内 (56)参考文献 特開 平１−281497（ＪＰ，Ａ) 特開 平１−177112（ＪＰ，Ａ) 特開 平１−144299（ＪＰ，Ａ) 特開 昭64−29899（ＪＰ，Ａ)
Claims (1)
- 【請求項１】入力された画像信号のブランキング期間に
基準レベル値を表わす情報を挿入する挿入手段と、 前記挿入手段の出力側に接続され、液晶セルを駆動する
ための駆動回路を複数個だけ縦続接続して成るアナログ
シフトレジスタと、 画像信号に含まれる前記基準レベル値を抽出して保持す
る保持手段と、 前記駆動回路によりシフトされた画像信号のブランキン
グ期間におけるレベル値と、前記保持手段により保持さ
れた前記基準レベル値との差を求める演算手段と、 前記演算手段の出力に応答して、当該駆動回路の入力レ
ベルを可変制御するレベル制御手段とを具備したことを
特徴とする駆動制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7664990A JP2571973B2 (ja) | 1990-03-28 | 1990-03-28 | 駆動制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7664990A JP2571973B2 (ja) | 1990-03-28 | 1990-03-28 | 駆動制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03278021A JPH03278021A (ja) | 1991-12-09 |
| JP2571973B2 true JP2571973B2 (ja) | 1997-01-16 |
Family
ID=13611246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7664990A Expired - Lifetime JP2571973B2 (ja) | 1990-03-28 | 1990-03-28 | 駆動制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2571973B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3135810B2 (ja) * | 1995-01-31 | 2001-02-19 | シャープ株式会社 | 画像表示装置 |
| JPH10307564A (ja) * | 1997-05-07 | 1998-11-17 | Sony Corp | 液晶表示装置のデータ線駆動回路 |
| KR100415998B1 (ko) * | 2001-01-11 | 2004-01-24 | 삼성전자주식회사 | 디스플레이장치 및 그 제어방법 |
-
1990
- 1990-03-28 JP JP7664990A patent/JP2571973B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03278021A (ja) | 1991-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04293365A (ja) | 階調補正装置 | |
| JPH08171363A (ja) | 表示装置 | |
| US5936617A (en) | Display apparatus | |
| JP3014281B2 (ja) | 同期信号分離回路、同期信号分離方法 | |
| JP2571973B2 (ja) | 駆動制御回路 | |
| JPH11184438A (ja) | 視角依存特性補正回路、補正方法、及び表示装置 | |
| US5764210A (en) | Driving apparatus for liquid crystal display | |
| JPS6291086A (ja) | ビデオ信号処理装置 | |
| JP2598327B2 (ja) | 映像信号処理装置 | |
| JP3451583B2 (ja) | 液晶表示装置のクランプ回路 | |
| JP3116877B2 (ja) | 液晶表示装置の駆動方法及び駆動回路 | |
| JP2586377B2 (ja) | 液晶表示パネル駆動回路 | |
| JP2007503614A (ja) | イナーシャプローン画像表示装置を駆動するためのシステム | |
| JPH1124633A (ja) | 液晶駆動回路 | |
| JP3190426B2 (ja) | 映像信号処理装置 | |
| JP3138176B2 (ja) | 液晶表示装置 | |
| JP3059151B1 (ja) | デ―タストリ―ム切替装置及びデ―タストリ―ム切替方法 | |
| JP2001022316A (ja) | 映像表示装置用駆動回路 | |
| JP3001458B2 (ja) | 信号波形制御機能付きｃｒｔディスプレイ | |
| JP3451827B2 (ja) | 表示むら抑制装置及び信号駆動装置並びに画像表示システム | |
| JP2970175B2 (ja) | ホワイトバランス制御装置 | |
| JP3277361B2 (ja) | 帰還型の映像信号処理装置 | |
| JP4982915B2 (ja) | デジタル信号処理集積回路および表示装置 | |
| JP4226018B2 (ja) | 表示装置 | |
| JP2001004981A (ja) | 液晶表示装置の駆動方法 |