JP2618921B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はバイポーラ集積回路を構成する半導体装置の
製造方法に関する。

（従来の技術） 従来より、集積回路としてのバイポーラトランジスタ
は、第１導電型半導体基板（コレクタ）に主面側より第
２の導電型を示す不純物の不純物拡散法及びイオン打込
み法によって第２導電型領域（ベース）を形成した後さ
らに主面側より第１の導電型を示す不純物の不純物拡散
及びイオン打込み法によって第２導電型領域の内部に第
１導電型領域（エミッタ）を形成する事により作製して
いる。バイポーラトランジスタの製造においては、第２
導電型領域（ベース）の幅を抵抗が増大しすぎることな
く狭くすることが素子性能を向上させる上で極めて重要
であるが、前記不純物拡散法等では、アニール温度が90
0℃以上と高いため、不純物の拡散が生じ、素子が微細
化すれば、ますます、第２導電型領域の幅を狭めること
は、困難となる。又、同時に、第１および第２導電型領
域の界面において急峻に不純物濃度を変化させることが
困難になるので、素子の電気的特性は劣る。また、前述
のようにして形成されたエミッタの幅も上記原因によっ
て薄くすることは困難でエミッタ領域内での少数キャリ
アの再結合電流の影響で素子特性の改善に限界がある。

（発明が解決しようとする問題点） 本発明は、上記事情を考慮してなされたもので、その
目的とするところは、バイポーラ集積回路を構成する半
導体装置において、薄いベースとエミッタ領域を形成
し、又、エミッタ領域における再結合電流成分を減少さ
せて、素子性能を大幅に向上せしめる半導体装置の製造
方法を提供することにある。

〔発明の構成〕

（問題点を解決するための手段） 本発明は、上記目的を達成するために、第１導電型シ
リコン単結晶基板表面の部分に第２導電型領域を形成す
る工程と、減圧H₂雰囲気中で熱処理することにより、前
記第２導電型領域の主面上を清浄化し、続いて第１導電
型非晶質シリコン膜を固相エピタキシャル成長させるこ
とを特徴とする半導体装置の製造方法を提供する。

（作 用） 本発明者は、シリコン基板表面を減圧H₂雰囲気中で熱
処理することによって清浄化し、減圧化学気相成長法で
非晶質シリコンを堆積した後、650℃〜750℃で熱処理す
る事によって良好な非晶質シリコンが単結晶化している
ことを見い出した。以上の知見に基づく本発明の概略を
第１図に示す工程断面図を用いて説明する。

まず、第１図（ａ）に示すように第１導電型シリコン
単結晶基板（１）の主面の所望部分に不純物をイオン注
入等により打ち込み、第２導電型領域（２）を形成す
る。第２導電型領域（２）の形成は、イオン注入の他
に、不純物を含むガス雰囲気からの拡散でも、不純物を
含む薄膜からの拡散でもよい。

続いて、第１図（ｂ）に示すように第２導電型領域
（２）の上に第１導電型シリコン単結晶膜（３）を前記
又はの知見に基ずく方法により形成する。

続いて、必要に応じ、ホールの再結合電流を減少させ
るために第１図（ｃ）に示すように第１導電型シリコン
単結晶膜（３）の表面に薄い酸化膜（４）を形成する。

続いて、薄い酸化膜（４）の一部に第１導電型半導体
膜（５）を形成する。第１導電型半導体膜（５）は、減
圧化学気相成長法を用いた多結晶シリコンあるいは、プ
ラズマ化学気相成長法を用いた微結晶シリコンである。
この場合、添加種となる不純物を同時に沈積させてお
く。

以上の工程によりバイポーラトランジスタを作製すれ
ば、薄いベースとエミッタ領域を形成する事が可能とな
り、さらに酸化膜（４）の形成によりエミッタ領域にお
ける再結合電流成分が減少して、素子性能を大幅に向上
させる事が可能となる。

（実施例） 以下、本発明による実施例を図面を用いて詳細に説明
する。

実施例１ 本発明による第１の実施例の工程断面図を第２図に示
す。

まず、第２図（ａ）に示すように、ｎ型シリコン基板
（６）の表面にシリコン酸化膜を例えば、500Åの膜厚
に形成する。（８）は素子分離領域であり、この膜厚は
例えば、4000Åとする。その後、レジストマスク（９）
を形成して、このマスク（９）が形成されていない前記
基板（６）部分に例えば、ボロン（Ｂ）イオンを加速電
圧20KV、打ち込み量３×10²⁴cm^-2で打ち込みｐ型半導体
領域（外部ベース）（10）を形成する。

次いで、第２図（ｂ）に示すように前記レジストマス
ク（９）を除去した後、Ｂイオンを今度は全面に加速電
圧10KV、打ち込み量５×10¹³cm^-2で打ち込みｐ型半導体
領域（ベース）（11）を形成する。

次いで、第２図（ｃ）に示すようにレジストマスク
（図示せず）を所定のパターンに形成し、酸処理等によ
り前記ｐ型半導体領域（11）上に形成されたシリコン酸
化膜（７）の一部に例えば、幅1.5μｍの開孔部（12）
を形成した。さらに、第２図（ｄ）に示す如く、前記基
板（６）全面にヒ素（As）を2.5×10²¹cm^-3添加した厚
さ500Åの多結晶シリコン膜（13）を減圧化学気相成長
法によって堆積する。

ここで、第２図（ｅ）に示すように多結晶シリコン膜
（13）が全面に形成された基板（６）表面にシリコンイ
オン（矢印で図示）を加速電圧120KV、打ち込み量５×1
0¹⁵cm^-2打ち込む事により前記多結晶シリコン（13）と
開孔部（12）の半導体領域（12）の界面を非晶質化させ
る。

次いで、第２図（ｆ）に示すように、H₂雰囲気中、70
0℃の熱処理による固相エピタキシャル成長で多結晶シ
リコン層（15）の一部は単結晶シリコン層（16）になっ
た。

次いで、第２図（ｇ）に示すようにレジストマスクを
用いて反応性イオンエッチング等により前記ベース上に
形成された単結晶シリコン層（16a）の部分を残して他
のシリコン層をエッチング除去する。この残された単結
晶シリコン層がエミッタ領域となる。

その後、第２図（ｈ）に示すように例えば、100℃、
空気含囲気中の熱処理により前記単結晶シリコン層（16
a）の表面に10Åの酸化膜（17）を形成した後、さらに
この酸化膜（17）上にAsを2.5×10²¹cm^-3添加した厚さ1
000Åの多結晶シリコン膜（18）を減圧化学気相成長法
によって堆積し、パターンニングを行なう。

さらに、第２図（ｉ）に示すように、酸化膜（19）を
化学気相成長法等によって約3000Å堆積したのち、反応
性イオンエッチング等により、前記多結晶シリコン膜
（18）及び前記外部ベース（10）と接続するための開孔
部（20），（21）を設け、前記開口部（20），（21）に
アルミニウム等の電極層（22），（23）を形成し、バイ
ポーラトランジスタが製造される。上記工程により形成
されたNPN型トランジスタの効果を説明するためにエミ
ッタ直下の不純物の分布特性図を第３図に示す。

第３図において、単結晶化した第１導電型領域（エミ
ッタ）、第２導電型単結晶領域（ベース）、及び第１導
電型領域（コレクタ）は、それぞれ第２図におけるエミ
ッタ（16a），ベース（11），及びコレクタ（16）に対
応している。ここでボロン（Ｂ）の打込まれたベース
（11）の不純物濃度は、横軸の距離の増加とともに急峻
に低下する。さらに、その幅は、不純物濃度が10¹⁶〔cm
^-3〕の場合を見てわかるように、〜800Åの幅が実現さ
れる。

図中、Asで示される曲線は、第２図には示されていな
いが、基板（６）内部に形成されるn⁺層の濃度を示す。

実施例２ 次に本発明による第２の実施例方法について説明す
る。この実施例では、実施例１の変形例として基板上の
開口部を有した絶縁膜上に非晶質化されたシリコン膜を
形成する別の方法を示す。第４図は、その工程断面図で
ある。

第４図（ａ）は、第２図（ａ）〜（ｃ）と全く同様に
して形成することができるので、詳細については省略す
る。尚、第２図と同一の部分については、同一の符号を
付して示した。

続いて、第４図（ｂ）に示すように不純物を添加しな
い厚さ500Åの多結晶シリコン膜（24）を減圧化学気相
成長法等によって形成する。

その後、第４図（ｃ）に示すように、Asイオンを加速
電圧65KV、打ち込み量５×10¹⁵cm^-2で、前記多結晶シリ
コンに打込み、続いてボロンイオンを加速電圧30KV、打
ち込み量３×10¹⁵cm^-2さらに、Siイオンを加速電圧120K
V、打ち込み量５×10¹⁵cm^-2で打ち込むことにより、多
結晶シリコン（24）と開孔部（12）の基板界面を非晶質
化させた。（25）は、前記イオン注入により非晶質化さ
れたシリコン膜である。その後は、第２図（ｆ）〜
（ｉ）に示した工程を全く同様の工程と行なうことによ
りNPN型トランジスタを得ることができる。

上記工程により形成されたNPNトランジスタのエミッ
タから下の不純物分布を第５図に示す。この図より、明
らかなようにベース幅〜600Åが実現されている。

実施例３ 次に第１導電型シリコン単結晶膜を別の方法で作製し
た例を第６図の工程断面図により説明する。第６図
（ａ）は、第２図（ａ）〜（ｃ）と全く同様の工程によ
り得ることができるので、詳細な説明は省略し、第２図
と同一部分は同一の符号を付して示す。

続いて第６図（ｂ）に示すように、例えば10Torrの減
圧H₂雰囲気中で熱処理することによって開孔部（12）の
ｐ型半導体領域（ベース）（11）表面を清浄化した後、
AsH₃とSiN₄ガスを用いて圧力70Torrの減圧気相成長法で
厚さ500Åの非晶質シリコン（26）を全面に堆積した。A
sの添加量は１×10²¹cm^-3である。その後の工程は、第
２図（ｆ）に示した工程と同じでよい。

上記工程により形成されたNPNトランジスタのエミッ
タ直下の不純物分布は第３図に示したものと同様のもの
が得られた。なお、本発明は上述した実施例に限定され
るものではない。例えば、NPNトランジスタではエミッ
タ領域の不純物としてAs,コレクタ領域の不純物として
ｐを用いたが、それぞれの領域の不純物がAs,p,いずれ
であってもその効果が得られる事は明らかである。ま
た、第１電導形シリコン膜の堆積には、プラズマ化学気
相成長法を用いて作製される微結晶のシリコンでもよ
い。一方PNPトランジスタも同様の方法によって作製す
ることが可能であり、やはり同様の効果が得られる事は
明らかである。その他、本発明は、その要旨を逸脱しな
い範囲で、種々変形して実施することができる。

〔発明の効果〕

以上詳述したように、本発明によれば、PN接合部で急
峻に不純物分布が変化するバイポーラトランジスタを得
ることが可能であり、ベース幅を極めて薄くする事が可
能である。さらにエミッタに薄い酸化膜をはさみ込む事
によってエミッタ領域での小数キャリヤの再結合が減少
し、電流注入効率を増大せしめることができる。

【図面の簡単な説明】

第１図は本発明の作用を説明するための説明図、第２
図，第４図，及び第６図は本発明による実施例を示す工
程断面図、第３図及び第５図は本発明により形成された
バイポーラトランジスタの不純物分布を示す特性図であ
る。 １……第１導電型シリコン基板、 ２……第２導電型単結晶領域、 ３……第１導電型シリコン単結晶膜、 ４……シリコン酸化膜、 ５……第１導電型半導体膜、 ６……第１導電型リシコン基板、 7,8……シリコン酸化膜、 ９……レジストマスク、 10,11……第２導電型単結晶領域、 12……開孔部、 13……第１導電型多結晶シリコン膜、 14……第１導電型非晶質シリコン膜、 15……第１導電型多結晶シリコン膜、 16……第１導電型単結晶シリコン膜、 17……シリコン酸化膜、 18……第１導電型半導体膜、 19……シリコン酸化膜、 20,21……開孔部、 22……エミッタ電極、 23……ベース電極、 24……無添加多結晶シリコン膜、 25……第１導電型非晶質シリコン膜、 26……第１導電型非晶質シリコン膜。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】第１導電型シリコン単結晶基板表面の部分
   に第２導電型領域を形成する工程と、減圧H₂雰囲気中で
   熱処理することにより、前記第２導電型領域の主面上を
   洗浄化し、続いて第１導電型非晶質シリコン膜を化学的
   気相成長により形成する工程と、次いで熱処理により前
   記第１導電型非晶質シリコン膜を固相エピタキシャル成
   長せしめることを特徴とする半導体装置の製造方法。
2. 【請求項２】前記第１導電型非晶質シリコン膜の形成後
   の熱処理は650℃〜750℃で行うことを特徴とする特許請
   求の範囲第１項記載の半導体装置の製造方法。