JPH03227023A - バイポーラ・トランジスタの製造方法 - Google Patents
バイポーラ・トランジスタの製造方法Info
- Publication number
- JPH03227023A JPH03227023A JP2023492A JP2349290A JPH03227023A JP H03227023 A JPH03227023 A JP H03227023A JP 2023492 A JP2023492 A JP 2023492A JP 2349290 A JP2349290 A JP 2349290A JP H03227023 A JPH03227023 A JP H03227023A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- type
- base layer
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、バイポーラ・トランジスタの製造方法に関し
、特にベース領域をＭＢＥ装置（分子線エピタキシャル
成長装置）で形成するトランジスタの製造方法に関する
。
、特にベース領域をＭＢＥ装置（分子線エピタキシャル
成長装置）で形成するトランジスタの製造方法に関する
。
この種のバイポーラ・トランジスタは、従来例かほとん
ど無く、その製法も公知となっているものが少ない。特
に、シリコン基板を用い、ベース領域にＳ １−Ｇｅ混
晶膜を使用する、いわゆるシリコン・ヘテロ・バイポー
ラ・トランジスタの場合、その製法に関するデータはほ
とんど皆無である。
ど無く、その製法も公知となっているものが少ない。特
に、シリコン基板を用い、ベース領域にＳ １−Ｇｅ混
晶膜を使用する、いわゆるシリコン・ヘテロ・バイポー
ラ・トランジスタの場合、その製法に関するデータはほ
とんど皆無である。
しかし、特にＭＢＥ装置を用いてＳｉ−−Ｇｅ混晶膜を
エピタキシャル成長させ、それをベース層として用いる
ヘテロ・バイポーラ・トランジスタの場合、Ｓ １−Ｇ
ｅ混晶がＳｉ基板の一般的な洗浄液であるＨ２０ Ｈ
２０２ＮＨａ ＯＨ液にてエツチングされるという重大
な難点がある。
エピタキシャル成長させ、それをベース層として用いる
ヘテロ・バイポーラ・トランジスタの場合、Ｓ １−Ｇ
ｅ混晶がＳｉ基板の一般的な洗浄液であるＨ２０ Ｈ
２０２ＮＨａ ＯＨ液にてエツチングされるという重大
な難点がある。
従って、Ｓ １−Ｇｅ混晶膜を成長した後の洗浄として
は、特にＳｉ基板と共通の洗浄液を用いられなかったた
め汚染等による歩留低下がまぬがれない。
は、特にＳｉ基板と共通の洗浄液を用いられなかったた
め汚染等による歩留低下がまぬがれない。
また、ＭＢＥ装置を用いてＳｉエピタキシャル膜をベー
ス層として形成する場合には上述のような重大な難点は
ないが、ベース層成長後の汚染はできるたけ少なくしな
ければならない。
ス層として形成する場合には上述のような重大な難点は
ないが、ベース層成長後の汚染はできるたけ少なくしな
ければならない。
本発明のバイポーラ・トランジスタの製造方法は、ｎ（
又はｐ）型の半導体基板面上に、分子線エピタキシャル
成長法によりｐ（又はｎ）型のベース層を形成する工程
と、前記分子線エピタキシャル成長を行なう装置内で前
記ベース層上に絶縁膜を被着する工程とを含むというも
のである。
又はｐ）型の半導体基板面上に、分子線エピタキシャル
成長法によりｐ（又はｎ）型のベース層を形成する工程
と、前記分子線エピタキシャル成長を行なう装置内で前
記ベース層上に絶縁膜を被着する工程とを含むというも
のである。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｆ＞は、本発明の一実施例を説明する
ため工程順に示す半導体チップの縦断面図である。
ため工程順に示す半導体チップの縦断面図である。
まず、第１図（ａ）に示すようにｎ＋型のシリコン基板
ｌにｎ−型のＳｉエピタキシャルＭ２を成長し、その後
選択酸化法によりフィールド酸化膜３を形成し、このフ
ィールド酸化膜で囲まれた領域の一部酸化膜をエツチン
グ除去し、開口部４を形成する。
ｌにｎ−型のＳｉエピタキシャルＭ２を成長し、その後
選択酸化法によりフィールド酸化膜３を形成し、このフ
ィールド酸化膜で囲まれた領域の一部酸化膜をエツチン
グ除去し、開口部４を形成する。
次に、第１図（ｂ）に示すように、このような状態の基
板を希釈弗酸液で処理した後、ＭＢＥ装置内に入れ、ボ
ロンを含むｐ型のＳｉｏ。
板を希釈弗酸液で処理した後、ＭＢＥ装置内に入れ、ボ
ロンを含むｐ型のＳｉｏ。
Ｇ ｅ Ｏ，、混晶膜５を厚さ１０〜５０ｎｍ成長させ
、続いて、酸化シリコン膜６を厚さ１０ｎｍ成長する。
、続いて、酸化シリコン膜６を厚さ１０ｎｍ成長する。
Ｓｉ、）、ｇＧｅ（、、、混晶膜はＳｉ、Ｇｅのセルを
それぞれ加熱し、同時蒸着することにより形成する。又
、酸化シリコン膜６は、電子ビーム蒸着法又は０２雰囲
気内でＳｉのセルを加熱蒸着することにより形成する。
それぞれ加熱し、同時蒸着することにより形成する。又
、酸化シリコン膜６は、電子ビーム蒸着法又は０２雰囲
気内でＳｉのセルを加熱蒸着することにより形成する。
続いて、第１図（Ｃ）に示すように、フォトレジストを
マスクとして酸化シリコン膜６．Ｓｉ、）。
マスクとして酸化シリコン膜６．Ｓｉ、）。
Ｇ ｅ Ｏ，１混晶膜６をエツチングによりパターニン
グする。
グする。
次に第１図（ｄ）に示すように窒化シリコン膜７を厚さ
１０ｎｍ成長したのち、第１図（ｅ）に示すように、エ
ミッタ、ベースコンタクト用開口部を開け、エミッタ部
にｎ型不純物（例えばヒ素）を含むポリシリコン膜８を
形成する。
１０ｎｍ成長したのち、第１図（ｅ）に示すように、エ
ミッタ、ベースコンタクト用開口部を開け、エミッタ部
にｎ型不純物（例えばヒ素）を含むポリシリコン膜８を
形成する。
このあと、第１図（ｆ）に示すように、ベース電極９Ｂ
、エミッタ電極９Ｅを形成することにより、ｎ−ｐ−ｎ
型トランジスタが形成される。
、エミッタ電極９Ｅを形成することにより、ｎ−ｐ−ｎ
型トランジスタが形成される。
Ｓ １−Ｇｅ混晶膜を形成後、真空を破らずに、引続い
て酸化シリコン膜を形成してＳ ｉ −Ｇｅ混晶膜を保
護したのち大気中に取り出すのでベース層表面の汚染は
ほとんどない。又、窒化シリコン膜で全体を被覆したの
ち、ベース層表面を局所的に露出させるので、その部分
の洗浄は可能である。
て酸化シリコン膜を形成してＳ ｉ −Ｇｅ混晶膜を保
護したのち大気中に取り出すのでベース層表面の汚染は
ほとんどない。又、窒化シリコン膜で全体を被覆したの
ち、ベース層表面を局所的に露出させるので、その部分
の洗浄は可能である。
Ｓ １−Ｇｅ混晶膜の代りにＳｉエピタキシャル膜を形
成することもできる。この場合は、熱酸化等により表面
を酸化シリコン膜で保護することは可能であるが、その
ような方法によるのに比較して、ＭＢＥ成長後、同−真
空内で酸化シリコン膜で保護する方が、ベース層汚染の
機会が少なくなる。
成することもできる。この場合は、熱酸化等により表面
を酸化シリコン膜で保護することは可能であるが、その
ような方法によるのに比較して、ＭＢＥ成長後、同−真
空内で酸化シリコン膜で保護する方が、ベース層汚染の
機会が少なくなる。
以上説明したように、本発明はバイポーラ・トランジス
タのベース層をＭＢＥ製造でエピタキシャル成長した後
、同−真空内で連続して酸化シリコン膜等の絶縁膜を形
成してベース層を保護することにより、ベース層の汚染
や洗浄時のエツチングやられを防止することができ、バ
イポーラ・トランジスタの歩留を大幅に向上することが
できるという効果がある。
タのベース層をＭＢＥ製造でエピタキシャル成長した後
、同−真空内で連続して酸化シリコン膜等の絶縁膜を形
成してベース層を保護することにより、ベース層の汚染
や洗浄時のエツチングやられを防止することができ、バ
イポーラ・トランジスタの歩留を大幅に向上することが
できるという効果がある。
第１図（ａ）〜（ｆ）は本発明の一実施例を説明するた
め工程順に示す半導体チップの縦断面図である。 ｌ・・・シリコン基板、２・・・Ｓｉエピタキシャル膜
、３・・・フィールド酸化膜、４・・・開口部、５・・
・Ｓ ｉ Ｏ，９Ｇｅ□、１混晶膜、６・・・酸化シリ
コン膜、７・・・窒化シリコン膜、８・・・ポリシリコ
ン膜、９Ｂ・・・ベース電極、９Ｅ・・・エミッタ電極
。
め工程順に示す半導体チップの縦断面図である。 ｌ・・・シリコン基板、２・・・Ｓｉエピタキシャル膜
、３・・・フィールド酸化膜、４・・・開口部、５・・
・Ｓ ｉ Ｏ，９Ｇｅ□、１混晶膜、６・・・酸化シリ
コン膜、７・・・窒化シリコン膜、８・・・ポリシリコ
ン膜、９Ｂ・・・ベース電極、９Ｅ・・・エミッタ電極
。
Claims (1)
- 【特許請求の範囲】 １、ｎ（又はｐ）型の半導体基板面上に、分子線エピタ
キシャル成長法によりｐ（又はｎ）型のベース層を形成
する工程と、前記分子線エピタキシャル成長を行なう装
置内で前記ベース層上に絶縁膜を被着する工程とを含む
ことを特徴とするバイポーラ・トランジスタの製造方法
。 ２、半導体基板はＳｉであり、ベース層はＳｉ−Ｇｅ混
晶膜である請求項１記載のバイポーラ・トランジスタの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023492A JPH03227023A (ja) | 1990-01-31 | 1990-01-31 | バイポーラ・トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023492A JPH03227023A (ja) | 1990-01-31 | 1990-01-31 | バイポーラ・トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03227023A true JPH03227023A (ja) | 1991-10-08 |
Family
ID=12112005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023492A Pending JPH03227023A (ja) | 1990-01-31 | 1990-01-31 | バイポーラ・トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03227023A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897227A (ja) * | 1994-09-26 | 1996-04-12 | Nec Corp | バイポーラトランジスタ及びその製造方法 |
| KR100358307B1 (ko) * | 2001-01-10 | 2002-10-25 | 주식회사 케이이씨 | 이종접합 바이폴라 소자 |
| KR100361697B1 (ko) * | 2001-01-10 | 2002-11-23 | 주식회사 케이이씨 | 이종접합 바이폴라 소자 및 그 제조방법 |
-
1990
- 1990-01-31 JP JP2023492A patent/JPH03227023A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897227A (ja) * | 1994-09-26 | 1996-04-12 | Nec Corp | バイポーラトランジスタ及びその製造方法 |
| KR100358307B1 (ko) * | 2001-01-10 | 2002-10-25 | 주식회사 케이이씨 | 이종접합 바이폴라 소자 |
| KR100361697B1 (ko) * | 2001-01-10 | 2002-11-23 | 주식회사 케이이씨 | 이종접합 바이폴라 소자 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6597057B2 (en) | Epitaxial growth in a silicon-germanium semiconductor device with reduced contamination | |
| JP2599550B2 (ja) | 横型バイポーラ・トランジスタの製造方法 | |
| JPH06507274A (ja) | 準安定第１５族合金の酸化物および窒化物および第１５族元素の窒化物およびそれらから形成された半導体装置 | |
| US6580104B1 (en) | Elimination of contaminants prior to epitaxy and related structure | |
| EP0076106B1 (en) | Method for producing a bipolar transistor | |
| JPH03225870A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0729823A (ja) | 半導体装置の製造方法 | |
| JP3329762B2 (ja) | 半導体装置の製造方法 | |
| US7064073B1 (en) | Technique for reducing contaminants in fabrication of semiconductor wafers | |
| JPH03227023A (ja) | バイポーラ・トランジスタの製造方法 | |
| JPS63174366A (ja) | 半導体装置の製造方法 | |
| JP3409618B2 (ja) | 半導体装置の製造方法 | |
| JP3382114B2 (ja) | 半導体装置及びその製造方法 | |
| JP3077841B2 (ja) | 半導体装置およびその製造方法 | |
| JP2618921B2 (ja) | 半導体装置の製造方法 | |
| JP2000100931A (ja) | 半導体装置及びその製造方法 | |
| JPH07142505A (ja) | 半導体装置の製造方法 | |
| JPH0330293B2 (ja) | ||
| KR940005449B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JP2546651B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JP2003017601A (ja) | 半導体装置の製造方法 | |
| JPH05267321A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH02268440A (ja) | 半導体装置の製造方法 | |
| JPH03270020A (ja) | 半導体装置の製造方法 |