JP2682019B2 - スナッバ回路 - Google Patents
スナッバ回路Info
- Publication number
- JP2682019B2 JP2682019B2 JP63161770A JP16177088A JP2682019B2 JP 2682019 B2 JP2682019 B2 JP 2682019B2 JP 63161770 A JP63161770 A JP 63161770A JP 16177088 A JP16177088 A JP 16177088A JP 2682019 B2 JP2682019 B2 JP 2682019B2
- Authority
- JP
- Japan
- Prior art keywords
- snubber
- circuit
- switching element
- capacitor
- inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、負荷に対し、自己消弧形スイッチング素子
を用いたスイッチング回路に接続されているサージ電圧
抑制用スナッバ回路の改良に関するものである。
を用いたスイッチング回路に接続されているサージ電圧
抑制用スナッバ回路の改良に関するものである。
［従来技術と課題］ 自己消弧形スイッチング素子を用いたスイッチング回
路を第２図に示す。
路を第２図に示す。
直流電源１に自己消弧形スイッチング素子３と負荷５
が直列に接続され、負荷５に誘導性負荷用環流ダイオー
ド４が並列接続される。またスイッチング素子３と並列
に、スナッバダイオード（Ds）８とスナッバ抵抗（Rs）
７を並列として、これにスナッバ用コンデンサ（Cs）６
を直列とするスナッバ回路が接続される。なお図で、２
は主回路インダクタンス（Lm）を示し、10,11,12はスナ
ッバ回路のインダクタンスL1-1，L1-2，L1-3を示す。
が直列に接続され、負荷５に誘導性負荷用環流ダイオー
ド４が並列接続される。またスイッチング素子３と並列
に、スナッバダイオード（Ds）８とスナッバ抵抗（Rs）
７を並列として、これにスナッバ用コンデンサ（Cs）６
を直列とするスナッバ回路が接続される。なお図で、２
は主回路インダクタンス（Lm）を示し、10,11,12はスナ
ッバ回路のインダクタンスL1-1，L1-2，L1-3を示す。
スイッチング素子３がターンオフモードに入ると、第
３図に示すような電圧−電流波形にてターンオフする。
３図に示すような電圧−電流波形にてターンオフする。
すなわち、スイッチング素子３がターンオフすること
により、主回路のインダクタンスLmの蓄積エネルギー
は、スナッバダイオードDs8を通してスナッバ用コンデ
ンサCsに移る。ただし、スナッバ回路の配線インダクタ
ンスL1-1，L1-2，L1-3の影響で、図の実線で示すように
立上り時にＡで示すスパイク電圧が生じる。
により、主回路のインダクタンスLmの蓄積エネルギー
は、スナッバダイオードDs8を通してスナッバ用コンデ
ンサCsに移る。ただし、スナッバ回路の配線インダクタ
ンスL1-1，L1-2，L1-3の影響で、図の実線で示すように
立上り時にＡで示すスパイク電圧が生じる。
なお図において、Icは主回路を通る電流を示し、VCE
はスナッバ用コンデンサCsのターンオフ時の電圧を示
す。
はスナッバ用コンデンサCsのターンオフ時の電圧を示
す。
このときの動作軌跡を第４図に示す。第３図、第４図
のＡ点は同一点である。これらより、スナッバ回路の配
線のインダクタンスが大きいとRBSOA（ベース逆バイア
ス安全動作領域）を逸脱して、ターンオフ時の素子破壊
となる。
のＡ点は同一点である。これらより、スナッバ回路の配
線のインダクタンスが大きいとRBSOA（ベース逆バイア
ス安全動作領域）を逸脱して、ターンオフ時の素子破壊
となる。
これを避けるため、スナッバ配線を短くすればよい
が、スナッバ用コンデンサの構造が大きいとそのため配
線が長くなること、あるいはスナッバ用コンデンサの残
留インダクタンス（内部構造上避けられないインダクタ
ンス）の制限によるスナッバ回路の配線インダクタンス
の低減には限度があり、また低減できたとしてもコンデ
ンサの残留インダクタンスは零にできない。従ってＡ点
のような現象は避けられない。
が、スナッバ用コンデンサの構造が大きいとそのため配
線が長くなること、あるいはスナッバ用コンデンサの残
留インダクタンス（内部構造上避けられないインダクタ
ンス）の制限によるスナッバ回路の配線インダクタンス
の低減には限度があり、また低減できたとしてもコンデ
ンサの残留インダクタンスは零にできない。従ってＡ点
のような現象は避けられない。
［発明の構成］ 以上説明したように、スイッチング素子と並列に設け
られるスナッバ回路はその設計に当り、RBSOAで余裕を
もって動作するように構成する必要がある。
られるスナッバ回路はその設計に当り、RBSOAで余裕を
もって動作するように構成する必要がある。
そこで本発明では、スナッバ回路において、回路のイ
ンダクタンスを小さくするため、スイッチング素子とス
ナッバダイオードのカソード間に最短配線した小容量の
周波数特性（高周波特性）のよいコンデンサを設けるこ
とによってスナッバ回路のインダクタンスを小さくし、
素子オンオフ時のスパイク電圧を抑制しようとするもの
である。
ンダクタンスを小さくするため、スイッチング素子とス
ナッバダイオードのカソード間に最短配線した小容量の
周波数特性（高周波特性）のよいコンデンサを設けるこ
とによってスナッバ回路のインダクタンスを小さくし、
素子オンオフ時のスパイク電圧を抑制しようとするもの
である。
以下、第１図に示す実施例により本発明を説明する。
その構成は次に説明する部分を除き、第２図の回路の
構成と同じである。本構成においては、特に、スイッチ
ング素子３と並列にあるスナッバダイオード（Ds）８と
スナッバ用コンデンサ（Cs）６の接続間とスイッチング
素子３の出力側で、スナッバダイオード８のカソード側
より最短に、スナッバ用コンデンサ６より周波数特性の
良好な小容量の高周波用コンデンサ（CHS）９を接続す
る。このコンデンサ９の容量は、ダイオード８の配線イ
ンダクタンスL1-3によるはね上りを吸収するに充分な容
量でよい。また、その他の部分の配線インダクタンス、
例えば図のL1-2，L1-1、スナッバ用コンデンサ６の残留
インダクタンスLsのエネルギー吸収は従来どおりスナッ
バ用コンデンサ６にて行う。
構成と同じである。本構成においては、特に、スイッチ
ング素子３と並列にあるスナッバダイオード（Ds）８と
スナッバ用コンデンサ（Cs）６の接続間とスイッチング
素子３の出力側で、スナッバダイオード８のカソード側
より最短に、スナッバ用コンデンサ６より周波数特性の
良好な小容量の高周波用コンデンサ（CHS）９を接続す
る。このコンデンサ９の容量は、ダイオード８の配線イ
ンダクタンスL1-3によるはね上りを吸収するに充分な容
量でよい。また、その他の部分の配線インダクタンス、
例えば図のL1-2，L1-1、スナッバ用コンデンサ６の残留
インダクタンスLsのエネルギー吸収は従来どおりスナッ
バ用コンデンサ６にて行う。
コンデンサ９は容量が小さいので、高周波用のものも
市販されており、残留インダクタンスは小さく、スイッ
チング素子の近くに取付けられ、漂遊インダクタンスも
小さい。
市販されており、残留インダクタンスは小さく、スイッ
チング素子の近くに取付けられ、漂遊インダクタンスも
小さい。
［発明の効果］ スナッバ用コンデンサ６の残留インダクタンスLsに比
べ、高周波用コンデンサ９の残留インダクタンスLHSがL
s≧LHSよりスナッバ回路としての配線のインダクタンス
Ｌが、 Ｌ＝Ls＋L1-1＋L1-3 より Ｌ′≒L1-3＋LHSへと低減される。
べ、高周波用コンデンサ９の残留インダクタンスLHSがL
s≧LHSよりスナッバ回路としての配線のインダクタンス
Ｌが、 Ｌ＝Ls＋L1-1＋L1-3 より Ｌ′≒L1-3＋LHSへと低減される。
これにより第３図、第４図で示したＡ点の部分が小さ
くなり、スイッチング素子のベース逆バイアス安全領域
に対して余裕をもたせて動作できる。
くなり、スイッチング素子のベース逆バイアス安全領域
に対して余裕をもたせて動作できる。
第１図は本発明の実施例を示し、第２図は従来のスイッ
チング回路におけるスナッバ回路を示し、第３図，第４
図は、スイッチング素子ターンオフ時の電流、電圧波形
説明図である。 １……直流電源、２……主回路インダクタンス（Lm）、
３……スイッチング素子、４……誘導性負荷用環流ダイ
オード、５……負荷、６……スナッバ用コンデンサ、７
……スナッバ抵抗、８……スナッバダイオード、９……
高周波用小容量コンデンサ、10,11,12……配線用インダ
クタンス（L1-1，L1-2，L1-3）
チング回路におけるスナッバ回路を示し、第３図，第４
図は、スイッチング素子ターンオフ時の電流、電圧波形
説明図である。 １……直流電源、２……主回路インダクタンス（Lm）、
３……スイッチング素子、４……誘導性負荷用環流ダイ
オード、５……負荷、６……スナッバ用コンデンサ、７
……スナッバ抵抗、８……スナッバダイオード、９……
高周波用小容量コンデンサ、10,11,12……配線用インダ
クタンス（L1-1，L1-2，L1-3）
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−6622（ＪＰ，Ａ) 実開 昭61−26325（ＪＰ，Ｕ) 北王路剛著 「電子回路のための雑音 対策百科」，1975年８月２日，オーム 社，Ｐ．34
Claims (1)
- 【請求項１】直流電源と負荷との間に接続される自己消
弧形スイッチング素子と並列に接続される、前記電源と
順方向のスナッバダイオードとスナッバ抵抗の並列回路
とこれに直列接続されるスナッバ用コンデンサよりなる
スナッバ回路において、前記スイッチング素子の出力側
とスナッバダイオードのカソード間に前記スナッバ用コ
ンデンサより残留インダクタンスが小さく、かつ前記ス
イッチング素子のターンオフ時に前記スナッバ回路の配
線インダクタンスによりはね上がるスパイク電圧を吸収
するに充分な容量の高周波用コンデンサを接続したこと
を特徴とするスナッバ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63161770A JP2682019B2 (ja) | 1988-06-28 | 1988-06-28 | スナッバ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63161770A JP2682019B2 (ja) | 1988-06-28 | 1988-06-28 | スナッバ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0210919A JPH0210919A (ja) | 1990-01-16 |
| JP2682019B2 true JP2682019B2 (ja) | 1997-11-26 |
Family
ID=15741571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63161770A Expired - Fee Related JP2682019B2 (ja) | 1988-06-28 | 1988-06-28 | スナッバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2682019B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0821840B2 (ja) * | 1989-12-07 | 1996-03-04 | 富士電機株式会社 | パワー半導体装置のスナバ回路 |
| JP2011207375A (ja) * | 2010-03-30 | 2011-10-20 | Ntn Corp | インホイール型モータ内蔵車輪用軸受装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS596622A (ja) * | 1982-07-02 | 1984-01-13 | Fuji Electric Co Ltd | パワ−トランジスタのスナバ回路 |
| JPS5952736U (ja) * | 1982-09-28 | 1984-04-06 | 株式会社明電舎 | ゲ−トタ−ンオフサイリスタの保護回路 |
| JPS6126325U (ja) * | 1984-07-24 | 1986-02-17 | 富士電機株式会社 | スナバ回路 |
-
1988
- 1988-06-28 JP JP63161770A patent/JP2682019B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 北王路剛著 「電子回路のための雑音対策百科」，１９７５年８月２日，オーム社，Ｐ．３４ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0210919A (ja) | 1990-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3598933B2 (ja) | 電力変換装置 | |
| US11539361B2 (en) | Semiconductor device signal transmission circuit for drive-control, method of controlling semiconductor device signal transmission circuit for drive-control, semiconductor device, power conversion device, and electric system for railway vehicle | |
| US7660094B2 (en) | Inverter circuit | |
| JP4110052B2 (ja) | インバータ回路 | |
| JP2682019B2 (ja) | スナッバ回路 | |
| WO2020003634A1 (ja) | 電力変換装置 | |
| JPH0821840B2 (ja) | パワー半導体装置のスナバ回路 | |
| US4922365A (en) | Overvoltage suppressing circuit for semiconductor device | |
| JPH051154Y2 (ja) | ||
| JP3791393B2 (ja) | インバータ回路 | |
| JP2001085980A (ja) | 回路装置 | |
| JP2861169B2 (ja) | 電力変換装置のスナバ回路 | |
| JPH10136637A (ja) | 半導体スイッチ素子のスナバ回路 | |
| JPH0549129B2 (ja) | ||
| JPH05244764A (ja) | 絶縁ゲート型電力用半導体素子の駆動回路 | |
| JP2701508B2 (ja) | Ｍｏｓゲートスイッチング素子用ドライブ回路 | |
| JPH0653796A (ja) | スイッチング素子の駆動回路 | |
| JPH0619315Y2 (ja) | パワーｍｏｓ−ｆｅｔスイツチング電源回路 | |
| JPS623943Y2 (ja) | ||
| JPS60106371A (ja) | タ−ンオフサイリスタの保護回路 | |
| JPH0318053Y2 (ja) | ||
| JPS6325859Y2 (ja) | ||
| JPS596622A (ja) | パワ−トランジスタのスナバ回路 | |
| JP3010611B2 (ja) | リンギングチョークコンバータ | |
| JPS5943850B2 (ja) | 半導体素子の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |