JP2682155B2 - Ｃｒｖ検出回路 - Google Patents
Ｃｒｖ検出回路Info
- Publication number
- JP2682155B2 JP2682155B2 JP19470989A JP19470989A JP2682155B2 JP 2682155 B2 JP2682155 B2 JP 2682155B2 JP 19470989 A JP19470989 A JP 19470989A JP 19470989 A JP19470989 A JP 19470989A JP 2682155 B2 JP2682155 B2 JP 2682155B2
- Authority
- JP
- Japan
- Prior art keywords
- crv
- cmi
- circuit
- main signal
- signal data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔概 要〕 ディジタル通信で使用されるCMI符号のCRV検出回路に
関し、 主信号データが“1"のときのみ、“1"と“0"を交互に
繰り返すCMI交番パターンと主信号データを比較するこ
とにより、CRVを正しく検出することを目的とし、 入力された主信号データと主信号クロックから、主信
号データのパターン検出と、クロック信号の発生を行う
CMI同期回路と、CMI同期回路で検出した主信号データの
パターンとクロック信号より、主信号データが“1"のと
きのみ、“1"と“0"を交互に繰り返すCMI交番パターン
を発生させ同期を確立するCMI交番パターン同期手段
と、CMI交番パターン同期手段に同期の保護をかけるCMI
交番パターン同期保護手段と、CMI交番パターン同期手
段にて発生し同期確立したCMI交番パターンと、CMI同期
回路で検出したパターンを比較し、主信号データが“1"
のときのCRVを検出し、CMI同期回路で検出した主信号デ
ータが“0"のときのCRVと合わせてCRV検出結果を出力す
るCRV出力手段とを備え構成する。
関し、 主信号データが“1"のときのみ、“1"と“0"を交互に
繰り返すCMI交番パターンと主信号データを比較するこ
とにより、CRVを正しく検出することを目的とし、 入力された主信号データと主信号クロックから、主信
号データのパターン検出と、クロック信号の発生を行う
CMI同期回路と、CMI同期回路で検出した主信号データの
パターンとクロック信号より、主信号データが“1"のと
きのみ、“1"と“0"を交互に繰り返すCMI交番パターン
を発生させ同期を確立するCMI交番パターン同期手段
と、CMI交番パターン同期手段に同期の保護をかけるCMI
交番パターン同期保護手段と、CMI交番パターン同期手
段にて発生し同期確立したCMI交番パターンと、CMI同期
回路で検出したパターンを比較し、主信号データが“1"
のときのCRVを検出し、CMI同期回路で検出した主信号デ
ータが“0"のときのCRVと合わせてCRV検出結果を出力す
るCRV出力手段とを備え構成する。
本発明は、ディジタル通信で使用されるCMI符号のCRV
検出方式に関する。
検出方式に関する。
CMI（Coded Mark Inversion Codes）は、ディジタル
通信で広く使用されている符号化の方法の１つである。
通信で広く使用されている符号化の方法の１つである。
このCMIの符号則は、主信号データの“0"に対して
は、“Ｌ、H"を、“1"に対しては、“Ｌ、L"と、“Ｈ、
H"を交互に送出するものであり、主信号の１ビットは、
CMI符号では２ビットで表わされる。
は、“Ｌ、H"を、“1"に対しては、“Ｌ、L"と、“Ｈ、
H"を交互に送出するものであり、主信号の１ビットは、
CMI符号では２ビットで表わされる。
CRV（Code Rule Violation）は、CMIの符号則を意図
的に破ることにより、情報を付加して送るものであり、
通信チャンネルを増やすことが可能となるので、これを
サービス回線として、保守の打ち合わせ等に用いてい
る。
的に破ることにより、情報を付加して送るものであり、
通信チャンネルを増やすことが可能となるので、これを
サービス回線として、保守の打ち合わせ等に用いてい
る。
このような、CRVの検出を正確に行うことのできるCRV
検出方式が要求されている。
検出方式が要求されている。
第４−Ａ図は従来例のCRV（Ｉ）のタイムチャートを
説明する図、第４−Ｂ図は従来例のCRV（II）のタイム
チャートを説明する図である。
説明する図、第４−Ｂ図は従来例のCRV（II）のタイム
チャートを説明する図である。
CRVには２つの方式があり、１つは、NTTで採用されて
いる方式であり、これをCRV（Ｉ）と呼び第４−Ａ図に
タイムチャートを示し、他の方式をCRV（II）と呼び、
第４−Ｂ図にタイムチャートを示す。
いる方式であり、これをCRV（Ｉ）と呼び第４−Ａ図に
タイムチャートを示し、他の方式をCRV（II）と呼び、
第４−Ｂ図にタイムチャートを示す。
第４−Ａ図に示すCRV（Ｉ）は、CRV付加のとき、主信
号が“0"のとき、“Ｌ、H"を、“Ｈ、L"に変換し、主信
号が“1"のときは、前の“1"と同じ“Ｌ、L"または
“Ｈ、H"に変換する。
号が“0"のとき、“Ｌ、H"を、“Ｈ、L"に変換し、主信
号が“1"のときは、前の“1"と同じ“Ｌ、L"または
“Ｈ、H"に変換する。
また、次のCRVを付加しない“1"はCMI符号則に従っ
て、CRVを付加した“1"の交番をとり、前が“Ｌ、L"な
らば“Ｈ、H"に，“Ｈ、H"ならば“Ｌ、L"に変換する。
て、CRVを付加した“1"の交番をとり、前が“Ｌ、L"な
らば“Ｈ、H"に，“Ｈ、H"ならば“Ｌ、L"に変換する。
CRV検出は、CMI同期確立後、主信号データが“0"で
“Ｈ、L"のときCRV検出、主信号データが“1"で、前の
“1"と交番違反である前が“Ｌ、L"で次が“Ｌ、L",ま
たは、前が“Ｈ、H"で次が“Ｈ、H"のときCRVを検出す
る。
“Ｈ、L"のときCRV検出、主信号データが“1"で、前の
“1"と交番違反である前が“Ｌ、L"で次が“Ｌ、L",ま
たは、前が“Ｈ、H"で次が“Ｈ、H"のときCRVを検出す
る。
第４−Ｂ図に示すCRV（II）は主信号が“1"のときのC
RVの付加が、第４−Ａ図のCRV（Ｉ）とは異なってお
り、主信号データが“1"のときのCRV付加は、主信号デ
ータ“Ｌ、L"または“Ｈ、H"を“Ｈ、H"または“Ｌ、L"
に反転させ、CRVを付加しない次の“1"はなにも処理し
ない。
RVの付加が、第４−Ａ図のCRV（Ｉ）とは異なってお
り、主信号データが“1"のときのCRV付加は、主信号デ
ータ“Ｌ、L"または“Ｈ、H"を“Ｈ、H"または“Ｌ、L"
に反転させ、CRVを付加しない次の“1"はなにも処理し
ない。
主信号データが“0"のときのCRVの付加、検出は、主
信号データが“1"のときのCRVの検出はCRV（Ｉ）と同じ
である。
信号データが“1"のときのCRVの検出はCRV（Ｉ）と同じ
である。
第４−Ｂ図に示すCRV（II）で、主信号“1"に連続し
てCRVが付加されると（図に示す2a、以下（ ）内は、
図の位置を示す）、最初のCRVは正しく検出されるが、
次のCRVは、最初のCRVに対して、交番パターン（2b）と
なっているので、CRVが検出されるべきところで、検出
されない（2c）。
てCRVが付加されると（図に示す2a、以下（ ）内は、
図の位置を示す）、最初のCRVは正しく検出されるが、
次のCRVは、最初のCRVに対して、交番パターン（2b）と
なっているので、CRVが検出されるべきところで、検出
されない（2c）。
また、次のCRVが付加されていない“1"のところで、
前のCRVが付加された“1"に対して、交番パターンでな
い（1e、2d）ので、CRVが付加されていないにもかかわ
らず、CRVが検出される（1f、2e）という問題が生じて
いた。
前のCRVが付加された“1"に対して、交番パターンでな
い（1e、2d）ので、CRVが付加されていないにもかかわ
らず、CRVが検出される（1f、2e）という問題が生じて
いた。
（1a）のCRVの付加、検出は正しく行なわれている。
本発明は、主信号データが“1"のときのみ、“1"と
“0"を交互に繰り返すCMI交番パターンと主信号データ
を比較することにより、CRVを正しく検出することを目
的とする。
“0"を交互に繰り返すCMI交番パターンと主信号データ
を比較することにより、CRVを正しく検出することを目
的とする。
第１図は本発明の原理を説明するブロック図を示す。
第１図に示す本発明の原理ブロック図中の10は、入力
された主信号データと主信号クロックから、主信号デー
タのパターン検出とクロック信号の発生を行うCMI同期
回路であり、 20は、CMI同期回路10で検出したパターンとクロック
信号より、主信号データが“1"のときのみ、“1"と“0"
を交互に繰り返すCMI交番パターンを発生させ、同期を
確立するCMI交番パターン同期手段であり、 30は、CMI交番パターン同期手段20に同期の保護をか
けるCMI交番パターン同期保護手段であり、 40は、CMI交番パターン同期手段20にて同期確立したC
MI交番パターンと、CMI同期回路10で検出したパターン
を比較し、主信号データが“1"のときのCRVを検出し、C
MI同期回路10で検出した主信号がデータが“0"のときの
CRVと合わせてCRV検出結果を出力するCRV出力手段であ
り、 かかる手段を具備することにより本課題を解決するた
めの手段とする。
された主信号データと主信号クロックから、主信号デー
タのパターン検出とクロック信号の発生を行うCMI同期
回路であり、 20は、CMI同期回路10で検出したパターンとクロック
信号より、主信号データが“1"のときのみ、“1"と“0"
を交互に繰り返すCMI交番パターンを発生させ、同期を
確立するCMI交番パターン同期手段であり、 30は、CMI交番パターン同期手段20に同期の保護をか
けるCMI交番パターン同期保護手段であり、 40は、CMI交番パターン同期手段20にて同期確立したC
MI交番パターンと、CMI同期回路10で検出したパターン
を比較し、主信号データが“1"のときのCRVを検出し、C
MI同期回路10で検出した主信号がデータが“0"のときの
CRVと合わせてCRV検出結果を出力するCRV出力手段であ
り、 かかる手段を具備することにより本課題を解決するた
めの手段とする。
CMI同期回路10により、主信号データが“0"のときのC
RV検出、主信号データが“1"のときの“Ｌ、L"、“Ｈ、
H"の検出と、クロック信号の発生を行い、検出した
“Ｌ、L"、“Ｈ、H"信号と、クロック信号より、CMI交
番パターン同期手段20とCMI交番パターン同期保護手段3
0にて、同期確立したCMI交番パターンを発生させる。
RV検出、主信号データが“1"のときの“Ｌ、L"、“Ｈ、
H"の検出と、クロック信号の発生を行い、検出した
“Ｌ、L"、“Ｈ、H"信号と、クロック信号より、CMI交
番パターン同期手段20とCMI交番パターン同期保護手段3
0にて、同期確立したCMI交番パターンを発生させる。
CRV出力手段40により、この同期確立したCMI交番パタ
ーンと、CMI同期回路10より出力された主信号データが
“1"の“Ｌ、L"、“Ｈ、H"のパターンとを比較照合する
ことにより、主信号データが“1"のときのCRV検出を行
い、CMI同期回路10で検出した、主信号データが“0"の
ときのCRV検出結果と合わせて出力することにより、CRV
が連続して付加されたときでも、正しくCRVを検出する
ことがが可能となる。
ーンと、CMI同期回路10より出力された主信号データが
“1"の“Ｌ、L"、“Ｈ、H"のパターンとを比較照合する
ことにより、主信号データが“1"のときのCRV検出を行
い、CMI同期回路10で検出した、主信号データが“0"の
ときのCRV検出結果と合わせて出力することにより、CRV
が連続して付加されたときでも、正しくCRVを検出する
ことがが可能となる。
以下本発明の要旨を第２図〜第３図に示す実施例によ
り具体的に説明する。
り具体的に説明する。
第２図は本発明の実施例を説明する図、第３図は本発
明の実施例のタイムチャートを説明する図をそれぞれ示
す。なお、全図を通じて同一符号は同一対象物を示す。
明の実施例のタイムチャートを説明する図をそれぞれ示
す。なお、全図を通じて同一符号は同一対象物を示す。
第２図に示す本発明の実施例はCMI同期回路10と、 第１図で説明したCMI交番パターン同期手段20とし
て、主信号データが“1"の“Ｌ、L"を表す信号PLL、と
主信号データが“1"の“Ｈ、H"を表す信号PHHの論理和
をとる論理和回路（以下OR回路と称する）21と、 その出力より交番パターンP1を生成する排他的論理和
回路（以下EX−OR回路と称する）22と、フリップフロッ
プ回路（以下FF回路と称する）23、 交番パターンP1より交番パターンの同期検出を行う2:
1のセレクタ24、 その出力をラッチするFF回路25〜28、 交番パターンP1と同期状態を示す信号P3との排他的否
定論理和となり同期確立されたCMI交番パターン４を
発生する排他的否定論和回路（以下EX−NOR回路と称す
る）29、 CMI交番パターン同期保持手段30として、FF回路25〜2
8の出力の論理積をとる論理積回路（以下AND回路と称す
る）31と、 FF回路25〜28の出力の否定論理和をとる否定論理和回
路（以下NOR回路と称する）32と、 AND回路31とNOR回路32の出力を入力とし、同期状態を
示す信号P3を出力するＪ−KFF回路33、 CRV出力手段40として、同期確立された交番パターン
４を反転するインバータ（以下INVと称する）43と、 PHH、PLLを１クロックシフトとするFF回路41、42と、 FF回路41の出力と４の論理積をとるAND回路44と、 INV43の出力とFF回路42の論理積をとるAND回路45と、 主信号データが“0"のときのCRVと、主信号データが
“1"のときのCRVを示すAND回路44、45の出力の論理和を
とるOR回路46から構成した例である。
て、主信号データが“1"の“Ｌ、L"を表す信号PLL、と
主信号データが“1"の“Ｈ、H"を表す信号PHHの論理和
をとる論理和回路（以下OR回路と称する）21と、 その出力より交番パターンP1を生成する排他的論理和
回路（以下EX−OR回路と称する）22と、フリップフロッ
プ回路（以下FF回路と称する）23、 交番パターンP1より交番パターンの同期検出を行う2:
1のセレクタ24、 その出力をラッチするFF回路25〜28、 交番パターンP1と同期状態を示す信号P3との排他的否
定論理和となり同期確立されたCMI交番パターン４を
発生する排他的否定論和回路（以下EX−NOR回路と称す
る）29、 CMI交番パターン同期保持手段30として、FF回路25〜2
8の出力の論理積をとる論理積回路（以下AND回路と称す
る）31と、 FF回路25〜28の出力の否定論理和をとる否定論理和回
路（以下NOR回路と称する）32と、 AND回路31とNOR回路32の出力を入力とし、同期状態を
示す信号P3を出力するＪ−KFF回路33、 CRV出力手段40として、同期確立された交番パターン
４を反転するインバータ（以下INVと称する）43と、 PHH、PLLを１クロックシフトとするFF回路41、42と、 FF回路41の出力と４の論理積をとるAND回路44と、 INV43の出力とFF回路42の論理積をとるAND回路45と、 主信号データが“0"のときのCRVと、主信号データが
“1"のときのCRVを示すAND回路44、45の出力の論理和を
とるOR回路46から構成した例である。
CMI同期回路10は公知の回路技術であるので説明は行
わない。
わない。
本実施例の動作を、第３図の動作タイムチャートによ
り説明する。
り説明する。
（１）は、主信号データを示し、（CRV）はCRVが付加
されたことを示す。
されたことを示す。
（２）は、実際のCMI符号であり、“1"は“Ｌ、L"、
“Ｈ、H"、“0"は“Ｌ、H"、“Ｈ、L"の２ビットで表わ
される。
“Ｈ、H"、“0"は“Ｌ、H"、“Ｈ、L"の２ビットで表わ
される。
（３）は、（２）を波形で表示したものである。
（４）は、主信号クロックより発生させたクロックC
1、 （５）は、主信号データが“1"で“Ｈ、H"のときハイ
レベルで出力する信号PHH、 （６）は、主信号データが“1"で“Ｌ、L"のときハイ
レベルで出力する信号PLLであり、（５）のPHH、（６）
のPLLは（３）の信号に対し、１クロック分遅延してい
る。
1、 （５）は、主信号データが“1"で“Ｈ、H"のときハイ
レベルで出力する信号PHH、 （６）は、主信号データが“1"で“Ｌ、L"のときハイ
レベルで出力する信号PLLであり、（５）のPHH、（６）
のPLLは（３）の信号に対し、１クロック分遅延してい
る。
（７）は、OR回路21で、PHHとPLLの論理和となり、主
信号データが“1"のとき、ハイレベルとなる信号を発生
させ、この信号からEX−OR回路22とFF回路23により発生
させる交番パターンP1である。
信号データが“1"のとき、ハイレベルとなる信号を発生
させ、この信号からEX−OR回路22とFF回路23により発生
させる交番パターンP1である。
（８）は、2:1のセレクタ24により、PHHがハイレベル
のときP1を読み込んだ信号P2−１であり、この信号がハ
イレベルのときは、主信号データの交番パターンとP1の
交番パターンが一致していることを示す。
のときP1を読み込んだ信号P2−１であり、この信号がハ
イレベルのときは、主信号データの交番パターンとP1の
交番パターンが一致していることを示す。
主信号データが“0"のときは、FF回路25の出力がセレ
クタ24の入力端子A2に入力されているので、入力端子A2
を選択して、交番パターンが変化しないようにしてい
る。
クタ24の入力端子A2に入力されているので、入力端子A2
を選択して、交番パターンが変化しないようにしてい
る。
（９）は、P2−１を１段シフトしたもので、P2−１の
１段前の状態を示す信号P2−２、 （10）は、P2−２を１段シフトしたもので、P2−２の
１段前の状態を示す信号P2−３、 （11）は、P2−３を１段シフトしたもので、P2−３の
１段前の状態を示す信号P2−４である。
１段前の状態を示す信号P2−２、 （10）は、P2−２を１段シフトしたもので、P2−２の
１段前の状態を示す信号P2−３、 （11）は、P2−３を１段シフトしたもので、P2−３の
１段前の状態を示す信号P2−４である。
（12）は、AND回路31でP2−１〜P2〜４の論理積をと
り、４段の後方保護を行い、NOR回路32でP2−１〜P2−
４の否定論理和をとり前方保護を行い、AND回路31の出
力、NOR回路32の出力をそれぞれＪ−KFF回路33に入力
し、その出力が信号P3である。
り、４段の後方保護を行い、NOR回路32でP2−１〜P2−
４の否定論理和をとり前方保護を行い、AND回路31の出
力、NOR回路32の出力をそれぞれＪ−KFF回路33に入力
し、その出力が信号P3である。
このP3がハイレベルのときは、同期確立および前方保
護状態を示し、ローレベルのときは同期外れおよび後方
保護状態を示す。
護状態を示し、ローレベルのときは同期外れおよび後方
保護状態を示す。
（13）は、P1とP3を入力とするEX−NOR回路31の出力
であり、P3がハイレベルのときは、主信号データと交番
パターンの同期がとれているので、P1をそのまま出力
し、P3がローレベルのときは、同期がはずれているの
で、P1を反転し出力し、同期のとれたＰを生成する。
であり、P3がハイレベルのときは、主信号データと交番
パターンの同期がとれているので、P1をそのまま出力
し、P3がローレベルのときは、同期がはずれているの
で、P1を反転し出力し、同期のとれたＰを生成する。
（14）は、PHHを４と位相を合わせるためにFF回路4
1により、１クロックシフトした信号PHH″であり、交番
パターンの“1"の部分を示す信号である。
1により、１クロックシフトした信号PHH″であり、交番
パターンの“1"の部分を示す信号である。
（15）は、PHHと４との論理和をAND回路44でとった
CRV“1"−Ｈであり、交番パターン“1"のときの不一致
信号である。
CRV“1"−Ｈであり、交番パターン“1"のときの不一致
信号である。
（16）は、４をINV43にて、反転した信号P4であ
り、 （17）は、PLLを４と位相を合わせるためにFF回路4
2により、１クロックシフトした信号PLL″であり、 （18）は、PL″”とP4の論理和をAND回路45でとったC
RV“1"−Ｌであり、交番パターン“0"のときの不一致信
号である。
り、 （17）は、PLLを４と位相を合わせるためにFF回路4
2により、１クロックシフトした信号PLL″であり、 （18）は、PL″”とP4の論理和をAND回路45でとったC
RV“1"−Ｌであり、交番パターン“0"のときの不一致信
号である。
（19）は、CMI同期回路で検出した、主信号データが
“0"のときの、CRV検出信号、CRV“0"であり、 （20）は、主信号データが“0"のときのCRV検出信号C
RV“0"と、CRV“1"−Ｈと、CRV“1"−Ｌの論理和をOR回
路46によりとった信号であり、これがCRV出力信号とな
る。
“0"のときの、CRV検出信号、CRV“0"であり、 （20）は、主信号データが“0"のときのCRV検出信号C
RV“0"と、CRV“1"−Ｈと、CRV“1"−Ｌの論理和をOR回
路46によりとった信号であり、これがCRV出力信号とな
る。
上述のように構成し、主信号データが“1"のときに
“1"と“0"を繰り返すCMI交番パターンと主信号データ
とを比較することにより、連続した“1"、および、連続
しない“1"に対するCRVを正しく検出することが可能と
なる。
“1"と“0"を繰り返すCMI交番パターンと主信号データ
とを比較することにより、連続した“1"、および、連続
しない“1"に対するCRVを正しく検出することが可能と
なる。
以上のような本発明によれば、同期確立したCMI交番
パターンと、CMI同期回路の出力パターンとを比較する
ことにより、主信号データが“1"のときに、CRVが連続
して付加されてもCRVの誤検出をなくすることができ、
データの送受の誤り率を低減するCRV検出回路を提供す
ることができる。
パターンと、CMI同期回路の出力パターンとを比較する
ことにより、主信号データが“1"のときに、CRVが連続
して付加されてもCRVの誤検出をなくすることができ、
データの送受の誤り率を低減するCRV検出回路を提供す
ることができる。
第１図は本発明の原理を説明するブロック図、 第２図は本発明の実施例を説明する図、 第３図は本発明の実施例のタイムチャートを説明する
図、 第４−Ａ図は従来例のCRV（Ｉ）のタイムチャートを説
明する図、 第４−Ｂ図は従来例のCRV（II）のタイムチャートを説
明する図、 をそれぞれ示す。 図において、 10はCMI同期回路、 20はCMI交番パターン同期手段、 21、46はOR回路、 22はEX−OR回路、 23、25〜28、41、42はFF回路、 24はセレクタ、 29はEX−NOR回路、 30はCMI交番パターン同期保護手段、 31、44、45はAND回路、 32はNOR回路、 33はＪ−KFF回路、 40はCRV出力手段、 43はINV、 をそれぞれ示す。
図、 第４−Ａ図は従来例のCRV（Ｉ）のタイムチャートを説
明する図、 第４−Ｂ図は従来例のCRV（II）のタイムチャートを説
明する図、 をそれぞれ示す。 図において、 10はCMI同期回路、 20はCMI交番パターン同期手段、 21、46はOR回路、 22はEX−OR回路、 23、25〜28、41、42はFF回路、 24はセレクタ、 29はEX−NOR回路、 30はCMI交番パターン同期保護手段、 31、44、45はAND回路、 32はNOR回路、 33はＪ−KFF回路、 40はCRV出力手段、 43はINV、 をそれぞれ示す。
Claims (1)
- 【請求項１】ディジタル通信のCMI符号のCRV検出回路で
あって、 入力された主信号データと主信号クロックから、主信号
データのパターン検出と、クロック信号の発生を行うCM
I同期回路と、 前記CMI同期回路で検出した主信号データのパターンと
クロック信号より、主信号データが“1"のときのみ、
“1"と“0"を交互に繰り返すCMI交番パターンを発生さ
せ同期を確立するCMI交番パターン同期手段と、 前記CMI交番パターン同期手段に同期の保護をかけるCMI
交番パターン同期保護手段と、 前記CMI交番パターン同期手段にて発生し同期確立したC
MI交番パターンと、前記CMI同期回路で検出したパター
ンを比較し、主信号データ“1"のときのCRVを検出し、
前記CMI同期回路で検出した主信号データが“0"のとき
のCRVと合わせてCRV検出結果を出力するCRV出力手段と
を備えたことを特徴とするCRV検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19470989A JP2682155B2 (ja) | 1989-07-27 | 1989-07-27 | Ｃｒｖ検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19470989A JP2682155B2 (ja) | 1989-07-27 | 1989-07-27 | Ｃｒｖ検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0358641A JPH0358641A (ja) | 1991-03-13 |
| JP2682155B2 true JP2682155B2 (ja) | 1997-11-26 |
Family
ID=16328949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19470989A Expired - Lifetime JP2682155B2 (ja) | 1989-07-27 | 1989-07-27 | Ｃｒｖ検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2682155B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4170818B2 (ja) | 2003-04-11 | 2008-10-22 | 株式会社リコー | 照明装置・原稿読み取り装置・画像形成装置 |
-
1989
- 1989-07-27 JP JP19470989A patent/JP2682155B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0358641A (ja) | 1991-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0228214B1 (en) | Apparatus and associated method for converting serial data pattern signals transmitted or suitable for transmission over a high speed synchronous serial transmission media, to parallel pattern output signals | |
| US4530088A (en) | Group coding system for serial data transmission | |
| EP0124959B1 (en) | Group coding method for serial data transmission | |
| JP2002084247A (ja) | 伝送方法および伝送システム並びに通信装置 | |
| US6385319B1 (en) | Encoding circuit and method of detecting block code boundary and establishing synchronization between scrambler and descrambler | |
| US6985546B2 (en) | Transmitting circuit and method thereof, receiving circuit and method thereof, and data communication apparatus | |
| JPH0558293B2 (ja) | ||
| KR100210497B1 (ko) | 클럭 발생장치, 데이타송신/수신 장치 및 데이타 송신/수신방법 | |
| JP2682155B2 (ja) | Ｃｒｖ検出回路 | |
| JPH07336347A (ja) | フレーム同期検出回路 | |
| KR100574767B1 (ko) | 차분값 데이터 인코딩 기반의 데이터 전송 회로 및 방법 | |
| US6970527B2 (en) | Transmitting circuit and method thereof, receiving circuit and method thereof, and data communication apparatus | |
| EP1254543B1 (en) | Information processing system | |
| SU1555889A2 (ru) | Адаптивное устройство дл дуплексной передачи цифровой информации | |
| CA2046840A1 (en) | Method and apparatus for detecting pseudo noise pattern for remote loopback test | |
| JPH03149931A (ja) | 並列信号間位相同期回路 | |
| JPS59163938A (ja) | 符号誤り検出方式 | |
| JPS63310222A (ja) | 符号化誤り自己監視型ｎｒｚ／ｃｍｉ符号変換装置 | |
| JP3150071B2 (ja) | データ伝送装置 | |
| JPH0486132A (ja) | スペクトル拡散通信方式及びその通信システム | |
| JPS6365729A (ja) | 新ｓｔフオ−マツト同期装置 | |
| KR19990024395A (ko) | 맨체스터 신호 검출 및 동기용 클럭 복원 장치 | |
| JP2007201802A (ja) | データ転送回路 | |
| JPH0531973B2 (ja) | ||
| JPH0548588A (ja) | パリテイブロツク同期方式 |