JPH0531973B2 - - Google Patents
Info
- Publication number
- JPH0531973B2 JPH0531973B2 JP61243576A JP24357686A JPH0531973B2 JP H0531973 B2 JPH0531973 B2 JP H0531973B2 JP 61243576 A JP61243576 A JP 61243576A JP 24357686 A JP24357686 A JP 24357686A JP H0531973 B2 JPH0531973 B2 JP H0531973B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- signal
- circuit
- synchronization
- error correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
〔概要〕
誤り訂正符号を含むデータのフレーム同期をと
るに際し、誤り訂正回路で発生する誤り検出信号
を、同期がとれているかを示すフレーム同期情報
として用いることで、少ないフレームビツト即ち
送信可能な情報量を低下させずに、高速にフレー
ム同期がとれるようにしたものである。
るに際し、誤り訂正回路で発生する誤り検出信号
を、同期がとれているかを示すフレーム同期情報
として用いることで、少ないフレームビツト即ち
送信可能な情報量を低下させずに、高速にフレー
ム同期がとれるようにしたものである。
本発明は、誤り訂正符号が付加された情報を含
むデータの、高速フレーム同期方法の改良に関す
る。
むデータの、高速フレーム同期方法の改良に関す
る。
例えば、音声の特徴パラメータを抽出し、これ
を補助情報として他の情報と共に伝送する音声符
号化伝送の場合では、補助情報に誤り訂正符号を
付加することが行われている。そしてこの補助情
報はブロツク単位で行われる。
を補助情報として他の情報と共に伝送する音声符
号化伝送の場合では、補助情報に誤り訂正符号を
付加することが行われている。そしてこの補助情
報はブロツク単位で行われる。
このような場合、第４図に示す如く、フレーム
ビツトＦと、ブロツク符号部Ａとは、ａで示す一
定の時間間隔となつており、フレームビツトＦに
より同期の確立を行う。又、フレームビツトＦの
位置を基準にしてブロツク符号部Ａの検出を行
い、誤り訂正回路では、誤り検出信号を出す。こ
の場合フレーム同期がとれると、伝送路の障害等
で誤りが発生しない限り、殆ど誤り検出信号を出
すことはない。
ビツトＦと、ブロツク符号部Ａとは、ａで示す一
定の時間間隔となつており、フレームビツトＦに
より同期の確立を行う。又、フレームビツトＦの
位置を基準にしてブロツク符号部Ａの検出を行
い、誤り訂正回路では、誤り検出信号を出す。こ
の場合フレーム同期がとれると、伝送路の障害等
で誤りが発生しない限り、殆ど誤り検出信号を出
すことはない。
以下従来例の高速フレーム同期方法を図を用い
て説明する。
て説明する。
第３図は従来例の受信部の要部のブロツク図で
ある。
ある。
第３図において、誤り訂正ブロツク符号を含む
入力データはフレーム同期回路１′の比較回路
４′及び誤り訂正回路２に入力する。
入力データはフレーム同期回路１′の比較回路
４′及び誤り訂正回路２に入力する。
比較回路４′では、入力データとフレームカウ
ンタ６′よりのフレーム信号とが比較され、一致
しないと、不一致信号をフレーム保護回路５′に
入力し、不一致信号がｎ回となると、１ビツトの
シフトパルスを、反転付きアンド回路７に出力
し、受信ビツトクロツクを１ビツト禁止すること
で、フレームカウンタ６′の出力を１ビツトシフ
トさせ、１ビツトシフトしたフレーム信号を比較
回路４′に送ることを同期がとれる迄繰り返して、
同期引き込みを行う。
ンタ６′よりのフレーム信号とが比較され、一致
しないと、不一致信号をフレーム保護回路５′に
入力し、不一致信号がｎ回となると、１ビツトの
シフトパルスを、反転付きアンド回路７に出力
し、受信ビツトクロツクを１ビツト禁止すること
で、フレームカウンタ６′の出力を１ビツトシフ
トさせ、１ビツトシフトしたフレーム信号を比較
回路４′に送ることを同期がとれる迄繰り返して、
同期引き込みを行う。
一方誤り訂正回路２にはフレームカウンタ６′
からのフレームビツト信号とシフトパルスの論理
積出力が与えられ、この出力を基準にしてブロツ
ク符号部Ａを見つけ、誤り訂正を行い、誤り訂正
されたデータが受信データとして出力される。
からのフレームビツト信号とシフトパルスの論理
積出力が与えられ、この出力を基準にしてブロツ
ク符号部Ａを見つけ、誤り訂正を行い、誤り訂正
されたデータが受信データとして出力される。
この場合、例えば、１フレーム当たり１ビツト
のフレームビツト、４フレーム分４ビツトでフレ
ーム信号を構成したとすると、フレームビツト数
が少ないので、擬似同期を起こすことが多い。
のフレームビツト、４フレーム分４ビツトでフレ
ーム信号を構成したとすると、フレームビツト数
が少ないので、擬似同期を起こすことが多い。
従つて、フレーム保護回路５′にての、真の同
期引き込み完了を識別する期間である後方保護時
間を長くする必要が生じ同期引き込みに時間がか
かる。
期引き込み完了を識別する期間である後方保護時
間を長くする必要が生じ同期引き込みに時間がか
かる。
そこで、例えば１フレーム当たりのフレームビ
ツトを２ビツトとして、４フレーム分８ビツトで
フレーム信号とすれば、擬似同期を起こすことが
少なくなり、フレーム保護回路５′にての、後方
保護時間を短く出来るので、このようにして、同
期引き込みを高速にしている。
ツトを２ビツトとして、４フレーム分８ビツトで
フレーム信号とすれば、擬似同期を起こすことが
少なくなり、フレーム保護回路５′にての、後方
保護時間を短く出来るので、このようにして、同
期引き込みを高速にしている。
しかしながら、上記の高速フレーム同期方法で
は、フレームビツト数が多くなり、送信可能な情
報量が低下する問題点がある。
は、フレームビツト数が多くなり、送信可能な情
報量が低下する問題点がある。
上記問題点は、第１図の原理ブロツク図に示す
如く、入力データとフレーム信号とを比較し一致
していないと不一致信号をフレーム保護回路５に
出力する比較回路４と、所定の数の不一致信号が
入力するとフレーム信号をシフトして該比較回路
４にて比較させる該フレーム保護回路５とを有す
るフレーム周期回路１と、該入力データ及びフレ
ーム信号を入力し、該フレーム信号の位置を基準
にして該入力データの誤り訂正を行う情報を見つ
け誤りがあれば誤り検出信号を出力する誤り訂正
回路２とを有する受信部にて、該誤り検出信号を
不一致信号として該フレーム保護回路５に入力す
る構成とする。
如く、入力データとフレーム信号とを比較し一致
していないと不一致信号をフレーム保護回路５に
出力する比較回路４と、所定の数の不一致信号が
入力するとフレーム信号をシフトして該比較回路
４にて比較させる該フレーム保護回路５とを有す
るフレーム周期回路１と、該入力データ及びフレ
ーム信号を入力し、該フレーム信号の位置を基準
にして該入力データの誤り訂正を行う情報を見つ
け誤りがあれば誤り検出信号を出力する誤り訂正
回路２とを有する受信部にて、該誤り検出信号を
不一致信号として該フレーム保護回路５に入力す
る構成とする。
伝送路誤りがない場合において、誤り訂正回路
２にて、誤り検出信号が発せられなくなつたこと
はフレーム同期が取れていることとなる。従つ
て、フレーム同期が取れていない時発するこの誤
り検出信号を、フレーム情報のフレーム同期不一
致信号とすれば、フレームビツトを増加したこと
と等しくなり、擬似同期を起こすことが少なく、
後方保護時間を短く出来る点に着目した。このた
め、本発明では、誤り検出信号を、不一致信号と
してフレーム保護回路５に送り、後方保護時間を
短くし比較回路４にて早くフレーム同期をとるよ
うにしている。従つて、フレームビツトを増加せ
ず即ち送信可能な情報量を低下せずに、同期引き
込みを高速にすることが出来る。
２にて、誤り検出信号が発せられなくなつたこと
はフレーム同期が取れていることとなる。従つ
て、フレーム同期が取れていない時発するこの誤
り検出信号を、フレーム情報のフレーム同期不一
致信号とすれば、フレームビツトを増加したこと
と等しくなり、擬似同期を起こすことが少なく、
後方保護時間を短く出来る点に着目した。このた
め、本発明では、誤り検出信号を、不一致信号と
してフレーム保護回路５に送り、後方保護時間を
短くし比較回路４にて早くフレーム同期をとるよ
うにしている。従つて、フレームビツトを増加せ
ず即ち送信可能な情報量を低下せずに、同期引き
込みを高速にすることが出来る。
以下本発明の１実施例に付き図に従つて説明す
る。
る。
第２図は本発明の実施例の受信部の要部のブロ
ツク図である。
ツク図である。
第２図で第３図の場合と異なる点は、例えば、
第３図の場合は、フレーム信号として１フレーム
２ビツト、４フレーム分８ビツトとしていたもの
を、フレーム信号として１フレーム１ビツト、４
フレーム分４ビツトととし、誤り訂正回路２の誤
り検出信号を、フレーム同期情報のフレーム同期
不一致信号としてフレーム保護回路５に入力する
ようにした点である。
第３図の場合は、フレーム信号として１フレーム
２ビツト、４フレーム分８ビツトとしていたもの
を、フレーム信号として１フレーム１ビツト、４
フレーム分４ビツトととし、誤り訂正回路２の誤
り検出信号を、フレーム同期情報のフレーム同期
不一致信号としてフレーム保護回路５に入力する
ようにした点である。
この異なる点に付いて以下説明する。
誤り訂正回路２では、アンド回路３からの出力
を基準にしてブロツク符号部Ａを見つけ、誤り訂
正を行つている。
を基準にしてブロツク符号部Ａを見つけ、誤り訂
正を行つている。
この時、フレーム同期が取れていないと、誤り
検出信号が出力され、これがフレーム同期不一致
信号としてフレーム保護回路５に送られ、フレー
ム同期不一致としての処理が行われる。
検出信号が出力され、これがフレーム同期不一致
信号としてフレーム保護回路５に送られ、フレー
ム同期不一致としての処理が行われる。
フレーム同期が取れると、誤り訂正回路２より
は誤り検出信号は伝送路障害が発生しないかぎり
は、ほとんど出力されなくなる。
は誤り検出信号は伝送路障害が発生しないかぎり
は、ほとんど出力されなくなる。
即ち、誤り検出信号をフレーム同期不一致信号
として用いることは、フレームビツトを増加した
と等しくなるので、擬似同期を起こすことが少な
く、後方保護時間を短く出来るので、フレームビ
ツトを増加せず即ち送信可能な情報量を低下せず
に、同期引き込みを高速にすることが出来る。
として用いることは、フレームビツトを増加した
と等しくなるので、擬似同期を起こすことが少な
く、後方保護時間を短く出来るので、フレームビ
ツトを増加せず即ち送信可能な情報量を低下せず
に、同期引き込みを高速にすることが出来る。
以上詳細に説明せる如く本発明によれば、送信
可能な情報量を低下せずに、同期引き込みを高速
にすることが出来る効果がある。
可能な情報量を低下せずに、同期引き込みを高速
にすることが出来る効果がある。
第１図は本発明の原理ブロツク図、第２図は本
発明の実施例の受信部の要部のブロツク図、第３
図は従来例の受信部の要部のブロツク図、第４図
は入力データのフレームフオーマツトを示す図で
ある。 図において、１，１′はフレーム同期回路、２
は誤り訂正回路、３，７は反転付きアンド回路、
４，４′は比較回路、５，５′はフレーム保護回
路、６，６′はフレームカウンタを示す。
発明の実施例の受信部の要部のブロツク図、第３
図は従来例の受信部の要部のブロツク図、第４図
は入力データのフレームフオーマツトを示す図で
ある。 図において、１，１′はフレーム同期回路、２
は誤り訂正回路、３，７は反転付きアンド回路、
４，４′は比較回路、５，５′はフレーム保護回
路、６，６′はフレームカウンタを示す。
Claims (1)
- 【特許請求の範囲】 １ 入力データとフレーム信号とを比較し一致し
ていないと不一致信号をフレーム保護回路５に出
力する比較回路４と、所定の数の不一致信号が入
力するとフレーム信号をシフトして該比較回路４
にて比較させる該フレーム保護回路５とを有する
フレーム同期回路１と、該入力データ及びフレー
ム信号を入力し、該フレーム信号の位置を基準に
して該入力データの誤り訂正を行う情報を見つけ
誤りがあれば誤り検出信号を出力する誤り訂正回
路２とを有する受信部にて、 該誤り検出信号を不一致信号として該フレーム
保護回路５に入力するようにしたことを特徴とす
る高速フレーム同期方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61243576A JPS6398238A (ja) | 1986-10-14 | 1986-10-14 | 高速フレーム同期方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61243576A JPS6398238A (ja) | 1986-10-14 | 1986-10-14 | 高速フレーム同期方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6398238A JPS6398238A (ja) | 1988-04-28 |
| JPH0531973B2 true JPH0531973B2 (ja) | 1993-05-13 |
Family
ID=17105883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61243576A Granted JPS6398238A (ja) | 1986-10-14 | 1986-10-14 | 高速フレーム同期方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6398238A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4444933B2 (ja) | 2006-08-29 | 2010-03-31 | 小島プレス工業株式会社 | 照明装置のタッチスイッチ |
| JP4302728B2 (ja) | 2006-12-06 | 2009-07-29 | 小島プレス工業株式会社 | 車両アクセサリ用タッチスイッチ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5112706A (ja) * | 1974-07-20 | 1976-01-31 | Nippon Electric Co | |
| JPH0614640B2 (ja) * | 1984-09-25 | 1994-02-23 | 日本電気株式会社 | フレ−ム同期回路 |
-
1986
- 1986-10-14 JP JP61243576A patent/JPS6398238A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6398238A (ja) | 1988-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5127023A (en) | Retiming decoder/encoder | |
| JPH0531973B2 (ja) | ||
| US5510786A (en) | CMI encoder circuit | |
| JP2710525B2 (ja) | ジッタ抑制回路 | |
| JP3001414B2 (ja) | 符号誤り訂正装置 | |
| JP2001333055A (ja) | クロック同期補正方法及び同期クロック生成装置 | |
| JP2611722B2 (ja) | エラーフラグ出力回路 | |
| JPS61148939A (ja) | フレ−ム同期方式 | |
| JPS63116537A (ja) | 同期保護回路 | |
| JPS63312754A (ja) | エラ−発生回路 | |
| JPH09298532A (ja) | 信号受信回路 | |
| JPH0118607B2 (ja) | ||
| JPH0134489B2 (ja) | ||
| KR100219596B1 (ko) | 전송 라인의 상태 판별장치 | |
| JPH0486048A (ja) | フレーム同期検出回路 | |
| JPS6053336B2 (ja) | 同期ずれ検出装置 | |
| JPH0591100A (ja) | 高速フレーム付信号の同期方式 | |
| JPH0129339B2 (ja) | ||
| JPS63185137A (ja) | 同期検出回路 | |
| JPS60227549A (ja) | Ｃｍｉ復号回路 | |
| JPH04304726A (ja) | 多重分離装置 | |
| JPS6352521A (ja) | ＣＭｉ復号回路 | |
| EP0998049A2 (en) | FM multiplex decoder circuit | |
| JPS61129947A (ja) | 符号誤り検出回路 | |
| JPH03183229A (ja) | 同期誤り発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |