JP2695005B2 - 電荷検出回路 - Google Patents
電荷検出回路Info
- Publication number
- JP2695005B2 JP2695005B2 JP1143139A JP14313989A JP2695005B2 JP 2695005 B2 JP2695005 B2 JP 2695005B2 JP 1143139 A JP1143139 A JP 1143139A JP 14313989 A JP14313989 A JP 14313989A JP 2695005 B2 JP2695005 B2 JP 2695005B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- gate
- output
- potential
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は特に高利得の電荷検出を行なう電荷検出回路
に関する。
に関する。
(従来の技術) 従来のCCD(Charge Coupled Device)等に用いられる
電荷検出では同一基板上に浮遊拡散層を形成しリセット
パルスと所定の位相関係を保ちつつ浮遊拡散層に信号電
荷を流入させ、この浮遊拡散層における電位変化を高入
力インピーダンスのバッファ、例えばソースホロワ回路
にて検出するという方法が用いられている。
電荷検出では同一基板上に浮遊拡散層を形成しリセット
パルスと所定の位相関係を保ちつつ浮遊拡散層に信号電
荷を流入させ、この浮遊拡散層における電位変化を高入
力インピーダンスのバッファ、例えばソースホロワ回路
にて検出するという方法が用いられている。
電荷検出回路の利得Gを、単位信号電荷に対する出力
電圧の比で定義すると、これは浮遊拡散層の容量をC、
ソースホロワ回路の電圧利得をAvとしてG=(1/C)Av
とあらわされる。利得Gを大きくするためには容量Cを
小さくするか、あるいはAvを大きくするかをしなければ
ならない。
電圧の比で定義すると、これは浮遊拡散層の容量をC、
ソースホロワ回路の電圧利得をAvとしてG=(1/C)Av
とあらわされる。利得Gを大きくするためには容量Cを
小さくするか、あるいはAvを大きくするかをしなければ
ならない。
ところで容量Cはデバイスマスクあわせ等の加工精度
や浮遊拡散層の浮遊容量等の制約により限界があり、
又、電圧利得Avは一般に1を越える値とはならない。こ
のため、電荷検出の利得を大きくするために、オンチッ
プ増幅を付加する方法、すなわちソースホロワ回路の出
力端子をさらに増幅回路を設けることが考えられてい
る。
や浮遊拡散層の浮遊容量等の制約により限界があり、
又、電圧利得Avは一般に1を越える値とはならない。こ
のため、電荷検出の利得を大きくするために、オンチッ
プ増幅を付加する方法、すなわちソースホロワ回路の出
力端子をさらに増幅回路を設けることが考えられてい
る。
以下、従来の電荷検出回路を第2図を用いて説明す
る。この回路は、信号電圧を検出するソースホロワ回路
(215)、このソースホロワ回路(215)の負荷MOSトラ
ンジスタ(210)に印加する電圧を発生するための電圧
発生回路(205a)、ソースホロワ回路(215)の出力を
電圧増幅するインバータ増幅回路(205b)の3つから構
成されている。各部分の構成を以下順次説明する。まず
ソースホロワ回路(215)については、浮遊拡散層(201
a)はリセットスイッチであるMOSトランジスタ(202a)
のソース側に接続されている。リセットスイッチである
MOSトランジスタ(202a)のドレインはリセットドレイ
ン電圧(203)に接続され、ゲートはリセットパルス印
加端子(204a)に接続されている。次に電圧発生回路
(205a)について説明する。浮遊拡散層(201b)は同様
にリセットスイッチであるMOSトランジスタ(202b)の
ソース側に接続されている。リセットスイッチであるMO
Sトランジスタ(202b)のドレインはリセットドレイン
電圧(203)に接続され、ゲートはリセットパルス印加
端子(204b)に接続されている。
る。この回路は、信号電圧を検出するソースホロワ回路
(215)、このソースホロワ回路(215)の負荷MOSトラ
ンジスタ(210)に印加する電圧を発生するための電圧
発生回路(205a)、ソースホロワ回路(215)の出力を
電圧増幅するインバータ増幅回路(205b)の3つから構
成されている。各部分の構成を以下順次説明する。まず
ソースホロワ回路(215)については、浮遊拡散層(201
a)はリセットスイッチであるMOSトランジスタ(202a)
のソース側に接続されている。リセットスイッチである
MOSトランジスタ(202a)のドレインはリセットドレイ
ン電圧(203)に接続され、ゲートはリセットパルス印
加端子(204a)に接続されている。次に電圧発生回路
(205a)について説明する。浮遊拡散層(201b)は同様
にリセットスイッチであるMOSトランジスタ(202b)の
ソース側に接続されている。リセットスイッチであるMO
Sトランジスタ(202b)のドレインはリセットドレイン
電圧(203)に接続され、ゲートはリセットパルス印加
端子(204b)に接続されている。
この回路は負荷MOSトランジスタ(207)、及びドライ
バーMOSトランジスタ(208)から構成されている。負荷
MOSトランジスタ(207)のゲートは浮遊拡散層(210b)
に接続され、ドレインは電源電圧(206)に接続されて
いる。ドライバーMOSトランジスタ(208)のゲートはド
レインと接続され、また負荷MOSトランジスタ(207)の
ソースにも接続されている。インバータ回路(205a)の
入力はドライバーMOSトランジスタ(208)のゲートに入
力され、出力はドライバーMOSトランジスタ(208)のド
レインから出力される。
バーMOSトランジスタ(208)から構成されている。負荷
MOSトランジスタ(207)のゲートは浮遊拡散層(210b)
に接続され、ドレインは電源電圧(206)に接続されて
いる。ドライバーMOSトランジスタ(208)のゲートはド
レインと接続され、また負荷MOSトランジスタ(207)の
ソースにも接続されている。インバータ回路(205a)の
入力はドライバーMOSトランジスタ(208)のゲートに入
力され、出力はドライバーMOSトランジスタ(208)のド
レインから出力される。
ソースホロワ回路(215)はドライバーMOSトランジス
タ(209)、及び負荷MOSトランジスタ(210)から構成
されている。ソースホロワ(215)の入力はドライバーM
OSトランジスタ(209)のゲートから入力され、出力は
ドライバーMOSトランジスタ(209)のソースから出力さ
れる。ドライバーMOSトランジスタ(209)のゲートは浮
遊拡散層(201a)に接続され、ドレインは電源電圧(20
6)に接続されている。負荷MOSトランジスタ(210)の
ゲートはインバータ回路(205a)の出力が接続され、ド
レインはドライバーMOSトランジスタ(209)のソースに
接続されている。
タ(209)、及び負荷MOSトランジスタ(210)から構成
されている。ソースホロワ(215)の入力はドライバーM
OSトランジスタ(209)のゲートから入力され、出力は
ドライバーMOSトランジスタ(209)のソースから出力さ
れる。ドライバーMOSトランジスタ(209)のゲートは浮
遊拡散層(201a)に接続され、ドレインは電源電圧(20
6)に接続されている。負荷MOSトランジスタ(210)の
ゲートはインバータ回路(205a)の出力が接続され、ド
レインはドライバーMOSトランジスタ(209)のソースに
接続されている。
インバータ回路(205b)は負荷MOSトランジスタ(21
1)、及びドライバーMOSトランジスタ(212)から構成
されている。インバータ回路(205b)の入力はドライバ
ーMOSトランジスタ(112)のドレインから入力され、出
力は負荷MOSトランジスタ(211)のソースから出力され
出力端子(216)に接続されている。負荷MOSトランジス
タ(211)のゲートはドレインと接続されており、ドレ
インは電源電圧(206)に接続されている。ドライバーM
OSトランジスタ(212)のゲートはソースホロワ回路(2
15)のドライバーMOSトランジスタ(209)のソースに接
続されており、ドレインは負荷MOSトランジスタ(211)
のソースに接続されている。
1)、及びドライバーMOSトランジスタ(212)から構成
されている。インバータ回路(205b)の入力はドライバ
ーMOSトランジスタ(112)のドレインから入力され、出
力は負荷MOSトランジスタ(211)のソースから出力され
出力端子(216)に接続されている。負荷MOSトランジス
タ(211)のゲートはドレインと接続されており、ドレ
インは電源電圧(206)に接続されている。ドライバーM
OSトランジスタ(212)のゲートはソースホロワ回路(2
15)のドライバーMOSトランジスタ(209)のソースに接
続されており、ドレインは負荷MOSトランジスタ(211)
のソースに接続されている。
いま、それぞれ回路のVB,VC,VDにおける電位を等しく
するためにMOSトランジスタの条件を以下のように設定
する。MOSトランジスタのゲート長さをL,ゲート幅をW
としてMOSトランジスタのW/Lを求める。例えばインバー
タ回路(205a)のMOSトランジスタ(207)の比をW1/L1,
MOSトランジスタ(208)の比をW2/L2としてその比(W1/
L1)/(W2/L2)(形成比)を求める。同様にソースホ
ロワ回路(215)、及びインバータ回路(205b)の比を
求める。いまこの値をすべて等しくしてVB,VC,VDにおけ
る電位を等しくする。
するためにMOSトランジスタの条件を以下のように設定
する。MOSトランジスタのゲート長さをL,ゲート幅をW
としてMOSトランジスタのW/Lを求める。例えばインバー
タ回路(205a)のMOSトランジスタ(207)の比をW1/L1,
MOSトランジスタ(208)の比をW2/L2としてその比(W1/
L1)/(W2/L2)(形成比)を求める。同様にソースホ
ロワ回路(215)、及びインバータ回路(205b)の比を
求める。いまこの値をすべて等しくしてVB,VC,VDにおけ
る電位を等しくする。
次に動作を説明する。まず、電源電圧(206)とリセ
ットドレイン電圧(203)は同一電圧に設定する。電荷
転送装置(図示せず)から得られた信号電荷はリセット
パルスと所定の位相関係を保ちつつ浮遊拡散層(201a)
に流入し、この浮遊拡散層(201a)における電位変化が
ソースホロワ回路(215)のドライバーMOSトランジスタ
(209)に流れる電流を変化させて電圧の信号として検
出される。もう一方の浮遊拡散層(201b)はリセットパ
ルス印加端子(204a)、(204b)に発生するリセットノ
イズを軽減するために設けられており電荷は流入され
ず、ほとんど変動せずにリセットドレイン電圧(203)
の値をとっている。
ットドレイン電圧(203)は同一電圧に設定する。電荷
転送装置(図示せず)から得られた信号電荷はリセット
パルスと所定の位相関係を保ちつつ浮遊拡散層(201a)
に流入し、この浮遊拡散層(201a)における電位変化が
ソースホロワ回路(215)のドライバーMOSトランジスタ
(209)に流れる電流を変化させて電圧の信号として検
出される。もう一方の浮遊拡散層(201b)はリセットパ
ルス印加端子(204a)、(204b)に発生するリセットノ
イズを軽減するために設けられており電荷は流入され
ず、ほとんど変動せずにリセットドレイン電圧(203)
の値をとっている。
いま、リセットパルス印加端子(204a)にリセットパ
ルスを印加(このとき、リセットパルス印加端子(204
b)も同時にリセットパルスが印加される)してリセッ
トスイッチであるMOSトランジスタ(202a)、(202b)
をオン(ON)状態にすると浮遊拡散層(201a)、(201
b)の電位は電源電圧(206)と等しくなる。オン状態で
あるとドライバーMOSトランジスタ(209)のゲートに電
源電圧(206)、及び負荷MOSトランジスタ(210)のゲ
ートに電位VBがかかるためソースホロワ回路(215)の
出力における電位VCとインバータ回路(205a)の出力に
おける電位VBとが等しくなる。そしてインバータ回路
(205b)の出力における電位VDも負荷MOSトランジスタ
(211)のゲートに電源電圧,ドイバーMOSトランジスタ
(212)のゲートにVBの電位がかかるため電位VCと等し
くなる。このとき、インバータ回路(205a)、(205
b)、及びソースホロワ回路(215)の形状比をすべて等
しくしているためVB,VC及びVDの電位が等しくなりソー
スホロワ回路(215)の出力をインバータ回路(205b)
の入力ダイナミックレンジ内に入れることができる。こ
のため、インバータ回路(205b)の入出力特性を第3図
に示した特性とすれば入出力が等しいため入力と出力と
が比例して増加を示している直線領域におけるある値を
とる。
ルスを印加(このとき、リセットパルス印加端子(204
b)も同時にリセットパルスが印加される)してリセッ
トスイッチであるMOSトランジスタ(202a)、(202b)
をオン(ON)状態にすると浮遊拡散層(201a)、(201
b)の電位は電源電圧(206)と等しくなる。オン状態で
あるとドライバーMOSトランジスタ(209)のゲートに電
源電圧(206)、及び負荷MOSトランジスタ(210)のゲ
ートに電位VBがかかるためソースホロワ回路(215)の
出力における電位VCとインバータ回路(205a)の出力に
おける電位VBとが等しくなる。そしてインバータ回路
(205b)の出力における電位VDも負荷MOSトランジスタ
(211)のゲートに電源電圧,ドイバーMOSトランジスタ
(212)のゲートにVBの電位がかかるため電位VCと等し
くなる。このとき、インバータ回路(205a)、(205
b)、及びソースホロワ回路(215)の形状比をすべて等
しくしているためVB,VC及びVDの電位が等しくなりソー
スホロワ回路(215)の出力をインバータ回路(205b)
の入力ダイナミックレンジ内に入れることができる。こ
のため、インバータ回路(205b)の入出力特性を第3図
に示した特性とすれば入出力が等しいため入力と出力と
が比例して増加を示している直線領域におけるある値を
とる。
次にリセットスイッチであるMOSトランジスタ(202
a)、(202b)をオフ(OFF)状態にする。このとき電位
VB,VCはリセットノイズ分だけ変動するがこの電位変動
は小さいとすればインバータ回路(205b)の動作点を設
定することができる。
a)、(202b)をオフ(OFF)状態にする。このとき電位
VB,VCはリセットノイズ分だけ変動するがこの電位変動
は小さいとすればインバータ回路(205b)の動作点を設
定することができる。
オフ状態であると、信号電荷が流入した浮遊拡散層
(201a)における電位は電荷量の増加に対して低下しソ
ースホロワ回路(215)のドライバーMOSトランジスタ
(209)のゲートにかかる。このドライバーMOSトランジ
スタ(209)のゲート電圧が変化することによりソース
ホロワ回路(215)に流れる電流が変化しVCの電位が変
化する。VCの電位はインバータ回路(205b)のドライバ
ーMOSトランジスタ(212)のゲートにかかり、インバー
タ回路(205b)に流れる電流を変化させ、VDの電位が変
化して出力端子(216)に出力される。
(201a)における電位は電荷量の増加に対して低下しソ
ースホロワ回路(215)のドライバーMOSトランジスタ
(209)のゲートにかかる。このドライバーMOSトランジ
スタ(209)のゲート電圧が変化することによりソース
ホロワ回路(215)に流れる電流が変化しVCの電位が変
化する。VCの電位はインバータ回路(205b)のドライバ
ーMOSトランジスタ(212)のゲートにかかり、インバー
タ回路(205b)に流れる電流を変化させ、VDの電位が変
化して出力端子(216)に出力される。
上記の構成によれば、増幅段としてインバータ回路
(205b)を設けて高利得の電荷検出を行なうことができ
るが、インバータ回路(205b)の負荷MOSトランジスタ
(211)のゲートに電源電圧(206)を印加しているた
め、電源電圧(206)が変動を起こすと、VDの電位が変
動してしまう。電源電位(206)はノイズ等が混入され
る場合がありこれにより電源変動が起こる。このため、
浮遊拡散層(201a)に流入した信号電荷による電位変化
に、この電源電圧(206)の変動が加わる場合があり安
定した電位を得ることができなくなるという問題が起こ
る。
(205b)を設けて高利得の電荷検出を行なうことができ
るが、インバータ回路(205b)の負荷MOSトランジスタ
(211)のゲートに電源電圧(206)を印加しているた
め、電源電圧(206)が変動を起こすと、VDの電位が変
動してしまう。電源電位(206)はノイズ等が混入され
る場合がありこれにより電源変動が起こる。このため、
浮遊拡散層(201a)に流入した信号電荷による電位変化
に、この電源電圧(206)の変動が加わる場合があり安
定した電位を得ることができなくなるという問題が起こ
る。
また、この問題を解決するためにインバータ回路(20
5b)の負荷MOSトランジスタ(211)のゲートに接続され
る電源と、ドレインに接続される電源とを別にする方法
が考えられるが、電源をさらに別に設けなければならな
いということや、またそれの製造コストがかかってしま
う。尚、MOSトランジスタ(207),(209),(211)の
しきい値VTHは各々同一とし、VTHの極めて小さいEトラ
ンジスタとする。MOSトランジスタ(208),(210),
(212)のしきい値VTHは各々同一としVTHが中程度(2
〜3V)のEトランジスタとする。MOSトランジスタ(201
a)、(201b)はDトランジスタとする。
5b)の負荷MOSトランジスタ(211)のゲートに接続され
る電源と、ドレインに接続される電源とを別にする方法
が考えられるが、電源をさらに別に設けなければならな
いということや、またそれの製造コストがかかってしま
う。尚、MOSトランジスタ(207),(209),(211)の
しきい値VTHは各々同一とし、VTHの極めて小さいEトラ
ンジスタとする。MOSトランジスタ(208),(210),
(212)のしきい値VTHは各々同一としVTHが中程度(2
〜3V)のEトランジスタとする。MOSトランジスタ(201
a)、(201b)はDトランジスタとする。
(発明が解決しようとする課題) 従来の電荷検出回路においては、増幅段の動作点設定
が自動的に行なわれるが、増幅段として設けた第1の反
転型増幅器の負荷MOSトランジスタのゲートに電源電圧
を印加しているため、この電源電圧に変動がある場合、
出力にこの変動が現われ、安定した電荷検出ができくな
るという問題があった。
が自動的に行なわれるが、増幅段として設けた第1の反
転型増幅器の負荷MOSトランジスタのゲートに電源電圧
を印加しているため、この電源電圧に変動がある場合、
出力にこの変動が現われ、安定した電荷検出ができくな
るという問題があった。
本発明においては、第1の反転型増幅器の後段に第2
の反転型増幅器を付加することにより、増幅段の動作点
設定を自動的に行ない、さらに電源電圧による出力の変
動を軽減させ、安定した電荷検出を行なうことを目的と
する。
の反転型増幅器を付加することにより、増幅段の動作点
設定を自動的に行ない、さらに電源電圧による出力の変
動を軽減させ、安定した電荷検出を行なうことを目的と
する。
[発明の構成] (課題を解決するための手段) 本発明においては半導体基板上に形成された浮遊拡散
層と、 前記浮遊拡散層の電位をリセットするリセットスイッ
チと、 前記浮遊拡散層の電位を第1のドライバーMOSトラン
ジスタのゲート側から入力とするソースホロワ回路と、 このソースホロワ回路の出力を第2のドライバーMOS
トランジスタのゲート側から入力とする第1の反転型増
幅器と、 前記第1の反転型増幅器の出力を第3のドライバーMO
Sトランジスタのゲート側から入力とする第2の反転型
増幅器と、 前記ソースホロワ回路の負荷MOSトランジスタのゲー
トに出力を接続する第3の反転型増幅器とを具備し、 前記第3の反転型増幅器の出力に前記第3の反転型増
幅器の第4のドライバーMOSトランジスタのゲートが接
続されることを特徴とする電荷検出回路を提供する。
層と、 前記浮遊拡散層の電位をリセットするリセットスイッ
チと、 前記浮遊拡散層の電位を第1のドライバーMOSトラン
ジスタのゲート側から入力とするソースホロワ回路と、 このソースホロワ回路の出力を第2のドライバーMOS
トランジスタのゲート側から入力とする第1の反転型増
幅器と、 前記第1の反転型増幅器の出力を第3のドライバーMO
Sトランジスタのゲート側から入力とする第2の反転型
増幅器と、 前記ソースホロワ回路の負荷MOSトランジスタのゲー
トに出力を接続する第3の反転型増幅器とを具備し、 前記第3の反転型増幅器の出力に前記第3の反転型増
幅器の第4のドライバーMOSトランジスタのゲートが接
続されることを特徴とする電荷検出回路を提供する。
(作 用) 本発明の電荷検出回路においては増幅段の動作点設定
を自動的に行ない、さらに第1の反転型増幅器の後段に
第2の反転型増幅器を設けたことにより、第1の反転型
増幅器の負荷MOSトランジスタのゲートに電荷電圧を印
加しているために起こる第1の反転型増幅器の出力の変
動を反転させて電源電圧の変動に対して安定した出力を
得られるようにする。
を自動的に行ない、さらに第1の反転型増幅器の後段に
第2の反転型増幅器を設けたことにより、第1の反転型
増幅器の負荷MOSトランジスタのゲートに電荷電圧を印
加しているために起こる第1の反転型増幅器の出力の変
動を反転させて電源電圧の変動に対して安定した出力を
得られるようにする。
(実施例) 以下、本発明の実施例を第1図を用いて説明する。浮
遊拡散層(101a)はリセットスイッチであるMOSトラン
ジスタ(102a)のソース側に接続されている。リセット
スイッチであるMOSトランジスタ(102a)のドレインは
リセットドレイン電圧(103)に接続され、ゲートはリ
セットパルス印加端子(104a)に接続されている。又、
一方の浮遊拡散層(101b)は同様にリセットスイッチで
あるMOSトランジスタ(102b)のソース側に接続されて
いる。リセットスイッチであるMOSトランジスタ(102
b)のドレインはリセットドレイン電圧(103)に接続さ
れ、ゲートはリセットパルス印加端子(104b)に接続さ
れている。
遊拡散層(101a)はリセットスイッチであるMOSトラン
ジスタ(102a)のソース側に接続されている。リセット
スイッチであるMOSトランジスタ(102a)のドレインは
リセットドレイン電圧(103)に接続され、ゲートはリ
セットパルス印加端子(104a)に接続されている。又、
一方の浮遊拡散層(101b)は同様にリセットスイッチで
あるMOSトランジスタ(102b)のソース側に接続されて
いる。リセットスイッチであるMOSトランジスタ(102
b)のドレインはリセットドレイン電圧(103)に接続さ
れ、ゲートはリセットパルス印加端子(104b)に接続さ
れている。
インバータ回路(105a)は負荷MOSトランジスタ(10
7)、及びドライバーMOSトランジスタ(108)から構成
されている。負荷MOSトランジスタ(107)のゲートは浮
遊拡散層(101b)に接続され、ドレインは電源電圧(10
6)に接続されている。ドライバーMOSトランジスタ(10
8)のゲートはドレインと接続され、また、負荷MOSトラ
ンジスタ(107)のソースにも接続されている。インバ
ータ回路(105a)の入力はドライバーMOSトランジスタ
(108)のゲートから入力され、出力はドライバーMOSト
ランジスタ(108)のドレインから出力される。
7)、及びドライバーMOSトランジスタ(108)から構成
されている。負荷MOSトランジスタ(107)のゲートは浮
遊拡散層(101b)に接続され、ドレインは電源電圧(10
6)に接続されている。ドライバーMOSトランジスタ(10
8)のゲートはドレインと接続され、また、負荷MOSトラ
ンジスタ(107)のソースにも接続されている。インバ
ータ回路(105a)の入力はドライバーMOSトランジスタ
(108)のゲートから入力され、出力はドライバーMOSト
ランジスタ(108)のドレインから出力される。
ソースホロワ回路(115)はドライバーMOSトランジス
タ(109)、及び負荷MOSトランジスタ(110)から構成
されている。ソースホロワ回路(115)の入力はドライ
バーMOSトランジスタ(109)のゲートから入力され、出
力はドライバーMOSトランジスタ(109)のソースから出
力される。ドライバーMOSトランジスタ(109)のゲート
は浮遊拡散層(101a)に接続され、ドレインは電源電圧
(106)に接続されている。負荷MOSトランジスタ(11
0)のゲートはインバータ回路(105a)の出力に接続さ
れ、ドレインはドライバーMOSトランジスタ(109)のソ
ースに接続されている。
タ(109)、及び負荷MOSトランジスタ(110)から構成
されている。ソースホロワ回路(115)の入力はドライ
バーMOSトランジスタ(109)のゲートから入力され、出
力はドライバーMOSトランジスタ(109)のソースから出
力される。ドライバーMOSトランジスタ(109)のゲート
は浮遊拡散層(101a)に接続され、ドレインは電源電圧
(106)に接続されている。負荷MOSトランジスタ(11
0)のゲートはインバータ回路(105a)の出力に接続さ
れ、ドレインはドライバーMOSトランジスタ(109)のソ
ースに接続されている。
インバータ回路(105b)は負荷MOSトランジスタ(11
1)、及びドライバーMOSトランジスタ(112)から構成
されている。インバータ回路(105b)の入力はドライバ
ーMOSトランジスタ(112)のドレインから入力され、出
力は負荷MOSトランジスタ(111)のソースから出力され
ている。負荷MOSトランジスタ(111)のゲートはドレイ
ンと接続されており、ドレインは電源電圧(106)に接
続されている、ドライバーMOSトランジスタ(112)のゲ
ートはソースホロワ回路(115)のドライバーMOSトラン
ジスタ(109)のソースに接続されており、ドレインは
負荷MOSトランジスタ(111)のソースに接続されてい
る。
1)、及びドライバーMOSトランジスタ(112)から構成
されている。インバータ回路(105b)の入力はドライバ
ーMOSトランジスタ(112)のドレインから入力され、出
力は負荷MOSトランジスタ(111)のソースから出力され
ている。負荷MOSトランジスタ(111)のゲートはドレイ
ンと接続されており、ドレインは電源電圧(106)に接
続されている、ドライバーMOSトランジスタ(112)のゲ
ートはソースホロワ回路(115)のドライバーMOSトラン
ジスタ(109)のソースに接続されており、ドレインは
負荷MOSトランジスタ(111)のソースに接続されてい
る。
付加インバータ回路(105c)は付加MOSトランジスタ
(113)、及びドライバーMOSトランジスタ(114)から
構成されている。付加インバータ回路(105c)の入力は
ドライバーMOSトランジスタ(114)のゲートから入力さ
れ、出力は負荷MOSトランジスタ(113)のソースから出
力され、出力端子(116)に接続されている。負荷MOSト
ランジスタ(113)のゲートは電源電圧(106)に接続さ
れ、またドレインも同様に電源電圧(106)に接続され
ている。ドライバーMOSトランジスタ(114)のゲートは
インバータ回路(105b)の負荷MOSトランジスタ(111)
のソースに接続されドレインは負荷MOSトランジスタ(1
13)のソースに接続されている。
(113)、及びドライバーMOSトランジスタ(114)から
構成されている。付加インバータ回路(105c)の入力は
ドライバーMOSトランジスタ(114)のゲートから入力さ
れ、出力は負荷MOSトランジスタ(113)のソースから出
力され、出力端子(116)に接続されている。負荷MOSト
ランジスタ(113)のゲートは電源電圧(106)に接続さ
れ、またドレインも同様に電源電圧(106)に接続され
ている。ドライバーMOSトランジスタ(114)のゲートは
インバータ回路(105b)の負荷MOSトランジスタ(111)
のソースに接続されドレインは負荷MOSトランジスタ(1
13)のソースに接続されている。
いま、それぞれの回路のVB,VC,VDにおける電位を等し
くするためにMOSトランジスタの条件を以下のように設
定する。MOSトランジスタのゲート長さをL,ゲート幅を
WとしてMOSトランジスタのW/Lを求める。例えばインバ
ータ回路(105a)のMOSトランジスタ(107)の比をW3/L
3、MOSトランジスタ(108)の比をW4/L4としてその比
(W3/L3)/(W4/L4)を求める。同様にソースホロワ回
路(115)、及びインバータ回路(105b)の比を求め
る。いま、この値をすべて等しくしてVB,VC,VDにおける
電位を等しくする 次に動作を説明する。まず電源電圧(106)とリセッ
トドレイン電圧(103)は同一電圧に設定する。電荷転
送装置(図示せず)から得られた信号電荷はリセットパ
ルスと所定の位相関係を保ちつつ浮遊拡散層(101a)に
流入し、この浮遊拡散層(101a)における電位変化がソ
ースホロワ回路(115)のドライバーMOSトランジスタ
(109)に流れる電流を変化させて電圧の信号として検
出される。もう一方の浮遊拡散層(101b)はリセットパ
ルス印加端子(104a)、(104b)に発生するリセットノ
イズを軽減するために設けられており電荷は流入され
ず、ほとんど変動せずにリセットドレイン電圧(103)
の値をとっている。
くするためにMOSトランジスタの条件を以下のように設
定する。MOSトランジスタのゲート長さをL,ゲート幅を
WとしてMOSトランジスタのW/Lを求める。例えばインバ
ータ回路(105a)のMOSトランジスタ(107)の比をW3/L
3、MOSトランジスタ(108)の比をW4/L4としてその比
(W3/L3)/(W4/L4)を求める。同様にソースホロワ回
路(115)、及びインバータ回路(105b)の比を求め
る。いま、この値をすべて等しくしてVB,VC,VDにおける
電位を等しくする 次に動作を説明する。まず電源電圧(106)とリセッ
トドレイン電圧(103)は同一電圧に設定する。電荷転
送装置(図示せず)から得られた信号電荷はリセットパ
ルスと所定の位相関係を保ちつつ浮遊拡散層(101a)に
流入し、この浮遊拡散層(101a)における電位変化がソ
ースホロワ回路(115)のドライバーMOSトランジスタ
(109)に流れる電流を変化させて電圧の信号として検
出される。もう一方の浮遊拡散層(101b)はリセットパ
ルス印加端子(104a)、(104b)に発生するリセットノ
イズを軽減するために設けられており電荷は流入され
ず、ほとんど変動せずにリセットドレイン電圧(103)
の値をとっている。
いま、リセットパルス印加端子(104a)にリセットパ
ルスを印加(このとき、リセットパルス印加端子(104
b)も同時にリセットパルスが印加される)してリセッ
トスイッチであるMOSトランジスタ(102a)、(102a)
をオン(ON)状態にすると浮遊拡散層(101a)、(101
b)の電位は電源電圧(106)と等しくなる。オン(ON)
状態であるとドライバーMOSトランジスタ(109)のゲー
トに電源電圧(106)、及び負荷MOSトランジスタ(11
0)のゲートに電位VBがかかるためソースホロワ回路(1
15)の出力における電位VCとインバータ回路(105a)の
出力における電位VBとが等しくなる。このとき、インバ
ータ回路(105a)、(105b)、及びソースホロワ回路
(115)の形状比をすべて等しくしているためVB,VC及び
VDの電位が等しくなりソースホロワ回路(115)の出力
をインバータ回路(105b)の入力ダイナミックレンジ内
に入れることができる。このため、インバータ回路(10
5b)の入出力特性を第3図に示した特性とすれば入出力
が等しいため入力と出力とが比例して増加を示している
直線領域におけるある値をとる。
ルスを印加(このとき、リセットパルス印加端子(104
b)も同時にリセットパルスが印加される)してリセッ
トスイッチであるMOSトランジスタ(102a)、(102a)
をオン(ON)状態にすると浮遊拡散層(101a)、(101
b)の電位は電源電圧(106)と等しくなる。オン(ON)
状態であるとドライバーMOSトランジスタ(109)のゲー
トに電源電圧(106)、及び負荷MOSトランジスタ(11
0)のゲートに電位VBがかかるためソースホロワ回路(1
15)の出力における電位VCとインバータ回路(105a)の
出力における電位VBとが等しくなる。このとき、インバ
ータ回路(105a)、(105b)、及びソースホロワ回路
(115)の形状比をすべて等しくしているためVB,VC及び
VDの電位が等しくなりソースホロワ回路(115)の出力
をインバータ回路(105b)の入力ダイナミックレンジ内
に入れることができる。このため、インバータ回路(10
5b)の入出力特性を第3図に示した特性とすれば入出力
が等しいため入力と出力とが比例して増加を示している
直線領域におけるある値をとる。
次にリセットスイッチであるMOSトランジスタ(102
a)、(102b)をオフ(OFF)状態にする。このとき電位
VB,VCはリセットノイズ分だけ変動するがこの電位変動
は小さいとすればインバータ回路(105b)、(105c)の
動作点を設定することができる。
a)、(102b)をオフ(OFF)状態にする。このとき電位
VB,VCはリセットノイズ分だけ変動するがこの電位変動
は小さいとすればインバータ回路(105b)、(105c)の
動作点を設定することができる。
オフ状態であると、信号電荷が流入した浮遊拡散層
(101a)における電位は電荷量の増加に対して低下しソ
ースホロワ回路(115)のドライバーMOSトランジスタ
(109)のゲートにかかる。このドライバーMOSトランジ
スタ(109)のゲート電圧が変化することによりソース
ホロワ回路(115)に流れる電流が変化しVCの電位が変
化する。VCの電位はインバータ回路(105b)のドライバ
ーMOSトランジスタ(112)のゲートにかかり、インバー
タ回路(105b)に流れる電流を変化させ、VDの電位を変
化させる。VEの電位はインバータ回路(105c)によりVD
の電位が反転された電位となり、これが出力端子(11
6)に出力される。
(101a)における電位は電荷量の増加に対して低下しソ
ースホロワ回路(115)のドライバーMOSトランジスタ
(109)のゲートにかかる。このドライバーMOSトランジ
スタ(109)のゲート電圧が変化することによりソース
ホロワ回路(115)に流れる電流が変化しVCの電位が変
化する。VCの電位はインバータ回路(105b)のドライバ
ーMOSトランジスタ(112)のゲートにかかり、インバー
タ回路(105b)に流れる電流を変化させ、VDの電位を変
化させる。VEの電位はインバータ回路(105c)によりVD
の電位が反転された電位となり、これが出力端子(11
6)に出力される。
上記の構成によれば、増幅段としてインバータ回路
(105b)を設けて高利得の電荷検出を行なうこができる
が、インバータ回路(105b)の出力であるVDの電位は負
荷MOSトランジスタ(111)のゲートに電源電圧(106)
を印加しているため、電源電圧(106)が変動を起こす
と、VDの電位が変動してしまう。しかしながら、インバ
ータ回路(105b)の後段に付加インバータ回路(105c)
を設けたことによりVDの電位の変動が反転される。そし
て、付加インバータ回路(105c)の負荷MOSトランジス
タ(113)のゲート及びドレインにかかる電圧にインバ
ータ回路(105b)と同じ電極を用いているため、VEの電
位も同様に変動する。
(105b)を設けて高利得の電荷検出を行なうこができる
が、インバータ回路(105b)の出力であるVDの電位は負
荷MOSトランジスタ(111)のゲートに電源電圧(106)
を印加しているため、電源電圧(106)が変動を起こす
と、VDの電位が変動してしまう。しかしながら、インバ
ータ回路(105b)の後段に付加インバータ回路(105c)
を設けたことによりVDの電位の変動が反転される。そし
て、付加インバータ回路(105c)の負荷MOSトランジス
タ(113)のゲート及びドレインにかかる電圧にインバ
ータ回路(105b)と同じ電極を用いているため、VEの電
位も同様に変動する。
いま、インバータ回路(105b)の電圧利得をG1、付加
インバータ回路(105c)電圧利得をG2、MOSトランジス
タのゲート下のポテンシャル井戸の印加電圧に対する比
(変調度)をm、電源電圧をVOD、E−型MOSトランジス
タのしきい値をVTH、S−型MOSトランジスタのしきい値
を0とすると、第3図に示すようなVC,VD,VEの特性にお
ける関係は線型動作範囲内で、 VD=mVOD−G1(VC−VTH) ……(1) VE=mVOD−G2(VD−VTH) ……(2) と表わすこことができる。(1)式、(2)式からVDを
消去すると VE=m(1−G2)VOD+G1G2(VC−VTH)+G2VTH ……
(3) となる。このため、電源電圧変動がΔVあるとすると、
その変動はm(1−G2)ΔVとなるが付加インバータ回
路(105c)の電圧利得G2を1に近い値と設定することに
より変動を十分小さくすることができる。
インバータ回路(105c)電圧利得をG2、MOSトランジス
タのゲート下のポテンシャル井戸の印加電圧に対する比
(変調度)をm、電源電圧をVOD、E−型MOSトランジス
タのしきい値をVTH、S−型MOSトランジスタのしきい値
を0とすると、第3図に示すようなVC,VD,VEの特性にお
ける関係は線型動作範囲内で、 VD=mVOD−G1(VC−VTH) ……(1) VE=mVOD−G2(VD−VTH) ……(2) と表わすこことができる。(1)式、(2)式からVDを
消去すると VE=m(1−G2)VOD+G1G2(VC−VTH)+G2VTH ……
(3) となる。このため、電源電圧変動がΔVあるとすると、
その変動はm(1−G2)ΔVとなるが付加インバータ回
路(105c)の電圧利得G2を1に近い値と設定することに
より変動を十分小さくすることができる。
従って、電源電圧の変動による出力の変動を軽減する
ことができ安定して高利得の電荷検出を行なうことがで
きる。また、電源を別に設ける必要がなくなる。尚、MO
Sトランジスタ(107),(109),(111),(113)の
しきい値VTHは各々同一とし、VTHの極めて小さいEトラ
ンジスタとする。MOSトランジスタ(108),(110),
(112),(114)のしきい値VTHは各々同一としVTHが中
程度(2〜3V)のEトランジスタとする。MOSトランジ
スタ(102a)、(102b)はDトランジスタとする。
ことができ安定して高利得の電荷検出を行なうことがで
きる。また、電源を別に設ける必要がなくなる。尚、MO
Sトランジスタ(107),(109),(111),(113)の
しきい値VTHは各々同一とし、VTHの極めて小さいEトラ
ンジスタとする。MOSトランジスタ(108),(110),
(112),(114)のしきい値VTHは各々同一としVTHが中
程度(2〜3V)のEトランジスタとする。MOSトランジ
スタ(102a)、(102b)はDトランジスタとする。
[発明の効果] 本発明によれば増幅段の動作点設定を自動的に行なう
ことができ、さらに増幅段の後段に反転型増幅器を設け
ることにより、電源電圧の変動による出力の変動を軽減
し安定した電荷検出を行なうことができる。
ことができ、さらに増幅段の後段に反転型増幅器を設け
ることにより、電源電圧の変動による出力の変動を軽減
し安定した電荷検出を行なうことができる。
第1図は本発明の実施例における電荷検出回路を示す回
路図、第2図は従来例の電荷検出回路を示す回路図、第
3図は電荷検出回路を説明するためのインバータ回路の
特性図である。 浮遊拡散層……101a,101b,201a,201b、 リセットスイッチであるMOSトランジスタ……102a,102
b,202a,202b、 リセットドレイン電圧……103,203、 リセットパルス印加端子……104a,104b,204a,204b、 インバータ回路……105a,105b,205a,205b、 電源電圧……106,206、 MOSトランジスタ……107,108,109,110,111,112,113,11
4,207,208,209,210,211,212、 ソースホロワ回路……115,215、 出力端子……116,216。
路図、第2図は従来例の電荷検出回路を示す回路図、第
3図は電荷検出回路を説明するためのインバータ回路の
特性図である。 浮遊拡散層……101a,101b,201a,201b、 リセットスイッチであるMOSトランジスタ……102a,102
b,202a,202b、 リセットドレイン電圧……103,203、 リセットパルス印加端子……104a,104b,204a,204b、 インバータ回路……105a,105b,205a,205b、 電源電圧……106,206、 MOSトランジスタ……107,108,109,110,111,112,113,11
4,207,208,209,210,211,212、 ソースホロワ回路……115,215、 出力端子……116,216。
Claims (1)
- 【請求項1】半導体基板上に形成された浮遊拡散層と、 前記浮遊拡散層の電位をリセットするリセットスイッチ
と、 前記浮遊拡散層の電位を第1のドライバーMOSトランジ
スタのゲート側から入力とするソースホロワ回路と、 このソースホロワ回路の出力を第2のドライバーMOSト
ランジスタのゲート側から入力とする第1の反転型増幅
器と、 前記第1の反転型増幅器の出力を第3のドライバーMOS
トランジスタのゲート側から入力とする第2の反転型増
幅器と、 前記ソースホロワ回路の負荷MOSトランジスタのゲート
に出力を接続する第3の反転型増幅器とを具備し、 前記第3の反転型増幅器の出力に前記第3の反転型増幅
器の第4のドライバーMOSトランジスタのゲートが接続
されることを特徴とする電荷検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1143139A JP2695005B2 (ja) | 1989-06-07 | 1989-06-07 | 電荷検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1143139A JP2695005B2 (ja) | 1989-06-07 | 1989-06-07 | 電荷検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH039535A JPH039535A (ja) | 1991-01-17 |
| JP2695005B2 true JP2695005B2 (ja) | 1997-12-24 |
Family
ID=15331839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1143139A Expired - Lifetime JP2695005B2 (ja) | 1989-06-07 | 1989-06-07 | 電荷検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2695005B2 (ja) |
-
1989
- 1989-06-07 JP JP1143139A patent/JP2695005B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH039535A (ja) | 1991-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4136292A (en) | Voltage sensing circuit of differential input type | |
| US4728900A (en) | Balanced differential amplifier | |
| US4075509A (en) | Cmos comparator circuit and method of manufacture | |
| US4301380A (en) | Voltage detector | |
| US5682109A (en) | Semiconductor integrated circuit | |
| JPH052037A (ja) | ゼロクロス検出回路 | |
| US5146112A (en) | Semiconductor integrated circuit with analogue signal processing circuit and digital signal processing circuit formed on single semiconductor substrate | |
| US7262638B2 (en) | Current sense amplifier | |
| JP2756797B2 (ja) | Fetセンス・アンプ | |
| US6414536B1 (en) | Electrically adjustable CMOS integrated voltage reference circuit | |
| US5617045A (en) | Input circuit for processing small amplitude input signals | |
| US4749955A (en) | Low voltage comparator circuit | |
| US6356148B1 (en) | Systems and methods for enhancing charge transfer amplifier gain | |
| JPS6070591A (ja) | センスアンプ | |
| US5412607A (en) | Semiconductor memory device | |
| US12224724B2 (en) | Local common mode feedback resistor-based amplifier with overshoot mitigation | |
| JPH01175314A (ja) | 入力インバータ回路 | |
| JP2654507B2 (ja) | 電圧検出回路 | |
| JPS60194603A (ja) | Cmos技術により実現された、出力段のための集積増幅器 | |
| JP3052039B2 (ja) | 入力アンプ回路 | |
| JP3299551B2 (ja) | 集積回路 | |
| JPH0531760Y2 (ja) | ||
| JPH07192474A (ja) | 半導体センスアンプ回路 | |
| JPH039535A (ja) | 電荷検出回路 | |
| KR20010056790A (ko) | 고감도 전류 미러형 센스 증폭기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070912 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 12 |