JP2736362B2 - マイクロ波集積回路のキャパシタ製造方法 - Google Patents
マイクロ波集積回路のキャパシタ製造方法Info
- Publication number
- JP2736362B2 JP2736362B2 JP9405989A JP9405989A JP2736362B2 JP 2736362 B2 JP2736362 B2 JP 2736362B2 JP 9405989 A JP9405989 A JP 9405989A JP 9405989 A JP9405989 A JP 9405989A JP 2736362 B2 JP2736362 B2 JP 2736362B2
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- insulating film
- metal
- capacitor
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明はマイクロ波集積回路に於けるキャパシタの
製造方法に関するものである。
製造方法に関するものである。
「従来の技術」 従来の代表的なマイクロ波集積回路のキャパシタ製造
方法を第３図に示す。以下、第３図に従ってその製造方
法を説明する。まずガリウムひ素（GaAs）などの半絶縁
性基板やSiO2などの絶縁性基板１の上にリフトオフ法な
どによりAuなどの第１の金属配線２を形成する（第３図
（ａ））。次にSiO2やSi3N4などの第１の絶縁膜３をた
とえばプラズマCVD法などにより全面に形成した後、第
１の金属配線２上の第１の絶縁膜３の一部を選択的に除
去し、除去した部分にリフトオフ法などによりAuなどか
らなる第１の金属接続柱４を形成する（第３図
（ｂ））。
方法を第３図に示す。以下、第３図に従ってその製造方
法を説明する。まずガリウムひ素（GaAs）などの半絶縁
性基板やSiO2などの絶縁性基板１の上にリフトオフ法な
どによりAuなどの第１の金属配線２を形成する（第３図
（ａ））。次にSiO2やSi3N4などの第１の絶縁膜３をた
とえばプラズマCVD法などにより全面に形成した後、第
１の金属配線２上の第１の絶縁膜３の一部を選択的に除
去し、除去した部分にリフトオフ法などによりAuなどか
らなる第１の金属接続柱４を形成する（第３図
（ｂ））。
次にAuなどから構成される第２の金属配線５をスパッ
タ法などにより形成し、その上に一部が開孔したフォト
レジスタ６を通常のフォトリソグラフィー工程により形
成する（第３図（ｃ））。次にフォトレジスタ６をマス
クとしてArイオンなどを用いたイオンビームマッチング
などにより第２の金属配線５を選択的に除去して第１の
金属接続柱４に接続された部分を分離した後、フォトレ
ジスト６を溶剤により除去し、次にSiO2やSi3N4などの
第２の絶縁膜７をプラズマCVD法などにより形成する第
３図（ｄ））。
タ法などにより形成し、その上に一部が開孔したフォト
レジスタ６を通常のフォトリソグラフィー工程により形
成する（第３図（ｃ））。次にフォトレジスタ６をマス
クとしてArイオンなどを用いたイオンビームマッチング
などにより第２の金属配線５を選択的に除去して第１の
金属接続柱４に接続された部分を分離した後、フォトレ
ジスト６を溶剤により除去し、次にSiO2やSi3N4などの
第２の絶縁膜７をプラズマCVD法などにより形成する第
３図（ｄ））。
次に第２の金属配線５の第１の金属接続柱４と接続さ
れた部分と接続する第２の金属接続柱８を第２の絶縁膜
７中に第１の金属接続柱４と同様な方法により形成し、
その後第３の金属配線９を第２の金属配線５と同様な方
法により形成する（第３図（ｅ））。
れた部分と接続する第２の金属接続柱８を第２の絶縁膜
７中に第１の金属接続柱４と同様な方法により形成し、
その後第３の金属配線９を第２の金属配線５と同様な方
法により形成する（第３図（ｅ））。
第３図（ｅ）の構造に於いて第１の金属配線２は第１
の金属接続柱４、第２の金属配線５の一部、第２の金属
接続柱８を介して第３の金属配線９と接続されている。
第１の金属配線２あるいは第３の金属配線９を第１の電
極とし、第２の金属配線５を第２の電極とし、第１の金
属配線２と第２の金属配線５との交叉部分の第１の絶縁
膜10と、第２の金属配線５と第３の金属配線９との交叉
部分の第２の絶縁膜11とを誘電体とすることにより金属
電極／誘電体／金属電極からなるキャパシタが構成され
る。
の金属接続柱４、第２の金属配線５の一部、第２の金属
接続柱８を介して第３の金属配線９と接続されている。
第１の金属配線２あるいは第３の金属配線９を第１の電
極とし、第２の金属配線５を第２の電極とし、第１の金
属配線２と第２の金属配線５との交叉部分の第１の絶縁
膜10と、第２の金属配線５と第３の金属配線９との交叉
部分の第２の絶縁膜11とを誘電体とすることにより金属
電極／誘電体／金属電極からなるキャパシタが構成され
る。
「発明が解決しようとする課題」 以上、説明した従来のキャパシタ製造方法では、第２
の金属配線５をマイクロ波集積回路を構成する各素子を
結合する配線としても利用するため、その配線抵抗を下
げるため配線厚さを１μｍ以上に厚くし、一方、第２の
絶縁膜７はキャパシタの容量を大きくとるため0.3〜0.5
μｍ程度に薄くする必要がある。このため第２の絶縁膜
７をプラズマCVD法やスパッタ法などの通常の方法で形
成した場合、形成する絶縁膜の厚みに対して第２の金属
配線５の側壁部の高さが大きいので第２の金属配線５の
側壁部に付着する絶縁膜の堆積速度が遅く、この部分の
絶縁膜12の厚みが薄くなり、更に側壁部の膜の密度が下
がる等の膜質の劣化が生ずる場合（第１図（ｅ））やあ
るいは第４図に示すように第２の金属配線５の側壁部に
第２の絶縁膜７が付着せず第２の金属配線５と第３の金
属配線９とが接触する部分13が発生する場合がある。こ
のため前者の場合ではキャパシタの電気的耐圧が低下
し、又、後者の場合では電気的に短絡し、容量として働
かないという問題があった。
の金属配線５をマイクロ波集積回路を構成する各素子を
結合する配線としても利用するため、その配線抵抗を下
げるため配線厚さを１μｍ以上に厚くし、一方、第２の
絶縁膜７はキャパシタの容量を大きくとるため0.3〜0.5
μｍ程度に薄くする必要がある。このため第２の絶縁膜
７をプラズマCVD法やスパッタ法などの通常の方法で形
成した場合、形成する絶縁膜の厚みに対して第２の金属
配線５の側壁部の高さが大きいので第２の金属配線５の
側壁部に付着する絶縁膜の堆積速度が遅く、この部分の
絶縁膜12の厚みが薄くなり、更に側壁部の膜の密度が下
がる等の膜質の劣化が生ずる場合（第１図（ｅ））やあ
るいは第４図に示すように第２の金属配線５の側壁部に
第２の絶縁膜７が付着せず第２の金属配線５と第３の金
属配線９とが接触する部分13が発生する場合がある。こ
のため前者の場合ではキャパシタの電気的耐圧が低下
し、又、後者の場合では電気的に短絡し、容量として働
かないという問題があった。
この発明の目的は電気的耐圧力が大きく、電気的短絡
によるキャパシタの歩留り低下のないマイクロ波集積回
路のキャパシタ製造方法を提供することにある。
によるキャパシタの歩留り低下のないマイクロ波集積回
路のキャパシタ製造方法を提供することにある。
「課題を解決するための手段」 この発明によれば第２の絶縁膜に第２の金属接続柱を
形成した後に、第２の金属配線の縁の部分でかつ第３の
金属配線と交叉すべき部分に第３の絶縁膜を形成し、そ
の後に第３の金属配線を形成し、次にこの第３の絶縁膜
を除去する。
形成した後に、第２の金属配線の縁の部分でかつ第３の
金属配線と交叉すべき部分に第３の絶縁膜を形成し、そ
の後に第３の金属配線を形成し、次にこの第３の絶縁膜
を除去する。
「実施例」 この発明によるマイクロ波集積回路のキャパシタ製造
方法の実施例を第１図に示し、第３図と対応する部分に
は同一符号を付けてある。まず従来の工程（第３図
（ａ）〜（ｄ））と同様な工程により半絶縁性あるいは
絶縁性基板１上に第１の金属配線２、第１の絶縁膜３、
第１の金属接続柱４、第２の金属配線５、第２の絶縁膜
７、第２の金属接続柱８を形成する。
方法の実施例を第１図に示し、第３図と対応する部分に
は同一符号を付けてある。まず従来の工程（第３図
（ａ）〜（ｄ））と同様な工程により半絶縁性あるいは
絶縁性基板１上に第１の金属配線２、第１の絶縁膜３、
第１の金属接続柱４、第２の金属配線５、第２の絶縁膜
７、第２の金属接続柱８を形成する。
次にこの発明ではフォトレジストなどの第３の絶縁膜
14を通常のフォトリソグラフィー工程により第２の金属
配線５の縁の部分に形成する（第１図（ａ））。次に必
要に応じてAuなどからなる金属膜15をスパッタ法などに
より全面に0.1μｍ程度形成した後、この金属膜15を導
電層としてたとえば電解メッキ法などによりAuなどから
なる第３の金属配線９を２〜３μｍ程度全面に形成する
（第１図（ｂ））。次に通常のフォトリソグラフィー工
程などによりフォトレジスト16を形成する（第１図
（ｃ））。次にこのフォトレジスト16をマスクとしてた
とえばArイオンを用いたイオンビームエッチングなどに
より第３の金属配線９及び金属膜15をエッチングして第
２の絶縁膜７の一部及び第３の絶縁膜14の一部を露出
し、フォトレジスト16を溶剤により除去した後、第３の
絶縁膜14をたとえば酸素ガスを用いたプラズマエッチン
グにより除去する（第１図（ｄ））。
14を通常のフォトリソグラフィー工程により第２の金属
配線５の縁の部分に形成する（第１図（ａ））。次に必
要に応じてAuなどからなる金属膜15をスパッタ法などに
より全面に0.1μｍ程度形成した後、この金属膜15を導
電層としてたとえば電解メッキ法などによりAuなどから
なる第３の金属配線９を２〜３μｍ程度全面に形成する
（第１図（ｂ））。次に通常のフォトリソグラフィー工
程などによりフォトレジスト16を形成する（第１図
（ｃ））。次にこのフォトレジスト16をマスクとしてた
とえばArイオンを用いたイオンビームエッチングなどに
より第３の金属配線９及び金属膜15をエッチングして第
２の絶縁膜７の一部及び第３の絶縁膜14の一部を露出
し、フォトレジスト16を溶剤により除去した後、第３の
絶縁膜14をたとえば酸素ガスを用いたプラズマエッチン
グにより除去する（第１図（ｄ））。
以上説明した工程により、第２の金属配線５と第３の
金属配線９とは、第２の金属配線５の縁の部分で空間17
により電気的に分離される。このため側壁部の絶縁膜12
の厚みや膜質に依存せずキャパシタの電気的耐圧が高い
という特徴を有する。又、第２図に示す様に第２の金属
配線５が第２の絶縁膜７により完全に被覆されず露出部
18が生じた場合でもキャパシタの電気的短絡を防ぐこと
が出来るという特徴を有する。従ってキャパシタの電気
的や耐圧や歩留りを従来に比べ極めて向上できるという
利点をもつ。
金属配線９とは、第２の金属配線５の縁の部分で空間17
により電気的に分離される。このため側壁部の絶縁膜12
の厚みや膜質に依存せずキャパシタの電気的耐圧が高い
という特徴を有する。又、第２図に示す様に第２の金属
配線５が第２の絶縁膜７により完全に被覆されず露出部
18が生じた場合でもキャパシタの電気的短絡を防ぐこと
が出来るという特徴を有する。従ってキャパシタの電気
的や耐圧や歩留りを従来に比べ極めて向上できるという
利点をもつ。
「発明の効果」 以上説明したようにこの発明によるマイクロ波集積回
路のキャパシタ製造方法によれば、キャパシタの電気的
耐圧が増加し、電気的短絡も生じず電気的歩留りも増加
するため、特に1GHz帯などの比較的低周波の回路で大き
な容量値のキャパシタを多数必要とする場合に、その電
気的性能が向上するという利点をもつ。また第３の絶縁
膜14を除去しているため、この部分の寄生容量がなく、
容量が電極間の対向面積で決る設計通りのものを容易に
得ることができる。前述の例のように薄い金属膜15を形
成した後に、電解メッキ法により第３の金属配線９を形
成する場合は第３の絶縁膜14により大きな凹凸となって
いても第３の金属配線９を各部正確に厚く付けることが
できる。
路のキャパシタ製造方法によれば、キャパシタの電気的
耐圧が増加し、電気的短絡も生じず電気的歩留りも増加
するため、特に1GHz帯などの比較的低周波の回路で大き
な容量値のキャパシタを多数必要とする場合に、その電
気的性能が向上するという利点をもつ。また第３の絶縁
膜14を除去しているため、この部分の寄生容量がなく、
容量が電極間の対向面積で決る設計通りのものを容易に
得ることができる。前述の例のように薄い金属膜15を形
成した後に、電解メッキ法により第３の金属配線９を形
成する場合は第３の絶縁膜14により大きな凹凸となって
いても第３の金属配線９を各部正確に厚く付けることが
できる。
第１図はこの発明のキャパシタ製造方法の工程の要部を
示す断面図、第２図はこの発明の効果を説明するための
断面図、第３図は従来のキャパシタ製造方法の工程を示
す断面図、第４図は従来の問題点を説明するための断面
図である。
示す断面図、第２図はこの発明の効果を説明するための
断面図、第３図は従来のキャパシタ製造方法の工程を示
す断面図、第４図は従来の問題点を説明するための断面
図である。
Claims (1)
- 【請求項１】絶縁性あるいは半絶縁性基板上に第１の金
属配線、第１の絶縁膜、第２の金属配線、第２の絶縁
膜、第３の金属配線を順次多層に形成し、上記第１の絶
縁膜及び上記第２の絶縁膜中に、上記第１の金属配線と
上記第３の金属配線を上記第２の金属配線の一部を介し
て接続する第1,第２の金属接続柱をそれぞ形成し、上記
第１の金属配線あるいは上記第３の金属配線を第１の電
極とし、上記第２の金属配線を第２の電極とし、上記第
１の金属配線と上記第２の金属配線との交叉部分にはさ
まれた上記第１の絶縁膜と、上記第２の金属配線と上記
第３の金属配線との交叉部分にはさまれた上記第２の絶
縁膜とを誘電体とする金属電極／誘導体／金属電極から
なるキャパシタを含むマイクロ波集積回路のキャパシタ
製造方法に於いて、 上記第１の金属配線、上記第１の絶縁膜、上記第２の金
属配線、上記第２の絶縁膜、上記第1,第２の金属絶縁柱
を形成した工程の後に、上記第２の金属配線の縁の部分
で上記第３の金属配線と交叉すべき部分に、第３の絶縁
膜を形成し、その後上記第３の金属配線を形成し、次に
上記第３の絶縁膜を他の絶縁膜を対して選択的に除去す
ることを特徴としたマイクロ波集積回路のキャパシタ製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9405989A JP2736362B2 (ja) | 1989-04-12 | 1989-04-12 | マイクロ波集積回路のキャパシタ製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9405989A JP2736362B2 (ja) | 1989-04-12 | 1989-04-12 | マイクロ波集積回路のキャパシタ製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02271563A JPH02271563A (ja) | 1990-11-06 |
| JP2736362B2 true JP2736362B2 (ja) | 1998-04-02 |
Family
ID=14099965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9405989A Expired - Fee Related JP2736362B2 (ja) | 1989-04-12 | 1989-04-12 | マイクロ波集積回路のキャパシタ製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2736362B2 (ja) |
-
1989
- 1989-04-12 JP JP9405989A patent/JP2736362B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02271563A (ja) | 1990-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4337115A (en) | Method of forming electrodes on the surface of a semiconductor substrate | |
| US5639686A (en) | Method of fabricating circuit elements on an insulating substrate | |
| US5550068A (en) | Process of fabricating a circuit element for transmitting microwave signals | |
| US5320570A (en) | Method for realizing high frequency/speed field emission devices and apparatus | |
| EP0199300B1 (en) | Method for making a patterned metal layer | |
| JP2004507090A (ja) | 半導体基板上に受動素子を形成するための方法 | |
| US4496435A (en) | Method of manufacturing thin film circuits | |
| US6236102B1 (en) | Chip type thin film capacitor, and manufacturing method therefor | |
| JPH1154706A (ja) | Ｍｉｍキャパシタ及びその製造方法 | |
| JP2002025854A (ja) | 薄膜キャパシタ素子 | |
| US5210599A (en) | Semiconductor device having a built-in capacitor and manufacturing method thereof | |
| JPH03241864A (ja) | マイクロ波集積回路用キャパシタ | |
| JPH02271563A (ja) | マイクロ波集積回路のキャパシタ製造方法 | |
| JP2799028B2 (ja) | キャパシタ―を備えた半導体装置 | |
| JP2560639B2 (ja) | Ｍｉｍキャパシタ | |
| JPH0992786A (ja) | Ｍｉｍキャパシタ並びに同キャパシタおよび配線の形成方法 | |
| JPH0969605A (ja) | 薄膜容量素子およびその製造方法 | |
| EP0361900B1 (en) | Semiconductor device having a built-in capacitor and manufacturing method thereof | |
| JP3253756B2 (ja) | 薄膜コンデンサおよびその製造方法 | |
| JP2979749B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0113405Y2 (ja) | ||
| JPH10135077A (ja) | 薄膜キャパシタ | |
| JPS62122277A (ja) | 半導体素子空間配線法 | |
| JP2674339B2 (ja) | 超伝導集積回路の製造方法 | |
| JPS628947B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |