JP2804868B2 - 回路遮断器 - Google Patents
回路遮断器Info
- Publication number
- JP2804868B2 JP2804868B2 JP4238419A JP23841992A JP2804868B2 JP 2804868 B2 JP2804868 B2 JP 2804868B2 JP 4238419 A JP4238419 A JP 4238419A JP 23841992 A JP23841992 A JP 23841992A JP 2804868 B2 JP2804868 B2 JP 2804868B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- short
- voltage
- power supply
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Breakers (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、回路遮断器に関し、
特に交流電路より検出した回路遮断判定用の電流信号の
波形を再生する積分回路の動作を安定化するようにした
回路遮断器に関するものである。
特に交流電路より検出した回路遮断判定用の電流信号の
波形を再生する積分回路の動作を安定化するようにした
回路遮断器に関するものである。
【０００２】
【従来の技術】図５は従来の回路遮断器の全体構成を示
すブロック図である。図において、Ｕ，Ｖ，Ｗ，Ｎは交
流電源（図示しない）の各相、１は各相と負荷を結ぶ相
導体からなる交流電路としての主回路、３は引外し電磁
装置としてのトリップコイルであり、励磁された時に遮
断機構４を介して遮断接点２を開かせ、また消磁された
時に閉じさせる。５は主回路１の各相導体を１次巻線と
する変流器、６は変流器５に接続され主回路１の交流を
直流に変換する整流回路、７はこの整流回路６に接続さ
れ後述する諸回路に所要の電圧を供給する電源回路、８
はこの電源回路７の両端間でトリップコイル３と共に直
列に接続された電子式スイッチである。
すブロック図である。図において、Ｕ，Ｖ，Ｗ，Ｎは交
流電源（図示しない）の各相、１は各相と負荷を結ぶ相
導体からなる交流電路としての主回路、３は引外し電磁
装置としてのトリップコイルであり、励磁された時に遮
断機構４を介して遮断接点２を開かせ、また消磁された
時に閉じさせる。５は主回路１の各相導体を１次巻線と
する変流器、６は変流器５に接続され主回路１の交流を
直流に変換する整流回路、７はこの整流回路６に接続さ
れ後述する諸回路に所要の電圧を供給する電源回路、８
はこの電源回路７の両端間でトリップコイル３と共に直
列に接続された電子式スイッチである。
【０００３】９は主回路１の各相導体に電磁結合された
電流検出コイルとしての空心コイルであり、各相導体の
磁束により負荷電流を検出し、コイル両端に誘起電圧を
発生する。１０はこれら空心コイル９の両端に接続さ
れ、発生した誘起電圧を電流信号に再生する過電流信号
再生回路、１１は過電流信号再生回路１０によって再生
された電流信号を整流する整流信号回路、１２Ａ、１２
Ｂはこの整流信号回路１１の出力側で互いに接続された
各相の整流信号のうち最大相の整流信号を選択する最大
相選択回路、１３，１４は最大相選択回路１２Ａ，１２
Ｂによって選択された整流信号をそれぞれピーク値，実
効値に変換するピーク値変換回路，実効値変換回路であ
る。
電流検出コイルとしての空心コイルであり、各相導体の
磁束により負荷電流を検出し、コイル両端に誘起電圧を
発生する。１０はこれら空心コイル９の両端に接続さ
れ、発生した誘起電圧を電流信号に再生する過電流信号
再生回路、１１は過電流信号再生回路１０によって再生
された電流信号を整流する整流信号回路、１２Ａ、１２
Ｂはこの整流信号回路１１の出力側で互いに接続された
各相の整流信号のうち最大相の整流信号を選択する最大
相選択回路、１３，１４は最大相選択回路１２Ａ，１２
Ｂによって選択された整流信号をそれぞれピーク値，実
効値に変換するピーク値変換回路，実効値変換回路であ
る。
【０００４】１５は最大相選択回路１２からの整流信号
が既定の瞬時引外し特性を超えるとトリップ（引外し）
信号を電子式スイッチ８へ出力する瞬時引外し回路、１
６はピーク値変換回路１３からのピーク値変換された整
流信号が既定の短限時引外し特性を超えるとトリップ信
号を電子式スイッチ８へ出力する短限時引外し回路であ
る。これら以外の諸回路はこの発明に直接関係しないの
で、ここではその説明を省略する。
が既定の瞬時引外し特性を超えるとトリップ（引外し）
信号を電子式スイッチ８へ出力する瞬時引外し回路、１
６はピーク値変換回路１３からのピーク値変換された整
流信号が既定の短限時引外し特性を超えるとトリップ信
号を電子式スイッチ８へ出力する短限時引外し回路であ
る。これら以外の諸回路はこの発明に直接関係しないの
で、ここではその説明を省略する。
【０００５】図６は過電流信号再生回路１０の詳細な構
成を示す回路図である。図において、１０Ａ〜１０Ｄは
それぞれ積分回路を構成する演算増幅器であり、空心コ
イル９により微分信号の形で検出した誘起電圧を積分し
元の過電流波形を再生する。１０Ａ１，１０Ａ２は空心
コイル９からの過電流信号を演算増幅器１０Ａに入力す
る入力抵抗、１０Ａ３，１０Ａ４は演算増幅器１０Ａの
反転入力端子と出力端子間に並列接続され積分回路の時
定数回路を構成するフィードバック抵抗，積分コンデン
サである。尚、他の演算増幅器１０Ｂ〜１０Ｄにおいて
も同様な抵抗、コンデンサを接続して積分回路を構成し
ている。
成を示す回路図である。図において、１０Ａ〜１０Ｄは
それぞれ積分回路を構成する演算増幅器であり、空心コ
イル９により微分信号の形で検出した誘起電圧を積分し
元の過電流波形を再生する。１０Ａ１，１０Ａ２は空心
コイル９からの過電流信号を演算増幅器１０Ａに入力す
る入力抵抗、１０Ａ３，１０Ａ４は演算増幅器１０Ａの
反転入力端子と出力端子間に並列接続され積分回路の時
定数回路を構成するフィードバック抵抗，積分コンデン
サである。尚、他の演算増幅器１０Ｂ〜１０Ｄにおいて
も同様な抵抗、コンデンサを接続して積分回路を構成し
ている。
【０００６】次に、従来の回路遮断器の動作について過
電流信号再生回路１０の動作に注目して説明する。主回
路１を構成する各相導体に負荷電流が流れると相導体に
磁界が発生する。そしてその磁界を相導体と電磁結合し
ている空心コイル９が電磁誘導作用にて検知すると、空
心コイル９の両端には負荷電流波形を微分処理した波形
をなす誘起電圧が発生する。
電流信号再生回路１０の動作に注目して説明する。主回
路１を構成する各相導体に負荷電流が流れると相導体に
磁界が発生する。そしてその磁界を相導体と電磁結合し
ている空心コイル９が電磁誘導作用にて検知すると、空
心コイル９の両端には負荷電流波形を微分処理した波形
をなす誘起電圧が発生する。
【０００７】空心９の両端に発生した誘起電圧を例えば
入力抵抗１０Ａ１，１０Ａ２を通して演算増幅器１０Ａ
に入力すると、演算増幅器１０Ａは積分コンデンサ１０
Ａ４、入力抵抗１０Ａ３と共に積分回路を構成している
ため入力した誘起電圧を元の負荷電流波形、即ちｓｉｎ
カーブをなす負荷電流波形が微分され位相の進んだｃｏ
ｓカーブをなす誘起電圧波形となったならば誘起電圧波
形を積分してｓｉｎカーブに再生し、電流信号として後
段の整流信号回路１１に出力する。整流信号回路１１は
入力した電流信号を全波整流し、負荷電流のピーク値を
求めるために最大相選択回路１２Ａを通してピーク値変
換回路１３へ出力する。
入力抵抗１０Ａ１，１０Ａ２を通して演算増幅器１０Ａ
に入力すると、演算増幅器１０Ａは積分コンデンサ１０
Ａ４、入力抵抗１０Ａ３と共に積分回路を構成している
ため入力した誘起電圧を元の負荷電流波形、即ちｓｉｎ
カーブをなす負荷電流波形が微分され位相の進んだｃｏ
ｓカーブをなす誘起電圧波形となったならば誘起電圧波
形を積分してｓｉｎカーブに再生し、電流信号として後
段の整流信号回路１１に出力する。整流信号回路１１は
入力した電流信号を全波整流し、負荷電流のピーク値を
求めるために最大相選択回路１２Ａを通してピーク値変
換回路１３へ出力する。
【０００８】
【発明が解決しようとする課題】従来の回路遮断器は、
以上のように過電流信号再生回路を含む総ての回路の電
源電圧を負荷電流を基に電源回路から供給される。その
ため過電流信号再生回路においては、電源電圧が一定電
圧値までに立ち上がらない状態で演算増幅器が空心コイ
ルより電流信号を取り込むと、電流信号は完全に積分さ
れず不正確な電流信号として出力され後段の回路が誤動
作するという問題点があった。
以上のように過電流信号再生回路を含む総ての回路の電
源電圧を負荷電流を基に電源回路から供給される。その
ため過電流信号再生回路においては、電源電圧が一定電
圧値までに立ち上がらない状態で演算増幅器が空心コイ
ルより電流信号を取り込むと、電流信号は完全に積分さ
れず不正確な電流信号として出力され後段の回路が誤動
作するという問題点があった。
【０００９】この発明は上記のような問題点を解決する
ためになされたもので、回路の電源電圧が一定値に立ち
上がった事を検知した後に、回路の動作を有効とするこ
とができる回路遮断器を得ることを目的とする。
ためになされたもので、回路の電源電圧が一定値に立ち
上がった事を検知した後に、回路の動作を有効とするこ
とができる回路遮断器を得ることを目的とする。
【００１０】
【課題を解決するための手段】この発明に係る回路遮断
器は、交流電路を流れる電流検出時に電流値に応じた誘
起電圧を発生する電流検出コイルと、この電流検出コイ
ルに発生した誘起電圧を積分し電流波形を再生する積分
回路と、この積分回路を構成する演算増幅器の入力端子
と出力端子間に接続されたコンデンサを短絡する短絡手
段と、前記演算増幅器の電源電圧の立ち上がりを検出
し、電圧値が予め設定した値以下のときに前記短絡手段
を短絡して前記積分回路を無効とし、電圧値が予め設定
した値に至った時に前記短絡手段に対し短絡解除信号を
出力して前記積分回路を有効とする短絡制御手段とを備
えたものである。
器は、交流電路を流れる電流検出時に電流値に応じた誘
起電圧を発生する電流検出コイルと、この電流検出コイ
ルに発生した誘起電圧を積分し電流波形を再生する積分
回路と、この積分回路を構成する演算増幅器の入力端子
と出力端子間に接続されたコンデンサを短絡する短絡手
段と、前記演算増幅器の電源電圧の立ち上がりを検出
し、電圧値が予め設定した値以下のときに前記短絡手段
を短絡して前記積分回路を無効とし、電圧値が予め設定
した値に至った時に前記短絡手段に対し短絡解除信号を
出力して前記積分回路を有効とする短絡制御手段とを備
えたものである。
【００１１】
【作用】この発明における回路遮断器は、回路の電源電
圧が一定値までに立ち上がるまでは、積分回路を構成す
るコンデンサの両端を短絡手段にて短絡し、電流のコン
デンサへ充電を停止して積分動作を停止し、短絡制御手
段にて電源電圧が一定値まで立ち上がったことを検出し
たならば短絡手段による短絡を解除し、電流をコンデン
サに充電して積分動作を開始することで誘起電圧の積分
を可能にする。
圧が一定値までに立ち上がるまでは、積分回路を構成す
るコンデンサの両端を短絡手段にて短絡し、電流のコン
デンサへ充電を停止して積分動作を停止し、短絡制御手
段にて電源電圧が一定値まで立ち上がったことを検出し
たならば短絡手段による短絡を解除し、電流をコンデン
サに充電して積分動作を開始することで誘起電圧の積分
を可能にする。
【００１２】
【実施例】実施例１．以下、この発明に一実施例を図に
ついて説明する。図１は本実施例に係る回路遮断器の全
体構成を示すブロック図である。尚、図中図５と同一符
号は同一又は相当部分を示す。図において、７Ａは本実
施例における電源回路、１０１は本実施例における過電
流信号再生回路であり電源回路７Ａより動作電源が供給
される。図２は図１に示した過電流信号再生回路１０１
の一部構成を示した回路図である。図中図６と同一符号
は同一又は相当部分を示す。図において、ＱA〜ＱCは短
絡手段としてのＦＥＴであり、演算増幅器１０Ａ〜１０
Ｃの入力端子と出力端子間に接続されたフィードバック
抵抗１０Ａ３〜１０Ｃ３と積分コンデンサ１０Ａ４〜１
０Ａ４から構成される並列回路の両端を外部信号により
短絡或は開放する。
ついて説明する。図１は本実施例に係る回路遮断器の全
体構成を示すブロック図である。尚、図中図５と同一符
号は同一又は相当部分を示す。図において、７Ａは本実
施例における電源回路、１０１は本実施例における過電
流信号再生回路であり電源回路７Ａより動作電源が供給
される。図２は図１に示した過電流信号再生回路１０１
の一部構成を示した回路図である。図中図６と同一符号
は同一又は相当部分を示す。図において、ＱA〜ＱCは短
絡手段としてのＦＥＴであり、演算増幅器１０Ａ〜１０
Ｃの入力端子と出力端子間に接続されたフィードバック
抵抗１０Ａ３〜１０Ｃ３と積分コンデンサ１０Ａ４〜１
０Ａ４から構成される並列回路の両端を外部信号により
短絡或は開放する。
【００１３】１０２は短絡制御手段としての積分開始電
圧検出回路であり、その構成としてＱ1は各ＦＥＴＱA〜
ＱCにゲート信号を与えるトランジスタであり、コレクタ
はコレクタ抵抗Ｒ1を介して電源回路７Ａのグランド端
子ＧＧに接続され、エミッタは電源回路７Ａのマイナス
電源ラインＶ−に接続されている。またベースとグラン
ド端子ＧＧ間にはベースに一定電圧を与えるツェナーダ
イオードＺＤ１と抵抗Ｒ2の直列回路が接続され、更に
ベースとエミッタ間にはベースにおいて抵抗Ｒ2と直列
接続される抵抗Ｒ3が接続されている。
圧検出回路であり、その構成としてＱ1は各ＦＥＴＱA〜
ＱCにゲート信号を与えるトランジスタであり、コレクタ
はコレクタ抵抗Ｒ1を介して電源回路７Ａのグランド端
子ＧＧに接続され、エミッタは電源回路７Ａのマイナス
電源ラインＶ−に接続されている。またベースとグラン
ド端子ＧＧ間にはベースに一定電圧を与えるツェナーダ
イオードＺＤ１と抵抗Ｒ2の直列回路が接続され、更に
ベースとエミッタ間にはベースにおいて抵抗Ｒ2と直列
接続される抵抗Ｒ3が接続されている。
【００１４】即ちベースにはツェナー電圧を抵抗Ｒ2，
Ｒ3で分圧した電圧が与えられ、この分圧電圧がトラン
ジスタＱ1の動作電圧に到るとトランジスタＱ1はオンし
てＦＥＴＱA〜ＱCのゲートにマイナス電位を与えオフ動
作させる。
Ｒ3で分圧した電圧が与えられ、この分圧電圧がトラン
ジスタＱ1の動作電圧に到るとトランジスタＱ1はオンし
てＦＥＴＱA〜ＱCのゲートにマイナス電位を与えオフ動
作させる。
【００１５】図４は電源回路７Ａの出力部を表す回路図
である。図において、Ｃ1は一端がプラス電源ライン
に、他端がグランド端子ＧＧに接続されたコンデンサで
あり、グランド端子ＧＧから見てプラス電源ラインに例
えば＋１２Ｖを与える。Ｃ2は一端がマイナス電源ライ
ンに、他端がグランド端子ＧＧに接続されたコンデンサ
であり、グランド端子ＧＧから見てマイナス電源ライン
に例えばー１２Ｖを与える。ＺＤ２はコンデンサＣ1に
並列接続されたツェナーダイオードであり、プラス側電
源を＋１２Ｖの一定電圧に制限する。
である。図において、Ｃ1は一端がプラス電源ライン
に、他端がグランド端子ＧＧに接続されたコンデンサで
あり、グランド端子ＧＧから見てプラス電源ラインに例
えば＋１２Ｖを与える。Ｃ2は一端がマイナス電源ライ
ンに、他端がグランド端子ＧＧに接続されたコンデンサ
であり、グランド端子ＧＧから見てマイナス電源ライン
に例えばー１２Ｖを与える。ＺＤ２はコンデンサＣ1に
並列接続されたツェナーダイオードであり、プラス側電
源を＋１２Ｖの一定電圧に制限する。
【００１６】次に、上記構成に従って本実施例の動作に
ついて説明する。先ず、整流回路６より負荷電流に比例
した直流電圧が電源回路７Ａに印加されると、電源回路
の出力部（図４）に設けたコンデンサＣ1，Ｃ2には図３
の電源電圧特性に示される様に徐々に電荷が充電され
る。この時プラス電源ラインに接続されたコンデンサＣ
1の充電電圧が＋１２Ｖに達すると、ツェナーダイオー
ドＺＤ２がブレイクダウンを起こしプラス側電源Ｖ＋を
＋１２Ｖに制限する。
ついて説明する。先ず、整流回路６より負荷電流に比例
した直流電圧が電源回路７Ａに印加されると、電源回路
の出力部（図４）に設けたコンデンサＣ1，Ｃ2には図３
の電源電圧特性に示される様に徐々に電荷が充電され
る。この時プラス電源ラインに接続されたコンデンサＣ
1の充電電圧が＋１２Ｖに達すると、ツェナーダイオー
ドＺＤ２がブレイクダウンを起こしプラス側電源Ｖ＋を
＋１２Ｖに制限する。
【００１７】だが、マイナス側電源に関してはコンデン
サＣ2に抵抗Ｒ4を並列接続してあるためリップル成分
等、電源の変動要素がマイナス電源に現れ、電源電圧が
一定のマイナス電圧Ｖ−に至るまでに時間を要するよう
になつている。従って、このマイナス電源電圧Ｖ−が一
定電圧（ー１２Ｖ）に至った時点で電源回路７Ａの電源
電圧が一定値に立ち上がったことを検知することができ
る。
サＣ2に抵抗Ｒ4を並列接続してあるためリップル成分
等、電源の変動要素がマイナス電源に現れ、電源電圧が
一定のマイナス電圧Ｖ−に至るまでに時間を要するよう
になつている。従って、このマイナス電源電圧Ｖ−が一
定電圧（ー１２Ｖ）に至った時点で電源回路７Ａの電源
電圧が一定値に立ち上がったことを検知することができ
る。
【００１８】以上のように構成された電源回路７Ａのグ
ランド端子ＧＧとマイナス電源ラインをそれぞれ電流信
号再生回路１０１に内蔵された積分開始電圧検出回路１
０２のグランド端子ＧＧとマイナス電源端子Ｖ−に接続
する。この状態で遮断接点２を投入し、変流器５を通し
て負荷電流を整流回路６に流し直流電圧を電圧回路７Ａ
に印加するとプラス、マイナスの電源電圧は徐々に立ち
上がる。しかし、マイナス電源電圧Ｖ−は前述したよう
にプラス電源電圧Ｖ＋に比較して一定電圧に立ち上がる
までに時間を要する。
ランド端子ＧＧとマイナス電源ラインをそれぞれ電流信
号再生回路１０１に内蔵された積分開始電圧検出回路１
０２のグランド端子ＧＧとマイナス電源端子Ｖ−に接続
する。この状態で遮断接点２を投入し、変流器５を通し
て負荷電流を整流回路６に流し直流電圧を電圧回路７Ａ
に印加するとプラス、マイナスの電源電圧は徐々に立ち
上がる。しかし、マイナス電源電圧Ｖ−は前述したよう
にプラス電源電圧Ｖ＋に比較して一定電圧に立ち上がる
までに時間を要する。
【００１９】従って、積分開始電圧検出回路１０２にお
いては、グランド端子ＧＧのグランド電位より見てマイ
ナス電源電圧Ｖ−は、トランジスタＱ1のベースに接続
されたツェナーダイオードＺＤ１がブレイクダウンを起
こす電位まで下がっていない。そのためトランジスタＱ
1のベースには動作電圧はかからずオフ状態であること
からコレクタに接続された抵抗Ｒ1間の電位はグランド
電位となって各ＦＥＴＱA〜ＱCのゲートに伝えられる。
その結果各ＦＥＴＱA〜ＱCはオン動作してソース、ドレ
イン間が導通状態になり、各演算増幅器１０Ａ〜１０Ｃ
に設けたフィードバック抵抗１０Ａ３〜１０Ｃ３と積分
コンデンサ１０Ａ４〜１０Ｃ４の並列回路の両端は各Ｆ
ＥＴＱA〜ＱCによって短絡される。これにより電源回路
の電圧が一定値に確立されない間は演算増幅器は積分動
作を行うことがないため誤った積分出力を後段の整流信
号回路１１に出力することがない。
いては、グランド端子ＧＧのグランド電位より見てマイ
ナス電源電圧Ｖ−は、トランジスタＱ1のベースに接続
されたツェナーダイオードＺＤ１がブレイクダウンを起
こす電位まで下がっていない。そのためトランジスタＱ
1のベースには動作電圧はかからずオフ状態であること
からコレクタに接続された抵抗Ｒ1間の電位はグランド
電位となって各ＦＥＴＱA〜ＱCのゲートに伝えられる。
その結果各ＦＥＴＱA〜ＱCはオン動作してソース、ドレ
イン間が導通状態になり、各演算増幅器１０Ａ〜１０Ｃ
に設けたフィードバック抵抗１０Ａ３〜１０Ｃ３と積分
コンデンサ１０Ａ４〜１０Ｃ４の並列回路の両端は各Ｆ
ＥＴＱA〜ＱCによって短絡される。これにより電源回路
の電圧が一定値に確立されない間は演算増幅器は積分動
作を行うことがないため誤った積分出力を後段の整流信
号回路１１に出力することがない。
【００２０】しかし、マイナス電源電圧Ｖ−が一定電圧
値に下がると、ツェナーダイオードＺＤはブレイクダウ
ンを起こしツェナー電圧を発生する。このツェナー電圧
を抵抗Ｒ3とＲ2の比で分圧した電圧をトランジスタＱ1
のベースとエミッタにかけると、トランジスタＱ1はオ
ン動作しコレクタに接続した抵抗Ｒ1間の電位をマイナ
ス電源電圧Ｖ−に下がる。
値に下がると、ツェナーダイオードＺＤはブレイクダウ
ンを起こしツェナー電圧を発生する。このツェナー電圧
を抵抗Ｒ3とＲ2の比で分圧した電圧をトランジスタＱ1
のベースとエミッタにかけると、トランジスタＱ1はオ
ン動作しコレクタに接続した抵抗Ｒ1間の電位をマイナ
ス電源電圧Ｖ−に下がる。
【００２１】その結果各ＦＥＴＱA〜ＱCはオフ動作して
ソース、ドレイン間が非導通状態になり、各演算増幅器
１０Ａ〜１０Ｃに設けたフィードバック抵抗１０Ａ３〜
１０Ｃ３と積分コンデンサ１０Ａ４〜１０Ｃ４の並列回
路の両端の短絡は解除される。これにより電源回路の電
圧が一定値に確立され後に演算増幅器が積分動作を行う
ことで正常な積分出力を後段の整流信号回路１１に出力
することになる。
ソース、ドレイン間が非導通状態になり、各演算増幅器
１０Ａ〜１０Ｃに設けたフィードバック抵抗１０Ａ３〜
１０Ｃ３と積分コンデンサ１０Ａ４〜１０Ｃ４の並列回
路の両端の短絡は解除される。これにより電源回路の電
圧が一定値に確立され後に演算増幅器が積分動作を行う
ことで正常な積分出力を後段の整流信号回路１１に出力
することになる。
【００２２】
【発明の効果】以上のようにこの発明によれば、交流電
路を流れる電流検出時に電流値に応じた誘起電圧を発生
する電流検出コイルと、この電流検出コイルに発生した
誘起電圧を積分し電流波形を再生する積分回路と、この
積分回路を構成する演算増幅器の入力端子と出力端子間
に接続されたコンデンサを短絡する短絡手段と、前記演
算増幅器の電源電圧の立ち上がりを検出し、電圧値が予
め設定した値以下のときに前記短絡手段を短絡して前記
積分回路を無効とし、電圧値が予め設定した値に至った
時に前記短絡手段に対し短絡解除信号を出力して前記積
分回路を有効とする短絡制御手段とを備え、演算増幅器
の電源電圧が一定値に確立された後に演算増幅器による
積分動作を可能としたことで電源立ち上がり時に誤った
積分出力が出されることがないという効果がある。
路を流れる電流検出時に電流値に応じた誘起電圧を発生
する電流検出コイルと、この電流検出コイルに発生した
誘起電圧を積分し電流波形を再生する積分回路と、この
積分回路を構成する演算増幅器の入力端子と出力端子間
に接続されたコンデンサを短絡する短絡手段と、前記演
算増幅器の電源電圧の立ち上がりを検出し、電圧値が予
め設定した値以下のときに前記短絡手段を短絡して前記
積分回路を無効とし、電圧値が予め設定した値に至った
時に前記短絡手段に対し短絡解除信号を出力して前記積
分回路を有効とする短絡制御手段とを備え、演算増幅器
の電源電圧が一定値に確立された後に演算増幅器による
積分動作を可能としたことで電源立ち上がり時に誤った
積分出力が出されることがないという効果がある。
【図１】この発明のによる回路遮断器の一実施例の構成
を示すブロック図である。
を示すブロック図である。
【図２】本実施例による電流信号再生回路の構成を示す
回路図である。
回路図である。
【図３】本実施例による電源回路の電源電圧立ち上がり
特性を示す特性図である。
特性を示す特性図である。
【図４】本実施例による電源回路の出力部を示す回路図
である。
である。
【図５】従来の回路遮断器の構成を示すブロック図であ
る。
る。
【図６】従来の電流信号再生回路の構成を示す回路図で
ある。
ある。
１ 主回路 ９ 空心コイル １０Ａ〜１０Ｃ 演算増幅器 １０２ 積分開始電圧検出回路 ＱA〜ＱC ＦＥＴ
フロントページの続き (56)参考文献 特開 昭49−135563（ＪＰ，Ａ) 特開 平２−232875（ＪＰ，Ａ) 特開 平４−135948（ＪＰ，Ａ) 実開 昭61−141988（ＪＰ，Ｕ) 実開 昭63−33949（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H02H 3/08 - 3/52
Claims (1)
- 【請求項１】 交流電路を流れる電流検出時に電流値に
応じた誘起電圧を発生する電流検出コイルと、この電流
検出コイルに発生した誘起電圧を積分し電流波形を再生
する積分回路と、この積分回路を構成する演算増幅器の
入力端子と出力端子間に接続されたコンデンサを短絡す
る短絡手段と、前記演算増幅器の電源電圧の立ち上がり
を検出し、電圧値が予め設定した値以下のときに前記短
絡手段を短絡して前記積分回路を無効とし、電圧値が予
め設定した値に至った時に前記短絡手段に対し短絡解除
信号を出力して前記積分回路を有効とする短絡制御手段
とを備えたことを特徴とする回路遮断器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4238419A JP2804868B2 (ja) | 1992-09-07 | 1992-09-07 | 回路遮断器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4238419A JP2804868B2 (ja) | 1992-09-07 | 1992-09-07 | 回路遮断器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0690516A JPH0690516A (ja) | 1994-03-29 |
| JP2804868B2 true JP2804868B2 (ja) | 1998-09-30 |
Family
ID=17029929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4238419A Expired - Fee Related JP2804868B2 (ja) | 1992-09-07 | 1992-09-07 | 回路遮断器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2804868B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49135563A (ja) * | 1973-04-30 | 1974-12-27 | ||
| JPS61141988U (ja) * | 1985-02-22 | 1986-09-02 | ||
| JPS6333949U (ja) * | 1986-08-22 | 1988-03-04 | ||
| JPH02232875A (ja) * | 1989-03-07 | 1990-09-14 | Mitsubishi Electric Corp | 磁気ディスク装置 |
| JPH0710656B2 (ja) * | 1990-09-27 | 1995-02-08 | 株式会社カンセイ | 車両用乗員保護装置 |
-
1992
- 1992-09-07 JP JP4238419A patent/JP2804868B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0690516A (ja) | 1994-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| MXPA00012698A (es) | Sensor de corriente modular y fuente de energia. | |
| JP2816387B2 (ja) | 電源装置 | |
| KR940003001B1 (ko) | 사전경보부가 회로차단기 | |
| JPS5989516A (ja) | 回路しや断器 | |
| JPH07312823A (ja) | 直流漏電検出保護装置 | |
| JPH0690516A (ja) | 回路遮断器 | |
| JPH04368420A (ja) | 携帯用交流電源装置 | |
| US20260012005A1 (en) | Circuit arrangement having an electric device with a magnetizable magnetic core | |
| JP2006527980A (ja) | スイッチモード電力回路 | |
| JP2812626B2 (ja) | 事前警報付回路遮断器 | |
| JP2892862B2 (ja) | インバータ装置 | |
| JP3361927B2 (ja) | 漏電遮断器の遠隔テスト装置 | |
| JP2851484B2 (ja) | 回路遮断器 | |
| JPH0327721A (ja) | 突入電流制限回路 | |
| JPH08251936A (ja) | 電圧形インバータの突入電流防止回路 | |
| JP2824369B2 (ja) | 回路遮断器の電源回路 | |
| JP3192587B2 (ja) | 電源装置 | |
| JPH0676702A (ja) | 回路遮断器 | |
| JP3471746B2 (ja) | スイッチング電源装置 | |
| JP3767322B2 (ja) | 電源装置 | |
| JPH04308420A (ja) | モータ制御装置 | |
| JP3460024B2 (ja) | 電源装置 | |
| JPS63124766A (ja) | 突入電流制限回路 | |
| KR101292182B1 (ko) | Ａｃ 개폐모듈 | |
| JPH05174697A (ja) | 漏電遮断器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070717 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080717 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090717 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100717 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100717 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110717 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |