JP2806021B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2806021B2 JP2806021B2 JP2244806A JP24480690A JP2806021B2 JP 2806021 B2 JP2806021 B2 JP 2806021B2 JP 2244806 A JP2244806 A JP 2244806A JP 24480690 A JP24480690 A JP 24480690A JP 2806021 B2 JP2806021 B2 JP 2806021B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- substrate
- silicon nitride
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】 〔概 要〕 半導体装置の製造方法に関し、 水銀・カドミウム・テルル（Hg1-xCdxTe）の化合物半
導体基板表面に形成したＰ−Ｎ接合部上に、該基板の表
面を損傷しない状態で選択的に窒化シリコン膜が形成さ
れるような半導体装置の製造方法を目的とし、 化合物半導体基板に、該基板の逆導電型層を所定のパ
ターンに設けてＰ−Ｎ接合を形成し、 該基板上に第１の絶縁膜と、該第１の絶縁膜をエッチ
ングしないようなエッチング液で除去される第２の絶縁
膜を形成し、 前記基板の表面に形成されたＰ−Ｎ接合部上を被覆す
るようなパターンを有するレジスト膜を、前記第２の絶
縁膜上に選択的に形成した後、 該レジスト膜をマスクとして前記第２の絶縁膜、およ
び第１の絶縁膜をエッチングし、 残留する第２の絶縁膜をエッチング除去することによ
り、その上のレジスト膜をも除去し、前記Ｐ−Ｎ接合部
上に第１の絶縁膜を選択的に形成するように構成する。
導体基板表面に形成したＰ−Ｎ接合部上に、該基板の表
面を損傷しない状態で選択的に窒化シリコン膜が形成さ
れるような半導体装置の製造方法を目的とし、 化合物半導体基板に、該基板の逆導電型層を所定のパ
ターンに設けてＰ−Ｎ接合を形成し、 該基板上に第１の絶縁膜と、該第１の絶縁膜をエッチ
ングしないようなエッチング液で除去される第２の絶縁
膜を形成し、 前記基板の表面に形成されたＰ−Ｎ接合部上を被覆す
るようなパターンを有するレジスト膜を、前記第２の絶
縁膜上に選択的に形成した後、 該レジスト膜をマスクとして前記第２の絶縁膜、およ
び第１の絶縁膜をエッチングし、 残留する第２の絶縁膜をエッチング除去することによ
り、その上のレジスト膜をも除去し、前記Ｐ−Ｎ接合部
上に第１の絶縁膜を選択的に形成するように構成する。
本発明は半導体装置の製造方法に関する。光起電力型
の赤外線検知素子を形成する場合、例えばＰ型のエネル
ギーバンドギャップの狭い水銀・カドミウム・テルルの
ような化合物半導体基板に該基板と逆導電型となる不純
物原子を、所定のパターンにイオン注入してＮ型層を形
成して該基板の表面にＰ−Ｎ接合を形成して検知素子を
形成している。
の赤外線検知素子を形成する場合、例えばＰ型のエネル
ギーバンドギャップの狭い水銀・カドミウム・テルルの
ような化合物半導体基板に該基板と逆導電型となる不純
物原子を、所定のパターンにイオン注入してＮ型層を形
成して該基板の表面にＰ−Ｎ接合を形成して検知素子を
形成している。
このような赤外線検知素子の製造方法について述べる
と、まず第２図（ａ）に示すようにＰ型のHg1-xCdxTe基
板１の所定領域にレジスト膜（図示せず）をマスクとし
てイオン注入法によりN+層２を形成後、該基板上に窒化
シリコン（SiN）膜３をプラズマCVD法等を用いて形成す
る。
と、まず第２図（ａ）に示すようにＰ型のHg1-xCdxTe基
板１の所定領域にレジスト膜（図示せず）をマスクとし
てイオン注入法によりN+層２を形成後、該基板上に窒化
シリコン（SiN）膜３をプラズマCVD法等を用いて形成す
る。
次いで第２図（ｂ）に示すように該基板上にレジスト
膜４を形成後、このレジスト膜を前記基板表面に形成さ
れたＰ−Ｎ接合部５上が被覆できる範囲に選択的に形成
する。
膜４を形成後、このレジスト膜を前記基板表面に形成さ
れたＰ−Ｎ接合部５上が被覆できる範囲に選択的に形成
する。
次いで第２図（ｃ）に示すように、該レジスト膜をマ
スクとして窒化シリコン膜３をプラズマエッチング法で
エッチングし、該窒化シリコン膜３上に残留しているレ
ジスト膜をレジスト膜除去剤にて除去し、前記基板表面
に形成されたＰ−Ｎ接合部５上に選択的に窒化シリコン
膜で被覆し、それ以外の領域上を、図示しない硫化亜鉛
（ZnS）膜で被覆するようにしている。
スクとして窒化シリコン膜３をプラズマエッチング法で
エッチングし、該窒化シリコン膜３上に残留しているレ
ジスト膜をレジスト膜除去剤にて除去し、前記基板表面
に形成されたＰ−Ｎ接合部５上に選択的に窒化シリコン
膜で被覆し、それ以外の領域上を、図示しない硫化亜鉛
（ZnS）膜で被覆するようにしている。
このようにする理由は、前記Hg1-xCdxTe基板１を窒化
シリコン膜３で被覆すると、他の絶縁膜で被覆する場合
に比較して、基板と絶縁膜の境界面で固定電荷の発生が
少なく、また表面準位密度が低下する等の利点があり、
リーク電流の発生の少ない高信頼度の赤外線検知素子が
得られるからである。
シリコン膜３で被覆すると、他の絶縁膜で被覆する場合
に比較して、基板と絶縁膜の境界面で固定電荷の発生が
少なく、また表面準位密度が低下する等の利点があり、
リーク電流の発生の少ない高信頼度の赤外線検知素子が
得られるからである。
然し、この窒化シリコン膜３はHg1-xCdxTe基板１に対
して付着力が小さく、そのため素子特性に影響を及ぼし
やすいＰ−Ｎ接合部５上に選択的に形成して、他の基板
の領域は該基板に対して密着性の良いZnS膜で被覆して
いる。
して付着力が小さく、そのため素子特性に影響を及ぼし
やすいＰ−Ｎ接合部５上に選択的に形成して、他の基板
の領域は該基板に対して密着性の良いZnS膜で被覆して
いる。
〔発明が解決しようとする課題〕 然し、前記したようにレジスト膜をマスクとして窒化
シリコン膜３をプラズマエッチング法でエッチングした
後、該窒化シリコン膜３上に残留しているレジスト膜を
レジスト膜除去剤にて除去する工程を採ると、上記レジ
スト膜がプラズマエッチングによって変質し、前記レジ
スト膜除去剤でエッチング除去ができない問題がある。
シリコン膜３をプラズマエッチング法でエッチングした
後、該窒化シリコン膜３上に残留しているレジスト膜を
レジスト膜除去剤にて除去する工程を採ると、上記レジ
スト膜がプラズマエッチングによって変質し、前記レジ
スト膜除去剤でエッチング除去ができない問題がある。
そのため、酸素プラズマ雰囲気内で、上記レジスト膜
を灰化処理する方法が採られているが、この方法による
と露出したHg1-xCdxTe基板１の表面が酸化し、その部分
の基板の表面状態が変化し、所定のダイオード特性が得
られない問題を生じる。
を灰化処理する方法が採られているが、この方法による
と露出したHg1-xCdxTe基板１の表面が酸化し、その部分
の基板の表面状態が変化し、所定のダイオード特性が得
られない問題を生じる。
本発明は上記した問題点を解決し、前記した窒化シリ
コン膜を所定のパターンに形成するために用いたレジス
ト膜を、灰化処理方法を用いることなく除去できるよう
にした半導体装置の製造方法の提供を目的とする。
コン膜を所定のパターンに形成するために用いたレジス
ト膜を、灰化処理方法を用いることなく除去できるよう
にした半導体装置の製造方法の提供を目的とする。
上記目的を達成する本発明の方法は、第１図（ａ）よ
り第１図（ｄ）迄に示すように、化合物半導体基板１に
該基板の逆導電型層２を所定のパターンに形成し、 該基板上に第１の絶縁膜11と、該第１の絶縁膜11のエ
ッチング液によってエッチングされない第２の絶縁膜12
を形成し、 該基板１上にレジスト膜４を形成し、前記基板の表面
に形成されたＰ−Ｎ接合部５上を被覆するようなパター
ンを有するようにして前記レジスト膜４を選択的に形成
した後、 該レジスト膜４をマスクとして前記第２の絶縁膜12、
および第１の絶縁膜11をエッチングし、 残留する第２の絶縁膜12をエッチング除去することに
より、その上のレジスト膜４をも除去し、前記Ｐ−Ｎ接
合部５上に第１の絶縁膜11を選択的に形成するようにし
たことを特徴とする。また前記化合物半導体基板１が水
銀を含む基板で、前記第１の絶縁膜11が窒化シリコン膜
で、第２の絶縁膜12は該絶縁膜のエッチング液が、前記
窒化シリコン膜をエッチングしない絶縁膜であることを
特徴とする。
り第１図（ｄ）迄に示すように、化合物半導体基板１に
該基板の逆導電型層２を所定のパターンに形成し、 該基板上に第１の絶縁膜11と、該第１の絶縁膜11のエ
ッチング液によってエッチングされない第２の絶縁膜12
を形成し、 該基板１上にレジスト膜４を形成し、前記基板の表面
に形成されたＰ−Ｎ接合部５上を被覆するようなパター
ンを有するようにして前記レジスト膜４を選択的に形成
した後、 該レジスト膜４をマスクとして前記第２の絶縁膜12、
および第１の絶縁膜11をエッチングし、 残留する第２の絶縁膜12をエッチング除去することに
より、その上のレジスト膜４をも除去し、前記Ｐ−Ｎ接
合部５上に第１の絶縁膜11を選択的に形成するようにし
たことを特徴とする。また前記化合物半導体基板１が水
銀を含む基板で、前記第１の絶縁膜11が窒化シリコン膜
で、第２の絶縁膜12は該絶縁膜のエッチング液が、前記
窒化シリコン膜をエッチングしない絶縁膜であることを
特徴とする。
本発明の方法は、第１図（ａ）より第１図（ｄ）に示
すように窒化シリコン膜11をエッチングしない塩酸（HC
l）のようなエッチング液にて溶解するZnS膜12を、Ｐ−
Ｎ接合部５を有するHg1-xCdxTe基板１上に形成した窒化
シコン膜11上に二層構造に積層形成する。そしてこのZn
S膜12上に前記基板表面に形成したＰ−Ｎ接合部５が被
覆されるようなレジスト膜４のパターンを形成し、この
レジスト膜４をマスクとしてZnS膜12、および窒化シリ
コン膜11を共にプラズマエッチング等によりエッチング
する。そしてZnS膜12をエッチングすることで、その上
のレジスト膜４をも同時に除去する。
すように窒化シリコン膜11をエッチングしない塩酸（HC
l）のようなエッチング液にて溶解するZnS膜12を、Ｐ−
Ｎ接合部５を有するHg1-xCdxTe基板１上に形成した窒化
シコン膜11上に二層構造に積層形成する。そしてこのZn
S膜12上に前記基板表面に形成したＰ−Ｎ接合部５が被
覆されるようなレジスト膜４のパターンを形成し、この
レジスト膜４をマスクとしてZnS膜12、および窒化シリ
コン膜11を共にプラズマエッチング等によりエッチング
する。そしてZnS膜12をエッチングすることで、その上
のレジスト膜４をも同時に除去する。
このようにすると灰化処理によってレジスト膜４を除
去する工程を採らずとも、容易にレジスト膜が除去で
き、Ｐ−Ｎ接合部５上に選択的に窒化シリコン膜11が形
成できる。
去する工程を採らずとも、容易にレジスト膜が除去で
き、Ｐ−Ｎ接合部５上に選択的に窒化シリコン膜11が形
成できる。
以下、図面を用いて本発明の一実施例につき詳細に説
明する。
明する。
第１図（ａ）に示すようにＰ型のHg1-xCdxTe基板１の
所定領域にB+イオンをイオン注入してN+層２を形成す
る。次いで該基板上に窒化シリコン膜11をプラズマCVD
法等により形成する。
所定領域にB+イオンをイオン注入してN+層２を形成す
る。次いで該基板上に窒化シリコン膜11をプラズマCVD
法等により形成する。
次いで該窒化シリコン膜11上にZnS膜12を蒸着法等を
用いて形成する。
用いて形成する。
次いで、第１図（ｂ）に示すように、ZnS膜12上にレ
ジスト膜４を形成後、該レジスト膜が基板に形成したＰ
−Ｎ接合部５上の所定領域を被覆するようにホトリソグ
ラフィ法を用いて露光現像して形成する。
ジスト膜４を形成後、該レジスト膜が基板に形成したＰ
−Ｎ接合部５上の所定領域を被覆するようにホトリソグ
ラフィ法を用いて露光現像して形成する。
次いで第１図（ｃ）に示すように、該レジスト膜４を
マスクとして、ZnS膜12および窒化シリコン膜11を四弗
化炭素（CF4）をエッチングガスとしたプラズマエッチ
ング法によりエッチングする。
マスクとして、ZnS膜12および窒化シリコン膜11を四弗
化炭素（CF4）をエッチングガスとしたプラズマエッチ
ング法によりエッチングする。
次いで第１図（ｄ）に示すように、ZnS膜12をHClでエ
ッチングすると共に、その上のレジスト膜４をも同時に
除去する。このHClによるエッチングでは、ZnS膜12は溶
解しても、その下の窒化シリコン膜11は除去されないの
で残留する。
ッチングすると共に、その上のレジスト膜４をも同時に
除去する。このHClによるエッチングでは、ZnS膜12は溶
解しても、その下の窒化シリコン膜11は除去されないの
で残留する。
このようにするとHg1-xCdxTe基板に形成したＰ−Ｎ接
合部上に選択的に窒化シリコン膜が絶縁膜として形成さ
れ、この絶縁膜と基板の界面には固定電荷の発生が少な
いために、リーク電流の発生を見ない高信頼度の検知素
子が得られる。
合部上に選択的に窒化シリコン膜が絶縁膜として形成さ
れ、この絶縁膜と基板の界面には固定電荷の発生が少な
いために、リーク電流の発生を見ない高信頼度の検知素
子が得られる。
また前記レジスト膜４をマスクとしてZnS膜12と窒化
シリコン膜11をエッチングする場合、ZnS膜12のみをア
ルゴン（Ar）ガスを用いたスパッタエッチングによりエ
ッチングして、その下の窒化シリコン膜11はCF4ガスを
用いたプラズマエッチング法でエッチング除去する方法
を採っても良い。
シリコン膜11をエッチングする場合、ZnS膜12のみをア
ルゴン（Ar）ガスを用いたスパッタエッチングによりエ
ッチングして、その下の窒化シリコン膜11はCF4ガスを
用いたプラズマエッチング法でエッチング除去する方法
を採っても良い。
また本実施例では、窒化シリコン膜上に積層する絶縁
膜としてZnS膜を用いたが、その他、この絶縁膜のエッ
チング液が、窒化シリコン膜を侵さないような例えばCd
Te膜を積層して用いても良い。
膜としてZnS膜を用いたが、その他、この絶縁膜のエッ
チング液が、窒化シリコン膜を侵さないような例えばCd
Te膜を積層して用いても良い。
以上の説明から明らかなように本発明によれば窒化シ
リコン膜を所定のパターンにエッチングするためのマス
クとして用いたレジスト膜を、灰化処理する方法を用い
ずに除去できるので、Hg1-xCdxTeの基板表面が損傷せず
にＰ−Ｎ接合部上に選択的に窒化シリコン膜が形成さ
れ、リーク電流を発生しない高信頼度の半導体装置が得
られる効果がある。
リコン膜を所定のパターンにエッチングするためのマス
クとして用いたレジスト膜を、灰化処理する方法を用い
ずに除去できるので、Hg1-xCdxTeの基板表面が損傷せず
にＰ−Ｎ接合部上に選択的に窒化シリコン膜が形成さ
れ、リーク電流を発生しない高信頼度の半導体装置が得
られる効果がある。
第１図（ａ）より第１図（ｄ）迄は本発明の半導体装置
の製造方法を示す断面図、 第２図（ａ）より第２図（ｃ）迄は従来の半導体装置の
製造方法を示す断面図である。 図において、 １はHg1-xCdxTe（化合物半導体）基板、２はN+層（逆導
電型層）、４はレジスト膜、５はＰ−Ｎ接合部、11は第
１の絶縁膜（窒化シリコン膜）、12は第２の絶縁膜を示
す。
の製造方法を示す断面図、 第２図（ａ）より第２図（ｃ）迄は従来の半導体装置の
製造方法を示す断面図である。 図において、 １はHg1-xCdxTe（化合物半導体）基板、２はN+層（逆導
電型層）、４はレジスト膜、５はＰ−Ｎ接合部、11は第
１の絶縁膜（窒化シリコン膜）、12は第２の絶縁膜を示
す。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 31/10
Claims (2)
- 【請求項１】化合物半導体基板（１）に、該基板の逆導
電型層（２）を所定のパターンに設けてＰ−Ｎ接合部
（５）を形成し、 該基板（１）上に第１の絶縁膜（11）と、該第１の絶縁
膜をエッチングしないエッチング液で除去されるような
第２の絶縁膜（12）を形成し、 前記基板（１）の表面に形成されたＰ−Ｎ接合部（５）
上を被覆するようなパターンを有するレジスト膜（４）
を、前記第２の絶縁膜（12）上に選択的に形成した後、 該レジスト膜（４）をマスクとして前記第２の絶縁膜
（12）、および第１の絶縁膜（11）をエッチングし、 残留する第２の絶縁膜（12）をエッチング除去すること
により、その上のレジスト膜（４）をも除去し、前記Ｐ
−Ｎ接合部（５）上に第１の絶縁膜（11）を選択的に形
成するようにしたことを特徴とする半導体装置の製造方
法。 - 【請求項２】前記化合物半導体基板（１）が水銀を含む
化合物半導体基板で、前記第１の絶縁膜（11）が窒化シ
リコン膜で、第２の絶縁膜（12）が硫化亜鉛膜であるこ
とを特徴とする請求項（１）記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2244806A JP2806021B2 (ja) | 1990-09-13 | 1990-09-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2244806A JP2806021B2 (ja) | 1990-09-13 | 1990-09-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04122078A JPH04122078A (ja) | 1992-04-22 |
| JP2806021B2 true JP2806021B2 (ja) | 1998-09-30 |
Family
ID=17124222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2244806A Expired - Lifetime JP2806021B2 (ja) | 1990-09-13 | 1990-09-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2806021B2 (ja) |
-
1990
- 1990-09-13 JP JP2244806A patent/JP2806021B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04122078A (ja) | 1992-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0595634B1 (en) | Gallium arsenide/aluminum gallium arsenide photocell including environmentally sealed ohmic contact grid interface and method of fabricating the cell | |
| US5550085A (en) | Method for making a buried contact | |
| US6627866B2 (en) | Optical barrier and methods for forming the optical barrier without etching a transparent layer below the optical barrier | |
| US5457330A (en) | Tin and/or lead contacts to P-type HgCdTe | |
| JP2806021B2 (ja) | 半導体装置の製造方法 | |
| US4751554A (en) | Silicon-on-sapphire integrated circuit and method of making the same | |
| US5821170A (en) | Method for etching an insulating material | |
| CN1612320A (zh) | 光半导体集成电路装置的制造方法 | |
| CA1294717C (en) | Zero bird-beak oxide isolation scheme for integrated circuits | |
| JPH0693442B2 (ja) | 半導体装置の製造方法 | |
| CN115172529A (zh) | 制冷红外探测器及其制备方法 | |
| JP2782737B2 (ja) | 半導体装置の製造方法 | |
| JP2707536B2 (ja) | 半導体装置の製造方法 | |
| JP3113391B2 (ja) | 半導体不揮発性記憶素子の製造方法 | |
| KR100198671B1 (ko) | 바이폴라 트랜지스터의 매몰층 형성방법 | |
| JP2775782B2 (ja) | 半導体装置の製造方法 | |
| KR0166856B1 (ko) | 반도체소자 제조방법 | |
| JPH02296378A (ja) | 半導体装置の製造方法 | |
| KR940001258B1 (ko) | BiCMOS소자의 제조방법 | |
| KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
| JPH0284779A (ja) | 半導体装置の製造方法 | |
| JPH0454969B2 (ja) | ||
| JPH04206777A (ja) | 半導体記憶装置 | |
| JPH04139725A (ja) | 半導体装置の製造方法 | |
| JPH05136448A (ja) | 半導体装置の製造方法 |