JP2820948B2

JP2820948B2 - メモリカードおよびそのメモリカードを用いた信号記録装置または信号再生装置

Info

Publication number: JP2820948B2
Application number: JP1040847A
Authority: JP
Inventors: 弘善藤森; 秀俊山田
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1988-05-11
Filing date: 1989-02-21
Publication date: 1998-11-05
Anticipated expiration: 2013-11-05
Also published as: JPH0264795A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は半導体ICメモリ等をカード本体に実装したメ
モリカードに関し、データ信号（特に電子カメラ等の撮
像装置で撮影された画像信号）を記録・保持可能で、こ
のデータ信号の記録・再生を行なう装置に対して着脱自
在に装填可能なメモリカードに関する。

また、このメモリカードを記録媒体として用いる信号
記録装置または再生装置に関する。

［従来の技術］従来のこの種のメモリカードには、特開昭62−243486
号公報に示されているように、記録媒体として半導体メ
モリを用い、これを撮像装置に対して着脱可能としたも
のがある。上記半導体メモリは、撮像装置の光電変換部
に対応するｎ個（整数個）の画像メモリ領域と、このｎ
個の画像メモリ領域のそれぞれに画像情報が入っている
か否かの記憶状態を示す情報や上記画像メモリ領域に格
納する画像の撮像時の撮像条件等の情報を格納する制御
メモリ領域とを有している。また上記半導体メモリは、
電池と一体となって着脱可能であり、しかも撮像装置と
共通または同期しているクロックで駆動される。すなわ
ち、半導体メモリ内部にアドレス制御部を設けたものと
なっている。

［発明が解決しようとする課題］ところが上述した半導体メモリは、カード本体に実装
される関係でその大きさが小型化されているため、記録
容量は小容量なものとなっている。

従って、画像信号のように、多くの記録容量を必要と
するデータ信号の記録・保持を十分には行なうことがで
きなかった。また、上述した半導体メモリは信号の入出
力をデジタル信号で行なっているため、多数の信号送受
信用の端子を必要とする。そのためこれらの端子が接触
不良を起す危険性が高く信頼性に欠けていた。さらに外
部装置に接続する際に挿抜の力が増大する等の問題が発
生する恐れがあった。

そこで本発明の目的は、記録容量自体は比較的小容量
のものでありながら、多くのデータ信号を記録・保持で
き、また、信号入出力用の端子数が少なくてすみ、デー
タ信号の記録・保持を安定に行なうことのできるメモリ
カード、および、このカードを記録媒体として用いる信
号記録装置または再生装置を提供することにある。

［課題を解決するための手段］上記課題を解決し目的を達成するために次のような手
段を講じた。すなわち、データ信号を記憶するメモリ
と、このメモリに対して上記データ信号の入出力制御を
行なうメモリ制御回路と、上記データ信号の送受をカー
ド外部に対して行なうインターフェイス部と、入力され
たデータ信号を圧縮する信号圧縮手段と、を備えたメモ
リカードであって、上記インターフェイス部は、入力側
A/D変換器、出力側D/A変換器の少なくとも一方を備えて
なるものとしてメモリカードを構成した。また、上記の
メモリカードを記録媒体として用いる信号記録装置にお
いて、この信号記録装置内に上記メモリカードに設けた
信号圧縮手段と異なる方式の信号圧縮手段を設けて信号
記録装置を構成した。更に、上記メモリカードを記録媒
体として用いる信号記録装置において、この信号記録装
置内に信号圧縮手段を設け、この信号圧縮手段をDPCM符
号化回路とし、上記メモリカード内の信号圧縮手段をハ
フマン符号化回路としてなるものとして上記信号記録装
置を構成した。更にまた、上記のメモリカードを記録媒
体として用いる信号再生装置において、この信号再生装
置内に、上記メモリカードに設けられたメモリに圧縮し
て記憶されたデータ信号を復号する復号手段を設けたも
のとして上記信号再生装置を構成した。

［作用］上記手段を講じたことにより次のような作用を呈す
る。メモリカード内に、入力されたデータ信号を圧縮す
る信号圧縮手段を設けたので、小容量のメモリであって
も多くのデータ信号が記録され得、更に、メモリカード
の入力インターフェイス部にA/D変換器を備えて信号入
力をアナログ信号で行なっているので、入力端子数を減
らすことができる。またメモリカードの出力インターフ
ェイス部にD/A変換器を備えて信号出力をアナログ信号
で行なっているので、出力端子数を減らすことができ
る。しかも接触不良のおそれがなく、メモリカードの信
頼性が向上する。

さらに、このメモリカードを記録媒体として用いる信
号記録装置において、この信号記録装置内に上記メモリ
カードに設けた信号圧縮手段と異なる方式の信号圧縮手
段を設けたので、２つの圧縮方式の複合効果により、デ
ータ信号の圧縮度を高められる。

また、信号記録装置に設けた信号圧縮手段をDPCM符号
化回路とし、メモリカードに設けた信号圧縮手段をハフ
マン符号化回路としたことにより、カード内のメモリを
大型にすることなく、多くのデータ信号がメモリ内に記
録される。

また、信号再生装置内に、上記メモリカードに設けら
れたメモリに圧縮して記憶されたデータ信号を復号する
復号手段を設けたことにより、メモリカードを小型，軽
量にすることができる。

［実施例］第１図（ａ）〜（ｃ）は本発明の第１実施例を示す図
で、同図（ａ）はメモリカードの構成を示す図である。
メモリカード１は、接続部材を備え、電子カメラ等の信
号記録装置からの画像信号を受信するインターフェイス
回路２と、このインターフェイス回路２からの画像信号
をある符号化方式に基いて符号化および圧縮化した符号
データに変換する符号化圧縮回路３と、この圧縮された
符号データを記憶する画像記録メモリ４と、このメモリ
４の出力である符号データを上記符号化圧縮回路３で用
いた符号化方式に対応してもとの画像信号に変換する復
号化回路５と、上記画像記録メモリ４における信号の入
出力の制御を上記インターフェイス部２と共に行なって
いるメモリコントローラ６と、メモリカード１の駆動用
の電源７とから構成されている。なお上記画像記録メモ
リ４はSRAMで構成されている。

第１図（ｂ）は同図（ａ）に示す符号化圧縮回路３の
具体例を示す図で、二次元予測Differential Pulse Cod
e Modulation（以下DPCMと略称する）の符号化圧縮回路
の一例を示す図である。画像信号は減算器20を経由して
量子化器24で例えば非線形に量子化される。そしてディ
レイライン21,ディレイライン22,ディレイライン23にそ
れぞれ入力される。たとえばディレイライン21は１画素
ディレイラインとし、ディレイライン22は1H（１ライ
ン）ディレイラインとし、ディレイライン23は1H（１ラ
イン）ディレイラインおよび１画素ディレイラインとし
ている。各ディレイライン21〜23からの出力信号は乗算
器25,26,27で予測係数a₁，a₂，a₃を乗算される。予測係
数a₁〜a₃は、例えばa₁＝1,a₂＝1,a₃＝−１となってい
る。予測係数a1〜a3を乗算された各画像信号は加算器28
で加算される。加算器28で加算された画像信号は、一方
においては加算器29に入力されて上記した量子化された
画像信号に加算される。他方においては減算器20に入力
されインターフェイス回路から入力した画像信号からの
減算を行なう。減算器20の出力信号である画像信号は前
述した量子化器24で量子化されたのち、符号化器30に入
力される。そして符号化器30において例えば４ビットの
符号データに変換されたのち、メモリ４に出力される。

第１図（ｃ）は二次元予測DPCMの復号化回路５の一例
を示す図である。復号化器40で復号化された画像信号
は、加算器50を経由してディレイライン51〜53にそれぞ
れ入力される。各ディレイライン51〜53の出力信号はそ
れぞれ乗算器55〜57に入力されて前記予測係数と同じ予
測係数a₁〜a₃を乗算される。そして各乗算器55〜57から
の出力は加算器58で加算される。加算器58の出力である
画像信号は加算器50に入力される。加算器50は上記復号
化器40からの画像信号と加算器58からの画像信号とを加
算したのち、インターフェイス回路２に出力する。

このように構成された本実施例は次のような作用効果
を奏する。例えばメモリカード１に対して画像信号を記
録する信号記録装置である固体メモリカメラ（図示せ
ず）からインターフェース回路２を介して８ビットの原
色画像信号R,G,Bが符号化圧縮回路３の３−R,3−G,3−
Ｂにそれぞれ入力したとする。そうすると符号化圧縮回
路３において、８ビットのR,G,Bの信号データが例えば
２ビット（Ｒ）,4ビット（Ｇ）,2ビット（Ｂ）の符号デ
ータに圧縮変換される。この圧縮変換された符号データ
は画像記録メモリ４の４−R,4−G,4−Ｂにそれぞれ記録
される。また画像記録メモリ４から読出されたR,G,Bの
各符号データは復号化回路５の５−R,5−G,5−Ｂに入力
される。そこで入力時と同じR,G,Bの原色画像信号に変
換されたのち、インターフェイス回路２を介して信号再
生装置（図示せず）に入力される。なおインターフェイ
ス回路２および画像記録メモリ４での画像信号および符
号データの入出力の制御はメモリコントローラ６で行な
う。

このような本実施例によれば、画像信号が圧縮化され
た状態で記録されるので、画像記録メモリ４が小容量な
ものであっても、多くのデータを記録・保持することが
できる。

なお、この実施例では、符号化圧縮回路３の一例とし
て、二次元予測DPCMを用いているが、離散型コサイン変
換，ランレングス符号化，ハフマン符号化，算術符号化
等の符号化を行なう符号化圧縮回路３を用いることがで
きる。なお、復号化回路５には、上記実施例で示したよ
うに、符号化圧縮回路３で用いた符号化に対応して復号
する復号化回路５を用いる。

第２図は本発明の第２実施例の構成を示すブロック図
である。なお第１実施例と同一部分には同一符号を付し
ている。本実施例と第１実施例との異なる点は、符号化
圧縮回路３として２次元予測DPCM回路のかわりに離散型
コサイン変換符号化回路３を用いた点、およびインター
フェイス回路２と符号化圧縮回路３および復号化回路５
との間にバッファメモリ９を介在させた点である。本実
施例は符号化圧縮回路３に離散型コサイン変換を行なう
符号化回路３を用いているため、前記DPCMを用いたもの
よりもアルゴリズムが複雑になってしまう。そこで原色
画像信号R,G,Bを符号化圧縮回路３に入力する前に、例
えば原色画像信号R,G,B1画面分のバッファメモリ９の９
−R,9−G,9−Ｂに一時記憶させるようにした。

このような本実施例は次のような動作を示す。例えば
固体メモリカメラ（図示せず）から８ビットの画像信号
データR,G,Bがインターフェイス回路２を介して、バッ
ファメモリ９に一時ストアされたものとする。すると符
号化圧縮回路３はバッファメモリ９の適当なアドレスか
ら必要とする画像データを読出して符号化圧縮処理を行
なう。この圧縮処理された符号データは画像記録メモリ
４に記録される。また画像記録メモリ４から読出された
符号データは復号化回路５に入力される。そして、圧縮
符号化される前の画像データR,G,Bに復元されたのち、
バッファメモリ９に入力され、その後インターフェイス
回路２を介して信号記録装置または再生に出力される。

このような第２実施例においても、第１実施例同様の
効果が得られる。

第３図は本発明の第３実施例の構成を示すブロック図
である。第２実施例では、バッファメモリ９が必要であ
ったは、本例ではインターフェイス回路2,画像記録メモ
リ4,符号化圧縮回路３および復号化回路５を双方向性の
信号ラインで共通接続する構成とした。したがって画像
記録メモリ４の一部の領域をバッファメモリとして兼用
でき、第２実施例のバッファメモリ９を省略するこがで
きる。

第４図は本発明の第４実施例の構成を示すブロック図
である。本実施例はメモリカード１内をバス構成とした
例である。インターフェイス回路2,符号化圧縮回路3,画
像記録メモリ4,復号化回路5,メモリコントローラ６は、
データバス，アドレスバス，コントロールバスで相互に
接続されており、しかもCPU10に接続されている。

このように構成されたメモリカード１はCPU10によ
り、画像信号の入出力，画像信号の符号化圧縮，画像記
録メモリ４への記録，画像データの復号化，等の制御が
行なわれる。

第５図は本発明の第５実施例の構成を示すブロック図
である。本実施例はインターフェイス２内にバッファ,A
/D変換器,D/A変換器を備えた例である。固体メモリカメ
ラ（図示せず）からのR,G,B画像信号は、アナログ信号
の状態のままインターフェイス回路２内に備えたバッフ
ァ210−R,210−G,210−Ｂにそれぞれ入力される。そし
て上記各バッファに入力された画像信号は各バッファに
接続されているA/D変換器220−R,220−G,220−Ｂにてデ
ジタル信号に変換される。そしてデジタル信号化された
画像信号として画像記録メモリ４に記録される。また画
像記録メモリ４から読出された画像信号はインターフェ
ース回路２内に備えたD/A変換器230−R,230−G,230−Ｂ
にてアナログ信号に変換されたのち、バッファ240−R,2
40−G,240−Ｂを介して外部再生器（図示せず）に出力
される。

したがって本実施例によれば、メモリカード１に入出
力される画像信号としてアナログ信号が用いられるの
で、デジタル信号のビット数に応じた多数の入出力端子
は必要とされない。したがってメモリカードは接続不良
等の心配がなくなる。

第６図〜第９図は第１実施例〜第４実施例のインター
フェイス回路２に第５実施例に示したインターフェイス
回路と同様のものを適用した例を示す図である。なお第
６図〜第９図に示すメモリカード１は、A/D変換器、D/A
変換器のいずれも備えているが、必ずしも両方必要とい
うわけではなく、必要に応じてデジタル入力またはデジ
タル出力のままであってもかまわない。またD/A変換器2
30−R,230−G,230−Ｂはインターフェイス回路２内にな
くてもよく、インターフェース回路２の前後どちらか一
方に設けるようにしてもよい。

このように構成されたメモリカードによれば、第１実
施例および第５実施例双方の効果が得られる。

第10図は本発明の第６実施例の構成を示すブロック図
である。本実施例はメモリカード１内にTV信号変換回路
60およびTV同期信号発生手段61を備えた例である。TV信
号変換回路60は画像記録メモリ４の出力側とインターフ
ェース回路２との間に介在させている。画像記録メモリ
４への画像信号の記録は前記第５実施例と同様にして行
なわれる。そして画像信号メモリ４から読出された例え
ばR,G,B画像信号は、TV信号変換回路60に入力される。
そしてTV同期信号発生手段61で生成されたSYNC信号と共
にインターフェース回路２内のD/A変換器230に出力され
る。そしてD/A変換器230−R,230−G,230−Ｂおよびバッ
ファ240−R,240−G,240−Ｂにおいて、アナログ信号のT
V規格であるRGB信号に変換されたのち、RGB対応のカラ
ーモニタTV等（図示せず）の入力端子に出力される。

第６実施例においては、画像信号メモリ４からの出力
信号を直接TV信号変換回路60に入力しているが、第１実
施例に示したメモリカードのような構成の場合は、復号
化回路５の出力信号をTV信号変換回路60に入力するよう
な構成にする。

また第６実施例においては、TV信号変換回路60の出力
をD/A変換する構成になっているが、画像記録メモリ４
からの出力をD/A変換したのち、TV信号変換回路60に入
力する構成にしてもよい。

なお本実施例ではTV信号変換回路60の出力信号をRGBT
V画像信号に変換したが、コンポジットビデオ信号に変
換してもよい。このような例を第11図に示す。なおコン
ポジットビデオ信号に変換した場合は、コンポジットビ
デオ入力対応のカラーTVモニタ等の入力端子に入力され
る。またこのときSYNC信号は特に外部に出力しなくても
よい。

また第11図に示すインターフェース回路２のTV信号出
力部に破線で示すRF変換回路250を設けることにより、
再生器を用いなくてもメモリカードのみで、一般のTVに
画像を表示させることができる。

第12図（ａ）（ｂ）は本発明の第７実施例を示すブロ
ック図である。

この実施例は、符号化回路３および復号化回路５とし
てハフマン符号化および復号化を用いたものである。メ
モリカード１にはインターフェイス回路2,ハフマン符号
化回路3,メモリ４およびメモリコントローラ６が備えら
れている。ハフマン符号化回路３は符号発生回路3aおよ
びクロック発生回路3bとから構成されている。上記構成
での動物を説明すると、電子カメラ等の信号記録装置か
ら送られたデータ信号がインターフェイス回路２を介し
てハフマン符号化回路３に入力される。このハフマン符
号化の原理はたとえば岩波講座情報科学四巻「情報と符
号の理論」22ページに記載されており、各データの発生
確率の高いシンボルには短い符号を、発生確率の低いシ
ンボルには長い符号を割り当てることにより平均符号長
を短くしデータ圧縮をおこなうものである。ここでは、
入力された符号に応じ、発生頻度の高い符号には短い符
号「０」が，発生頻度の低い符号には長い符号「101」
等が割りあてられ、符号発生回路3aからの符号長に等し
い個数のクロックパルスが発生される。出力されたハフ
マン符号はメモリ４に書きこまれるとともに、クロック
パルスはメモリコントローラ６に入力され、クロックパ
ルスの個数分アドレスが進められる。これにより、ハフ
マン符号化されたデータが順次メモリに書きこまれる。
ここで、ハフマン符号化回路３はワンチップのICに集積
化することができ、小型軽量化が容易に達成できる。

次に、ハフマン符号の復号化回路について説明する。
復号化の過程は、比較的複雑であるので、第12図（ｂ）
に示すようにハフマン復号化回路12はCPU13と復号テー
ブル用ROM14とからなるように構成する。

復号にあたっては、まず、復号テーブルの零番地と受
信データの１ビットとを組合わせて、そのアドレスのテ
ーブルを参照する。ここで、得られたデータの最上位ビ
ットにより検索終了かどうかを判断し、検索終了であれ
ば下位のデータを復号値として出力する。一方、検索途
中であれば下位のデータをアドレスとしてテーブルを参
照する。この値の次の受信データ１ビットとを組合わせ
てテーブルを参照し、再び検索終了かどうか判断する。
以上の過程を繰返すことにより受信したハフマン符号列
の復号を行なうことができる。第13図はこのハフマン復
号化の過程を示すフローチャート図である。

次に上記第７実施例で示したハフマン符号化回路を備
えたメモリカードを、信号記録装置である電子カメラ等
の撮像装置の記録媒体として用いた実施例について説明
する。第14図に示すように撮像装置300に対してメモリ
カード１が着脱自在に設けられている。撮像装置300はC
CD等の撮像素子301、被写体像を撮像素子301に投影する
レンズ302、撮像素子の出力を増幅・色分離等の処理を
おこなうプロセス回路303、AD変換器304及びこの出力に
対しDPCMによるデータ圧縮をおこなう符号化回路305と
から成る。

一方、メモリカード１は、ハフマン符号化回路３、メ
モリ４とを備え、符号化回路３によりハフマン符号化さ
れたデータ信号がメモリ４に記録される。このメモリカ
ード１に書き込まれた画像データ信号の再生は、第15図
に示したように、信号再生装置340によりおこなわれ
る。信号再生装置340にはハフマン符号の復号をおこな
う復号化回路341、DPCMの復号をおこなう復号化回路34
2、復号された画像信号をTV信号に変換する変換回路343
とが備えられている。

以上述べたように構成される固体メモリカメラシステ
ムに於いて、撮像時には撮像装置300にメモリカード１
が着装される。

被写体像がレンズ302により撮像素子301に投影され、
この像に対応した映像信号が撮像素子301より出力され
る。この信号はプロセス回路303において増幅・色分離
等の処理がおこなわれた後A/D変換器304によりデジタル
信号に変換され、さらに符号化回路305によりDPCM方式
のデータ圧縮がおこなわれる。

符号化回路305の出力はインターフェイス回路２を介
してメモリカード１内の符号化回路３においてハフマン
符号化の処理がおこなわれ、メモリ４に記憶される。

画像信号が記録されたメモリカード１の画像再生時に
は信号再生装置340に着装され、メモリ４より出力され
た信号が信号再生装置内の復号化回路341に入力されて
ハフマン符号の復号がおこなわれる。更に復号化回路34
2によりDPCMの復号がおこなわれた後、変換回路343によ
りTV信号に変換され、モニタ350により再生される。

上記の構成において、メモリカード内には符号化回路
のみ設けられ、復号化回路はカード外の信号再生装置内
に設けられているが、これはハフマン符号化の回路は極
めて簡単な回路で実現されるのに対し復号化は比較的複
雑な回路となるため、符号化回路のみをメモリカードに
設けて撮像装置及びメモリカードを特に小型・軽量化す
るためである。

なお、上記の構成の信号再生装置においては、ハフマ
ン復号化回路341とDPCM復号化回路342の２つの信号復号
手段が設けられているが、ハフマン復号化回路341をバ
イパスしてDPCM復号化回路342に直接メモリカードの信
号を入力できるようにしておくことにより、ハフマン符
号化回路321を備えないメモリカードに記録した画像信
号（撮像装置においてDPCM符号化のみ行われた信号）の
再生をおこなうことも可能となる。さらに、信号再生装
置内に各種の復号化回路を複数個設けて、メモリに記録
されている符号化データの種類に応じて復号化回路を選
択するようにしてもよい。また、ハフマン復号化回路を
メモリカードと信号再生装置本体との間に挿入するアダ
プタとしてもよい。

以上のように、撮像装置本体とメモリカードとの双方
にデータ圧縮機能を設けることにより、両圧縮方式の復
合効果により圧縮度を更に高くすることができる。特に
メモリカード内にハフマン符合化方式の圧縮回路を設け
た場合には、ハフマン符合化は可逆的なデータ圧縮であ
るのでこれにより画質が劣化することはない。また、メ
モリカードには回路構成の極めて簡単なハフマン符号化
回路を設け、撮像装置に比較的構成の複雑なDPCM符号化
回路を設けているので、メモリカードの小型化を妨げる
ことなく多くのデータ信号を記録できるという特徴があ
る。

なお、ハフマン符号化は先に述べたようにたとえば算
術符号化等各種の可逆的なデータ圧縮方式にすることが
できる。

第16図（ａ）（ｂ）はメモリカードをTV等に直接接続
する際のTV信号出力端子の構造を示す図である。71は出
力信号ピン、72はグランド端子、73は出力信号ピン71を
出入れするため、およびメモリカード１の出力動作をO
N,OFFするためのスイッチである。出力信号ピン71は二
枚の細い導電性金属バネをリング形状を形作るように張
合わせ、張合わされた一端をメモリカード１内に挿入し
ている。スイッチ73は出力ピン71のメモリカード内挿入
部分に、あるいはカード内の信号線に直接的に接続され
ている。さらにスイッチ73はメモリカード１の側壁に設
置されており、スイッチ73を矢印方向にスライドさせる
ことにより、出力信号ピン71をメモリカード１から出入
れするものとなっている。TVのコンポジットビデオ端子
あるいはアンテナ端子に直接接続する場合は、出力信号
ピン71をTVの信号入力端子（図示せず）に挿入し、グラ
ンド端子72が信号入力端子の周囲のグランド端子に接続
するようにスイッチ73で出力信号ピン71のメモリカード
１から突出している部分の長さを調整できるようになっ
ている。またスイッチ73は、特に図示していないがバネ
部材によりメモリカード１に弾持されており、しかもメ
モリカード１に対してスライド可能な構成になってい
る。なお74はコントロール端子,75は電源端子である。

このように構成されたメモリカード１においては、再
生スタート信号はスイッチ73をスライドさせて出力信号
ピン71をメモリカード１から突出させることにより得ら
れる。しかもスイッチ73をスライドさせて出力信号ピン
71がメモリカード１内に収納されるまで、繰返し再生
（出力）される。

第17図は接続用アダプタの構成を示す図である。この
接続用アダプタは、メモリカードの出力信号ピン71を受
入れるジャック81を備えており、カード挿入ガイドレー
ル82でガイドされて挿入されたメモリカード１と電気的
に接続されている。なお接続部分の構造としては、固体
メモリカメラに接続する場合と同様の端子構造（例えば
カードエッジコネクタ）としてもよい。そしてメモリカ
ード１から入力された画像信号はケーブル83を介してTV
等の入力端子に接続される。またこの接続用アダプタに
はメモリカード駆動用の電源回路86が備えられており、
電源コード87を介して供給されるAC電源を整流平滑して
出力するものとなっている。上記電源回路86の出力は電
源端子85とメモリカードの電源端子75とを介してメモリ
カード側へ供給される。なお電源回路86は内部電池ある
いはACアダプタである。接続用アダプタの側壁に実装さ
れた再生コントロールスイッチ（図示せす）により、コ
ントロール端子84とメモリカード側のコントロール端子
74とを介して、再生動作のコントロールを行なえるもの
となっている。

なおメモリカード１と再生器との接続部分は上記した
構成に限定されるものではない。また前記第１実施例〜
第７実施例で用いるメモリ４はマルチ（デュアル）ポー
トメモリであってもよいし、SRAM,DRAM,EPROM,EEPROM,F
ERRAM等であってもよい。また前記実施例においては画
像データとしてRGB画像データを用いて説明したが、こ
れに限定されることなく、例えば補色系信号データであ
ってもよいし、Y,R−Y,B−Y,I,Q,等その他の画像信号で
あってもかまわない。しかも画像信号に限ることなく一
般のデジタルデータでもよい。上記のほか本発明の要旨
を逸脱しない範囲で種々変形実施可能であるのは勿論で
ある。

［発明の効果］本発明によれば、メモリカードに入力されたデータ信
号を圧縮する信号圧縮手段を設けたので、小容量のメモ
リであっても多くの記憶することができ、更に、メモリ
カードの入力インターフェイス部にA/D変換器を供えて
信号入力をアナログ信号で行なっているので、入力端子
数を減らすことができる。またメモリカードの出力イン
ターフェイス部にD/A変換器を備えて信号出力をアナロ
グ信号で行なっているので、出力端子数を減らすことが
できる。しかも接触不良のおそれがなく、メモリカード
の信頼性が向上する。

さらに、このメモリカードを記録媒体として用いる信
号記録装置において、この信号記録装置内に上記メモリ
カードに設けた信号圧縮手段と異なる方式の信号圧縮手
段を設けたので、２つの圧縮方式の複合効果により、デ
ータ信号の圧縮度を高めることができ、メモリに多くの
データ信号を記録することができる。

また、信号記録装置に設けた信号圧縮手段をDPCM符号
化回路とし、メモリカードに設けた信号圧縮手段をハフ
マン符号化回路としたことにより、メモリカードおよび
カード内のメモリを大型にすることなく、多くのデータ
信号を記録することができる。

【図面の簡単な説明】

第１図（ａ）（ｂ）（ｃ）は本発明の第１実施例を示す
図で、第１図（ａ）はメモリカードの構成を示すブロッ
ク図、同図（ｂ）は符号化圧縮回路の構成を示す図、同
図（ｃ）は復号化回路の構成を示す図である。第２図〜
第５図はそれぞれ本発明の第２実施例〜第５実施例の構
成を示すブロック図、第６図〜第９図は第１実施例〜第
４実施例に第５実施例に示すインターフェース回路を適
用した変形例の構成を示すブロック図、第10図は本発明
の第６実施例の構成を示すブロック図、第11図は第６実
施例の変形例の構成を示すブロック図である。第12図
（ａ）（ｂ）は本発明の第７実施例を示す図で第12図
（ａ）はハフマン符号化回路を用いたメモリカードの構
成を示すブロック図、同図（ｂ）はハフマン復号化回路
を示すブロック図、第13図はハフマン復号化の過程を示
すフローチャート図、第14図は第７実施例のメモリカー
ドを記録媒体に用いた信号記録装置としての撮像装置を
示すブロック図、第15図は第７実施例のメモリカードを
記録媒体に用いた信号再生装置を示すブロック図、第16
図（ａ）（ｂ）はメモリカードのTV信号出力端子の構造
を示す図、第17図は接続用アダプタの構造を示す図であ
る。１……メモリカード、２……インターフェイス回路、３
……符号化圧縮回路、４……メモリ、５……復号化回
路、６……メモリコントローラ、７……電源、９……バ
ッファメモリ、10……CPU。

Claims

(57)【特許請求の範囲】

【請求項１】データ信号を記憶するメモリと、このメモ
リに対して上記データ信号の入出力制御を行なうメモリ
制御回路と、上記データ信号の送受をカード外部に対し
て行なうインターフェイス部と、入力されたデータ信号
を圧縮する信号圧縮手段と、を備えたメモリカードであ
って、上記インターフェイス部は、入力側A/D変換器、
出力側D/A変換器の少なくとも一方を備えているもので
あることを特徴とするメモリカード。
【請求項２】請求項１記載のメモリカードを記録媒体と
して用いる信号記録装置において、この信号記録装置内
に上記メモリカードに設けた信号圧縮手段と異なる方式
の信号圧縮手段を設けたことを特徴とする信号記録装
置。
【請求項３】請求項１記載のメモリカードを記録媒体と
して用いる信号記録装置において、この信号記録装置内
に信号圧縮手段を設け、この信号圧縮手段をDPCM符号化
回路とし、上記メモリカード内の信号圧縮手段をハフマ
ン符号化回路としたことを特徴とする信号記録装置。
【請求項４】請求項１記載のメモリカードを記録媒体と
して用いる信号再生装置において、この信号再生装置内
に、上記メモリカードに設けられたメモリに圧縮して記
憶されたデータ信号を復号する復号手段を設けたことを
特徴とする信号再生装置。