JP2824744B2 - 画像処理装置、データ処理装置およびデータ処理システム - Google Patents

Description

【発明の詳細な説明】 【０００１】 【産業上の利用分野】本発明は、画像処理装置、データ
処理装置およびデータ処理システムに係り、特に画像処
理装置の処理速度を向上させるに好適なものに関する。 【０００２】 【従来の技術】従来の装置は、特願昭５８−２４６９８
６号に記載のように、画像メモリのアドレスを指定する
アドレス情報とそのアドレスで指定された１語内の画素
位置を指定する画素位置指定情報とからなる画素アドレ
スを順次算出し、この算出された画素アドレスのアドレ
ス情報により指定された１語の画像データを画像メモリ
から読み出し、次に画素アドレスの画素位置指定情報を
基にデコードして形成した指定画素位置に相当する複数
ビット位置を指定する情報をもって、読み出された画像
データの１画素を表わす所定のビットにのみ描画論理演
算を行ない、この論理演算の結果を再び画像メモリに書
き込み、表示するように構成されていた。 【０００３】 【発明が解決しようとする課題】上記従来技術は、画像
メモリ内の１語の画像データにおいて、１画素を構成す
るビット数にかかわらず処理性能は２値画像と同等な性
能がでるように考慮されているが、画像メモリ内の１語
の画像データが複数画素の情報を有している場合、これ
らの複数画素を同時並列的に処理する点について配慮が
されておらず、１語中の複数画素を連続して処理する
際、画像メモリの同一アドレスの画像データを複数回ア
クセスして処理しなければならず、処理速度が遅くなる
という問題があった。 【０００４】本発明の目的は、２値情報からなるフォン
トデータを色または階調情報を含んだ複数（ｎ）ビット
の画素データに拡張するにあたり、処理単位の１語中に
複数（ｍ）画素を有する場合においても、単一画素の場
合とほぼ同一の速い処理速度で処理することができ、か
つ処理された画像データを画像メモリに書き込むにあた
りビット単位で書き換えを行わせないようにできる画像
処理装置およびその装置を備えたデータ処理装置、デー
タ処理システムを提供することにある。 【０００５】 【課題を解決するための手段】上記目的は、２値情報か
らなるフォントデータと、色または階調情報を含んだ複
数（ｎ）ビットからなる画素データを１語長に複数
（ｍ）画素分割り付けてなる画像データとが格納される
画像メモリと、フォントデータの２値情報に対応させて
それぞれ設定されるｎビットの色または階調情報が、ｍ
画素分に対応させてそれぞれ格納される１語長の第１と
第２のカラーレジスタを有し、２値情報からなるフォン
トデータを色または階調情報を含んだｎビットの画素デ
ータに拡張する処理を含む処理装置とを備えてなり、前
記処理装置は、処理対象のｍ画素分に対応するフォント
データを前記画像メモリから取り込み、各画素ごとのフ
ォントデータをｎビットに複写してｍ×ｎビットの１語
長データに拡張するビットデータ拡張手段と、前記ビッ
トデータ拡張手段によって拡張された１語長の各ビット
ごとの２値情報に従って対応する前記第１または第２の
カラーレジスタを選択し、選択したカラーレジスタの同
一位置のビットの情報を書き込みデータとして出力する
ｍ×ｎ個のマルチプレクサと、前記マルチプレクサから
出力される書き込みデータが書き込まれる前記画像メモ
リ内の画像データ領域に格納されている書き込み先デー
タを取り込み、前記書き込みデータと前記書き込み先デ
ータとをビット単位で予め指定される無演算を含む論理
演算モードに従って演算処理して実際の書き込みデータ
を生成する論理演算手段とを有してなり、前記論理演算
手段は無演算が指定されたビットについては書き込み先
データの書き換えを行わないものとし、前記論理演算手
段により生成された書き込みデータを前記画像メモリ内
の画像データ領域に書き込むように構成することにより
達成できる。 【０００６】 【作用】本発明における画像処理装置の動作時におい
て、第１と第２のカラーレジスタには、フォントデータ
の２値情報のいずれかに対応させた色または階調情報が
ｍ画素分あらかじめ格納される。 【０００７】そして、ビットデータ拡張手段は、画素ご
とに１ビットのフォントデータを複写してｎビットに拡
張する。つまり、各画素のｎビットのフォントデータは
同一デ−タからなる。 【０００８】したがって、マルチプレクサにより各ビッ
トごとに、第１または第２のカラーレジスタが選択され
るが、実質的には画素単位でカラーレジスタを選択した
のと同一となる。しかも、複数画素について同時並列的
に行われるので、同時にｍ画素分の画像データが生成さ
れる。 【０００９】これにより、複数画素からなる画像データ
の処理を、単一画素の処理と同等の時間内で行うことが
でき、画像処理のスピードアッブが実現される。◆ま
た、例えば、背景色の画像データが画像メモリに格納さ
れている場合に、その背景色を損なうことなく文字を上
書きするとき、所望のビットの無演算を指定することに
より、そのビットの書き換えが行なわれないので、文字
の背景色を損なうことなく描画できる。 【００１０】 【実施例】以下図面を参照して本発明の一実施例につい
て説明する。 【００１１】第２図は、本発明の一実施例による画像処
理装置を示すブロック図である。処理装置１０は、一方
で中央制御装置（ＣＰＵ）１１に接続されると共に、他
方でフォントデータ領域および表示領域からなる画像メ
モリ１２に接続されている。この画像メモリ１２は、表
示変換装置１３を介して表示装置１４に接続されてい
る。 【００１２】また処理装置１０は、画像メモリ１２のデ
ータの読み出し、書き換えおよび書き込みを行なう演算
装置１００と、この演算装置１００を一定の順序で制御
する制御装置１１０とから構成されている。さらに演算
装置１００は、論理アドレス演算部１２０と、物理アド
レス演算部１３０と、カラーデータ演算部１４０とに分
割されている。 【００１３】そして画像メモリ１２のフォントデータ領
域に記憶されたデータは、処理装置１０の演算装置１０
０によって演算処理される、すなわち論理アドレス演算
部１２０においては主として描画アルゴリズムに従って
描画点が画面のどこにあるかが演算算出され、物理アド
レス演算部１３０においてはアドレスが演算され、カラ
ーデータ演算部１４０においては画像メモリ１２に書き
込むカラーデータが算出される。演算装置１００による
演算結果は、中央制御装置（ＣＰＵ）１１の指示により
再び画像メモリ１２の表示領域に送られる。また画像メ
モリ１２のデータは、表示変換装置１３により表示デー
タに変換され、表示装置１４に送られる。 【００１４】次に、本実施例による画像処理装置に関す
る基礎的な事項を第３図ないし第５図を用いて説明す
る。第３図は画像メモリ１２の各画素モードにおける１
語のビット構成を示す図、第４図は各画素モードに対応
する画素アドレスを示す図、第５図は画像メモリ１２の
空間的な配置を示す図である。 【００１５】まず第１に、画素モードとして５通りの選
択ができるようになっている。すなわち第３図（ａ）な
いし（ｅ）に示される各画素モードである。 【００１６】（ａ）１ビット／画素モード これは、白黒画像のように１画素を１ビットで表現する
場合に用いられるモードであり、画像メモリ１２の１語
には連続する１６画像のデータが格納されている。また
１画素を構成するビット数を示すＧＢＭ信号“０００”
に対応している。（ｂ）２ビット／画素モードこれは、
１画素を２ビットで表現するものであり、４色または４
階調までの表示に用いられる。従って、画像メモリ１２
の１語には連続する８画素のデータが格納されている。
またＧＢＭ信号は“００１”である。 【００１７】（ｃ）４ビット／画素モード これは、１画素を４ビットで表現するものであり、画像
メモリ１２の１語には連続する４画素のデータが格納さ
れている。またＧＢＭ信号は“０１０”である。 【００１８】（ｄ）８ビット／画素モード これは、１画素を８ビットで表現するものであり、画像
メモリ１２の１語には２画素分のデータが格納されてい
る。またＧＢＭ信号は“０１１”である。 【００１９】（ｅ）１６ビット／画素モード これは、１画素を１６ビットで表現するものであり、画
像メモリ１２の１語が１画素データに対応している。ま
たＧＢＭ信号は“１００”である。 【００２０】第２に、画素アドレスが採用されている。
この画素アドレスは、第４図に示されるように、画像メ
モリ１２のアドレスを指定するアドレス情報ＭＡＤと、
そのアドレスで指定された１語内のどの位置かを指定す
る画素位置指定情報ＷＡＤとから構成されている。この
画素位置指定情報ＷＡＤは、画素アドレスの下位４ビッ
トにビットアドレスすなわち物理アドレスとして設けら
れ、物理アドレス演算部１３０により演算される。そし
て下位４ビットの画素位置指定情報ＷＡＤは、１語内の
画素位置を指定するために用いられ、各ビット／画素モ
ードに応じて動作する。また第４図における“＊”印
は、演算に無関係なビットであることを示している。 【００２１】第３に、画素アドレスのアドレス情報ＭＡ
Ｄによって指定された画像メモリ１２のアドレスにおけ
る１語の画像データが画像メモリ１２から読み出され、
次に画像アドレスの画素位置指定情報ＷＡＤと、１画素
を構成するビット数を示すＧＢＭ信号と、更新すべき画
素数を示す情報とに基づいて、画像データの所定のビッ
ト部分のみが書き換えられ、さらにその書き換えた画像
データが画像メモリ１２の当該アドレスに書き込まれる
ようになっており、１画素あるいは複数画素分の複数ビ
ットが同時並列的に処理されるようになっている。 【００２２】画素モードが４ビット／画素モードの場合
の画像メモリ１２の空間的な配置を、第５図に示す。画
像メモリ１２のアドレスは、第５図（Ａ）のメモリマッ
プに示されるように、リニアアドレスとして付けられて
おり、これが第５図（Ｂ）に示されるような２次元画像
として表示される。画面の横軸ＭＷは、画面の横幅が何
ビットで構成されているかを示している。従って、４ビ
ット／画素モードの場合、水平方向にＭＷ／４画素が表
示されることになる。また４ビットで１画素を表示して
いるので、１語のデータの場合は、第５図（ｃ）に示さ
れるように水平方向に連続する４画素分のデータとして
表示される。 【００２３】物理アドレスを水平方向に１画素分移動す
るには、１画素を構成するビット数を加減算すればよ
く、垂直方向に１画素分移動するには、ＭＷの値を加減
算すればよい。また、１語分の複数画素を処理するとき
は、１語のビット数を加減算すればよい。 【００２４】以上の基礎的な事項を踏まえて、本実施例
による画像処理装置の主要部について説明する。 【００２５】第１図および第６図は、それぞれ本実施例
による画像処理装置の主要部を示すブロック図である。
第１図において、画像メモリ１２のフォントデータ領域
は、処理装置１０のカラーデータ演算部１４０の入力に
接続され、カラーデータ演算部１４０の出力は、画像メ
モリ１２の表示領域に接続されている。 【００２６】また第６図において、カラーデータ演算部
１４０は、フォントデータレジスタ（ＦＤＲ）１４０
１，データ拡張回路１４０２，ソースラッチ（ＳＬＳＦ
Ｔ）１４０３，バレルシフタ（ＢＡＲＲＥＬ ＳＦＴ）
１４０４，デスティネーションラッチ１（ＤＬＣ１）１
４０５，デスティネーションラッチ２（ＤＬＣ２）１４
０６，カラーレジスタ０（ＣＬ０）１４０７，カラーレ
ジスタ（ＣＬ１）１４０８，マルチプレクサ（ＭＰＸ）
１４０９，グラフィックマスクレジスタ（Ｇ ＭＡＳ
Ｋ）１４１０，ドローイングモードレジスタ（ＤＭ）１
４１１，色データ比較器（ＣＬＣＭＰ）１４１２，一致
検出回路１４１３，条件判定回路１４１４，信号拡張回
路１４１５，論理演算器（ＬＵ）１４１６，書き込みデ
ータバッファ（ＷＤＢＲ）１４１７，読み出しデータバ
ッファ（ＲＤＢＲ）１４１８、およびメモリアドレスレ
ジスタ（ＭＡＲ）１４１９から構成されている。 【００２７】次に第７ないし第９図を用いて動作を説明
する。まず、文字パターンが“０”および“１”信号か
らなる２値のビットパターンすなわちフォントデータと
して画像メモリ１２のフォントデータ領域に記憶されて
いる。そしてこのフォントデータが、フォントデータ領
域からカラーデータ演算部１４０に入力される。 【００２８】入力されたフォントデータは、まずカラー
データ演算部１４０の読み出しデータバッファ（ＲＤＢ
Ｒ）１４１８に読み込まれ、さらにフォントデータレジ
スタ（ＦＤＲ）１４０１に格納される。次に、この格納
されたフォントデータは、１画素を構成するビット数を
示すＧＢＭ信号に応じて、データ拡張回路１４０２によ
り拡張される。例えば第７図に示されるように、フォン
トデータの各１ビットが４ビットに拡張され、そしてソ
ースラッチ（ＳＬ ＳＦＴ）１４０３に格納される。こ
の拡張されたデータは、書き込み先データとのビット揃
えを行なうために、バレルシフタ（ＢＡＲＲＥＬ ＳＦ
Ｔ）１４０４を用いて書き込み先の画素アドレスが示す
ビット位置にシフトされる。このシフトされた結果は、
デスティネーションラッチ１（ＤＬＣ１）１４０５に一
時記憶され、（Ｍ）と（Ｓ）とのデータが合成されて書
き込みデータに対応した情報が生成される。 【００２９】また、フォントデータは各１ビット毎に
“０”信号か“１”信号かが判定され、“０”信号なら
ばカラーデータ０の値が、“１”信号ならばカラーデー
タ１の値が選択される。カラーデータ０とカラーデータ
１の値は、それぞれカラーレジスタ０（ＣＬ０）１４０
７およびカラーレジスタ１（ＣＬ１）１４０８に格納さ
れている。そしてデスティネーションラッチ１（ＤＬＣ
１）１４０５において合成されたデータは、これらカラ
ーレジスタ０（ＣＬ０）１４０７およびカラーレジスタ
１（ＣＬ１）１４０８にそれぞれ格納されたカラーデー
タ０およびカラーデータ１を選択する信号として用いら
れる。第６図に示されるように、１ビットを選択するマ
ルチプレクサ１４０９を１語分用い、カラーレジスタ０
（ＣＬ０）１４０７およびカラーレジスタ１（ＣＬ１）
１４０８にそれぞれ格納されたカラーデータ０およびカ
ラーデータ１が、デスティネーションラッチ（ＤＬＣ
１）１４０５のデータに基づき、対応する各ビット毎に
独立に選択され、これによって書き込みデータが得られ
る。 【００３０】この書き込みデータは、書き込み先データ
と論理演算を行なうために論理演算部（ＬＵ）１４１６
に送られる。この論理演算器（ＬＵ）１４１６は、ドロ
ーイングモードレジスタ（ＤＭ）１４１１が指定するモ
ードによって論理演算の種類を選択することができると
共に、ビット単位で無演算の指定が行なえるようになっ
ている。この無演算の場合、書き込み先データがそのま
ま出力される。従って無演算信号でもって書き換えを行
なわないビットを指定することにより、１語中に書き換
えを行なわないビットがある場合にも対応することがで
きる。この無演算信号は、ＧＢＭ信号および処理する画
素数情報に基づいて、制御装置１１０がグラフィックマ
スクレジスタ（Ｇ ＭＡＳＫ）１４１０に設定してい
る。論理演算器（ＬＵ）１４１６の出力データは、書き
込みデータバッファ（ＷＤＢＲ）１４１７にセットさ
れ、画像メモリ１２の表示領域に書き込まれる。 【００３１】また、無演算信号に対して、色データ比較
器（ＣＬＣＭＰ）１４１２、一致検出回路１４１３、条
件判定回路１４１４および信号拡張回路１４１５から構
成される色条件比較器からの出力信号が接続され、書き
込みデータと書き込み先データとが画素単位に１語分ま
とめて大小判定をされ、ドローイングモードレジスタ
（ＤＭ）１４１１が指定する条件（大または小）に一致
しない画素の各ビットを無演算信号とすることで、文字
の背景色を損うことなく描画することができる。 【００３２】色条件比較器と論理演算器（ＬＵ）１４１
６の関係は、第９図に示されるように、色条件比較器の
色データ比較器（ＣＬＣＭＰ）１４１２が１画素中のビ
ットをバイナリーコードと見なし、各画素単位に大小の
判定を行ない、条件が成立すれば“１”信号を、不成立
ならば“０”信号のビットを出力し、論理演算器（Ｌ
Ｕ）１４１６がこの判定出力ビットの“１”信号の部分
のみ論理演算を行ない、その結果を書き込み先に転送す
るようになっている。 【００３３】こうして画像メモリ１２の表示領域に転送
されたデータは、画像メモリ１２のフォントデータ領域
に記憶されたフォントデータが２値であるのに対して、
多値、例えば第１図に示されるように４ビット／画素に
変換されている。 【００３４】このように本実施例によれば、１回の読み
出し、更新・書き込み処理によって１度に複数画素のデ
ータを処理することができるため、メモリアクセス効率
のよい描画が可能となる。また、１画素のビット長に応
じてフォントの拡張を制御できるため、汎用性の高い構
成となっている。 【００３５】 【発明の効果】本発明によれば、２値情報からなるフォ
ントデータを色または階調情報を含んだ複数ビットの画
素データに拡張するにあたり、これを画像データの１語
を構成する複数画素単位で同時に行うことができる。こ
れにより、一回の処理において画像データを１語を構成
する複数画素単位で処理できるので、画像処理のスピー
ドアッブを達成できるという効果が得られる。また、処
理された書き込みデータを画像メモリに書き込むにあた
り、ビット単位で書き込み先データの書き換えを行わせ
ないようにできるから、例えば、画像メモリに格納され
ている背景色の画像データに文字データを上書きする場
合に、所望のビットの無演算を指定することにより、そ
のビットの書き換えが行なわれないので、文字の背景色
を損なうことなく描画できる。

【図面の簡単な説明】 【図１】一実施例による画像処理装置の主要部を示すブ
ロック図である。 【図２】一実施例よる画像処理装置の全体構成を示すブ
ロック図である。 【図３】一実施例による画像処理装置に用いられる画像
データのビットレイアウトを示す図である。 【図４】一実施例による画像処理装置に用いられる画素
アドレスのビットレイアウトを示す図である。 【図５】一実施例による画像処理装置の動作を説明する
ための図である。 【図６】一実施例による画像処理装置のカラーデータ演
算部を示すブロック図である。 【図７】一実施例による画像処理装置の動作を説明する
ための図である。 【図８】一実施例による画像処理装置の動作を説明する
ための図である。 【図９】一実施例による画像処理装置の動作を説明する
ための図である。 【符号の説明】 １０ 処理装置 １１ 中央制御装置 １２ 画像メモリ １３ 表示変換装置 １４ 表示装置 １００ 演算装置 １１０ 制御装置 １２０ 論理アドレス演算部 １３０ 物理アドレス演算部 １４０ カラーデータ演算部 １４０１ フォントデータレジスタ １４０２ データ拡張回路 １４０３ ソースラッチ １４０４ バレルシフタ １４０５ デスティネーションラッチ１ １４０６ デスティネーションラッチ２ １４０７ カラーレジスタ０ １４０８ カラーレジスタ１ １４０９ マルチプレクサ １４１０ グラフィックレジスタ １４１１ ドローイングモードレジスタ １４１２ 色データ比較器 １４１３ 一致検出回路 １４１４ 条件判定回路 １４１５ 信号拡張回路 １４１６ 論理演算部 １４１７ 書き込みデータバッファ １４１８ 読み出しデータバッファ １４１９ メモリアドレスレジスタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 潤 東京都小平市上水本町1450番地 株式会 社 日立製作所 武蔵工場内 (72)発明者 菊池 正彦 茨城県日立市幸町三丁目２番１号 日立 エンジニアリング株式会社内 (56)参考文献 特開 昭60−136793（ＪＰ，Ａ) 特開 昭61−17189（ＪＰ，Ａ) 特開 昭59−176094（ＪＰ，Ａ) 特開 昭60−176094（ＪＰ，Ａ) 特開 昭62−174881（ＪＰ，Ａ)

Claims (1)

1. (57)【特許請求の範囲】 １．２値情報からなるフォントデータと、色または階調
   情報を含んだ複数（ｎ）ビットからなる画素データを１
   語長に複数（ｍ）画素分割り付けてなる画像データとが
   格納される画像メモリと、 フォントデータの２値情報に対応させてそれぞれ設定さ
   れるｎビットの色または階調情報が、ｍ画素分に対応さ
   せてそれぞれ格納される１語長の第１と第２のカラーレ
   ジスタを有し、２値情報からなるフォントデータを色ま
   たは階調情報を含んだｎビットの画素データに拡張する
   処理を含む処理装置とを備えてなる画像処理装置におい
   て、 前記処理装置は、処理対象のｍ画素分に対応するフォン
   トデータを前記画像メモリから取り込み、各画素ごとの
   フォントデータをｎビットに複写してｍ×ｎビットの１
   語長データに拡張するビットデータ拡張手段と、前記ビ
   ットデータ拡張手段によって拡張された１語長の各ビッ
   トごとの２値情報に従って対応する前記第１または第２
   のカラーレジスタを選択し、選択したカラーレジスタの
   同一位置のビットの情報を書き込みデータとして出力す
   るｍ×ｎ個のマルチプレクサと、前記マルチプレクサか
   ら出力される書き込みデータが書き込まれる前記画像メ
   モリ内の画像データ領域に格納されている書き込み先デ
   ータを取り込み、前記書き込みデータと前記書き込み先
   データとをビット単位で予め指定される無演算を含む論
   理演算モードに従って演算処理して実際の書き込みデー
   タを生成する論理演算手段とを有してなり、前記論理演
   算手段は無演算が指定されたビットについては書き込み
   先データの書き換えを行わないことを特徴とする画像処
   理装置。 ２．請求項１に記載の画像処理装置において、 前記論理演算手段は、前記マルチプレクサから出力され
   る書き込みデータを画像メモリに書き込む際に、前記書
   き込みデータが書き込まれる前記画像メモリ内の画像デ
   ータ領域に格納されている書き込み先データとの演算処
   理を行って実際の書き込みデータを生成するため無演算
   の条件を含む論理演算の種類を指定する演算モードが格
   納されるモードレジスタと、前記マルチプレクサから出
   力される書き込みデータと前記書き込み先データとを画
   素単位で大小判定し、前記演算モードの無演算の条件と
   一致しない画素について無演算信号をビットごとに出力
   す る比較手段と、前記比較手段から無演算信号が出力さ
   れたビットについては書き込み先データの書き換えを行
   わず、それ以外のビットについては前記演算モードに従
   って書き込みデータと書き込み先データをビット単位で
   演算して、前記画像データ領域に実際に書き込む書き込
   みデータを生成する論理演算器とを有してなることを特
   徴とする画像処理装置。 ３．２値情報からなるフォントデータと、色または階調
   情報を含んだ複数（ｎ）ビットからなる画素データを１
   語長に複数（ｍ）画素分割り付けてなる画像データとが
   格納される画像メモリと、 フォントデータの２値情報に対応させてそれぞれ設定さ
   れるｎビットの色または階調情報が、ｍ画素分に対応さ
   せてそれぞれ格納される１語長の第１と第２のカラーレ
   ジスタとを有し、２値情報からなるフォントデータを色
   または階調情報を含んだｎビットの画素データに拡張す
   る処理を含む処理装置と前記処理装置に接続された中央
   制御装置と、 前記画像メモリ内の画像データを表示データに変換する
   表示変換装置とを備えてなるデータ処理装置において、 前記処理装置は、処理対象のｍ画素分に対応するフォン
   トデータを前記画像メモリから取り込み、各画素ごとの
   フォントデータをｎビットに複写してｍ×ｎビットの１
   語長データに拡張するビットデータ拡張手段と、前記ビ
   ットデータ拡張手段によって拡張された１語長の各ビッ
   トごとの２値情報に従って対応する前記第１または第２
   のカラーレジスタを選択し、選択したカラーレジスタの
   同一位置のビットの情報を書き込みデータとして出力す
   るｍ×ｎ個のマルチプレクサと、前記マルチプレクサか
   ら出力される書き込みデータが書き込まれる前記画像メ
   モリ内の画像データ領域に格納されている書き込み先デ
   ータを取り込み、前記書き込みデータと前記書き込み先
   データとをビット単位で予め指定される無演算を含む論
   理演算モードに従って演算処理して実際の書き込みデー
   タを生成する論理演算手段とを有してなり、前記論理演
   算手段は無演算が指定されたビットについては書き込み
   先データの書き換えを行わないものとされ、前記論理演
   算手段生成された書き込みデータを前記画像メモリ内の
   画像データ領域に書き込むことを特徴とするデータ処理
   装置。 ４．２値情報からなるフォントデータと、色または階調
   情報を含んだ複数（ｎ）ビットからなる画素データを１
   語長に複数（ｍ）画素分割り付けてなる画像データとが
   格納される画像メモリと、 フォントデータの２値情報に対応させてそれぞれ設定さ
   れるｎビットの色または階調情報が、ｍ画素分に対応さ
   せてそれぞれ格納される１語長の第１と第２のカラーレ
   ジスタとを有し、２値情報からなるフォントデータを色
   または階調情報を含んだｎビットの画素データに拡張す
   る処理を含む処理装置と、 前記処理装置に接続された中央制御装置と、 前記画像メモリ内の画像データを表示データに変換する
   表示変換装置と、 前記表示変換装置により変換された前記表示データを画
   像出力する表示装置とを備えてなるデータ処理システム
   において、 前記処理装置は、処理対象のｍ画素分に対応するフォン
   トデータを前記画像メモリから取り込み、各画素ごとの
   フォントデータをｎビットに複写してｍ×ｎビットの１
   語長データに拡張するビットデータ拡張手段と、前記ビ
   ットデータ拡張手段によって拡張された１語長の各ビッ
   トごとの２値情報に従って対応する前記第１または第２
   のカラーレジスタを選択し、選択したカラーレジスタの
   同一位置のビットの情報を書き込みデータとして出力す
   るｍ×ｎ個のマルチプレクサと、前記マルチプレクサか
   ら出力される書き込みデータが書き込まれる前記画像メ
   モリ内の画像データ領域に格納されている書き込み先デ
   ータを取り込み、前記書き込みデータと前記書き込み先
   データとをビット単位で予め指定される無演算を含む論
   理演算モードに従って演算処理して実際の書き込みデー
   タを生成する論理演算手段とを有してなり、前記論理演
   算手段は無演算が指定されたビットについては書き込み
   先データの書き換えを行わないものとされ、前記論理演
   算手段により生成された書き込みデータを前記画像メモ
   リ内の画像データ領域に書き込むことを特徴とするデー
   タ処理システム。