JP2848082B2 - Ｄｍａバス調停方式 - Google Patents
Ｄｍａバス調停方式Info
- Publication number
- JP2848082B2 JP2848082B2 JP3882392A JP3882392A JP2848082B2 JP 2848082 B2 JP2848082 B2 JP 2848082B2 JP 3882392 A JP3882392 A JP 3882392A JP 3882392 A JP3882392 A JP 3882392A JP 2848082 B2 JP2848082 B2 JP 2848082B2
- Authority
- JP
- Japan
- Prior art keywords
- dma
- circuit
- transfer
- bus
- dma bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 2
- 238000004904 shortening Methods 0.000 claims 1
- 102100032305 Bcl-2 homologous antagonist/killer Human genes 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 101000798320 Homo sapiens Bcl-2 homologous antagonist/killer Proteins 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＤＭＡ調停方式に関し、
特に一回のダイレクト・メモリ・アクセス転送（以下、
ＤＭＡ転送という）で長時間ダイレクト・メモリ・アク
セス・バス（以下、ＤＭＡバスという）を専有する回路
を調停するＤＭＡ調停方式に関する。
特に一回のダイレクト・メモリ・アクセス転送（以下、
ＤＭＡ転送という）で長時間ダイレクト・メモリ・アク
セス・バス（以下、ＤＭＡバスという）を専有する回路
を調停するＤＭＡ調停方式に関する。
【０００２】
【従来の技術】ＣＰＵを介さずに直接メモリにアクセス
してデータの転送を行なうＤＭＡ転送では、効率よくデ
ータの転送を行なえるようにするためにＤＭＡバスの調
停を行なう必要がある。従来のＤＭＡバス調停方式で
は、一回のＤＭＡ転送で長時間ＤＭＡバスを専有する回
路に対しても、一回のＤＭＡ転送で短時間しかＤＭＡバ
スを専有しない回路と同様に扱って調停を行なってい
る。すなわち長時間ＤＭＡバスを専有する回路からＤＭ
Ａバス調停回路に対してＤＭＡ転送要求を行なった場合
でも、一回のＤＭＡ転送で短時間しかＤＭＡバスを専有
しない回路からＤＭＡ転送要求があった場合と同様に、
ＤＭＡ転送許可がＤＭＡバス調停回路から与えられてい
た。また本来一回のＤＭＡ転送で長時間ＤＭＡバスを専
有する回路で予めＤＭＡ転送を分割し、ＤＭＡバス調停
回路に対して一回のＤＭＡ転送で長時間ＤＭＡバスを専
有しない方式となっていた。
してデータの転送を行なうＤＭＡ転送では、効率よくデ
ータの転送を行なえるようにするためにＤＭＡバスの調
停を行なう必要がある。従来のＤＭＡバス調停方式で
は、一回のＤＭＡ転送で長時間ＤＭＡバスを専有する回
路に対しても、一回のＤＭＡ転送で短時間しかＤＭＡバ
スを専有しない回路と同様に扱って調停を行なってい
る。すなわち長時間ＤＭＡバスを専有する回路からＤＭ
Ａバス調停回路に対してＤＭＡ転送要求を行なった場合
でも、一回のＤＭＡ転送で短時間しかＤＭＡバスを専有
しない回路からＤＭＡ転送要求があった場合と同様に、
ＤＭＡ転送許可がＤＭＡバス調停回路から与えられてい
た。また本来一回のＤＭＡ転送で長時間ＤＭＡバスを専
有する回路で予めＤＭＡ転送を分割し、ＤＭＡバス調停
回路に対して一回のＤＭＡ転送で長時間ＤＭＡバスを専
有しない方式となっていた。
【０００３】
【発明が解決しようとする課題】この従来のＤＭＡバス
調停方式では、一旦ＤＭＡ転送要求元に対してＤＭＡ転
送許可を与えてしまうと、ＤＭＡ転送要求元がＤＭＡ転
送要求を調停回路に対して取り下げるまでＤＭＡ転送許
可を与え続けることとなるため、一回のＤＭＡ転送にお
けるＤＭＡバス専有時間が極端に長いＤＭＡ転送要求元
が競合するＤＭＡバスでは、別のＤＭＡ転送要求元がＤ
ＭＡ転送許可されるまでに長い待ち時間を要する可能性
があり、高速にＤＭＡ転送を行なえなくなるという問題
点があった。
調停方式では、一旦ＤＭＡ転送要求元に対してＤＭＡ転
送許可を与えてしまうと、ＤＭＡ転送要求元がＤＭＡ転
送要求を調停回路に対して取り下げるまでＤＭＡ転送許
可を与え続けることとなるため、一回のＤＭＡ転送にお
けるＤＭＡバス専有時間が極端に長いＤＭＡ転送要求元
が競合するＤＭＡバスでは、別のＤＭＡ転送要求元がＤ
ＭＡ転送許可されるまでに長い待ち時間を要する可能性
があり、高速にＤＭＡ転送を行なえなくなるという問題
点があった。
【０００４】本発明は、このような従来の技術が有する
課題を解決するために提案されたものであり、ＤＭＡ転
送する複数の回路が競合するＤＭＡバスにおいて、１つ
の回路に長時間ＤＭＡバスを専有させないＤＭＡバス調
停方式を提供することを目的とする。
課題を解決するために提案されたものであり、ＤＭＡ転
送する複数の回路が競合するＤＭＡバスにおいて、１つ
の回路に長時間ＤＭＡバスを専有させないＤＭＡバス調
停方式を提供することを目的とする。
【０００５】
【課題を解決するための手段】この目的を達成するため
に本発明は、一回のＤＭＡ転送でバースト転送を行なう
ために長時間ＤＭＡバスを専有し続ける第１の回路と一
回のＤＭＡ転送で短時間しかＤＭＡバスを専有しない複
数の第２の回路とがＤＭＡバスを共有してＤＭＡ転送を
行なうにあたって、ＤＭＡ転送要求があった第１または
第２の回路にＤＭＡ転送許可を与えるための調停を行な
うＤＭＡバス調停方式において、予め第１の回路が一回
のＤＭＡ転送でＤＭＡバスを専有できる専有時間長を記
憶しておくレジスタと、第２の回路のいずれかからＤＭ
Ａ転送要求があるときに、第１の回路にＤＭＡ転送許可
を与えている時間長を計測するカウンタと、上記レジス
タからの専有時間長とこのカウンタでの計測時間長とを
比較し、両者が一致したときに一致信号を出力する比較
部と、この比較部から一致信号が入力されたときに第１
の回路に転送待ち信号を送出する転送待ち信号送出部に
よってＤＭＡバス調停回路がなり、前記第１の回路が、
前記ＤＭＡバス調停回路から転送待ち信号を入力する
と、現在実行中の動作を行なったあとにＤＭＡバス要求
信号を中断し、かつ一定時間経過後に再びＤＭＡバス要
求信号を要求することによって、第２の回路のいずれか
がＤＭＡ転送要求中であるときに、第１の回路に対して
一回のＤＭＡ転送で一定時間以上ＤＭＡバスを専有させ
ず、第２の回路の待ち時間を短くできるよう制御を行な
う構成としてある。
に本発明は、一回のＤＭＡ転送でバースト転送を行なう
ために長時間ＤＭＡバスを専有し続ける第１の回路と一
回のＤＭＡ転送で短時間しかＤＭＡバスを専有しない複
数の第２の回路とがＤＭＡバスを共有してＤＭＡ転送を
行なうにあたって、ＤＭＡ転送要求があった第１または
第２の回路にＤＭＡ転送許可を与えるための調停を行な
うＤＭＡバス調停方式において、予め第１の回路が一回
のＤＭＡ転送でＤＭＡバスを専有できる専有時間長を記
憶しておくレジスタと、第２の回路のいずれかからＤＭ
Ａ転送要求があるときに、第１の回路にＤＭＡ転送許可
を与えている時間長を計測するカウンタと、上記レジス
タからの専有時間長とこのカウンタでの計測時間長とを
比較し、両者が一致したときに一致信号を出力する比較
部と、この比較部から一致信号が入力されたときに第１
の回路に転送待ち信号を送出する転送待ち信号送出部に
よってＤＭＡバス調停回路がなり、前記第１の回路が、
前記ＤＭＡバス調停回路から転送待ち信号を入力する
と、現在実行中の動作を行なったあとにＤＭＡバス要求
信号を中断し、かつ一定時間経過後に再びＤＭＡバス要
求信号を要求することによって、第２の回路のいずれか
がＤＭＡ転送要求中であるときに、第１の回路に対して
一回のＤＭＡ転送で一定時間以上ＤＭＡバスを専有させ
ず、第２の回路の待ち時間を短くできるよう制御を行な
う構成としてある。
【０００６】
【作用】上述した構成によれば、長時間ＤＭＡバスを専
有するようなＤＭＡ転送を行なう回路に対して、別の回
路からＤＭＡ転送要求があるときに、予め決められた一
定時間以上ＤＭＡバスを専有させない制御が可能とな
り、別の回路が短い待ち時間後にＤＭＡ転送を行なうこ
とができる。別の回路がＤＭＡ転送を終了させたあと
は、中断していたＤＭＡ転送を再開できる。また別の回
路からＤＭＡ転送要求がないときは、長時間ＤＭＡバス
を専有する回路のＤＭＡ転送は中断することなく継続で
きる。
有するようなＤＭＡ転送を行なう回路に対して、別の回
路からＤＭＡ転送要求があるときに、予め決められた一
定時間以上ＤＭＡバスを専有させない制御が可能とな
り、別の回路が短い待ち時間後にＤＭＡ転送を行なうこ
とができる。別の回路がＤＭＡ転送を終了させたあと
は、中断していたＤＭＡ転送を再開できる。また別の回
路からＤＭＡ転送要求がないときは、長時間ＤＭＡバス
を専有する回路のＤＭＡ転送は中断することなく継続で
きる。
【０００７】
【実施例】以下、本発明によるＤＭＡバス調停方式の具
体的な実施例を図面に基づき詳細に説明する。図１のブ
ロック図に、このＤＭＡバス調停方式の一実施例を示
す。この図で、第１の回路１と複数の第２の回路２がＤ
ＭＡバス３に接続され、これら第１および第２の回路
１，２がＤＭＡバス３を共有している。第１の回路１
は、一回のＤＭＡ転送でバースト転送を行なうために長
時間ＤＭＡバス３を専有し続ける回路であり、０番目か
ら（ｎ−１）番目までの複数の第２の回路２は、一回の
ＤＭＡ転送で短時間しかＤＭＡバス３を専有しない回路
である。
体的な実施例を図面に基づき詳細に説明する。図１のブ
ロック図に、このＤＭＡバス調停方式の一実施例を示
す。この図で、第１の回路１と複数の第２の回路２がＤ
ＭＡバス３に接続され、これら第１および第２の回路
１，２がＤＭＡバス３を共有している。第１の回路１
は、一回のＤＭＡ転送でバースト転送を行なうために長
時間ＤＭＡバス３を専有し続ける回路であり、０番目か
ら（ｎ−１）番目までの複数の第２の回路２は、一回の
ＤＭＡ転送で短時間しかＤＭＡバス３を専有しない回路
である。
【０００８】 これら第１および第２の回路１，２は、Ｄ
ＭＡ転送において競合する関係にあり、高速なデータ転
送を行なえるようにするためにＤＭＡバス調停回路４が
これらの回路１，２の調停を行なっている。すなわちＤ
ＭＡバス調停回路４は、第１の回路１および第２の回路
２からＤＭＡバス要求信号ＬＢＲＱおよびＢＲＱ０，Ｂ
ＲＱ１，…，ＢＲＱ（ｎ−１）をそれぞれ受信し、調停
を行なっていずれか１つの回路に対して転送許可信号Ｌ
ＢＡＫ，ＢＡＫ０，ＢＡＫ１，…，ＢＡＫ（ｎ−１）の
１つを返送する。
ＭＡ転送において競合する関係にあり、高速なデータ転
送を行なえるようにするためにＤＭＡバス調停回路４が
これらの回路１，２の調停を行なっている。すなわちＤ
ＭＡバス調停回路４は、第１の回路１および第２の回路
２からＤＭＡバス要求信号ＬＢＲＱおよびＢＲＱ０，Ｂ
ＲＱ１，…，ＢＲＱ（ｎ−１）をそれぞれ受信し、調停
を行なっていずれか１つの回路に対して転送許可信号Ｌ
ＢＡＫ，ＢＡＫ０，ＢＡＫ１，…，ＢＡＫ（ｎ−１）の
１つを返送する。
【０００９】 このＤＭＡバス調停回路４内の記憶部をな
すレジスタ５には、第１の回路１が一回のＤＭＡ転送で
ＤＭＡバス３を専有できる時間長Ｓが予め数値化されて
記憶されている。また、ＤＭＡバス調停回路４は、複数
の第２の回路２から送られてくるＤＭＡバス要求信号Ｂ
ＲＱ０，ＢＲＱ１，…，ＢＲＱ（ｎ−１）の論理和を取
り、この論理和出力と第１の回路１に送出している転送
許可信号ＬＢＡＫとの論理積を取って、この論理積出力
によって調停回路４内のカウンタ６の計時が開始される
ようにしている。すなわち、計時部をなすカウンタ６で
は、複数の第２の回路２のいずれかがＤＭＡバス転送要
求中であるときに、第１の回路１に転送許可信号ＬＢＡ
Ｋを返送している時間長の計測が行なわれる。この時間
長は、第１の回路１がＤＭＡ転送中であるために、第２
の回路２に転送許可信号が返送されてくるまでの待ち時
間の長さに相当している。
すレジスタ５には、第１の回路１が一回のＤＭＡ転送で
ＤＭＡバス３を専有できる時間長Ｓが予め数値化されて
記憶されている。また、ＤＭＡバス調停回路４は、複数
の第２の回路２から送られてくるＤＭＡバス要求信号Ｂ
ＲＱ０，ＢＲＱ１，…，ＢＲＱ（ｎ−１）の論理和を取
り、この論理和出力と第１の回路１に送出している転送
許可信号ＬＢＡＫとの論理積を取って、この論理積出力
によって調停回路４内のカウンタ６の計時が開始される
ようにしている。すなわち、計時部をなすカウンタ６で
は、複数の第２の回路２のいずれかがＤＭＡバス転送要
求中であるときに、第１の回路１に転送許可信号ＬＢＡ
Ｋを返送している時間長の計測が行なわれる。この時間
長は、第１の回路１がＤＭＡ転送中であるために、第２
の回路２に転送許可信号が返送されてくるまでの待ち時
間の長さに相当している。
【００１０】 レジスタ５の出力とカウンタ６の出力は、
ＤＭＡバス調停回路４内の比較器７に送られ、両出力が
一致したとき、すなわち第１の回路１がＤＭＡバス３を
専有可能な時間長Ｓと第１の回路１に転送許可信号ＬＢ
ＡＫが返送され続けた時間長とが一致したときに比較器
７からは一致信号に相当する“１”が出力される。ＤＭ
Ａバス調停回路４内の転送待ち信号送出部８では、この
比較器から“１”が入力されるのに同期して、第１の回
路１に対して転送待ち信号ＷＡＩＴの送出を行なう。こ
こで、比較器７と転送待ち信号送出部８は、転送待ち信
号発生部を構成している。
ＤＭＡバス調停回路４内の比較器７に送られ、両出力が
一致したとき、すなわち第１の回路１がＤＭＡバス３を
専有可能な時間長Ｓと第１の回路１に転送許可信号ＬＢ
ＡＫが返送され続けた時間長とが一致したときに比較器
７からは一致信号に相当する“１”が出力される。ＤＭ
Ａバス調停回路４内の転送待ち信号送出部８では、この
比較器から“１”が入力されるのに同期して、第１の回
路１に対して転送待ち信号ＷＡＩＴの送出を行なう。こ
こで、比較器７と転送待ち信号送出部８は、転送待ち信
号発生部を構成している。
【００１１】 ＤＭＡ転送中断手段を有する第１の回路１
は、この転送待ち信号ＷＡＩＴが送られてきた時点で、
現在実行中のメモリへの読み出しまたは書き込み動作を
行なったあとに、ＤＭＡバス調停回路４へのＤＭＡバス
要求信号ＬＢＲＱの送出を中断する。これに伴いＤＭＡ
バス調停回路４から第１の回路１に返送されていた転送
許可信号ＬＢＡＫの送出が停止され、ＤＭＡバス要求中
であった第２の回路２のうちのいずれかに転送許可信号
が返送される。これにより待ち状態にあった第２の回路
２のＤＭＡ転送動作が開始される。
は、この転送待ち信号ＷＡＩＴが送られてきた時点で、
現在実行中のメモリへの読み出しまたは書き込み動作を
行なったあとに、ＤＭＡバス調停回路４へのＤＭＡバス
要求信号ＬＢＲＱの送出を中断する。これに伴いＤＭＡ
バス調停回路４から第１の回路１に返送されていた転送
許可信号ＬＢＡＫの送出が停止され、ＤＭＡバス要求中
であった第２の回路２のうちのいずれかに転送許可信号
が返送される。これにより待ち状態にあった第２の回路
２のＤＭＡ転送動作が開始される。
【００１２】 第１の回路１は、ＤＭＡバス要求信号ＬＢ
ＲＱの送出を中断したあと、一定時間経過後に再びＤＭ
Ａバス要求信号ＬＢＲＱをＤＭＡバス調停回路４に送出
する。これを受けてＤＭＡバス調停回路４は、第１の回
路１に転送許可信号ＬＢＡＫを返送するので、第１の回
路１は一時中断していたメモリアドレスのつぎのアドレ
スからＤＭＡ転送を再開できる。
ＲＱの送出を中断したあと、一定時間経過後に再びＤＭ
Ａバス要求信号ＬＢＲＱをＤＭＡバス調停回路４に送出
する。これを受けてＤＭＡバス調停回路４は、第１の回
路１に転送許可信号ＬＢＡＫを返送するので、第１の回
路１は一時中断していたメモリアドレスのつぎのアドレ
スからＤＭＡ転送を再開できる。
【００１３】 つぎに、このような構成からなるＤＭＡバ
ス調停方式の動作を図２の波形図を参照して説明する。
なお、波形図に示されている信号は全て正論理となって
いる。第１の回路１に対してＤＭＡバス調停回路４から
転送許可信号ＬＢＡＫが返されていない間は、要求があ
った第２の回路２に対して順次転送許可信号が返され
る。図２の例では、ＤＭＡバス要求信号ＢＲＱ０のつぎ
にＤＭＡバス要求信号ＢＲＱ１がＤＭＡバス調停回路４
に入力されているので、転送許可信号ＢＡＫ０に続いて
転送許可信号ＢＡＫ１が返送されている。
ス調停方式の動作を図２の波形図を参照して説明する。
なお、波形図に示されている信号は全て正論理となって
いる。第１の回路１に対してＤＭＡバス調停回路４から
転送許可信号ＬＢＡＫが返されていない間は、要求があ
った第２の回路２に対して順次転送許可信号が返され
る。図２の例では、ＤＭＡバス要求信号ＢＲＱ０のつぎ
にＤＭＡバス要求信号ＢＲＱ１がＤＭＡバス調停回路４
に入力されているので、転送許可信号ＢＡＫ０に続いて
転送許可信号ＢＡＫ１が返送されている。
【００１４】 第１の回路１からＤＭＡバス要求信号ＬＢ
ＲＱが送出されてから、（ｎ−１）番目と０番目の第２
の回路２から順次ＤＭＡバス要求信号ＢＲＱ（ｎ−１）
とＢＲＱ０が送出されたことで、ＤＭＡバス調停回路４
から第１の回路１に転送許可信号ＬＢＡＫが返送された
あと、レジスタ５で予め決められた時間長Ｓが経過した
ときに、転送待ち信号ＷＡＩＴが第１の回路１に送られ
る。これを受けて第１の回路１は、出力していたＤＭＡ
バス要求信号ＬＢＲＱを落とすので、ＤＭＡバス調停回
路４は第１の回路１への転送許可信号ＬＢＡＫの返送を
停止し、（ｎ−１）番目の第２の回路２に対して転送許
可信号ＢＡＫ（ｎ−１）を返送する。その後０番目の第
２の回路２へ転送許可信号ＢＡＫ０の返送を行なう。第
１の回路１が、ＤＭＡバス要求信号ＬＢＲＱを落として
から一定時間後にＤＭＡバス要求信号ＬＢＲＱがＤＭＡ
バス調停回路４に再送されるので、ＤＭＡバス調停回路
４からは、転送許可信号ＢＡＫ０の返送後に第１の回路
１に対して転送許可信号ＬＢＡＫが返送され、第１の回
路１によるＤＭＡ転送動作が再開される。
ＲＱが送出されてから、（ｎ−１）番目と０番目の第２
の回路２から順次ＤＭＡバス要求信号ＢＲＱ（ｎ−１）
とＢＲＱ０が送出されたことで、ＤＭＡバス調停回路４
から第１の回路１に転送許可信号ＬＢＡＫが返送された
あと、レジスタ５で予め決められた時間長Ｓが経過した
ときに、転送待ち信号ＷＡＩＴが第１の回路１に送られ
る。これを受けて第１の回路１は、出力していたＤＭＡ
バス要求信号ＬＢＲＱを落とすので、ＤＭＡバス調停回
路４は第１の回路１への転送許可信号ＬＢＡＫの返送を
停止し、（ｎ−１）番目の第２の回路２に対して転送許
可信号ＢＡＫ（ｎ−１）を返送する。その後０番目の第
２の回路２へ転送許可信号ＢＡＫ０の返送を行なう。第
１の回路１が、ＤＭＡバス要求信号ＬＢＲＱを落として
から一定時間後にＤＭＡバス要求信号ＬＢＲＱがＤＭＡ
バス調停回路４に再送されるので、ＤＭＡバス調停回路
４からは、転送許可信号ＢＡＫ０の返送後に第１の回路
１に対して転送許可信号ＬＢＡＫが返送され、第１の回
路１によるＤＭＡ転送動作が再開される。
【００１５】 なお、本発明は上述した実施例に限定され
ず、要旨の範囲内で種々の変更実施が可能である。
ず、要旨の範囲内で種々の変更実施が可能である。
【００１６】
【発明の効果】以上説明したように本発明によれば、Ｄ
ＭＡバス調停回路が一回のＤＭＡ転送において長時間Ｄ
ＭＡバスを専有する回路に対して、他の回路からＤＭＡ
転送要求がある場合に転送待ち信号を送出することがで
きる。これにより長時間ＤＭＡバスを専有する回路は、
転送待ち信号を認識してからＤＭＡ転送を一時的に中断
するので、この回路以外にＤＭＡ転送要求している回路
は一定時間以上待つことなく、ＤＭＡ転送許可を得るこ
とができる。また長時間ＤＭＡバスを専有する回路から
のみＤＭＡ転送要求がある場合は、一時中断することな
くＤＭＡ転送を継続できる。したがって、複数の回路が
ＤＭＡバスを共有してＤＭＡ転送を行なう場合に、長時
間の待ちが発生するような不具合がなく、高速にＤＭＡ
転送を行なえるという利点がある。
ＭＡバス調停回路が一回のＤＭＡ転送において長時間Ｄ
ＭＡバスを専有する回路に対して、他の回路からＤＭＡ
転送要求がある場合に転送待ち信号を送出することがで
きる。これにより長時間ＤＭＡバスを専有する回路は、
転送待ち信号を認識してからＤＭＡ転送を一時的に中断
するので、この回路以外にＤＭＡ転送要求している回路
は一定時間以上待つことなく、ＤＭＡ転送許可を得るこ
とができる。また長時間ＤＭＡバスを専有する回路から
のみＤＭＡ転送要求がある場合は、一時中断することな
くＤＭＡ転送を継続できる。したがって、複数の回路が
ＤＭＡバスを共有してＤＭＡ転送を行なう場合に、長時
間の待ちが発生するような不具合がなく、高速にＤＭＡ
転送を行なえるという利点がある。
【００１７】
特に、長時間ＤＭＡバスを専有する回路に
ＤＭＡ転送を一時中断させる機能をもたせたので、長時
間ＤＭＡバスを専有する回路を優先させつつ、他の回路
における待ち時間の長時間を防ぐことができる。
ＤＭＡ転送を一時中断させる機能をもたせたので、長時
間ＤＭＡバスを専有する回路を優先させつつ、他の回路
における待ち時間の長時間を防ぐことができる。
【図１】本発明によるＤＭＡバス調停方式の一実施例を
示すブロック図である。
示すブロック図である。
【図２】このＤＭＡバス調停方式の動作を説明するため
の動作波形図である。
の動作波形図である。
１ ＤＭＡバスを長時間専有する第１の回路 ２ ＤＭＡバスを短時間しか専有しない複数の第２の回
路 ３ ＤＭＡバス ４ ＤＭＡバス調停回路 ５ レジスタ ６ カウンタ ７ 比較器 ８ 転送待ち信号送出部
路 ３ ＤＭＡバス ４ ＤＭＡバス調停回路 ５ レジスタ ６ カウンタ ７ 比較器 ８ 転送待ち信号送出部
Claims (1)
- 【請求項１】 一回のＤＭＡ転送で長時間ＤＭＡバスを
専有し続ける第１の回路と、一回のＤＭＡ転送で短時間
しかＤＭＡバスを専有しない複数の第２の回路とがＤＭ
Ａバスを共有してＤＭＡ転送を行なうにあたって、ＤＭ
Ａ転送要求があった第１または第２の回路にＤＭＡ転送
許可を与えるための調停を行なうＤＭＡバス調停方式に
おいて、 予め第１の回路が一回のＤＭＡ転送でＤＭＡバスを専有
できる専有時間長を記憶しておくレジスタと、第２の回
路のいずれかからＤＭＡ転送要求があるときに、第１の
回路にＤＭＡ転送許可を与えている時間長を計測するカ
ウンタと、上記レジスタからの専有時間長とこのカウン
タでの計測時間長とを比較し、両者が一致したときに一
致信号を出力する比較部と、この比較部から一致信号が
入力されたときに第１の回路に転送待ち信号を送出する
転送待ち信号送出部とによってＤＭＡバス調停回路がな
り、前記第１の回路が、前記ＤＭＡバス調停回路から 転送待
ち信号を入力すると、現在実行中の動作を行なったあと
にＤＭＡバス要求信号を中断し、かつ一定時間経過後に
再びＤＭＡバス要求信号を要求することによって、 第２の回路のいずれかがＤＭＡ転送要求中であるとき
に、第１の回路に対して一回のＤＭＡ転送で一定時間以
上ＤＭＡバスを専有させず、第２の回路の待ち時間を短
くすることを特徴とするＤＭＡバス調停方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3882392A JP2848082B2 (ja) | 1992-01-29 | 1992-01-29 | Ｄｍａバス調停方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3882392A JP2848082B2 (ja) | 1992-01-29 | 1992-01-29 | Ｄｍａバス調停方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05204832A JPH05204832A (ja) | 1993-08-13 |
| JP2848082B2 true JP2848082B2 (ja) | 1999-01-20 |
Family
ID=12535973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3882392A Expired - Lifetime JP2848082B2 (ja) | 1992-01-29 | 1992-01-29 | Ｄｍａバス調停方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2848082B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4934000B2 (ja) * | 2007-10-12 | 2012-05-16 | 株式会社リコー | 調停装置、調停方法及びプログラム |
| JP5424138B2 (ja) * | 2012-02-17 | 2014-02-26 | 株式会社リコー | 調停装置、画像形成装置、調停方法及びプログラム |
-
1992
- 1992-01-29 JP JP3882392A patent/JP2848082B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05204832A (ja) | 1993-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4449183A (en) | Arbitration scheme for a multiported shared functional device for use in multiprocessing systems | |
| US5276887A (en) | Bus arbitration system for granting bus access to devices following two-wire bus arbitration protocol and devices following three-wire bus arbitration protocol | |
| US5301283A (en) | Dynamic arbitration for system bus control in multiprocessor data processing system | |
| JP2559906B2 (ja) | アービトレーション・システム及び方法 | |
| US5293491A (en) | Data processing system and memory controller for lock semaphore operations | |
| US5717873A (en) | Deadlock avoidance mechanism and method for multiple bus topology | |
| JP2574976B2 (ja) | 中央アービタをスレーブアービタに変換する方法およびシステム | |
| US4896266A (en) | Bus activity sequence controller | |
| EP0737925A1 (en) | Pipelined distributed bus arbitration system | |
| EP0512685B1 (en) | Quadrature bus protocol for carrying out transactions in a computer system | |
| JPH06231074A (ja) | システムバスの多重アクセス方式 | |
| US4901226A (en) | Inter and intra priority resolution network for an asynchronous bus system | |
| US7062588B2 (en) | Data processing device accessing a memory in response to a request made by an external bus master | |
| US5150466A (en) | Flexible distributed bus priority network | |
| US5627968A (en) | Data transfer apparatus which allows data to be transferred between data devices without accessing a shared memory | |
| US6026455A (en) | Architecture and method for providing guaranteed access for a retrying bus master to a data transfer bridge connecting two buses in a computer system | |
| US5931931A (en) | Method for bus arbitration in a multiprocessor system | |
| JPH04230563A (ja) | データ処理システム | |
| JPH05204832A (ja) | Ｄｍａバス調停方式 | |
| JP2000250852A (ja) | バス調停装置、バスシステムおよびバス調停方法 | |
| KR100451789B1 (ko) | 자원 공유를 위한 프로세서 중재장치 및 중재방법 | |
| JP3820831B2 (ja) | メモリ制御方法及び装置 | |
| JPH02281356A (ja) | 共有メモリ装置 | |
| JP2001318906A (ja) | マルチプロセッサ装置 | |
| JPS61248153A (ja) | マルチプロセツサシステムにおけるメモリアクセス制御方式 |