JPH06231074A - システムバスの多重アクセス方式 - Google Patents
システムバスの多重アクセス方式Info
- Publication number
- JPH06231074A JPH06231074A JP5014184A JP1418493A JPH06231074A JP H06231074 A JPH06231074 A JP H06231074A JP 5014184 A JP5014184 A JP 5014184A JP 1418493 A JP1418493 A JP 1418493A JP H06231074 A JPH06231074 A JP H06231074A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- signal line
- request
- data
- end signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 パーソナルコンピュータなどのＩ／Ｏアクセ
スの遅いシステムバスにおいて、バスの使用効率を向上
させる。 【構成】 システムバスは、アドレスバス９、データバ
ス１０、制御バス１１、バスリクエスト信号線１２，１
３、バスグラント信号線１４，１５及びエンド信号線１
６〜１８で構成され、システムバスにはシステムバス管
理回路１が接続されると共に、システムバスには、バス
マスター装置３，４と、スレーブインタフェース回路
７，８を備えたスレーブ装置５，６とが接続される。バ
スマスター装置３又は４は、システムバスのアクセスの
際に制御バス１１上にエンド信号線の番号を指定して、
当該エンド信号線がアクティブになった時、バスを開放
する。このエンド信号の調停をシステムバス管理回路１
の集中調停回路２とスレーブ装置５，６のスレーブイン
タフェース回路（分散調停回路）７，８によって行う。
これによりシステムバスの多重アクセスが可能になる。
スの遅いシステムバスにおいて、バスの使用効率を向上
させる。 【構成】 システムバスは、アドレスバス９、データバ
ス１０、制御バス１１、バスリクエスト信号線１２，１
３、バスグラント信号線１４，１５及びエンド信号線１
６〜１８で構成され、システムバスにはシステムバス管
理回路１が接続されると共に、システムバスには、バス
マスター装置３，４と、スレーブインタフェース回路
７，８を備えたスレーブ装置５，６とが接続される。バ
スマスター装置３又は４は、システムバスのアクセスの
際に制御バス１１上にエンド信号線の番号を指定して、
当該エンド信号線がアクティブになった時、バスを開放
する。このエンド信号の調停をシステムバス管理回路１
の集中調停回路２とスレーブ装置５，６のスレーブイン
タフェース回路（分散調停回路）７，８によって行う。
これによりシステムバスの多重アクセスが可能になる。
Description
【０００１】
【産業上の利用分野】本発明は、システムバスの多重ア
クセス方式に関し、特にパーソナルコンピュータなどの
Ｉ／Ｏアクセスの遅いシステムバスの制御方式に関す
る。
クセス方式に関し、特にパーソナルコンピュータなどの
Ｉ／Ｏアクセスの遅いシステムバスの制御方式に関す
る。
【０００２】
【従来の技術】従来、この種のシステムバス制御方式で
は、システムバスに接続されている或るバスマスター装
置（例えば、中央処理ユニット（ＣＰＵ）やダイレクト
メモリアクセスコントローラ（ＤＭＡＣ））がスレーブ
装置（例えば、メモリやその他の入出力（Ｉ／Ｏ）装
置）に対してデータ転送を行うためにシステムバスに対
してバス要求信号を出し、システムバスの使用権を得た
場合、そのスレーブ装置とのデータ転送のためにシステ
ムバスが占有される。
は、システムバスに接続されている或るバスマスター装
置（例えば、中央処理ユニット（ＣＰＵ）やダイレクト
メモリアクセスコントローラ（ＤＭＡＣ））がスレーブ
装置（例えば、メモリやその他の入出力（Ｉ／Ｏ）装
置）に対してデータ転送を行うためにシステムバスに対
してバス要求信号を出し、システムバスの使用権を得た
場合、そのスレーブ装置とのデータ転送のためにシステ
ムバスが占有される。
【０００３】そのスレーブ装置がアクセスタイムの長い
装置であるならば、その間、バスマスター装置はシステ
ムバスはスレーブ装置からの応答を待っているため、こ
のスレーブ装置がデータ転送が終わるまでシステムバス
の使用権を占有していることになっている。
装置であるならば、その間、バスマスター装置はシステ
ムバスはスレーブ装置からの応答を待っているため、こ
のスレーブ装置がデータ転送が終わるまでシステムバス
の使用権を占有していることになっている。
【０００４】従来では、システムバス制御は、バスマス
ター装置からのバス要求信号を一括して管理し、調停す
る集中調停方式が考えられていた。
ター装置からのバス要求信号を一括して管理し、調停す
る集中調停方式が考えられていた。
【０００５】
【発明が解決しようとする課題】従来は上述したよう
に、システムバスに対してバス要求信号を出してシステ
ムバスの使用権を得た後、データ転送が終了するまでシ
ステムバスを占有する。つまり、それぞれ装置間のデー
タ転送の際にはシステムバスが実際に使用されるが、そ
れ以外では、例えば、データ転送のためのアクセスタイ
ム）では、システムバスは使用されていないため、アク
セスタイムの長い装置が使用権を得た時、システムバス
の使用効率は非常に低くなる問題があった。
に、システムバスに対してバス要求信号を出してシステ
ムバスの使用権を得た後、データ転送が終了するまでシ
ステムバスを占有する。つまり、それぞれ装置間のデー
タ転送の際にはシステムバスが実際に使用されるが、そ
れ以外では、例えば、データ転送のためのアクセスタイ
ム）では、システムバスは使用されていないため、アク
セスタイムの長い装置が使用権を得た時、システムバス
の使用効率は非常に低くなる問題があった。
【０００６】本発明はこのような問題点を解決したもの
であり、その目的はシステムバスの使用効率を向上させ
ることにある。
であり、その目的はシステムバスの使用効率を向上させ
ることにある。
【０００７】
【課題を解決するための手段】本発明によれば、アドレ
スバスと、データバスと、制御バスと、第１及び第２の
リクエスト信号線と、第１及び第２のグラント信号線
と、第１及び第２のエンド信号線とを、含むシステムバ
スと；前記アドレスバス、前記データバス、前記制御バ
ス、前記第１のリクエスト信号線、前記第１のグラント
信号線、及び前記第１及び前記第２のエンド信号線に接
続された第１のバスマスター装置と；前記アドレスバ
ス、前記データバス、前記制御バス、前記第２のリクエ
スト信号線、前記第２のグラント信号線、及び前記第１
及び前記第２のエンド信号線に接続された第２のバスマ
スター装置と；前記アドレスバス、前記データバス、前
記制御バス、及び前記第１及び前記第２のエンド信号線
に接続された第１のスレーブ装置と；前記アドレスバ
ス、前記データバス、前記制御バス、及び前記第１及び
前記第２のエンド信号線に接続された第２のスレーブ装
置と；前記第１及び前記第２のリクエスト信号線、前記
第１及び前記第２のグラント信号線、及び前記第１及び
前記第２のエンド信号に接続された集中調停回路と；
を、有し、前記第１のバスマスター装置は、前記第１の
スレーブ装置への書込みデータの書込みを行う際には、
前記第１のリクエスト信号線をアクティブにすることに
より、データ転送の開始要求を前記第１のリクエスト信
号線に送出し、このデータ転送の開始要求に対して前記
集中調停回路が前記第１のグラント信号線をアクティブ
にすることにより前記集中調停回路からデータ転送開始
許可を得た場合、前記第１のスレーブ装置のアドレスを
前記アドレスバスに、前記書込みデータを前記データバ
スに、前記第１及び前記第２のエンド信号線の一つを、
指定されたエンド信号線として指定するエンド信号線指
定信号を前記制御バスに、それぞれ一定期間送出すると
共に、前記第１のリクエスト信号線をインアクティブに
することにより、前記データ転送の開始要求の前記第１
のリクエスト信号線への送出を停止して、前記第２のバ
スマスター装置が、前記第２のリクエスト信号線をアク
ティブにして、別のデータ転送の開始要求を前記第２の
リクエスト信号線に送出することを許可し、前記第１の
スレーブ装置は、前記第１のスレーブ装置のアドレスを
前記アドレスバスから、前記書込みデータを前記データ
バスから、前記エンド信号線指定信号を前記制御バスか
ら受けて、前記書込みデータの書込みを開始し、書込み
が終了した時点で、前記指定されたエンド信号線を一定
期間アクティブにすることにより、前記指定されたエン
ド信号線に書込み終了要求を送出し、前記第１のバスマ
スター装置に書込み終了を確認させ、前記集中調停回路
は、前記第１のバスマスター装置が前記第１のリクエス
ト信号線をアクティブからインアクティブにした時点以
降、前記第１のスレーブ装置が前記指定されたエンド信
号線をアクティブにしている期間を除いて、前記第２の
バスマスター装置からの前記別のデータ転送の開始要求
に対して前記第２のグラント信号線をアクティブにする
ことにより前記第２のバスマスター装置にデータ転送開
始許可を与えることができることを特徴とするシステム
バスの多重アクセス方式が得られる。
スバスと、データバスと、制御バスと、第１及び第２の
リクエスト信号線と、第１及び第２のグラント信号線
と、第１及び第２のエンド信号線とを、含むシステムバ
スと；前記アドレスバス、前記データバス、前記制御バ
ス、前記第１のリクエスト信号線、前記第１のグラント
信号線、及び前記第１及び前記第２のエンド信号線に接
続された第１のバスマスター装置と；前記アドレスバ
ス、前記データバス、前記制御バス、前記第２のリクエ
スト信号線、前記第２のグラント信号線、及び前記第１
及び前記第２のエンド信号線に接続された第２のバスマ
スター装置と；前記アドレスバス、前記データバス、前
記制御バス、及び前記第１及び前記第２のエンド信号線
に接続された第１のスレーブ装置と；前記アドレスバ
ス、前記データバス、前記制御バス、及び前記第１及び
前記第２のエンド信号線に接続された第２のスレーブ装
置と；前記第１及び前記第２のリクエスト信号線、前記
第１及び前記第２のグラント信号線、及び前記第１及び
前記第２のエンド信号に接続された集中調停回路と；
を、有し、前記第１のバスマスター装置は、前記第１の
スレーブ装置への書込みデータの書込みを行う際には、
前記第１のリクエスト信号線をアクティブにすることに
より、データ転送の開始要求を前記第１のリクエスト信
号線に送出し、このデータ転送の開始要求に対して前記
集中調停回路が前記第１のグラント信号線をアクティブ
にすることにより前記集中調停回路からデータ転送開始
許可を得た場合、前記第１のスレーブ装置のアドレスを
前記アドレスバスに、前記書込みデータを前記データバ
スに、前記第１及び前記第２のエンド信号線の一つを、
指定されたエンド信号線として指定するエンド信号線指
定信号を前記制御バスに、それぞれ一定期間送出すると
共に、前記第１のリクエスト信号線をインアクティブに
することにより、前記データ転送の開始要求の前記第１
のリクエスト信号線への送出を停止して、前記第２のバ
スマスター装置が、前記第２のリクエスト信号線をアク
ティブにして、別のデータ転送の開始要求を前記第２の
リクエスト信号線に送出することを許可し、前記第１の
スレーブ装置は、前記第１のスレーブ装置のアドレスを
前記アドレスバスから、前記書込みデータを前記データ
バスから、前記エンド信号線指定信号を前記制御バスか
ら受けて、前記書込みデータの書込みを開始し、書込み
が終了した時点で、前記指定されたエンド信号線を一定
期間アクティブにすることにより、前記指定されたエン
ド信号線に書込み終了要求を送出し、前記第１のバスマ
スター装置に書込み終了を確認させ、前記集中調停回路
は、前記第１のバスマスター装置が前記第１のリクエス
ト信号線をアクティブからインアクティブにした時点以
降、前記第１のスレーブ装置が前記指定されたエンド信
号線をアクティブにしている期間を除いて、前記第２の
バスマスター装置からの前記別のデータ転送の開始要求
に対して前記第２のグラント信号線をアクティブにする
ことにより前記第２のバスマスター装置にデータ転送開
始許可を与えることができることを特徴とするシステム
バスの多重アクセス方式が得られる。
【０００８】更に本発明によれば、アドレスバスと、デ
ータバスと、制御バスと、第１及び第２のリクエスト信
号線と、第１及び第２のグラント信号線と、第１及び第
２のエンド信号線とを、含むシステムバスと；前記アド
レスバス、前記データバス、前記制御バス、前記第１の
リクエスト信号線、前記第１のグラント信号線、及び前
記第１及び前記第２のエンド信号線に接続された第１の
バスマスター装置と；前記アドレスバス、前記データバ
ス、前記制御バス、前記第２のリクエスト信号線、前記
第２のグラント信号線、及び前記第１及び前記第２のエ
ンド信号線に接続された第２のバスマスター装置と；前
記アドレスバス、前記データバス、前記制御バス、及び
前記第１及び前記第２のエンド信号線に接続された第１
のスレーブ装置と；前記アドレスバス、前記データバ
ス、前記制御バス、及び前記第１及び前記第２のエンド
信号線に接続された第２のスレーブ装置と；前記第１及
び前記第２のリクエスト信号線、前記第１及び前記第２
のグラント信号線、及び前記第１及び前記第２のエンド
信号に接続された集中調停回路と；を、有し、前記第１
のバスマスター装置は、前記第１のスレーブ装置からの
データの読み込みを行う際には、前記第１のリクエスト
信号線をアクティブにすることにより、データ転送の開
始要求を前記第１のリクエスト信号線に送出し、このデ
ータ転送の開始要求に対して前記集中調停回路が前記第
１のグラント信号線をアクティブにすることにより前記
集中調停回路からデータ転送開始許可を得た場合、前記
第１のスレーブ装置のアドレスを前記アドレスバスに、
前記第１及び前記第２のエンド信号線の一つを、指定さ
れたエンド信号線として指定するエンド信号線指定信号
を前記制御バスに、それぞれ一定期間送出すると共に、
前記第１のリクエスト信号線をインアクティブにするこ
とにより、前記データ転送の開始要求の前記第１のリク
エスト信号線への送出を停止して、前記第２のバスマス
ター装置が、前記第２のリクエスト信号線をアクティブ
にして、別のデータ転送の開始要求を前記第２のリクエ
スト信号線に送出することを許可し、前記第１のスレー
ブ装置は、前記第１のスレーブ装置のアドレスを前記ア
ドレスバスから、前記エンド信号線指定信号を前記制御
バスから受けて、前記データの読み出しを開始し、読み
出しが終了した時点で、前記指定されたエンド信号線を
一定期間アクティブにすることにより、前記指定された
エンド信号線に読み出したデータの転送開始要求を送出
し、前記第１のバスマスター装置に前記読み出したデー
タの転送開始を確認させ、続いて前記読み出したデータ
を前記データバスを介して前記第１のバスマスター装置
に転送し、前記集中調停回路は、前記第１のバスマスタ
ー装置が前記第１のリクエスト信号線をアクティブから
インアクティブにした時点以降、前記第１のスレーブ装
置が前記指定されたエンド信号線をアクティブにしてい
る期間を除いて、前記第２のバスマスター装置からの前
記別のデータ転送の開始要求に対して前記第２のグラン
ト信号線をアクティブにすることにより前記第２のバス
マスター装置にデータ転送開始許可を与えることができ
ることを特徴とするシステムバスの多重アクセス方式が
得られる。
ータバスと、制御バスと、第１及び第２のリクエスト信
号線と、第１及び第２のグラント信号線と、第１及び第
２のエンド信号線とを、含むシステムバスと；前記アド
レスバス、前記データバス、前記制御バス、前記第１の
リクエスト信号線、前記第１のグラント信号線、及び前
記第１及び前記第２のエンド信号線に接続された第１の
バスマスター装置と；前記アドレスバス、前記データバ
ス、前記制御バス、前記第２のリクエスト信号線、前記
第２のグラント信号線、及び前記第１及び前記第２のエ
ンド信号線に接続された第２のバスマスター装置と；前
記アドレスバス、前記データバス、前記制御バス、及び
前記第１及び前記第２のエンド信号線に接続された第１
のスレーブ装置と；前記アドレスバス、前記データバ
ス、前記制御バス、及び前記第１及び前記第２のエンド
信号線に接続された第２のスレーブ装置と；前記第１及
び前記第２のリクエスト信号線、前記第１及び前記第２
のグラント信号線、及び前記第１及び前記第２のエンド
信号に接続された集中調停回路と；を、有し、前記第１
のバスマスター装置は、前記第１のスレーブ装置からの
データの読み込みを行う際には、前記第１のリクエスト
信号線をアクティブにすることにより、データ転送の開
始要求を前記第１のリクエスト信号線に送出し、このデ
ータ転送の開始要求に対して前記集中調停回路が前記第
１のグラント信号線をアクティブにすることにより前記
集中調停回路からデータ転送開始許可を得た場合、前記
第１のスレーブ装置のアドレスを前記アドレスバスに、
前記第１及び前記第２のエンド信号線の一つを、指定さ
れたエンド信号線として指定するエンド信号線指定信号
を前記制御バスに、それぞれ一定期間送出すると共に、
前記第１のリクエスト信号線をインアクティブにするこ
とにより、前記データ転送の開始要求の前記第１のリク
エスト信号線への送出を停止して、前記第２のバスマス
ター装置が、前記第２のリクエスト信号線をアクティブ
にして、別のデータ転送の開始要求を前記第２のリクエ
スト信号線に送出することを許可し、前記第１のスレー
ブ装置は、前記第１のスレーブ装置のアドレスを前記ア
ドレスバスから、前記エンド信号線指定信号を前記制御
バスから受けて、前記データの読み出しを開始し、読み
出しが終了した時点で、前記指定されたエンド信号線を
一定期間アクティブにすることにより、前記指定された
エンド信号線に読み出したデータの転送開始要求を送出
し、前記第１のバスマスター装置に前記読み出したデー
タの転送開始を確認させ、続いて前記読み出したデータ
を前記データバスを介して前記第１のバスマスター装置
に転送し、前記集中調停回路は、前記第１のバスマスタ
ー装置が前記第１のリクエスト信号線をアクティブから
インアクティブにした時点以降、前記第１のスレーブ装
置が前記指定されたエンド信号線をアクティブにしてい
る期間を除いて、前記第２のバスマスター装置からの前
記別のデータ転送の開始要求に対して前記第２のグラン
ト信号線をアクティブにすることにより前記第２のバス
マスター装置にデータ転送開始許可を与えることができ
ることを特徴とするシステムバスの多重アクセス方式が
得られる。
【０００９】即ち、システムバス上のバスマスター装置
は、スレーブ装置に対してアクセスの始めに各装置にそ
れぞれエンド信号線の番号を制御バス上に指定してアク
セスを行い、指定したエンド信号がアクティブになるま
で、他のバスマスター装置からのアクセス要求があれ
ば、システムバスを開放する。
は、スレーブ装置に対してアクセスの始めに各装置にそ
れぞれエンド信号線の番号を制御バス上に指定してアク
セスを行い、指定したエンド信号がアクティブになるま
で、他のバスマスター装置からのアクセス要求があれ
ば、システムバスを開放する。
【００１０】これは、具体的には、システムバスの集中
調停機能を持つ集中調停回路で行われる。また、各スレ
ーブ装置からのエンド信号線の調停として、各スレーブ
装置にスレーブインタフェース回路を備え、分散調停を
行う。
調停機能を持つ集中調停回路で行われる。また、各スレ
ーブ装置からのエンド信号線の調停として、各スレーブ
装置にスレーブインタフェース回路を備え、分散調停を
行う。
【００１１】
【作用】システムバス上のバスマスター装置がアクセス
タイムの長いスレーブ装置とアクセスする際、データ転
送を実行するまでシステムバスを開放することが出来
る。したがって、バスマスター装置は、各スレーブ装置
に対して各バスサイクルを終了させない内に次々とアク
セスを行うことができる。即ち、多重アクセスを行うこ
とができる。特開平１−１６６２４３号公報にもシステ
ムバスの転送レートを向上させるシステムバスの制御方
式が提案されているが、この制御方式では本発明による
多重アクセスを行ってはいない。
タイムの長いスレーブ装置とアクセスする際、データ転
送を実行するまでシステムバスを開放することが出来
る。したがって、バスマスター装置は、各スレーブ装置
に対して各バスサイクルを終了させない内に次々とアク
セスを行うことができる。即ち、多重アクセスを行うこ
とができる。特開平１−１６６２４３号公報にもシステ
ムバスの転送レートを向上させるシステムバスの制御方
式が提案されているが、この制御方式では本発明による
多重アクセスを行ってはいない。
【００１２】
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。
詳細に説明する。
【００１３】図１は本発明の実施例のブロック図であ
り、システムバスは、アドレスバス９と、データバス１
０と、制御バス１１と、リクエスト信号線１２及び１３
と、グラント信号線１４及び１５と、エンド信号線１
６、１７、及び１８とを、含む。システムバスには、シ
ステムバスのアクセスを管理するシステムバス管理回路
１と、バスの使用権を得て、スレーブ装置５，６をアク
セスするバスマスター装置３，４と、バスマスター装置
３，４からアクセスされるスレーブ装置５，６が接続さ
れている。
り、システムバスは、アドレスバス９と、データバス１
０と、制御バス１１と、リクエスト信号線１２及び１３
と、グラント信号線１４及び１５と、エンド信号線１
６、１７、及び１８とを、含む。システムバスには、シ
ステムバスのアクセスを管理するシステムバス管理回路
１と、バスの使用権を得て、スレーブ装置５，６をアク
セスするバスマスター装置３，４と、バスマスター装置
３，４からアクセスされるスレーブ装置５，６が接続さ
れている。
【００１４】システムバスには、アドレスバス９、デー
タバス１０、制御バス１１以外にも、各バスマスター装
置３，４から出力され、バス使用権を要求するリクエス
ト信号線１２，１３と、システムバス管理回路１からそ
の応答として出力されるグラント信号線１４，１５と、
エンド信号線１６，１７，１８が含まれている。以下、
説明の便宜上、これらの信号線１２〜１８に送出される
信号も対応する参照符号１２〜１８を用いて表現するこ
ともある。
タバス１０、制御バス１１以外にも、各バスマスター装
置３，４から出力され、バス使用権を要求するリクエス
ト信号線１２，１３と、システムバス管理回路１からそ
の応答として出力されるグラント信号線１４，１５と、
エンド信号線１６，１７，１８が含まれている。以下、
説明の便宜上、これらの信号線１２〜１８に送出される
信号も対応する参照符号１２〜１８を用いて表現するこ
ともある。
【００１５】本発明においてシステムバスのバス使用権
は、システムバス管理回路１の集中調停回路２及びスレ
ーブ装置５，６の分散調停回路７，８によって決定され
る。
は、システムバス管理回路１の集中調停回路２及びスレ
ーブ装置５，６の分散調停回路７，８によって決定され
る。
【００１６】図２は、システムバス管理回路１での集中
調停回路２を説明するための図である。集中調停回路２
では、バス要求信号１２，１３とエンド信号１６，１
７，１８が競合した場合、エンド信号を優先する（エン
ド信号＞バスリクエスト信号）。つまり、エンド信号１
６，１７，１８のどれかがアクティブ（論理“１”）に
なっていたら、バス獲得許可信号であるバスグラント信
号１４，１５のどちらもアクティブにならない。これを
ＯＲ回路２０とＡＮＤ回路２１によって実現する。
調停回路２を説明するための図である。集中調停回路２
では、バス要求信号１２，１３とエンド信号１６，１
７，１８が競合した場合、エンド信号を優先する（エン
ド信号＞バスリクエスト信号）。つまり、エンド信号１
６，１７，１８のどれかがアクティブ（論理“１”）に
なっていたら、バス獲得許可信号であるバスグラント信
号１４，１５のどちらもアクティブにならない。これを
ＯＲ回路２０とＡＮＤ回路２１によって実現する。
【００１７】また、バスマスター装置３，４からバス要
求信号であるバスリクエスト信号１２，１３が競合した
場合、固定又は回転方式バス調停回路１９は、固定又は
回転順位等の方式によりバスの獲得優先を決定する。
求信号であるバスリクエスト信号１２，１３が競合した
場合、固定又は回転方式バス調停回路１９は、固定又は
回転順位等の方式によりバスの獲得優先を決定する。
【００１８】図３は、スレーブ装置５（又は６）でのス
レーブインタフェース回路（分散調停回路）７（又は
８）の説明図である。このスレーブインタフェース回路
（分散調停回路）７（又は８）は、スレーブ装置５（又
は６）に組み込まれており、アドレスバス９及び制御バ
ス１１に接続され、エンド信号を生成するエンド信号生
成回路２２と、エンド信号生成回路２２及びエンド信号
線１６，１７，１８に接続される固定方式調停回路２３
とを、有し、各スレーブ装置５，６から出力されるエン
ド信号１６，１７，１８を互いに監視し、自エンド信号
と他エンド信号が競合した場合、固定方式調停回路２３
において、任意の調停方式によって調停を行ない、優先
順位を決定する。本実施例では、調停回路２３の固定方
式調停により優先順位は、エンド信号１６＜エンド信号
１７＜エンド信号１８とする。エンドスレーブインタフ
ェース回路（分散調停回路）７（又は８）では、アドレ
スバス９と制御バス１１からエンド信号生成回路２２に
て、自スレーブ装置のエンド信号を生成する。エンド信
号生成回路２２で生成されたエンド信号と他のエンド信
号を固定方式調停回路２３で調停し、エンド信号１６又
はエンド信号１７又はエンド信号１８のどれかを出力す
る。ただし、他のエンド信号を固定方式調停回路２３に
入力する際、実際の回路ではエンド信号に自由度を持た
せるため、全てのエンド信号１６，１７，１８を入力す
る。 ［動作説明］図４は、バスマスター装置３からスレーブ
装置５へのデータ書き込み（ライト動作）及びバスマス
ター装置４からスレーブ装置６へのデータ書き込み（ラ
イト動作）の実施例を説明したものである。システムバ
スの動作基準となるバスサイクル番号を１番目から１２
番目まで（以下サイクル［１］〜［１２］）示す。
レーブインタフェース回路（分散調停回路）７（又は
８）の説明図である。このスレーブインタフェース回路
（分散調停回路）７（又は８）は、スレーブ装置５（又
は６）に組み込まれており、アドレスバス９及び制御バ
ス１１に接続され、エンド信号を生成するエンド信号生
成回路２２と、エンド信号生成回路２２及びエンド信号
線１６，１７，１８に接続される固定方式調停回路２３
とを、有し、各スレーブ装置５，６から出力されるエン
ド信号１６，１７，１８を互いに監視し、自エンド信号
と他エンド信号が競合した場合、固定方式調停回路２３
において、任意の調停方式によって調停を行ない、優先
順位を決定する。本実施例では、調停回路２３の固定方
式調停により優先順位は、エンド信号１６＜エンド信号
１７＜エンド信号１８とする。エンドスレーブインタフ
ェース回路（分散調停回路）７（又は８）では、アドレ
スバス９と制御バス１１からエンド信号生成回路２２に
て、自スレーブ装置のエンド信号を生成する。エンド信
号生成回路２２で生成されたエンド信号と他のエンド信
号を固定方式調停回路２３で調停し、エンド信号１６又
はエンド信号１７又はエンド信号１８のどれかを出力す
る。ただし、他のエンド信号を固定方式調停回路２３に
入力する際、実際の回路ではエンド信号に自由度を持た
せるため、全てのエンド信号１６，１７，１８を入力す
る。 ［動作説明］図４は、バスマスター装置３からスレーブ
装置５へのデータ書き込み（ライト動作）及びバスマス
ター装置４からスレーブ装置６へのデータ書き込み（ラ
イト動作）の実施例を説明したものである。システムバ
スの動作基準となるバスサイクル番号を１番目から１２
番目まで（以下サイクル［１］〜［１２］）示す。
【００１９】サイクル［２］では、マスター装置３から
バス要求３３が出て、サイクル［３］では、マスター装
置３がバス使用権を獲得する（３４）。サイクル［４］
では、マスター装置３がエンド信号線１８を指定して
（２７）スレーブ装置５に対するライトサイクルを実行
する。同時にマスター装置４からバス要求３５が出る。
サイクル［５］では、マスター装置４のバス要求を検出
する。
バス要求３３が出て、サイクル［３］では、マスター装
置３がバス使用権を獲得する（３４）。サイクル［４］
では、マスター装置３がエンド信号線１８を指定して
（２７）スレーブ装置５に対するライトサイクルを実行
する。同時にマスター装置４からバス要求３５が出る。
サイクル［５］では、マスター装置４のバス要求を検出
する。
【００２０】しかし、サイクル［６］にてマスター装置
３からスレーブ装置５へのライトサイクル終了を示すエ
ンド信号１８がアクティブになったため、システムバス
管理回路１の集中調停回路２によって、バスグラント信
号１４とエンド信号１８が調停され、エンド信号１８が
優先される。サイクル［７］にて、マスター装置４がバ
スを獲得する。サイクル［８］では、マスター装置４が
エンド信号１７を指定してスレーブ６にライトサイクル
を実行する。サイクル［１１］では、エンド信号１７か
らスレーブ６へのライトサイクル終了を示すエンド信号
１７がアクティブになる。
３からスレーブ装置５へのライトサイクル終了を示すエ
ンド信号１８がアクティブになったため、システムバス
管理回路１の集中調停回路２によって、バスグラント信
号１４とエンド信号１８が調停され、エンド信号１８が
優先される。サイクル［７］にて、マスター装置４がバ
スを獲得する。サイクル［８］では、マスター装置４が
エンド信号１７を指定してスレーブ６にライトサイクル
を実行する。サイクル［１１］では、エンド信号１７か
らスレーブ６へのライトサイクル終了を示すエンド信号
１７がアクティブになる。
【００２１】なお、図４において、２５はバスマスター
装置３からのスレーブ装置５へのライトアドレス、２６
はバスマスター装置３からのスレーブ装置５へのライト
データ、２７はバスマスター装置３からのスレーブ装置
５への番号指定（エンド信号線１８指定）、２８はバス
マスター装置４からのスレーブ装置６へのライトアドレ
ス、２９はバスマスター装置４からのスレーブ装置６へ
のライトデータ、３０はバスマスター装置４からのスレ
ーブ装置６への番号指定（エンド信号線１７指定）、３
１はスレーブ装置６からのライトサイクル終了、３２は
スレーブ装置５からのライトサイクル終了、３３はバス
マスター装置３からバスリクエスト信号線アクティブ
（バス獲得要求）、３４はバスマスター装置３へのバス
グラント信号線アクティブ（バス獲得許可）、３５はバ
スマスター装置４からバスリクエスト信号線アクティブ
（バス獲得要求）、３６はバスマスター装置４へのバス
グラント信号線アクティブ（バス獲得許可）をそれぞれ
示している。
装置３からのスレーブ装置５へのライトアドレス、２６
はバスマスター装置３からのスレーブ装置５へのライト
データ、２７はバスマスター装置３からのスレーブ装置
５への番号指定（エンド信号線１８指定）、２８はバス
マスター装置４からのスレーブ装置６へのライトアドレ
ス、２９はバスマスター装置４からのスレーブ装置６へ
のライトデータ、３０はバスマスター装置４からのスレ
ーブ装置６への番号指定（エンド信号線１７指定）、３
１はスレーブ装置６からのライトサイクル終了、３２は
スレーブ装置５からのライトサイクル終了、３３はバス
マスター装置３からバスリクエスト信号線アクティブ
（バス獲得要求）、３４はバスマスター装置３へのバス
グラント信号線アクティブ（バス獲得許可）、３５はバ
スマスター装置４からバスリクエスト信号線アクティブ
（バス獲得要求）、３６はバスマスター装置４へのバス
グラント信号線アクティブ（バス獲得許可）をそれぞれ
示している。
【００２２】図５は、スレーブ装置５よりマスター装置
３へのデータ読み込み（リード動作）及びスレーブ装置
６からマスター装置４へのデータ読み込み（リード動
作）の実施例を説明したものである。図４と同様にバス
サイクル番号を１番目から１２番目（サイクル［１］〜
［１２］）を示す。サイクル［１］では、マスター装置
３のバスリクエストが検出され、サイクル［２］にて、
マスター装置３がバス使用権を獲得する。
３へのデータ読み込み（リード動作）及びスレーブ装置
６からマスター装置４へのデータ読み込み（リード動
作）の実施例を説明したものである。図４と同様にバス
サイクル番号を１番目から１２番目（サイクル［１］〜
［１２］）を示す。サイクル［１］では、マスター装置
３のバスリクエストが検出され、サイクル［２］にて、
マスター装置３がバス使用権を獲得する。
【００２３】サイクル［３］では、マスター装置３がエ
ンド信号線１７を指定してスレーブ装置５へリードサイ
クルを実行する。同時にマスター装置４からバスリクエ
ストが出る。サイクル［４］では、マスター装置４のバ
ス要求を検出する。サイクル［５］にて、マスター装置
４がバスを獲得する。サイクル［６］では、マスター装
置４がエンド信号１６を指定してスレーブ装置６へのリ
ードサイクルを実行する。
ンド信号線１７を指定してスレーブ装置５へリードサイ
クルを実行する。同時にマスター装置４からバスリクエ
ストが出る。サイクル［４］では、マスター装置４のバ
ス要求を検出する。サイクル［５］にて、マスター装置
４がバスを獲得する。サイクル［６］では、マスター装
置４がエンド信号１６を指定してスレーブ装置６へのリ
ードサイクルを実行する。
【００２４】サイクル［８］では、各スレーブ装置５，
６のスレーブインタフェース回路（分散調停回路）７，
８によりエンド信号の調停を行ない、エンド信号１７が
優先され、アクティブになり、次のサイクルでマスター
装置がデータを受け取ることを示す。サイクル［９］で
マスター装置３がデータを受け取る。サイクル［１０］
では、スレーブ装置６がエンド信号１７をアクティブに
して、サイクル［１１］でマスター装置４がデータを受
け取る。
６のスレーブインタフェース回路（分散調停回路）７，
８によりエンド信号の調停を行ない、エンド信号１７が
優先され、アクティブになり、次のサイクルでマスター
装置がデータを受け取ることを示す。サイクル［９］で
マスター装置３がデータを受け取る。サイクル［１０］
では、スレーブ装置６がエンド信号１７をアクティブに
して、サイクル［１１］でマスター装置４がデータを受
け取る。
【００２５】なお、図５において、３７はバスマスター
装置３からのスレーブ装置５へのリードアドレス、３８
はスレーブ装置５からのバスマスター装置３へのリード
データ、３９はバスマスター装置３からのスレーブ装置
５への番号指定（エンド信号線１７指定）、４０はバス
マスター装置４からのスレーブ装置６へのリードアドレ
ス、４１はスレーブ装置６からのバスマスター装置４へ
のリードデータ、４２はバスマスター装置４からのスレ
ーブ装置６への番号指定（エンド信号線１６指定）、４
３はスレーブ装置６からのデータ受け取り開始、４４は
スレーブ装置５からのデータ受け取り開始を、それぞれ
示している。
装置３からのスレーブ装置５へのリードアドレス、３８
はスレーブ装置５からのバスマスター装置３へのリード
データ、３９はバスマスター装置３からのスレーブ装置
５への番号指定（エンド信号線１７指定）、４０はバス
マスター装置４からのスレーブ装置６へのリードアドレ
ス、４１はスレーブ装置６からのバスマスター装置４へ
のリードデータ、４２はバスマスター装置４からのスレ
ーブ装置６への番号指定（エンド信号線１６指定）、４
３はスレーブ装置６からのデータ受け取り開始、４４は
スレーブ装置５からのデータ受け取り開始を、それぞれ
示している。
【００２６】
【発明の効果】以上説明したように本発明は、システム
バスの多重アクセスを可能にしたので、パーソナルコン
ピュータシステムなどのＩ／Ｏアクセスの遅い複数の装
置によって共有されるシステムバスの使用効率を向上さ
せるという結果を有する。
バスの多重アクセスを可能にしたので、パーソナルコン
ピュータシステムなどのＩ／Ｏアクセスの遅い複数の装
置によって共有されるシステムバスの使用効率を向上さ
せるという結果を有する。
【図１】本発明の実施例のブロック図。
【図２】図１に示した集中調停回路のブロック図。
【図３】図１に示したスレーブインタフェース回路（分
散調停回路）のブロック図。
散調停回路）のブロック図。
【図４】図１のライトアクセス時の動作を説明するため
のタイミングチャート。
のタイミングチャート。
【図５】図１のリードアクセス時の動作を説明するため
のタイミングチャート。
のタイミングチャート。
１ システムバス管理回路 ２ 集中調停回路 ３，４ バスマスター装置 ５，６ スレーブ装置 ７，８ スレーブインタフェース回路 １９ 固定又は回転方式バス調停回路 ２２ エンド信号生成回路 ２３ 固定方式調停回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 星沢 吉弘 山形県米沢市下花沢二丁目６番80号 米沢 日本電気株式会社内
Claims (2)
- 【請求項１】 アドレスバスと、データバスと、制御バ
スと、第１及び第２のリクエスト信号線と、第１及び第
２のグラント信号線と、第１及び第２のエンド信号線と
を、含むシステムバスと；前記アドレスバス、前記デー
タバス、前記制御バス、前記第１のリクエスト信号線、
前記第１のグラント信号線、及び前記第１及び前記第２
のエンド信号線に接続された第１のバスマスター装置
と；前記アドレスバス、前記データバス、前記制御バ
ス、前記第２のリクエスト信号線、前記第２のグラント
信号線、及び前記第１及び前記第２のエンド信号線に接
続された第２のバスマスター装置と；前記アドレスバ
ス、前記データバス、前記制御バス、及び前記第１及び
前記第２のエンド信号線に接続された第１のスレーブ装
置と；前記アドレスバス、前記データバス、前記制御バ
ス、及び前記第１及び前記第２のエンド信号線に接続さ
れた第２のスレーブ装置と；前記第１及び前記第２のリ
クエスト信号線、前記第１及び前記第２のグラント信号
線、及び前記第１及び前記第２のエンド信号に接続され
た集中調停回路と；を、有し、 前記第１のバスマスター装置は、前記第１のスレーブ装
置への書込みデータの書込みを行う際には、前記第１の
リクエスト信号線をアクティブにすることにより、デー
タ転送の開始要求を前記第１のリクエスト信号線に送出
し、このデータ転送の開始要求に対して前記集中調停回
路が前記第１のグラント信号線をアクティブにすること
により前記集中調停回路からデータ転送開始許可を得た
場合、前記第１のスレーブ装置のアドレスを前記アドレ
スバスに、前記書込みデータを前記データバスに、前記
第１及び前記第２のエンド信号線の一つを、指定された
エンド信号線として指定するエンド信号線指定信号を前
記制御バスに、それぞれ一定期間送出すると共に、前記
第１のリクエスト信号線をインアクティブにすることに
より、前記データ転送の開始要求の前記第１のリクエス
ト信号線への送出を停止して、前記第２のバスマスター
装置が、前記第２のリクエスト信号線をアクティブにし
て、別のデータ転送の開始要求を前記第２のリクエスト
信号線に送出することを許可し、 前記第１のスレーブ装置は、前記第１のスレーブ装置の
アドレスを前記アドレスバスから、前記書込みデータを
前記データバスから、前記エンド信号線指定信号を前記
制御バスから受けて、前記書込みデータの書込みを開始
し、書込みが終了した時点で、前記指定されたエンド信
号線を一定期間アクティブにすることにより、前記指定
されたエンド信号線に書込み終了要求を送出し、前記第
１のバスマスター装置に書込み終了を確認させ、 前記集中調停回路は、前記第１のバスマスター装置が前
記第１のリクエスト信号線をアクティブからインアクテ
ィブにした時点以降、前記第１のスレーブ装置が前記指
定されたエンド信号線をアクティブにしている期間を除
いて、前記第２のバスマスター装置からの前記別のデー
タ転送の開始要求に対して前記第２のグラント信号線を
アクティブにすることにより前記第２のバスマスター装
置にデータ転送開始許可を与えることができることを特
徴とするシステムバスの多重アクセス方式。 - 【請求項２】 アドレスバスと、データバスと、制御バ
スと、第１及び第２のリクエスト信号線と、第１及び第
２のグラント信号線と、第１及び第２のエンド信号線と
を、含むシステムバスと；前記アドレスバス、前記デー
タバス、前記制御バス、前記第１のリクエスト信号線、
前記第１のグラント信号線、及び前記第１及び前記第２
のエンド信号線に接続された第１のバスマスター装置
と；前記アドレスバス、前記データバス、前記制御バ
ス、前記第２のリクエスト信号線、前記第２のグラント
信号線、及び前記第１及び前記第２のエンド信号線に接
続された第２のバスマスター装置と；前記アドレスバ
ス、前記データバス、前記制御バス、及び前記第１及び
前記第２のエンド信号線に接続された第１のスレーブ装
置と；前記アドレスバス、前記データバス、前記制御バ
ス、及び前記第１及び前記第２のエンド信号線に接続さ
れた第２のスレーブ装置と；前記第１及び前記第２のリ
クエスト信号線、前記第１及び前記第２のグラント信号
線、及び前記第１及び前記第２のエンド信号に接続され
た集中調停回路と；を、有し、 前記第１のバスマスター装置は、前記第１のスレーブ装
置からのデータの読み込みを行う際には、前記第１のリ
クエスト信号線をアクティブにすることにより、データ
転送の開始要求を前記第１のリクエスト信号線に送出
し、このデータ転送の開始要求に対して前記集中調停回
路が前記第１のグラント信号線をアクティブにすること
により前記集中調停回路からデータ転送開始許可を得た
場合、前記第１のスレーブ装置のアドレスを前記アドレ
スバスに、前記第１及び前記第２のエンド信号線の一つ
を、指定されたエンド信号線として指定するエンド信号
線指定信号を前記制御バスに、それぞれ一定期間送出す
ると共に、前記第１のリクエスト信号線をインアクティ
ブにすることにより、前記データ転送の開始要求の前記
第１のリクエスト信号線への送出を停止して、前記第２
のバスマスター装置が、前記第２のリクエスト信号線を
アクティブにして、別のデータ転送の開始要求を前記第
２のリクエスト信号線に送出することを許可し、 前記第１のスレーブ装置は、前記第１のスレーブ装置の
アドレスを前記アドレスバスから、前記エンド信号線指
定信号を前記制御バスから受けて、前記データの読み出
しを開始し、読み出しが終了した時点で、前記指定され
たエンド信号線を一定期間アクティブにすることによ
り、前記指定されたエンド信号線に読み出したデータの
転送開始要求を送出し、前記第１のバスマスター装置に
前記読み出したデータの転送開始を確認させ、続いて前
記読み出したデータを前記データバスを介して前記第１
のバスマスター装置に転送し、 前記集中調停回路は、前記第１のバスマスター装置が前
記第１のリクエスト信号線をアクティブからインアクテ
ィブにした時点以降、前記第１のスレーブ装置が前記指
定されたエンド信号線をアクティブにしている期間を除
いて、前記第２のバスマスター装置からの前記別のデー
タ転送の開始要求に対して前記第２のグラント信号線を
アクティブにすることにより前記第２のバスマスター装
置にデータ転送開始許可を与えることができることを特
徴とするシステムバスの多重アクセス方式。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5014184A JPH06231074A (ja) | 1993-01-29 | 1993-01-29 | システムバスの多重アクセス方式 |
| CA002114374A CA2114374C (en) | 1993-01-29 | 1994-01-27 | Bus coupling information processing system for multiple access to system bus |
| AU54787/94A AU668789B2 (en) | 1993-01-29 | 1994-01-28 | Bus coupling information processing system for multiple access to system bus |
| US08/713,289 US5649209A (en) | 1993-01-29 | 1996-09-10 | Bus coupling information processing system for multiple access to system bus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5014184A JPH06231074A (ja) | 1993-01-29 | 1993-01-29 | システムバスの多重アクセス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06231074A true JPH06231074A (ja) | 1994-08-19 |
Family
ID=11854048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5014184A Pending JPH06231074A (ja) | 1993-01-29 | 1993-01-29 | システムバスの多重アクセス方式 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5649209A (ja) |
| JP (1) | JPH06231074A (ja) |
| AU (1) | AU668789B2 (ja) |
| CA (1) | CA2114374C (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005235197A (ja) * | 2004-02-20 | 2005-09-02 | Samsung Electronics Co Ltd | 複数のマスタを含むサブシステムをオープンコアプロトコルを基盤とするバスに連結するためのバスシステム |
| US7778267B2 (en) | 2001-04-17 | 2010-08-17 | Samsung Electronics Co., Ltd. | Bus system |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6173349B1 (en) * | 1996-10-18 | 2001-01-09 | Samsung Electronics Co., Ltd. | Shared bus system with transaction and destination ID |
| US5982672A (en) * | 1996-10-18 | 1999-11-09 | Samsung Electronics Co., Ltd. | Simultaneous data transfer through read and write buffers of a DMA controller |
| DE69733011T2 (de) * | 1997-06-27 | 2005-09-29 | Bull S.A. | Schnittstellenbrücke zwischen einem Systembus und einem lokalen Bus zur Steuerung wenigstens eines Slave-Gerätes, wie ein ROM-Speicher |
| US6081860A (en) * | 1997-11-20 | 2000-06-27 | International Business Machines Corporation | Address pipelining for data transfers |
| GB2341767B (en) * | 1998-09-18 | 2003-10-22 | Pixelfusion Ltd | Bus arbitration |
| US6678838B1 (en) * | 1999-08-23 | 2004-01-13 | Advanced Micro Devices, Inc. | Method to track master contribution information in a write buffer |
| US6725307B1 (en) * | 1999-09-23 | 2004-04-20 | International Business Machines Corporation | Method and system for controlling data transfers with physical separation of data functionality from address and control functionality in a distributed multi-bus multiprocessor system |
| US6738845B1 (en) * | 1999-11-05 | 2004-05-18 | Analog Devices, Inc. | Bus architecture and shared bus arbitration method for a communication device |
| KR100644597B1 (ko) * | 2000-08-05 | 2006-11-10 | 삼성전자주식회사 | 버스 시스템 및 그 커맨드 전달방법 |
| DE10064593A1 (de) * | 2000-12-22 | 2002-08-29 | Siemens Ag | Verfahren und Anordnung zum Datenaustausch |
| US7020733B2 (en) * | 2002-10-09 | 2006-03-28 | Samsung Electronics Co., Ltd. | Data bus system and method for performing cross-access between buses |
| US7007122B2 (en) * | 2002-11-27 | 2006-02-28 | Lsi Logic Corporation | Method for pre-emptive arbitration |
| FR2884629B1 (fr) * | 2005-04-15 | 2007-06-22 | Atmel Corp | Dispositif d'amelioration de la bande passante pour des circuits munis de controleurs memoires multiples |
| CN105308584B (zh) * | 2013-07-26 | 2019-07-16 | 英特尔公司 | 非易失性存储器接口 |
| KR102285749B1 (ko) | 2014-11-10 | 2021-08-05 | 삼성전자주식회사 | 세마포어 기능을 갖는 시스템 온 칩 및 그것의 세마포어 구현 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4570220A (en) * | 1983-11-25 | 1986-02-11 | Intel Corporation | High speed parallel bus and data transfer method |
| US5001625A (en) * | 1988-03-24 | 1991-03-19 | Gould Inc. | Bus structure for overlapped data transfer |
| EP0427407A3 (en) * | 1989-11-03 | 1993-03-10 | Compaq Computer Corporation | Parallel port with direct memory access capabilities |
| US5191649A (en) * | 1990-12-21 | 1993-03-02 | Intel Corporation | Multiprocessor computer system with data bus and ordered and out-of-order split data transactions |
| US5555420A (en) * | 1990-12-21 | 1996-09-10 | Intel Corporation | Multiprocessor programmable interrupt controller system with separate interrupt bus and bus retry management |
-
1993
- 1993-01-29 JP JP5014184A patent/JPH06231074A/ja active Pending
-
1994
- 1994-01-27 CA CA002114374A patent/CA2114374C/en not_active Expired - Lifetime
- 1994-01-28 AU AU54787/94A patent/AU668789B2/en not_active Expired
-
1996
- 1996-09-10 US US08/713,289 patent/US5649209A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7778267B2 (en) | 2001-04-17 | 2010-08-17 | Samsung Electronics Co., Ltd. | Bus system |
| JP2005235197A (ja) * | 2004-02-20 | 2005-09-02 | Samsung Electronics Co Ltd | 複数のマスタを含むサブシステムをオープンコアプロトコルを基盤とするバスに連結するためのバスシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2114374A1 (en) | 1994-07-30 |
| AU668789B2 (en) | 1996-05-16 |
| AU5478794A (en) | 1994-08-04 |
| US5649209A (en) | 1997-07-15 |
| CA2114374C (en) | 2000-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4008987B2 (ja) | バス通信システム及びバス調停方法並びにデータ転送方法 | |
| US4760521A (en) | Arbitration system using centralized and decentralized arbitrators to access local memories in a multi-processor controlled machine tool | |
| JPH06231074A (ja) | システムバスの多重アクセス方式 | |
| US6282598B1 (en) | PCI bus system wherein target latency information are transmitted along with a retry request | |
| JPH02289017A (ja) | コンピユータシステム内でデータ転送方法 | |
| KR100708096B1 (ko) | 버스 시스템 및 그 실행 순서 조정방법 | |
| KR20020009823A (ko) | 버스 시스템 및 그 버스 중재방법 | |
| US6959354B2 (en) | Effective bus utilization using multiple bus interface circuits and arbitration logic circuit | |
| EP1811393B1 (en) | Method and system for data transfer | |
| US7062588B2 (en) | Data processing device accessing a memory in response to a request made by an external bus master | |
| US6532507B1 (en) | Digital signal processor and method for prioritized access by multiple core processors to shared device | |
| KR100626362B1 (ko) | 고속 대역폭의 시스템 버스를 중재하기 위한 중재기, 중재기를 포함하는 버스 시스템 및 버스 중재 방법 | |
| WO2007105376A1 (ja) | 集積回路、及び集積回路システム | |
| JP2000020451A (ja) | 情報処理装置および方法、並びに提供媒体 | |
| JP4151362B2 (ja) | バス調停方式、データ転送装置、及びバス調停方法 | |
| JP3240863B2 (ja) | 調停回路 | |
| JPH0343804A (ja) | シーケンス制御装置 | |
| JP2000276437A (ja) | Ｄｍａ制御装置 | |
| JP2848082B2 (ja) | Ｄｍａバス調停方式 | |
| JPH0560625B2 (ja) | ||
| JP2837698B2 (ja) | ダイレクト・メモリ・アクセス制御装置 | |
| JPS6341973A (ja) | マルチプロセツサシステム | |
| JP2000250852A (ja) | バス調停装置、バスシステムおよびバス調停方法 | |
| JP2001222461A (ja) | メモリ制御方法及び装置 | |
| JP2625288B2 (ja) | バッファメモリアクセスシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19950912 |