JP2848623B2 - 二進―三進変換器 - Google Patents

二進―三進変換器

Info

Publication number
JP2848623B2
JP2848623B2 JP1067772A JP6777289A JP2848623B2 JP 2848623 B2 JP2848623 B2 JP 2848623B2 JP 1067772 A JP1067772 A JP 1067772A JP 6777289 A JP6777289 A JP 6777289A JP 2848623 B2 JP2848623 B2 JP 2848623B2
Authority
JP
Japan
Prior art keywords
binary
voltage
resistor
transistor
ternary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1067772A
Other languages
English (en)
Other versions
JPH01276924A (ja
Inventor
ベネディクタス・フリーテリク・ウィルヘルム・ルエイス ヤン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AA TEE EN TEE ANDO FUIRITSUPUSU TEREKOMYUNIKESHIONZU BV
Original Assignee
AA TEE EN TEE ANDO FUIRITSUPUSU TEREKOMYUNIKESHIONZU BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AA TEE EN TEE ANDO FUIRITSUPUSU TEREKOMYUNIKESHIONZU BV filed Critical AA TEE EN TEE ANDO FUIRITSUPUSU TEREKOMYUNIKESHIONZU BV
Publication of JPH01276924A publication Critical patent/JPH01276924A/ja
Application granted granted Critical
Publication of JP2848623B2 publication Critical patent/JP2848623B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/16—Conversion to or from representation by pulses the pulses having three levels
    • H03M5/18—Conversion to or from representation by pulses the pulses having three levels two levels being symmetrical with respect to the third level, i.e. balanced bipolar ternary code
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/22—Arrangements affording multiple use of the transmission path using time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • Dc Digital Transmission (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、２つの二進信号を１つの三進信号に合成す
る二進−三進変換器に関するものである。
（従来の技術） このような二進−三進変換器は1985年８月１日に公開
されたドイツ連邦共和国特許出願第3402257号明細書に
記載されており既知である。このドイツ連邦共和国特許
出願明細書に開示されている二進−三進変換器は２つの
入力端を有する電子回路と出力変成器とを具えている。
このドイツ連邦共和国特許出願に添付されている図面で
は、第１の二進信号に対する入力ポートに符号A1が付さ
れ、第２の二進信号に対する入力ポートに符号A2が付さ
れている。出力変成器の二次巻線はこの二進−三進変換
器の出力ポートを構成する。入力ポートA1における正の
パルスは出力ポートに正の出力パルスを生ぜしめる。入
力ポートA2における正のパルスは出力ポートに負の出力
パルスを生ぜしめる。従って、この既知の回路は２つの
二進信号を１つの三進信号に合成する。
（発明が解決しようとする課題） 変成器は、比較的大型で重く、集積化できず、漂遊磁
界を生ぜしめる等当業者にとって既知の欠点を有する
為、電子回路中の変成器はあまり望ましくない。
二進−三進変換器の出力信号を長い導線を経て伝達す
る場合、この二進−三進変換器を外部からの過電圧に耐
えるようにする必要がある。二進−三進変換器の出力ポ
ートに抵抗値が充分に高い保護抵抗を直列に接続し、こ
れを適切な位置に配置した電圧制限手段と組合せて用い
ることにより充分な保護が得られる。この保護抵抗に対
して実際に適した抵抗値は10オームよりも大きい。
従ってこの保護抵抗による電圧損失の為に、出力パル
スの電圧の振幅が減少する。この保護抵抗を10オームの
最低値とし、75オームにプリセットした試験負荷を出力
ポートに接続し且つ保護抵抗に直列に接続した場合で
も、負荷の両端間の電圧の振幅は約12％だけ減少する。
保護抵抗の抵抗値は一般により一層大きくするのが望ま
しい為、負荷にまたがる電圧の振幅は更に減少する。こ
のような試験負荷を75オームとし、保護抵抗を22オーム
とする場合、この振幅は約23％だけ減少する。
CCITT勧告G703によれば、出力ポートにおける三進出
力信号のパルスは、2.37V±10％の電圧振幅を有すべき
である。この場合、最小電圧振幅は2.13Vであり、最大
電圧振幅は2.61Vである。
前記のドイツ連邦共和国特許出願明細書から既知の二
進−三進変換器では、保護抵抗を出力ポートに特列に接
続した場合でもこの必要とする最小電圧振幅を得るのは
簡単である。その理由は、出力変成器の二次側における
巻線数を増やすことにより、この二進−三進変換器の出
力ポートにおける電圧を簡単に高めることができる為で
ある。従って、出力ポートに保護抵抗を直列に接続し、
これにより電圧損失を生ぜしめても、これによりこの二
進−三進変換器に対し問題を課すものではない。
例えばTTL論理に対し標準化されているような5V±５
％の電源電圧を用いる場合、5V−５％＝4.75Vの最小電
源電圧を考慮する必要がある。この場合、二進−三進変
換器から生ぜしめられる三進信号の出力パルスに対し4.
75Vの半分、従って2.37Vが割当てられる。10オーム（従
って考えうる最低値）の保護抵抗を二進−三進変換器の
出力ポートに直列に接続する場合、この保護抵抗は前述
の計算のように75オームの抵抗値を有する負荷の両端間
で約12％の電圧損失を生ぜしめる。この場合、出力パル
スに対し 2.37V−12％＝2.09V が残る。従って、出力ポートにおいてパルスの最小電圧
振幅2.13Vを規定するCCITT勧告G703は最早や満足されな
い。実際にはむしろ22オームの保護抵抗が用いられる。
これらの保護抵抗は約23％の電圧損失を生ぜしめる為、
出力ポートにおけるパルスの電圧振幅は更に減少する。
この場合、この電圧振幅はCCITT勧告G703の振幅条件か
ら更に外れたものとなる。
好ましくない動物条件の下で、5V±５％の標準の電源
電圧や10オームの最小抵抗値の保護抵抗を用いると、変
圧器を無くした前記の既知の二進−三進変換器によって
は規定の最小電圧振幅2.13Vを有する出力パルスを生ぜ
しめることができない。更に、これらの出力パルスの振
幅は出力ポートにおけるパルス整形用のトランジスタに
よる不可避な電圧損失によって一層減少せしめられてし
まう。
本発明の目的は、変成器が設けられておらず、5V±５
％の標準の電源電圧を用い且つ出力ポートに直列に接続
され充分に大きな抵抗値を有する保護抵抗を用いた場合
に、出力ポートに接続すべき75オームの抵抗値の負荷に
2.37±10％の電圧振幅を有する出力パルスを生じる二進
−三進変換器を提供せんとするにある。
（課題を解決するための手段） 本発明は、２つの二進信号を１つの三進信号に合成す
る二進−三進変換器において、当該二進−三進変換器が
第１直列回路と第２直列回路との並列回路を有し、この
並列回路は電源電圧点に接続するための２つの電源端子
を有し、前記の第１直列回路は第１及び第２トランジス
タの主電流通路を以って構成され、前記の第２直列回路
はダイオードと第１及び第２抵抗と第３トランジスタの
主電流通路とを以って構成され、前記のダイオードと前
記の第１抵抗との相互接続点はキャパシタを経て第１及
び第２トランジスタの相互接続点に接続され、前記の第
２及び第３トランジスタの制御電極が相互接続されてお
り、前記の第１及び第２トランジスタの制御電極が二進
−三進変換器に対する入力ポートを構成しており、前記
の第１及び第２抵抗の相互接続点が二進−三進変換器の
出力ポートを構成していることを特徴とする。
（実施例） 以上図面につき説明するに、第１図に示す本発明によ
る二進−三進変換器は第１直列回路１と第２直列回路２
との並列回路を有している。第１直列回路１は第1NPNト
ランジスタ３と第2NPNトランジスタ４との主電流路を以
って構成されている。トランジスタ３のコレクタは正電
源端子５に接続されている。トランジスタ３のエミッタ
はトランジスタ４のコレクタに接続され、トランジスタ
４のエミッタは負電源端子６に接続されている。第２直
列回路２はダイオード７と、第１抵抗８と、第２抵抗９
と、第3NPNトランジスタ10の主電流路とを以って構成さ
れている。ダイオード７の陽極はトランジスタ３のコレ
クタのように正電源端子５に接続されている。ダイオー
ド７の陰極は抵抗８の一端に接続され、抵抗８の他端は
抵抗９の一端に接続され、抵抗９の他端はトランジスタ
10のコレクタに接続され、このトランジスタのエミッタ
は負電源端子６に接続されている。ダイオード７の陰極
は更にキャパシタ11の一端に接続され、このキャパシタ
の他端はトランジスタ３のエミッタに接続されている。
ダイオード７の陰極はまた第３抵抗12の一端に接続さ
れ、この第３抵抗の他端はトランジスタ３のベースに接
続されている。このトランジスタ３のベースは更に他の
キャパシタ13及び他のダイオード14の並列回路の一端に
接続され、この並列回路の他端は二進−三進変換器の第
１入力ポート15を構成し、この変換器の第２入力ポート
16は抵抗24とキャパシタ25とを有する並列回路の一端を
以って構成されている。並列回路（24,25）の他端はト
ランジスタ４のベースに接続されているとともに抵抗26
を介して負電源端子６に接続されている。入力ポート16
は抵抗27とキャパシタ28との並列回路の一端にも接続さ
れている。この並列回路（27,28）の他端はトランジス
タ10のベースに接続されているとともに抵抗29を経て負
電源端子６に接続されている。二進−三進変換器の出力
ポート17は抵抗８及び９の相互接続点を以って構成され
ている。抵抗19を以って表わした75Ωの抵抗値を有する
負荷の一端は結合キャパシタ20を経て出力ポート17に接
続され、この抵抗19の他端は負電源端子６に接続されて
いる。２つの他のダイオード21及び22の陽極はトランジ
スタ10及び３のエミッタにそれぞれ接続され、陰極はこ
れらトランジスタのコレクタにそれぞれ接続されてい
る。
抵抗12,24,26,27,29と、キャパシタ13,25,28と、ダイ
オード14,21,22とは本発明を機能させる上で本質的に重
要ではないことに注意すべきである。これらの素子の機
能は後に説明する。
入力ポート15及び16は約100オームの入力抵抗を有す
る信号源（図示せず）により励起される。これら信号源
の負端子は負電源端子６に接続されている。２つの論理
値（０及び１）は０及び5Vの公称電圧レベルと対応す
る。パルス中の信号電流は約100Ωの内部抵抗にまたが
って約0.3Vの電圧降下を生ぜしめる。従って、入力ポー
トにおける論理値“1"は約4.7Vに対応する。入力ポート
15におけるパルスが入力ポート16におけるパルスと時間
的に一致するのは不可能であるが、信号源は時間的に平
均すると入力ポート15と入力ポート16とで同じ個数のパ
ルスを生じる。更に、一方の入力ポートには、他方の入
力ポートに中間パルスを生じることなく２つ以下のパル
スが順次に生じるものとする。
二進−三進変換器を適切に機能させる為には、まず最
初に多数のパルスを入力ポートに供給し、二進−三進変
換器を定常状態にする。この動作中キャパシタ11が以下
のようにしてその平均値まで充電される。入力ポート16
におけるパルスはトランジスタ４及び10のベースに現わ
れる。その理由は、抵抗24,26,27,29がこれに適した値
に選択されている為である。２つのトランジスタ４及び
10が飽和される為に、コレクタ−エミッタ電圧はほぼ0.
35Vとなる。従って、正電源端子５からダイオード７、
キャパシタ11及び飽和トランジスタ４を経て負電源端子
６に至る電流路が形成される。ダイオード７の端子間電
圧は約0.5Vであり、トランジスタ４のコレクタ−エミッ
タ通路の両端間電圧は約0.35Vとなる為、キャパシタ11
は約5V−0.85V（すなわち0.5V＋0.35V）の供給電圧まで
充電される。パルスが入力ポート16に規則的な間隔で
（入力ポート15におけるパルスと交互に）現われる限
り、キャパシタ11はこの平均電圧に充電されたままに維
持される。
パルスが入力ポート15及び16に存在しない限り、３つ
のすべてのトランジスタ3,4及び10がターン・オフされ
る。その理由は、各トランジスタのベース電圧はエミッ
タ電圧に比べてあまりにも低すぎる為である。
入力ポート15にパルスが存在しない場合には、正電源
端子５からダイオード７、抵抗12、ダイオード14及び入
力ポート15に接続された信号源を経て負電源端子６に向
かう電流路が形成される。信号源の入力抵抗の値は抵抗
12の値よりも著しく小さい為、トランジスタ３のベース
に約0.5Vが生じる。トランジスタ３のエミッタにおける
電圧は約0.35Vである。その理由は、キャパシタ11がそ
の平均電圧まで充分される為である。従って、トランジ
スタ３のベース−エミッタ電圧は約0.15Vであり、この
トランジスタ３は非導通である。トランジスタ４及び10
のベース−エミッタ電圧は0Vである。従ってこの際３つ
のすべてのトランジスタ3,4及び10が非導通である。ま
た結合キャパシタ20を経て出力ポート17に接続された抵
抗19の端子間電圧は0Vである。その理由は、最早やこの
キャパシタに電流が流れない為である。
入力ポート15における（従ってトランジスタ３のベー
スにおける）パルスはこのトランジスタ３を導通せしめ
る（その理由はキャパシタ13はこの電圧ジャンプ（上
昇）を完全に通す為である）。すなわちベース電圧がほ
ぼ5.2Vとなる。その理由は、キャパシタ13が4.7Vの電圧
ジャンプを完全に通し、パルスの発生前の瞬時に、トラ
ンジスタ３のベース電圧が約0.5Vであった為である。こ
れによりトランジスタ３が導通状態となり、従ってベー
ス−エミッタ電圧が約0.7Vとなる。これによりパルス中
エミッタ電圧を約4.5Vまで上昇せしめる。パルスが生じ
る前のエミッタ電圧は約0.35Vであった為、このエミッ
タ電圧は約4.15Vだけ増大した。キャパシタ11はこの電
圧ジャンプを完全に通す。従って、ダイオード７が遮断
し、またトランジスタ10は遮断しており（その理由は入
力ポート16にパルスがない為である）結合キャパシタ20
が与えられた電圧ジャンプを完全に通す為、このパルス
電圧に対し直列に接続された抵抗８及び19を4.15Vの電
圧ジャンプが通る。抵抗８及び19が56及び75Ωの抵抗値
をそれぞれ有する場合には、入力ポート15におけるパル
スにより、抵抗８及び19間の分圧の結果として抵抗19を
通る2.37Vの出力パルスを生ぜしめる。従って、CCITT勧
告G703の振幅条件（出力パルス2.37V±10％）が満足さ
れる。
入力ポート16におけるパルスはトランジスタ４及び10
のベースに現われる。その理由は、キャパシタ25及び28
が完全に電圧ジャンプを通す為である。これら２つのト
ランジスタ４及び10は抵抗24,26,27及び29が適切に選択
した値を有している為に飽和状態に達する。トランジス
タ10が飽和状態に達すると、そのコレクタ−エミッタ電
圧は約0.35Vに降下する。従って、出力ポート17におけ
る電圧も降下する。結合キャパシタ20はこの電圧降下を
完全に通し、負の出力パルスが抵抗19を介して生ぜしめ
られる。抵抗8,9及び19の値をそれぞれ56,22及び75Ωと
する場合には、出力ポート17における電圧が約2.46Vだ
け降下するということを計算しうる。従って−2.46Vの
出力パルスが抵抗19の両端間に生じる。CCITT勧告G703
の振幅条件が満足される。
前述したように、抵抗12、キャパシタ13及びダイオー
ド14は本発明を機能させる上で本質的に重要でない。ト
ランジスタ３とダイオード14との組合せの為に回路の温
度依存性がわずかとなる。この温度依存性の減少があま
り重要でない場合には、ダイオード14やこれに関連する
抵抗12及びキャパシタ13を回路から省略することができ
る。これらの素子を無くした場合、トランジスタ３のベ
ースが入力ポート15を構成する。この入力ポート15にパ
ルスが存在しない場合には、ベース電圧は0Vとなる。そ
の理由は、これら３つの素子が無いことにより前述した
電流通路が最早や得られず、前述したダイオード14の両
端間の0.5Vの電圧降下が存在しない為である。入力ポー
ト15における4.7Vのパルスはトランジスタ３のベース電
圧を4.7Vまで上昇せしめる。これによりトランジスタ３
が導通し始め、またベース−エミッタ電圧は最早や約0.
7Vよりも上昇しえない為、エミッタ電圧は約4.0Vまで上
昇する。エミッタ電圧はパルスの発生前は約0.35Vであ
った為、電圧降下は約3.65Vである。抵抗８の値を42Ω
に減少せしめれば、この電圧降下により約2.34Vの正の
パルスを抵抗19の両端間に生ぜしめる。抵抗12、キャパ
シタ13及びダイオード14を省略した場合、抵抗８の値の
この減少により、CCITT勧告G703の振幅条件を満足せし
めることができる。
ダイオード21及び22は過電圧保護用の前述した電圧制
限素子を構成する。このような素子を保護抵抗と組合せ
る場合、大きな過電圧パルスを処理しうるようにする必
要がある。出力ポート17における大きな正の過電圧パル
スが抵抗８を通り且つキャパシタ11を完全に通ることに
よりダイオード22を導通せしめる。従って、この過電圧
が抵抗８を経て完全に降下し、回路の残りの部分を過電
圧に対して保護する。出力ポート17における大きな負の
過電圧がダイオード21を抵抗９を経て導通せしめ、この
過電圧を抵抗９を経て降下せしめる。従って、二進−三
進変換器は外部からの大きな過電圧パルスに対して保護
される。
抵抗24,26及び27,29は入力ポート16に存在するパルス
を分圧することによりトランジスタ４及び10をそれぞれ
保護するのに用いられる。さもないと、100Ωの内部抵
抗を経てトランジスタのベースに供給される約5Vのパル
スによりこのトランジスタを損傷せしめるおそれのある
電流を生ぜしめる。
キャパシタ25及び28は入力ポート16に存在するパルス
の電圧降下を完全に通す。更に、これらの２つのキャパ
シタ25及び28は（飽和した）トランジスタ４及び10をそ
れぞれ早期の瞬時に遮断せしめる。従って、これらキャ
パシタ25及び28は回路の高周波動作を改善する。
第１図による二進−三進変換器の素子の数値例は以下
の通りである。
抵抗８ :56Ω 抵抗９ :22Ω 抵抗12 : 3 KΩ 抵抗19 :75Ω 抵抗24 : 1.5 KΩ 抵抗26 : 1.5 KΩ 抵抗27 : 1.5 KΩ 抵抗29 :10 KΩ キャパシタ11:270nF キャパシタ13: 47nF キャパシタ20:270nF キャパシタ25: 22nF キャパシタ28: 22nF
【図面の簡単な説明】
第１図は、本発明による二進−三進変換器の一例を示す
回路図である。 １……第１直列回路 ２……第２直列回路 15……第１入力ポート 16……第２入力ポート 17……出力ポート
フロントページの続き (56)参考文献 特開 昭59−108430（ＪＰ，Ａ) 特開 昭64−54936（ＪＰ，Ａ) 特開 昭53−15054（ＪＰ，Ａ) 特開 昭54−107233（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03M 7/00 H03M 5/00

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】２つの二進信号を１つの三進信号に合成す
    る二進−三進変換器において、当該二進−三進変換器が
    第１直列回路と第２直列回路との並列回路を有し、この
    並列回路は電源電圧点に接続するための２つの電源端子
    を有し、前記の第１直列回路は第１及び第２トランジス
    タの主電流通路を以って構成され、前記の第２直列回路
    はダイオードと第１及び第２抵抗と第３トランジスタの
    主電流通路とを以って構成され、前記のダイオードと前
    記の第１抵抗との相互接続点はキャパシタを経て第１及
    び第２トランジスタの相互接続点に接続され、前記の第
    ２及び第３トランジスタの制御電極が相互接続されてお
    り、前記の第１及び第２トランジスタの制御電極が二進
    −三進変換器に対する入力ポートを構成しており、前記
    の第１及び第２抵抗の相互接続点が二進−三進変換器の
    出力ポートを構成していることを特徴とする二進−三進
    変換器。
  2. 【請求項２】請求項１に記載の二進−三進変換器におい
    て、前記の第１トランジスタの制御電極が第３抵抗を経
    て前記のダイオードと前記の第１抵抗との相互接続点に
    接続されており、この制御電極が他のダイオードと他の
    キャパシタとの並列回路を介する二進−三進変換器に対
    する関連の入力ポートを構成していることを特徴とする
    二進−三進変換器。
JP1067772A 1988-03-24 1989-03-22 二進―三進変換器 Expired - Fee Related JP2848623B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8800741A NL8800741A (nl) 1988-03-24 1988-03-24 Binair-ternair omzetter voor het samenvoegen van twee binaire signalen.
NL8800741 1988-03-24

Publications (2)

Publication Number Publication Date
JPH01276924A JPH01276924A (ja) 1989-11-07
JP2848623B2 true JP2848623B2 (ja) 1999-01-20

Family

ID=19851993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1067772A Expired - Fee Related JP2848623B2 (ja) 1988-03-24 1989-03-22 二進―三進変換器

Country Status (5)

Country Link
US (1) US4972106A (ja)
EP (1) EP0334443B1 (ja)
JP (1) JP2848623B2 (ja)
DE (1) DE68905055T2 (ja)
NL (1) NL8800741A (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266847A (en) * 1990-12-28 1993-11-30 National Semiconductor Corporation High speed data transceiver
US5592133A (en) * 1993-04-30 1997-01-07 Fujitsu Limited Build-out network for a built-in type balanced line driver circuit
US5543746A (en) * 1993-06-08 1996-08-06 National Semiconductor Corp. Programmable CMOS current source having positive temperature coefficient
DE69428045T2 (de) * 1993-06-08 2002-04-18 National Semiconductor Corp., Santa Clara Programmierbarer cmos bus- und übertragungsleitungstreiber
US5539341A (en) * 1993-06-08 1996-07-23 National Semiconductor Corporation CMOS bus and transmission line driver having programmable edge rate control
US5557223A (en) * 1993-06-08 1996-09-17 National Semiconductor Corporation CMOS bus and transmission line driver having compensated edge rate control
WO1994029962A1 (en) * 1993-06-08 1994-12-22 National Semiconductor Corporation Cmos btl compatible bus and transmission line driver
US5483184A (en) * 1993-06-08 1996-01-09 National Semiconductor Corporation Programmable CMOS bus and transmission line receiver
US5530386A (en) * 1993-11-24 1996-06-25 National Semiconductor Corporation Storage charge reduction circuit for bipolar input/output devices
DE69527935T2 (de) * 1995-03-06 2003-04-30 Hewlett-Packard Co. (N.D.Ges.D.Staates Delaware), Palo Alto Gleichtaktfreier ternärer Kode
US5818260A (en) * 1996-04-24 1998-10-06 National Semiconductor Corporation Transmission line driver having controllable rise and fall times with variable output low and minimal on/off delay
JP2001016278A (ja) 1999-06-30 2001-01-19 Toshiba Corp シリアル信号伝送装置
US6567023B1 (en) * 1999-09-17 2003-05-20 Kabushiki Kaisha Toshiba Analog to digital to analog converter for multi-valued current data using internal binary voltage
KR100506936B1 (ko) * 2003-04-15 2005-08-05 삼성전자주식회사 집적 회로의 입출력 인터페이스 회로 및 방법
US7469016B2 (en) * 2004-12-03 2008-12-23 Panasonic Corporation Circuit for generating ternary signal
JP5821901B2 (ja) * 2013-06-11 2015-11-24 オンキヨー株式会社 パルス合成回路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3217316A (en) * 1961-12-18 1965-11-09 Ibm Binary to ternary converter
US3126537A (en) * 1961-12-29 1964-03-24 trampel
GB1023621A (en) * 1962-11-15 1966-03-23 British Telecomm Res Ltd Improvements in or relating to electrical signalling systems
US3381088A (en) * 1964-08-12 1968-04-30 Bell Telephone Labor Inc Unipolar to bipolar pulse converter
US3492496A (en) * 1966-12-12 1970-01-27 Hughes Aircraft Co Tristable multivibrator
DE1512614A1 (de) * 1967-06-16 1969-05-22 Telefunken Patent Schaltung zur Erzeugung eines bipolaren Impulses aus einem unipolaren Impuls
US3660678A (en) * 1971-02-05 1972-05-02 Ibm Basic ternary logic circuits
NL7704703A (nl) * 1977-04-29 1978-10-31 Philips Nv Electronische gelijkstroomtelegrafiezender.
DE2850653C2 (de) * 1978-11-22 1983-06-16 Siemens AG, 1000 Berlin und 8000 München Transistorschalter mit zwei Steuereingängen
JPS59108430A (ja) * 1982-12-13 1984-06-22 Matsushita Electric Ind Co Ltd ２値−３値変換回路
JPS61292415A (ja) * 1985-06-20 1986-12-23 Matsushita Electric Ind Co Ltd ３値信号出力装置
JPS6454936A (en) * 1987-08-26 1989-03-02 Matsushita Electric Industrial Co Ltd Binary/ternary value converting circuit

Also Published As

Publication number Publication date
DE68905055D1 (de) 1993-04-08
JPH01276924A (ja) 1989-11-07
EP0334443B1 (en) 1993-03-03
DE68905055T2 (de) 1993-06-17
EP0334443A1 (en) 1989-09-27
US4972106A (en) 1990-11-20
NL8800741A (nl) 1989-10-16

Similar Documents

Publication Publication Date Title
JP2848623B2 (ja) 二進―三進変換器
CA2061142C (en) Mosfet switch matrix
JPS60501035A (ja) 低減した入力バイアス電流を有する比較器回路
EP0081864A1 (en) Polarity guard circuit
EP0132863B1 (en) Protection circuit
US4182992A (en) Pulse width modulated signal amplifier
US5541500A (en) Power supply arrangement comprising a direct voltage monitoring circuit
US6839216B2 (en) Solenoid driving device
US3009115A (en) Power supply circuit
GB2027307A (en) Transistor power amplifier protection circuit
US4638240A (en) Base drive circuit for high-power switching transistor
JPH0715949A (ja) 電力変換装置のゲート駆動回路
EP0237652A1 (en) AC current sensing circuit
US3982078A (en) Line matching circuit for use in a tone pushbutton dialling subscriber's set provided with a tone generator
JPS62157412A (ja) インピ−ダンス調節装置
US4568884A (en) Circuit arrangement comprising an amplifier and an electronic selector switch
US4020397A (en) Parallel transistor protection circuit
US3943432A (en) Electronic feeding bridge
US4841565A (en) Monolithically integratable telephone circuit for feeding a subscriber's telephone line
JPH11160370A (ja) 異常電圧検出回路
US4800585A (en) Saturating bipolar switch circuit for telephone dial pulsing
US4410814A (en) Signal buffer circuit in an integrated circuit for applying an output signal to a connecting terminal thereof
SU1078551A1 (ru) Устройство управлени с защитой от короткого замыкани
JPH0246043A (ja) 送信回路
US4122362A (en) Stepped pulse generator circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees