JP2865155B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2865155B2 JP2865155B2 JP4217202A JP21720292A JP2865155B2 JP 2865155 B2 JP2865155 B2 JP 2865155B2 JP 4217202 A JP4217202 A JP 4217202A JP 21720292 A JP21720292 A JP 21720292A JP 2865155 B2 JP2865155 B2 JP 2865155B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- forming
- semiconductor device
- upper insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 238000003860 storage Methods 0.000 claims description 22
- 238000009792 diffusion process Methods 0.000 claims description 19
- 235000012239 silicon dioxide Nutrition 0.000 claims description 14
- 239000000377 silicon dioxide Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 9
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 238000001459 lithography Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、特に、ＭＩＳ型トランジスタをスイッ
チング素子とし積層型キャパシタを情報記憶素子とする
ＤＲＡＭメモリセルを有する半導体装置およびその製造
方法に関する。
製造方法に関し、特に、ＭＩＳ型トランジスタをスイッ
チング素子とし積層型キャパシタを情報記憶素子とする
ＤＲＡＭメモリセルを有する半導体装置およびその製造
方法に関する。
【０００２】
【従来の技術】この種、従来のメモリセルの構造および
その製造方法について図８乃至図１１を参照して説明す
る。まず、ｐ型シリコン基板２０１の表面を選択的に酸
化してフィールド酸化膜２０２を形成し、その後、フィ
ールド酸化膜の形成されていない領域に熱酸化によりゲ
ート酸化膜２０３を形成する。
その製造方法について図８乃至図１１を参照して説明す
る。まず、ｐ型シリコン基板２０１の表面を選択的に酸
化してフィールド酸化膜２０２を形成し、その後、フィ
ールド酸化膜の形成されていない領域に熱酸化によりゲ
ート酸化膜２０３を形成する。
【０００３】次に、ポリシリコンを堆積しこれをパター
ニングしてゲート電極２０４を形成し、続いて、リン
（Ｐ）をイオン注入してソース・ドレイン領域となる高
濃度ｎ型拡散層２０５ａ、２０５ｂを形成する。次に、
作製されたＭＩＳ型トランジスタの表面を二酸化シリコ
ン膜２０６によって被覆する（図８）。
ニングしてゲート電極２０４を形成し、続いて、リン
（Ｐ）をイオン注入してソース・ドレイン領域となる高
濃度ｎ型拡散層２０５ａ、２０５ｂを形成する。次に、
作製されたＭＩＳ型トランジスタの表面を二酸化シリコ
ン膜２０６によって被覆する（図８）。
【０００４】然る後、リソグラフィ技術を用いて二酸化
シリコン膜２０６を選択的にエッチングすることによ
り、高濃度ｎ型拡散層２０５ａの表面を露出させる第１
のコンタクト孔２０８を開孔する。次に、リンドープさ
れたポリシリコン膜を成膜し、これをリソグラフィ技術
を用いてパターニングして高濃度ｎ型拡散層２０５ａと
接触する、キャパシタの蓄積電極２１０を形成する（図
９）。
シリコン膜２０６を選択的にエッチングすることによ
り、高濃度ｎ型拡散層２０５ａの表面を露出させる第１
のコンタクト孔２０８を開孔する。次に、リンドープさ
れたポリシリコン膜を成膜し、これをリソグラフィ技術
を用いてパターニングして高濃度ｎ型拡散層２０５ａと
接触する、キャパシタの蓄積電極２１０を形成する（図
９）。
【０００５】次いで、熱酸化により蓄積電極２１０の表
面に誘電体膜２１１を形成し、さらにその上にリンドー
プポリシリコン膜を成膜した後、これをリソグラフィ技
術を用いて所望の形状にパターニングしてキャパシタの
対向電極２１２を形成する（図１０）。
面に誘電体膜２１１を形成し、さらにその上にリンドー
プポリシリコン膜を成膜した後、これをリソグラフィ技
術を用いて所望の形状にパターニングしてキャパシタの
対向電極２１２を形成する（図１０）。
【０００６】次に、表面に二酸化シリコンを堆積して層
間絶縁膜２１３を形成し、続いて、層間絶縁膜２１３お
よび二酸化シリコン膜２０６に選択的にエッチングを施
して高濃度ｎ型拡散層２０５ｂの表面を露出させる第２
のコンタクト孔２１４を形成する。最後にシリサイド膜
を成膜し、これをパターニングしてビット線２１５を形
成すれば、図１１に示す従来例の積層型キャパシタを有
するメモリセルが得られる。
間絶縁膜２１３を形成し、続いて、層間絶縁膜２１３お
よび二酸化シリコン膜２０６に選択的にエッチングを施
して高濃度ｎ型拡散層２０５ｂの表面を露出させる第２
のコンタクト孔２１４を形成する。最後にシリサイド膜
を成膜し、これをパターニングしてビット線２１５を形
成すれば、図１１に示す従来例の積層型キャパシタを有
するメモリセルが得られる。
【０００７】
【発明が解決しようとする課題】上述した従来の積層型
キャパシタを有するメモリセル構造では、高集積化、微
細化が進むにつれてゲート電極と蓄積電極とを電気的に
絶縁するための製造マージンを保つことが困難となる。
また、従来例では単位セル当たりの面積が小さくなるこ
とにより、デバイスが要求するキャパシタ容量を確保す
るのが困難となってきており、セルサイズを拡大するこ
となく容量を増加させる手段が求められていた。
キャパシタを有するメモリセル構造では、高集積化、微
細化が進むにつれてゲート電極と蓄積電極とを電気的に
絶縁するための製造マージンを保つことが困難となる。
また、従来例では単位セル当たりの面積が小さくなるこ
とにより、デバイスが要求するキャパシタ容量を確保す
るのが困難となってきており、セルサイズを拡大するこ
となく容量を増加させる手段が求められていた。
【０００８】よって、本発明の目的とするところは、第
１に、ゲート電極と蓄積電極との間のマージンを縮小し
ても両電極間に短絡事故の発生する可能性の生じること
のないようにして、高集積化に好適な構造の半導体装置
を提供することであり、第２に、メモリセルの平面上の
面積を拡大することなくデバイスの要求する容量を確保
できるようにして半導体装置の動作信頼性を高めること
である。
１に、ゲート電極と蓄積電極との間のマージンを縮小し
ても両電極間に短絡事故の発生する可能性の生じること
のないようにして、高集積化に好適な構造の半導体装置
を提供することであり、第２に、メモリセルの平面上の
面積を拡大することなくデバイスの要求する容量を確保
できるようにして半導体装置の動作信頼性を高めること
である。
【０００９】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上に形成されたゲート電極（１０４）および
ソース・ドレイン領域を構成する一対の不純物拡散層
（１０５ａ、１０５ｂ）を有するＭＩＳ型トランジスタ
と、前記ＭＩＳ型トランジスタ上を覆う下層絶縁膜（１
０６）および上層絶縁膜（１０７）からなり、エッチン
グにより前記不純物拡散層の一方の領域（１０５ａ）上
の表面に到達するコンタクト孔（１０８）が開口された
２層絶縁膜と、前記下層絶縁膜の材料とエッチングレー
トが同じで前記上層絶縁膜の材料よりエッチングレート
が低い材料を用いて形成され前記コンタクト孔内壁を覆
い先端部が前記上層絶縁膜から突出する側壁絶縁膜（１
０９）と、導電性材料から成り前記側壁絶縁膜を覆い前
記コンタクト孔内を完全には埋め込まないように被着さ
れ前記不純物拡散層の前記一方の領域と接触し一部が前
記上層絶縁膜上に延在する蓄積電極（１１０）と、前記
蓄積電極の表面を被覆する誘電体膜（１１１）と、前記
誘電体膜を介して前記蓄積電極上を被覆する対向電極
（１１２）と、を含むものである。
半導体基板上に形成されたゲート電極（１０４）および
ソース・ドレイン領域を構成する一対の不純物拡散層
（１０５ａ、１０５ｂ）を有するＭＩＳ型トランジスタ
と、前記ＭＩＳ型トランジスタ上を覆う下層絶縁膜（１
０６）および上層絶縁膜（１０７）からなり、エッチン
グにより前記不純物拡散層の一方の領域（１０５ａ）上
の表面に到達するコンタクト孔（１０８）が開口された
２層絶縁膜と、前記下層絶縁膜の材料とエッチングレー
トが同じで前記上層絶縁膜の材料よりエッチングレート
が低い材料を用いて形成され前記コンタクト孔内壁を覆
い先端部が前記上層絶縁膜から突出する側壁絶縁膜（１
０９）と、導電性材料から成り前記側壁絶縁膜を覆い前
記コンタクト孔内を完全には埋め込まないように被着さ
れ前記不純物拡散層の前記一方の領域と接触し一部が前
記上層絶縁膜上に延在する蓄積電極（１１０）と、前記
蓄積電極の表面を被覆する誘電体膜（１１１）と、前記
誘電体膜を介して前記蓄積電極上を被覆する対向電極
（１１２）と、を含むものである。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図７は、本発明の一実施例を示す断面図で
あり、図１乃至図６はその製造工程段階の状態を示す断
面図である。本実施例の半導体装置を作製するには、ま
ず、ｐ型シリコン基板１０１の表面を選択的に酸化し
て、素子分離のためのフィールド酸化膜１０２を形成
し、続いて、フィールド酸化膜の形成されていないシリ
コン基板上に熱酸化により膜厚１５０Åのゲート酸化膜
１０３を形成する。続いて、全面に膜厚２０００Åのリ
ンドープポリシリコン膜を成膜しこれをパターニングし
てワード線を兼ねるゲート電極１０４を形成し、さら
に、ゲート電極をマスクとしたリンのイオン注入によ
り、ソース・ドレイン領域となる高濃度ｎ型拡散層１０
５ａ、１０５ｂを形成してＭＩＳ型トランジスタの作製
を完了する。次に、ＭＩＳ型トランジスタ上を膜厚２０
００Åの二酸化シリコン膜１０６で覆う（図１）。
て説明する。図７は、本発明の一実施例を示す断面図で
あり、図１乃至図６はその製造工程段階の状態を示す断
面図である。本実施例の半導体装置を作製するには、ま
ず、ｐ型シリコン基板１０１の表面を選択的に酸化し
て、素子分離のためのフィールド酸化膜１０２を形成
し、続いて、フィールド酸化膜の形成されていないシリ
コン基板上に熱酸化により膜厚１５０Åのゲート酸化膜
１０３を形成する。続いて、全面に膜厚２０００Åのリ
ンドープポリシリコン膜を成膜しこれをパターニングし
てワード線を兼ねるゲート電極１０４を形成し、さら
に、ゲート電極をマスクとしたリンのイオン注入によ
り、ソース・ドレイン領域となる高濃度ｎ型拡散層１０
５ａ、１０５ｂを形成してＭＩＳ型トランジスタの作製
を完了する。次に、ＭＩＳ型トランジスタ上を膜厚２０
００Åの二酸化シリコン膜１０６で覆う（図１）。
【００１１】その上にさらに厚さ８０００ÅのＢＰＳＧ
（Borophosphosilicate glass ）膜１０７を形成し、熱
処理を施した後、リソグラフィ技術を用いて高濃度ｎ型
拡散層１０５ａ上に第１のコンタクト孔１０８を形成す
る（図２）。然る後、第１のコンタクト孔１０８の内壁
上を含む全面に膜厚２０００Åの二酸化シリコン膜１０
９ａを形成する（図３）。
（Borophosphosilicate glass ）膜１０７を形成し、熱
処理を施した後、リソグラフィ技術を用いて高濃度ｎ型
拡散層１０５ａ上に第１のコンタクト孔１０８を形成す
る（図２）。然る後、第１のコンタクト孔１０８の内壁
上を含む全面に膜厚２０００Åの二酸化シリコン膜１０
９ａを形成する（図３）。
【００１２】異方性のドライエッチングにより、二酸化
シリコン膜１０９ａの平坦部分を完全に除去しさらにＢ
ＰＳＧ膜１０８が５０００Åの膜厚に膜減りするように
エッチバックを行う。このエッチバックにより、ＢＰＳ
Ｇ膜と二酸化シリコン膜とのエッチングレートの違いか
ら、コンタクト孔１０８の内壁にその先端がＢＰＳＧ膜
１０７の表面より突き出た側壁酸化膜１０９が形成され
る（図４）。
シリコン膜１０９ａの平坦部分を完全に除去しさらにＢ
ＰＳＧ膜１０８が５０００Åの膜厚に膜減りするように
エッチバックを行う。このエッチバックにより、ＢＰＳ
Ｇ膜と二酸化シリコン膜とのエッチングレートの違いか
ら、コンタクト孔１０８の内壁にその先端がＢＰＳＧ膜
１０７の表面より突き出た側壁酸化膜１０９が形成され
る（図４）。
【００１３】その後、厚さ１０００Åのリンドープされ
たポリシリコン膜を第１のコンタクト孔１０８内を完全
には埋め込まないように成膜し、リソグラフィ技術を用
いてこのポリシリコン膜を所望の形状にパターニングす
ることにより、高濃度ｎ型拡散層１０５ａに電気的に接
続された積層型キャパシタの蓄積電極１１０を形成する
（図５）。
たポリシリコン膜を第１のコンタクト孔１０８内を完全
には埋め込まないように成膜し、リソグラフィ技術を用
いてこのポリシリコン膜を所望の形状にパターニングす
ることにより、高濃度ｎ型拡散層１０５ａに電気的に接
続された積層型キャパシタの蓄積電極１１０を形成する
（図５）。
【００１４】次に、熱酸化により蓄積電極１１０の表面
に膜厚８０Åの誘電体膜１１１を形成し、さらにその上
に厚さ２０００Åのリンドープされたポリシリコン膜を
成膜した後、リソグラフィ技術を用いてこのポリシリコ
ン膜を蓄積電極１１０を覆う形状にパターニングして積
層型キャパシタのもう一方の電極である対向電極１１２
を形成する（図６）。
に膜厚８０Åの誘電体膜１１１を形成し、さらにその上
に厚さ２０００Åのリンドープされたポリシリコン膜を
成膜した後、リソグラフィ技術を用いてこのポリシリコ
ン膜を蓄積電極１１０を覆う形状にパターニングして積
層型キャパシタのもう一方の電極である対向電極１１２
を形成する（図６）。
【００１５】次いで、二酸化シリコンを堆積して層間絶
縁膜１１３を形成し、リソグラフィ技術を用いて高濃度
ｎ型拡散層１０５ｂ上に第２のコンタクト孔１１４を開
孔する。最後にシリサイド膜を成長させこれをパターニ
ングして、第２のコンタクト孔を介してｎ型拡散層１０
５ｂと電気的に接続されたビット線１１５を形成するこ
とにより、図７に示す本実施例の半導体装置の作製を完
了する。
縁膜１１３を形成し、リソグラフィ技術を用いて高濃度
ｎ型拡散層１０５ｂ上に第２のコンタクト孔１１４を開
孔する。最後にシリサイド膜を成長させこれをパターニ
ングして、第２のコンタクト孔を介してｎ型拡散層１０
５ｂと電気的に接続されたビット線１１５を形成するこ
とにより、図７に示す本実施例の半導体装置の作製を完
了する。
【００１６】以上、好ましい実施例について説明した
が、本発明は上記実施例に限定されるものではなく、各
種の変更が可能である。例えば、ＢＰＳＧ膜１０７に代
え、ＰＳＧ（Phosphosilicate glass ）膜を用いること
ができ、また側壁絶縁膜を窒化シリコン膜によって形成
することができる。さらに誘電体膜をＣＶＤ法によって
形成することができ、また異種材料の複合膜によって誘
電体膜を構成することもできる。
が、本発明は上記実施例に限定されるものではなく、各
種の変更が可能である。例えば、ＢＰＳＧ膜１０７に代
え、ＰＳＧ（Phosphosilicate glass ）膜を用いること
ができ、また側壁絶縁膜を窒化シリコン膜によって形成
することができる。さらに誘電体膜をＣＶＤ法によって
形成することができ、また異種材料の複合膜によって誘
電体膜を構成することもできる。
【００１７】
【発明の効果】以上説明したように、本発明の半導体装
置は、ＭＩＳ型トランジスタのソース、ドレイン領域と
積層型キャパシタの蓄積電極とを接続するためのコンタ
クト孔内に側壁絶縁膜を設けたものであるので、本発明
によれば、ゲート電極と蓄積電極との間に側壁絶縁膜が
介在することになり、ゲート電極とコンタクト孔との間
のマージンを小さくすることができる。さらに、コンタ
クト孔の実効断面積をリソグラフィ技術の限界以下に縮
小することができるため、半導体装置の小型化に資する
ことができる。
置は、ＭＩＳ型トランジスタのソース、ドレイン領域と
積層型キャパシタの蓄積電極とを接続するためのコンタ
クト孔内に側壁絶縁膜を設けたものであるので、本発明
によれば、ゲート電極と蓄積電極との間に側壁絶縁膜が
介在することになり、ゲート電極とコンタクト孔との間
のマージンを小さくすることができる。さらに、コンタ
クト孔の実効断面積をリソグラフィ技術の限界以下に縮
小することができるため、半導体装置の小型化に資する
ことができる。
【００１８】また、コンタクト孔内部を蓄積電極によっ
て埋め込まないようにしたことにより、さらに側壁絶縁
膜を高く突出した形状としたことにより、蓄積電極の表
面積を大幅に拡大することができる。よって、本発明に
よれば、メモリセルの面積を拡大することなく、デバイ
スが要求する十分なキャパシタ容量を確保することが可
能となり、半導体装置の動作安定性を向上させることが
できる。
て埋め込まないようにしたことにより、さらに側壁絶縁
膜を高く突出した形状としたことにより、蓄積電極の表
面積を大幅に拡大することができる。よって、本発明に
よれば、メモリセルの面積を拡大することなく、デバイ
スが要求する十分なキャパシタ容量を確保することが可
能となり、半導体装置の動作安定性を向上させることが
できる。
【図１】 本発明の一実施例の一製造工程段階を示す断
面図。
面図。
【図２】 本発明の一実施例の一製造工程段階を示す断
面図。
面図。
【図３】 本発明の一実施例の一製造工程段階を示す断
面図。
面図。
【図４】 本発明の一実施例の一製造工程段階を示す断
面図。
面図。
【図５】 本発明の一実施例の一製造工程段階を示す断
面図。
面図。
【図６】 本発明の一実施例の一製造工程段階を示す断
面図。
面図。
【図７】 本発明の一実施例の断面図。
【図８】 従来例の一製造工程段階を示す断面図。
【図９】 従来例の一製造工程段階を示す断面図。
【図１０】 従来例の一製造工程段階を示す断面図。
【図１１】 従来例の断面図。
１０１、２０１ ｐ型シリコン基板 １０２、２０２ フィールド酸化膜 １０３、２０３ ゲート酸化膜 １０４、２０４ ゲート電極 １０５ａ、１０５ｂ、２０５ａ、２０５ｂ 高濃度ｎ型
拡散層 １０６、２０６ 二酸化シリコン膜 １０７ ＢＰＳＧ膜 １０８、２０８ 第１のコンタクト孔 １０９ 側壁酸化膜 １０９ａ 二酸化シリコン膜 １１０、２１０ 蓄積電極 １１１、２１１ 誘電体膜 １１２、２１２ 対向電極 １１３、２１３ 層間絶縁膜 １１４、２１４ 第２のコンタクト孔 １１５、２１５ ビット線
拡散層 １０６、２０６ 二酸化シリコン膜 １０７ ＢＰＳＧ膜 １０８、２０８ 第１のコンタクト孔 １０９ 側壁酸化膜 １０９ａ 二酸化シリコン膜 １１０、２１０ 蓄積電極 １１１、２１１ 誘電体膜 １１２、２１２ 対向電極 １１３、２１３ 層間絶縁膜 １１４、２１４ 第２のコンタクト孔 １１５、２１５ ビット線
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/108 H01L 21/822 H01L 21/8242 H01L 27/04
Claims (4)
- 【請求項１】 半導体基板上に形成されたゲート電極
（１０４）およびソース・ドレイン領域を構成する一対
の不純物拡散層（１０５ａ、１０５ｂ）を有するＭＩＳ
型トランジスタと、前記ＭＩＳ型トランジスタ上を覆う
下層絶縁膜（１０６）および上層絶縁膜（１０７）から
なり、エッチングにより前記不純物拡散層の一方の領域
（１０５ａ）上の表面に到達するコンタクト孔（１０
８）が開口された２層絶縁膜と、前記下層絶縁膜の材料
とエッチングレートが同じで前記上層絶縁膜の材料より
エッチングレートが低い材料を用いて形成され前記コン
タクト孔内壁を覆い先端部が前記上層絶縁膜から突出す
る側壁絶縁膜（１０９）と、導電性材料から成り前記側
壁絶縁膜を覆い前記コンタクト孔内を完全には埋め込ま
ないように被着され前記不純物拡散層の前記一方の領域
と接触し一部が前記上層絶縁膜上に延在する蓄積電極
（１１０）と、前記蓄積電極の表面を被覆する誘電体膜
（１１１）と、前記誘電体膜を介して前記蓄積電極上を
被覆する対向電極（１１２）と、を含むことを特徴とす
る半導体装置。 - 【請求項２】 前記下層絶縁膜および前記側壁絶縁膜が
二酸化シリコン膜であり、前記上層絶縁膜がＢＰＳＧ膜
またはＰＳＧ膜である請求項１記載の半導体装置。 - 【請求項３】 （ａ） 半導体基板上にゲート電極（１
０４）とソース・ドレイン領域を構成する一対の不純物
拡散層（１０５ａ、１０５ｂ）を有するＭＩＳ型トラン
ジスタを形成する工程と、 （ｂ） 前記ＭＩＳ型トランジスタ上を下層絶縁膜（１
０６）および上層絶縁膜（１０７）からなる２層絶縁膜
で覆い、該２層絶縁膜を選択的にエッチングして前記不
純物拡散層の一方の領域（１０５ａ）上の表面を露出さ
せるコンタクト孔（１０８）を形成する工程と、 （ｃ） 前記上層絶縁膜（１０７）の材料とはエッチン
グ性の異なる材料を用いて前記コンタクト孔内壁を含む
全表面に側壁絶縁膜形成用材料層（１０９ａ）を被着
し、前記側壁絶縁膜形成材料層および前記下層絶縁膜に
対するエッチングレートより前記上層絶縁膜に対するエ
ッチングレートの方が高いエッチング条件でエッチバッ
クを行って前記コンタクト孔の内壁を覆い先端部が前記
上層絶縁膜 から突出する側壁絶縁膜（１０９）を形成す
る工程と、 （ｄ） 導電性材料を、前記側壁絶縁膜を覆い前記コン
タクト孔内を完全には埋め込まないように被着し、これ
をパターニングすることにより、前記不純物拡散層の一
方（１０５ａ）と接触し、一部が前記上層絶縁膜上に延
在する蓄積電極（１１０）を形成する工程と、 （ｅ） 前記蓄積電極の表面を被覆する誘電体膜（１１
１）を形成する工程と、 （ｆ） 前記誘電体膜を介して前記蓄積電極上を被覆す
る対向電極（１１２）を形成する工程と、 を含む半導体装置の製造方法。 - 【請求項４】 前記下層絶縁膜および前記側壁絶縁膜が
二酸化シリコン膜であり、前記上層絶縁膜がＢＰＳＧ膜
であり、終始前記エッチング条件で前記二酸化シリコン
膜および前記ＢＰＳＧ膜のエッチバックを行うことを特
徴とする請求項３記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4217202A JP2865155B2 (ja) | 1992-07-23 | 1992-07-23 | 半導体装置およびその製造方法 |
| US08/096,728 US5385858A (en) | 1992-07-23 | 1993-07-23 | Method for fabricating semiconductor device having memory cell of stacked capacitor type |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4217202A JP2865155B2 (ja) | 1992-07-23 | 1992-07-23 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0645552A JPH0645552A (ja) | 1994-02-18 |
| JP2865155B2 true JP2865155B2 (ja) | 1999-03-08 |
Family
ID=16700469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4217202A Expired - Fee Related JP2865155B2 (ja) | 1992-07-23 | 1992-07-23 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5385858A (ja) |
| JP (1) | JP2865155B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5635418A (en) * | 1995-03-23 | 1997-06-03 | Micron Technology, Inc. | Method of making a resistor |
| US5698466A (en) * | 1996-12-16 | 1997-12-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tungsten tunnel-free process |
| WO1998028795A1 (en) * | 1996-12-20 | 1998-07-02 | Hitachi, Ltd. | Semiconductor memory device and method for manufacturing the same |
| KR100399965B1 (ko) * | 1996-12-30 | 2004-05-17 | 주식회사 하이닉스반도체 | 반도체 장치의 전하저장 전극 콘택 형성방법 |
| US6214727B1 (en) | 1997-02-11 | 2001-04-10 | Micron Technology, Inc. | Conductive electrical contacts, capacitors, DRAMs, and integrated circuitry, and methods of forming conductive electrical contacts, capacitors, DRAMs, and integrated circuitry |
| US5905280A (en) | 1997-02-11 | 1999-05-18 | Micron Technology, Inc. | Capacitor structures, DRAM cell structures, methods of forming capacitors, methods of forming DRAM cells, and integrated circuits incorporating capacitor structures and DRAM cell structures |
| US5918122A (en) | 1997-02-11 | 1999-06-29 | Micron Technology, Inc. | Methods of forming integrated circuitry, DRAM cells and capacitors |
| US6238971B1 (en) | 1997-02-11 | 2001-05-29 | Micron Technology, Inc. | Capacitor structures, DRAM cell structures, and integrated circuitry, and methods of forming capacitor structures, integrated circuitry and DRAM cell structures |
| US5981333A (en) | 1997-02-11 | 1999-11-09 | Micron Technology, Inc. | Methods of forming capacitors and DRAM arrays |
| US6359302B1 (en) | 1997-10-16 | 2002-03-19 | Micron Technology, Inc. | DRAM cells and integrated circuitry, and capacitor structures |
| US6576510B2 (en) | 1999-06-17 | 2003-06-10 | Hitachi Ltd | Method of producing a semiconductor memory device using a self-alignment process |
| US7977726B2 (en) * | 2007-08-31 | 2011-07-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | DRAM cell with enhanced capacitor area and the method of manufacturing the same |
| KR101693480B1 (ko) * | 2015-12-21 | 2017-01-06 | 주식회사 서연씨엔에프 | 헤드레스트의 위치조절 구조 |
| WO2021054184A1 (ja) | 2019-09-20 | 2021-03-25 | テイ・エス テック株式会社 | ヘッドレスト |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5071783A (en) * | 1987-06-17 | 1991-12-10 | Fujitsu Limited | Method of producing a dynamic random access memory device |
| JPH01257364A (ja) * | 1988-04-07 | 1989-10-13 | Hitachi Ltd | 半導体装置の製造方法 |
| JP2633650B2 (ja) * | 1988-09-30 | 1997-07-23 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| US5084405A (en) * | 1991-06-07 | 1992-01-28 | Micron Technology, Inc. | Process to fabricate a double ring stacked cell structure |
| US5162248A (en) * | 1992-03-13 | 1992-11-10 | Micron Technology, Inc. | Optimized container stacked capacitor DRAM cell utilizing sacrificial oxide deposition and chemical mechanical polishing |
-
1992
- 1992-07-23 JP JP4217202A patent/JP2865155B2/ja not_active Expired - Fee Related
-
1993
- 1993-07-23 US US08/096,728 patent/US5385858A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5385858A (en) | 1995-01-31 |
| JPH0645552A (ja) | 1994-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4070919B2 (ja) | 半導体装置及びその製造方法 | |
| JP4550185B2 (ja) | Ｄｒａｍ装置の製造方法 | |
| US6333233B1 (en) | Semiconductor device with self-aligned contact and its manufacture | |
| JP2002100685A (ja) | 半導体装置およびその製造方法 | |
| JP2865155B2 (ja) | 半導体装置およびその製造方法 | |
| JP3485683B2 (ja) | 半導体装置のキャパシタ製造方法 | |
| KR0132831B1 (ko) | 매몰 비트라인과 핀구조 커패시터를 갖는 반도체장치 셀 제조방법 | |
| JP3233051B2 (ja) | 半導体装置の製造方法 | |
| JPH04317358A (ja) | 半導体装置の製造方法 | |
| JP3227485B2 (ja) | 半導体メモリ素子の製造方法 | |
| JP2648448B2 (ja) | 半導体記憶装置のキャパシター製造方法 | |
| JP2642364B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP2772375B2 (ja) | 半導体記憶装置 | |
| JP2627515B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JPH05291528A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH11121716A (ja) | 半導体装置及びその製造方法 | |
| JPH04348070A (ja) | 半導体装置及びその製造方法 | |
| JPH1197529A (ja) | 半導体装置の製造方法 | |
| JPH11177052A (ja) | 半導体装置とその製造方法 | |
| JP2950550B2 (ja) | 半導体記憶装置の製造方法 | |
| JP2891192B2 (ja) | 半導体装置の製造方法 | |
| JPH1197640A (ja) | Ｄｒａｍにおけるメモリセルの製造方法 | |
| JP2914303B2 (ja) | 半導体装置の製造方法 | |
| JPH11186515A (ja) | 半導体装置及びその製造方法 | |
| KR0165304B1 (ko) | 반도체 메모리장치의 자기정합적인 접촉구조 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071218 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091218 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091218 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101218 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |