JP2869202B2 - 混成集積回路の製造方法 - Google Patents

混成集積回路の製造方法

Info

Publication number
JP2869202B2
JP2869202B2 JP5367091A JP5367091A JP2869202B2 JP 2869202 B2 JP2869202 B2 JP 2869202B2 JP 5367091 A JP5367091 A JP 5367091A JP 5367091 A JP5367091 A JP 5367091A JP 2869202 B2 JP2869202 B2 JP 2869202B2
Authority
JP
Japan
Prior art keywords
copper foil
integrated circuit
hybrid integrated
insulating resin
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5367091A
Other languages
English (en)
Other versions
JPH04273191A (ja
Inventor
晴彦 森
明 風見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Original Assignee
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Denki Co Ltd filed Critical Sanyo Denki Co Ltd
Priority to JP5367091A priority Critical patent/JP2869202B2/ja
Publication of JPH04273191A publication Critical patent/JPH04273191A/ja
Application granted granted Critical
Publication of JP2869202B2 publication Critical patent/JP2869202B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は混成集積回路の製造方法
に関し、詳細には、絶縁金属基板上に多層回路を形成し
た混成集積回路の製造方法に関する。
【0002】
【従来の技術】単一の導電層を備える従来の混成集積回
路および多層の導電層を備える従来の混成集積回路をそ
れぞれ図11および図12を参照して説明する。図11
は単一の導電層を備える従来の典型的な混成集積回路の
要部平面図である。この種の混成集積回路は0.5mm
〜2mm厚の絶縁金属基板、20μm〜70μm厚の絶
縁樹脂層、35μm〜70μm厚の導電層からなる三層
構造を備える。絶縁金属基板には放熱特性および加工性
を考慮して、表面を陽極酸化したアルミニウムが使用さ
れ、この絶縁金属基板に、エポキシ樹脂等の接着性を有
する熱硬化性樹脂を塗布した銅箔がホットプレスを使用
して貼着される。この熱硬化性樹脂は熱硬化後に前述の
絶縁樹脂層となる。
【0004】前記銅箔はホトエッチングプロセスによっ
て35μm〜100μmのオーダでパターン化され、図
11に示すように、外部リード用パッド(80)(82)、バス
(84)、ボンディングパッド(86)、ジャンプパッド(88)(9
2)、ダイボンドパッド(94)(96)等を備える導電層が形成
される。
【0005】この導電層のダイボンドパッド(94)(96)に
はチップ形状のマイクロコンピュータ、プログラマブル
ゲートアレイ、その他の集積回路素子(100)(102)(104)
が銀ペースト等のロウ材を使用して固着され、集積回路
素子(100)(102)(104)の電極と所定のボンディングパッ
ド(86)はボンディングワイア(110)で接続される。ま
た、チップ抵抗、チップコンデンサ等の異型部品(106)
(108)は所定のパッドに半田固着される。
【0006】回路を接地するための導電路は接地のため
の外部リード用パッド(80)から混成集積回路の全域に、
電流容量およびインダクタンスを考慮して、外部リード
用パッド(80)の近傍で大線幅に、その終端部で小線幅に
形成される。この接地導電路はバス(84)と交差すること
が避けられず、その個所は電流容量に応じて1乃至数本
のボンディングワイア(110)で互いにジャンプ接続され
る。また、大容量のバス(84)と交差し、単一のボンディ
ングワイア接続が不可能な個所ではジャンプパッド(88)
(92)を経由して連続ジャンプ接続される。図11には、
この連続ジャンプ接続が接地のための外部リード用パッ
ド(80)、ボンディングワイア(110)、ジャンプパッド(8
8)、ボンディングワイア(110)、接地導電路(90)および
接地導電路(90)、ボンディングワイア(110)、ジャンプ
パッド(92)、ボンディングワイア(110)、接地導電路(9
1)で説明されている。また、バス(84)が相互に交差する
個所では不連続形成したバス(84)は多数のボンディング
ワイア(110)で接続、連絡される。
【0007】図12は多層の導電層を備える混成集積回
路の要部断面図である。この種の混成集積回路は上記し
た単一導電層の混成集積回路においてボンディングワイ
ア接続数が膨大となることおよび集積度の向上が困難で
あることに鑑みて提案されたものであって、ポリイミド
樹脂、エポキシ樹脂等の絶縁樹脂層(120)を挟んで銅箔
(122)を両面貼着した両面銅箔基板の所定位置にバイア
ホール(124)を形成し、全面無電解銅メッキ(126)して両
銅箔(122)を電気的に接続した後、ホトエッチングして
所定形状に回路パターンが形成される。これらの混成集
積回路は何れも昭和63年5月15日に株式会社工業調
査会より発行された「最新ハイブリッド実装技術」に詳
細に開示されている。
【0008】
【発明が解決しようとする課題】上記した単一導電層の
混成集積回路は放熱特性、機械強度に優れる反面、比較
的大線幅の接地導電路(90)(91)が不可欠であり、接地導
電路(90)(91)の占有面積により混成集積回路の集積度が
低下する問題を有する。また、接地導電路(90)(91)は必
ずアドレスバス、データバス、さらには制御信号バスと
交差するため連続形成することが不可能であり、不連続
個所においてワイアボンディングが必要となる問題を有
している。また、ワイアボンディングのためのパッドの
占有面積により混成集積回路の集積度が低下する問題も
有している。
【0009】さらにまた、接地導電路(90)(91)が大容量
のアドレスバス、データバスと交差し、ワイアスパンが
長大となる個所では単一のボンディングワイア接続が不
可能なため、ジャンプパッド(88)(92)を経由して連続ジ
ャンプ接続する必要があり、さらにワイアボンディング
が必要になると共にジャンプパッド(88)(92)の占有面積
により混成集積回路の集積度が低下する問題を有してい
る。また、バス(84)が相互に交差する個所では不連続形
成したバス(84)の接続に多数のワイアボンディングが必
要になると共に、バス(84)を迂回させてワイアボンディ
ング接続を避ける場合にはバス(84)の占有面積が増大し
て集積度が低下する問題を有する。さらには、上記した
問題のため導電層のパターン設計が煩雑となる問題を有
する。
【0010】一方、前記した多層の導電層を備える混成
集積回路は放熱特性および機械強度の点で問題を有す
る。また、両面導電層基板の二つの導電層(122)を接着
し、絶縁する絶縁樹脂層(120)に使用されるエポキシ樹
脂は化学エッチングが極めて困難であって、バイアホー
ル(124)形成がパンチング等の機械的手段に限定される
問題を有している。この結果、バイアホール(124)を形
成する装置と導電層のパターンを形成する装置が異種装
置となり、それらの加工精度を個々に向上させてもバイ
アホール(124)と導電層のパターンのずれが解消できな
い製造上の問題を有している。
【0011】さらに、機械的手段により形成されるバイ
アホール(124)の孔径は今日最も微小なものでも200
μmであり、パターンずれを考慮したランド(128)の口
径が300μmに達する問題がある。従って、バイアホ
ール(124)を多数必要とする混成集積回路では基板の多
層化によっても期待する程には集積度を向上できない問
題を有する。なお、絶縁樹脂層にポリイミド樹脂のみが
使用される場合には、導電層に形成したバイアホールパ
ターンをマスクとする化学エッチングが可能であるもの
の、ポリイミド樹脂の接着性が良好でないため導電層(1
22)が剥離する問題を有する。
【0012】従って、本発明が解決しようとする課題
は、接着性が良好なエポキシ樹脂を絶縁樹脂層として使
用する場合、あるいはエポキシ樹脂を接着剤として使用
する場合にはバイアホールル形成手段が限定される結
果、バイアホールの位置精度の向上が困難であり、マー
ジン付与のため混成集積回路の集積度の向上が困難であ
る点にある。
【0013】
【課題を解決するための手段】本発明は両面銅箔基板の
一方の銅箔にバイアホールを形成し、このバイアホール
をマスクとして、両銅箔を接着し絶縁する絶縁樹脂層の
エキシマレーザ加工を行って絶縁樹脂層にバイアホール
を形成することを主要な特徴とする。
【0014】
【作用】両銅箔を接着し絶縁する絶縁樹脂層のバイアホ
ール形成に、予め銅箔に形成したバイアホールをマスク
とするエキシマレーザ加工を使用するため、エッチング
限界までの微小なバイアホールを高精度に形成すること
ができる。また、バイアホールとそのランドを同一種の
工程により形成するため形成位置に対してマージンが不
要となる。
【0015】
【実施例】以下、図1乃至図9を参照して本発明の一実
施例を説明する。なお、図9は本発明を適用した混成集
積回路の要部平面図であり、図8は図9のA−A線断面
図である。図1を参照すると、第1および第2の銅箔(1
0)(14)はそれぞれ35μm厚であり、その一主面に接着
剤層(12)(16)が形成されている。接着剤層(12)(16)は流
動性に富むAステージのエポキシ樹脂をローラコータを
使用して塗布し、さらにこのエポキシ樹脂を半硬化して
Bステージの接着剤層(12)(16)としたものであって、硬
化時の膜厚は20μmである。また、絶縁樹脂層(18)に
は25μm厚のポリイミド樹脂が使用される。
【0016】これら第1、第2の銅箔(10)(14)および絶
縁樹脂層(18)をドラム(70)(72)からホットプレス(74)に
供給し、このホットプレス(74)で温度130℃〜150
℃、単位平方cm当り5Kg〜20Kgの圧力で連続熱
圧着して、両面銅箔基板が形成される。この後、両面銅
箔基板(10)(14)(12)(16)(18)を温度130℃〜150℃
で5時間〜10時間キュアして接着剤層(12)(16)のガス
抜きを行い、十数単位の混成集積回路に相当するサイズ
に切断して次の工程に送られる。
【0017】図2を参照すると、先ず、前記両面銅箔基
板(10)(14)(12)(16)(18)の第1および第2の銅箔(10)(1
4)面にローラコータを使用してホトレジスト(22)を塗布
し、第1の銅箔(10)面に形成するバイアホール(24)上の
ホトレジスト(22)を選択露光し、この選択露光した部分
を溶剤で除去して、ホトレジスト(22)にバイアホール(2
4)のための孔が形成される。35μm厚の銅箔を使用す
る実施例では後続のエッチング工程でのパターン限界が
35μmであるため、ホトレジスト(22)に形成される前
記バイアホール(24)のための孔の最小径は35μmであ
る。
【0018】続いて、このホトレジスト(22)をマスクと
して、両面銅箔基板(10)(14)(12)(16)(18)を塩化第2鉄
溶液で選択エッチングして第1の銅箔(10)にバイアホー
ル(24)が形成される。なお、この工程では第1の銅箔(1
0)に以後の工程でのマスク合わせのためのパターンも形
成される。バイアホール(24)は図9に複数の黒点で示さ
れている。
【0019】図3を参照すると、先の工程で形成された
マスク合わせのためのパターンを参照して第1の銅箔(1
0)のバイアホール(24)の凡その位置を決定し、バイアホ
ール(24)パターン上方からKrF、XeClあるいはA
rFをレーザガスとするエキシマレーザ(矢印で示され
ている)を全面に照射して、第1の銅箔(10)のバイアホ
ール(24)により露出される接着剤層(12)、そして絶縁樹
脂層(18)、さらには接着剤層(16)が順次除去される。
【0020】ここで図10を参照してエキシマレーザ加
工を説明する。この図10はログスケールの横軸をエキ
シマレーザのエネルギ密度(Fluence mJ)と
して、縦軸にポリマと金属それぞれのレーザ1ショット
当りの加工量(Etch Depth μm)をプロッ
トしたものである。
【0021】従来から産業界で使用されているYAG、
CO2等の赤外レーザ加工においてはレーザビームをレ
ンズで集光し、その焦点近傍の高エネルギ密度領域にあ
る加工対象を溶融、蒸発する熱的なメカニズムが利用さ
れている。従って、赤外レーザ加工は加工対象の材質を
選択しない特性を有すると共に加工部周辺への連続的な
熱影響が避けられない性質を有している。
【0022】これに対して、エキシマレーザ加工ではエ
キシマレーザは加工対象にデホーカス状態で照射され、
エキシマレーザの光子が分子化学的に加工対象表面の分
子結合を切断するアブレーションプロセスにより加工が
行われる。従って、エキシマレーザ加工は非熱的加工で
あり、加工対象が分子結合であるか金属結合であるかに
よって加工が開始されるエネルギ密度(スレショール
ド)が大きく異なる。このスレショールドは全てのポリ
マにおいて1平方cm当り約100mJ、金属では約1
Jである。また、エキシマレーザ加工は分子化学的に加
工が行われるため除去物質による加工部周辺の熱影響、
汚染がない特質を有している。
【0023】再び図3を参照すると、第1の銅箔(10)の
バイアホール(24)の周辺にポリマのスレショールド以上
であり、金属のスレショールド以下である単位面積当り
100mJ〜1Jのエネルギ密度のエキシマレーザを照
射すると、第1の銅箔(10)のバイアホール(24)パターン
がマスクとなって、接着剤層(12)(16)および絶縁樹脂層
(18)に第1の銅箔(10)のバイアホール(24)に位置並びに
大きさが正確に一致するバイアホール(24)が形成され、
これにより第2の銅箔(14)が露出される。本発明に特徴
的なこの工程により、バイアホール(24)の孔径を第1の
銅箔(10)のパターン限界まで縮小することができる。な
お、実施例の合計65μm厚の接着剤層(12)(16)および
絶縁樹脂層(18)は1平方cm当り500mJのエキシマ
レーザの300ショットによって完全に除去される。こ
のエキシマレーザ加工によっても、第1の銅箔(10)のバ
イアホール(24)の周辺は幾らか熱的影響を受けるものの
先のホトレジスト(22)が第1の銅箔(10)を保護する。こ
のホトレジスト(22)はこの工程の後除去される。
【0024】図4を参照すると、第2の銅箔(14)の全体
を負極として電解半田メッキを行い、バイアホール(24)
により露出された第2の銅箔(14)上に、第1の銅箔(10)
に達する山形形状の半田が形成される。そして、この山
形形状の半田を溶融して、図5に示すような、第1およ
び第2の銅箔(10)(14)を確実に接続するバイアホール(2
4)が完成する。
【0025】図6を参照すると、先ず、両面銅箔基板(1
0)(14)(12)(16)(18)の第1および第2の銅箔(10)(14)表
面にローラコータを使用して順次ホトレジスト(26)(28)
を塗布し、マスク合わせのためのパターンを参照して選
択露光して、第1の銅箔(10)表面に塗布したホトレジス
ト(26)に接地のための外部リード用パッド(30)、バイア
ホール(24)のためのランド(33)、ワイアボンディングパ
ッド(43)、アドレスバス、データバス等のバス(44)、ダ
イボンドパッド(45)等の回路パターンに対応するパター
ンが形成される。図9を参照すると、この工程ではこの
他、電源に接続される外部リード用パッド(31)、その他
の外部リード用パッド(32)、バイアホール(24)のための
その他のランド(34)〜(42)(51)、接地されるダイボンド
パッド(46)等の全ての回路パターンに対応するパターン
が形成される。また、第2の銅箔(14)表面に塗布したホ
トレジスト(28)には、同様に図9を参照すると、接地導
電路(48)、電源導電路(49)、バス接続導電路(50)に対応
するパターンが形成される。そして、このホトレジスト
(26)(28)をマスクとして塩化第2鉄溶液で第1および第
2の銅箔(10)(14)を同時にエッチングして、図6および
図9に示す回路パターンが形成される。
【0026】図9を参照すると、接地すべきダイボンド
パッド(46)はそれに連続形成されるランド(36)、第2の
導電層(14)の接地導電路(48)、ランド(33)を介して接地
のための外部リード用パッド(30)に接続される。同様
に、ランド(34)(35)(37)も接地のための外部リード用パ
ッド(30)に接続される。また、電源電位とすべきダイボ
ンドパッド(45)はそれに連続形成されるランド(39)、第
2の導電層(14)の電源導電路(49)、ランド(38)を介して
電源に接続される外部リード用パッド(31)に接続され
る。さらに、アドレスバス等の他のバス(44)と交差する
バスはランド(41)、(42)、第2の導電層(14)のバス接続
導電路(50)を介して接続される。
【0027】本実施例では、第1の銅箔(10)のバイアホ
ール(24)のパターンとそのランド(33)〜(42)のパターン
は2度のホトエッチングにより個別に形成されるが、そ
れらの位置および大きさはホトエッチング工程で使用さ
れる露光装置の精度のみにより一義的に定まるため、露
光装置の精度の範囲ではバイアホール(24)とランド(33)
〜(42)のパターンのずれを無視することができる。従っ
て、バイアホール(24)の口径を35μmに設計したとき
のランド(33)〜(42)の短辺の最小サイズは従来のランド
の1/3の105μmとなる。
【0028】図7を参照すると、次に第2の導電層(14)
(回路パターンが形成された銅箔を導電層と称する)の
表面にAステージのポリイミド樹脂をローラコータを使
用して塗布し、このポリイミド樹脂を完全硬化して約2
0μm厚のCステージの絶縁樹脂層(60)が形成される。
そして、この絶縁樹脂層(60)の表面にAステージのエポ
キシ樹脂をローラコータを使用して塗布し、このエポキ
シ樹脂を半硬化して約20μm厚のBステージの接着剤
層(61)が形成される。さらに、この接着剤層(61)面が絶
縁金属基板(62)(64)にホットプレスを使用して熱圧着さ
れる。先の完全硬化された絶縁樹脂層(60)は第2の導電
層(14)のパターン面を平坦にして絶縁金属基板(62)(64)
への接着性を向上させるように機能すると共に接着剤層
(61)による熱圧着時に第2の導電層(14)と絶縁金属基板
(62)(64)との絶縁不良を防止するように機能する
【0029】絶縁金属基板(62)(64)には放熱特性および
加工性を考慮して0.5mm〜2.0mm厚のアルミニ
ウム(60)が選択され、その表面には陽極酸化により酸化
膜(62)が形成されている。なお、前に述べたように、こ
れまでの工程における第1および第2の銅箔、導電層(1
0)(14)のサイズは複数の混成集積回路に相当するもので
あり、この工程で使用される絶縁金属基板(62)(64)のサ
イズも同一サイズであるが、この後の工程では、要求さ
れる機械精度に応じてスリットパンチングされてより少
数の混成集積回路に相当するサイズに変更される。
【0030】図8および図9を参照すると、ダイボンド
パッド(45)にマイクロコンピュータ、プログラマブルゲ
ートアレイ等、素子基板電位を電源電位とするべき集積
回路素子(52)(53)を銀ペースト等のロウ材を使用して固
着し、ダイボンドパッド(46)にTTL等、素子基板電位
を接地電位とするべき集積回路素子(54)を同様に固着
し、さらにチップ抵抗、チップコンデンサ等の異型部品
(56)(57)を所定のパッドに半田固着した後、前記集積回
路素子(52)(53)(54)の電極とワイアボンディングパッド
(43)をボンディングワイア(55)で接続して図示の混成集
積回路が完成する。
【0031】以上本発明の一実施例を説明したが、本発
明はこの実施例に限定されるものではなく、例えば接着
剤層(12)(16)および絶縁樹脂層(18)を選択除去するエキ
シマレーザ光のビーム径の調整により、第1および第2
の銅箔(10)(14)の回路パターンをバイアホール(24)のパ
ターン形成と同時に行うような変更が可能である。ま
た、絶縁樹脂層(18)としてガラス布に接着剤を塗布し、
半硬化したプリプレグを使用することも可能である。
【0032】
【発明の効果】以上述べたように本発明によれば、ホト
エッチングにより銅箔に形成したバイアホールパターン
をマスクとしてエキシマレーザ加工を行うためホトエッ
チングのパターン限界までの孔径のバイアホールを形成
することができ、高集積化が容易に達成される。また、
エキシマレーザ光を使用するセルフアライン法により両
導電層を接続するバイアホールを形成するため、バイア
ホールとそれに接続される導電路の位置が一義的に決定
され、それらのマージンが不要となるため高集積化が達
成される。さらに、絶縁金属基板上に形成されるため放
熱特性、耐ノイズ性等の電気特性および機械強度に優れ
る混成集積回路を提供することができる。
【0033】
【図面の簡単な説明】
【図1】本発明の一実施例を説明するための製造プロセ
スの断面図。
【図2】本発明の一実施例を説明するための製造プロセ
スの断面図。
【図3】本発明の一実施例を説明するための製造プロセ
スの断面図。
【図4】本発明の一実施例を説明するための製造プロセ
スの断面図。
【図5】本発明の一実施例を説明するための製造プロセ
スの断面図。
【図6】本発明の一実施例を説明するための製造プロセ
スの断面図。
【図7】本発明の一実施例を説明するための製造プロセ
スの断面図。
【図8】本発明の一実施例を説明するための製造プロセ
スの断面図。
【図9】本発明を適用した混成集積回路の要部平面図。
【図10】エキシマレーザの加工特性を説明する特性
図。
【図11】従来の単一導電層混成集積回路の要部平面
図。
【図12】従来の多層導電層混成集積回路の要部断面
図。
【符号の説明】
10 第1の導電層 12 接着剤層 14 第2の導電層 16 接着剤層 18 絶縁樹脂層 24 バイアホール 30 外部リード用パッド 33 ランド 43 ワイアボンディングパッド 44 バス 45 ダイボンドパッド 52 集積回路素子 62 アルミニウム 64 酸化膜

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 第1および第2の銅箔、これら第1およ
    び第2の銅箔を相互に接着し、絶縁する第1の絶縁樹脂
    層からなる両面銅箔基板を形成する工程と、第1の銅箔
    を選択エッチングして、第1の銅箔にバイアホールを形
    成する工程と、第1の銅箔をマスクとして第1の絶縁樹
    脂層のエキシマレーザ加工を行って、第1の絶縁樹脂層
    にバイアホールを形成する工程と、第1の銅箔および第
    1の絶縁樹脂層に形成したバイアホールにおいて、第1
    および第2の銅箔を電気的に接続する工程と、少なくと
    も第2の銅箔を所定形状にエッチングして、導電層を形
    成する工程と、導電層が形成された第2の銅箔面を第2
    の絶縁樹脂層を介して絶縁金属基板に貼着する工程から
    なる混成集積回路の製造方法。
  2. 【請求項2】 第2の銅箔の全体を負極として電解半田
    メッキを行って、第1の銅箔および第1の絶縁樹脂層に
    形成したバイアホールにおいて、第1および第2の銅箔
    を電気的に接続することを特徴とする請求項1の混成集
    積回路の製造方法。
  3. 【請求項3】 メッキ半田の溶融を行うことを特徴とす
    る請求項2の混成集積回路の製造方法。
  4. 【請求項4】 複数の混成集積回路の回路パターンを単
    位として前記各工程を行うことを特徴とする請求項1の
    混成集積回路の製造方法。
  5. 【請求項5】 第1の銅箔を所定形状にエッチングして
    形成した回路パターン上にチップ形状の回路素子を搭載
    することを特徴とする請求項1の混成集積回路の製造方
    法。
  6. 【請求項6】 導電層が形成された第2の銅箔面をその
    平面を平滑にする絶縁樹脂層で被覆した後、接着性を有
    する絶縁樹脂層で絶縁金属基板に貼着することを特徴と
    する請求項1の混成集積回路の製造方法。
JP5367091A 1991-02-27 1991-02-27 混成集積回路の製造方法 Expired - Fee Related JP2869202B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5367091A JP2869202B2 (ja) 1991-02-27 1991-02-27 混成集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5367091A JP2869202B2 (ja) 1991-02-27 1991-02-27 混成集積回路の製造方法

Publications (2)

Publication Number Publication Date
JPH04273191A JPH04273191A (ja) 1992-09-29
JP2869202B2 true JP2869202B2 (ja) 1999-03-10

Family

ID=12949275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5367091A Expired - Fee Related JP2869202B2 (ja) 1991-02-27 1991-02-27 混成集積回路の製造方法

Country Status (1)

Country Link
JP (1) JP2869202B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2919626B2 (ja) 1991-02-27 1999-07-12 三洋電機株式会社 混成集積回路の製造方法
JP2919627B2 (ja) 1991-02-27 1999-07-12 三洋電機株式会社 混成集積回路の製造方法
JP2951021B2 (ja) 1991-02-27 1999-09-20 三洋電機株式会社 混成集積回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2919626B2 (ja) 1991-02-27 1999-07-12 三洋電機株式会社 混成集積回路の製造方法
JP2919627B2 (ja) 1991-02-27 1999-07-12 三洋電機株式会社 混成集積回路の製造方法
JP2951021B2 (ja) 1991-02-27 1999-09-20 三洋電機株式会社 混成集積回路

Also Published As

Publication number Publication date
JPH04273191A (ja) 1992-09-29

Similar Documents

Publication Publication Date Title
JP3587884B2 (ja) 多層回路基板の製造方法
US7485569B2 (en) Printed circuit board including embedded chips and method of fabricating the same
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
JP5167516B1 (ja) 部品内蔵基板及びその製造方法並びに部品内蔵基板実装体
JP2000101245A (ja) 積層樹脂配線基板及びその製造方法
CN101426337B (zh) 内置了膜状电阻元件的多层印刷布线板的制造方法
JP3953122B2 (ja) 回路カード及びその製造方法
US20060060558A1 (en) Method of fabricating package substrate using electroless nickel plating
JP2869202B2 (ja) 混成集積回路の製造方法
US6455783B1 (en) Multilayer printed wiring board and method for manufacturing the same
JP2919627B2 (ja) 混成集積回路の製造方法
JP2004031710A (ja) 配線基板の製造方法
JP5299206B2 (ja) 回路基板の製造方法
JP2919626B2 (ja) 混成集積回路の製造方法
JP2951021B2 (ja) 混成集積回路
JP2011014584A (ja) プリント配線板とその製造方法
JP2869907B2 (ja) 半導体装置の接続構造
JPH04273151A (ja) 混成集積回路の製造方法
JP5287570B2 (ja) プリント配線板の製造方法
JP4863076B2 (ja) 配線基板及びその製造方法
JP2911241B2 (ja) 混成集積回路の製造方法
JP2836638B2 (ja) 薄膜回路基板及びその製造方法
JP2015012078A (ja) フレキシブルプリント配線板の製造方法、フレキシブルプリント配線板
JP3203176B2 (ja) 混成集積回路装置およびその製造方法
JP3818492B2 (ja) 多層印刷配線板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081225

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20081225

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091225

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees