JPH04273151A

JPH04273151A - 混成集積回路の製造方法

Info

Publication number: JPH04273151A
Application number: JP3053669A
Authority: JP
Inventors: Haruhiko Mori; 晴彦森; Akira Kazami; 明風見
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1991-02-27
Filing date: 1991-02-27
Publication date: 1992-09-29

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は混成集積回路の製造方法
に関し、詳細には、絶縁金属基板上に多層回路を形成し
た混成集積回路の製造方法に関する。

【０００２】

【従来の技術】単一の導電層を備える従来の混成集積回
路および多層の導電層を備える従来の混成集積回路をそ
れぞれ図１１および図１２を参照して説明する。図１１
は単一の導電層を備える従来の典型的な混成集積回路の
要部平面図である。この種の混成集積回路は０．５ｍｍ
〜２ｍｍ厚の絶縁金属基板、２０μｍ〜７０μｍ厚の絶
縁樹脂層、３５μｍ〜７０μｍ厚の導電層からなる三層
構造を備える。

【０００３】絶縁金属基板には放熱特性および加工性を
考慮して、表面を陽極酸化したアルミニウムが使用され
、この絶縁金属基板に、エポキシ樹脂等の接着性を有す
る熱硬化性樹脂を塗布した銅箔がホットプレスを使用し
て貼着される。この熱硬化性樹脂は熱硬化後に前述の絶
縁樹脂層となる。

【０００４】前記銅箔はホトエッチングプロセスによっ
て３５μｍ〜１００μｍのオーダでパターン化され、図
１１に示すように、外部リード用パッド（８０）（８２
）、バス（８４）、ボンディングパッド（８６）、ジャ
ンプパッド（８８）（９２）、ダイボンドパッド（９４
）（９６）等を備える導電層が形成される。

【０００５】この導電層のダイボンドパッド（９４）（
９６）にはチップ形状のマイクロコンピュータ、プログ
ラマブルゲートアレイ、その他の集積回路素子（１００
）（１０２）（１０４）が銀ペースト等のロウ材を使用
して固着され、集積回路素子（１００）（１０２）（１
０４）の電極と所定のボンディングパッド（８６）はボ
ンディングワイア（１１０）で接続される。また、チッ
プ抵抗、チップコンデンサ等の異型部品（１０６）（１
０８）は所定のパッドに半田固着される。

【０００６】回路を接地するための導電路は接地のため
の外部リード用パッド（８０）から混成集積回路の全域
に、電流容量およびインダクタンスを考慮して、外部リ
ード用パッド（８０）の近傍で大線幅に、その終端部で
小線幅に形成される。この接地導電路はバス（８４）と
交差することが避けられず、その個所は電流容量に応じ
て１乃至数本のボンディングワイア（１１０）で互いに
ジャンプ接続される。また、大容量のバス（８４）と交
差し、単一のボンディングワイア接続が不可能な個所で
はジャンプパッド（８８）（９２）を経由して連続ジャ
ンプ接続される。図１２には、この連続ジャンプ接続が
接地のための外部リード用パッド（８０）、ボンディン
グワイア（１１０）、ジャンプパッド（８８）、ボンデ
ィングワイア（１１０）、接地導電路（９０）および接
地導電路（９０）、ボンディングワイア（１１０）、ジ
ャンプパッド（９２）、ボンディングワイア（１１０）
、接地導電路（９１）で説明されている。また、バス（
８４）が相互に交差する個所では不連続形成したバス（
８４）は多数のボンディングワイア（１１０）で接続、
連絡される。

【０００７】図１２は多層の導電層を備える混成集積回
路の要部断面図である。この種の混成集積回路は上記し
た単一導電層の混成集積回路においてボンディングワイ
ア接続数が膨大となることおよび集積度の向上が困難で
あることに鑑みて提案されたものであって、ポリイミド
樹脂、エポキシ樹脂等の絶縁樹脂層（１２０）を挟んで
銅箔（１２２）を両面貼着した両面銅箔基板の所定位置
にバイアホール（１２４）を形成し、全面無電解銅メッ
キ（１２６）して両銅箔（１２２）を電気的に接続した
後、ホトエッチングして所定形状に回路パターンが形成
される。通常、この混成集積回路は放熱特性、機械強度
の改善のため放熱特性が良好な他の基板上に形成される
。これらの混成集積回路は何れも昭和６３年５月１５日
に株式会社工業調査会より発行された「最新ハイブリッ
ド実装技術」に詳細に開示されている。

【０００８】

【発明が解決しようとする課題】上記した単一導電層の
混成集積回路は放熱特性、機械強度に優れる反面、比較
的大線幅の接地導電路（９０）（９１）が不可欠であり
、接地導電路（９０）（９１）の占有面積により混成集
積回路の集積度が低下する問題を有する。また、接地導
電路（９０）（９１）は必ずアドレスバス、データバス
、さらには制御信号バスと交差するため連続形成するこ
とが不可能であり、不連続個所においてワイアボンディ
ングが必要となる問題を有している。また、ワイアボン
ディングのためのパッドの占有面積により混成集積回路
の集積度が低下する問題も有している。

【０００９】さらにまた、接地導電路（９０）（９１）
が大容量のアドレスバス、データバスと交差し、ワイア
スパンが長大となる個所では単一のボンディングワイア
接続が不可能なため、ジャンプパッド（８８）（９２）
を経由して連続ジャンプ接続する必要があり、さらにワ
イアボンディングが必要になると共にジャンプパッド（
８８）（９２）の占有面積により混成集積回路の集積度
が低下する問題を有している。また、バス（８４）が相
互に交差する個所では不連続形成したバス（８４）の接
続に多数のワイアボンディングが必要になると共に、バ
ス（８４）を迂回させてワイアボンディング接続を避け
る場合にはバス（８４）の占有面積が増大して集積度が
低下する問題を有する。さらには、上記した問題のため
導電層のパターン設計が煩雑となる問題を有する。

【００１０】一方、前記した多層の導電層を備える混成
集積回路は放熱特性および機械強度の点で問題を有する
。しかも、放熱特性の改善のため、放熱特性が良好な他
の基板上に多層の導電層を形成する場合でも、チップを
搭載できる導電層が複数の絶縁樹脂層で熱的に絶縁され
る構造となるため、高発熱の素子を搭載できない問題を
有する。

【００１１】また、両面導電層基板の二つの導電層（１
２２）を接着し、絶縁する絶縁樹脂層（１２０）に使用
されるエポキシ樹脂は化学エッチングが極めて困難であ
って、バイアホール（１２４）形成がパンチング等の機
械的手段に限定される問題を有している。この結果、バ
イアホール（１２４）を形成する装置と導電層のパター
ンを形成する装置が異種装置となり、それらの加工精度
を個々に向上させてもバイアホール（１２４）と導電層
のパターンのずれが解消できない製造上の問題を有して
いる。

【００１２】さらに、機械的手段により形成されるバイ
アホール（１２４）の孔径は今日最も微小なものでも２
００μｍであり、パターンずれを考慮したランド（１２
８）の口径が３００μｍに達する問題がある。従って、
バイアホール（１２４）を多数必要とする混成集積回路
では基板の多層化によっても期待する程には集積度を向
上できない問題を有する。なお、絶縁樹脂層にポリイミ
ド樹脂のみが使用される場合には、導電層に形成したバ
イアホールパターンをマスクとする化学エッチングが可
能であるものの、ポリイミド樹脂の接着性が良好でない
ため導電層（１２２）が剥離する問題を有する。

【００１３】従って、本発明が解決しようとする課題は
、接着性が良好なエポキシ樹脂を絶縁樹脂層として使用
する場合、あるいはエポキシ樹脂を接着剤として使用す
る場合にはバイアホールル形成手段が限定される結果、
バイアホールの位置精度の向上が困難であり、マージン
付与のため混成集積回路の集積度の向上が困難である点
にある。また、放熱特性が良好な他の基板上に多層の導
電層を形成する場合には、チップ搭載面が最上層の導電
層に限定され、放熱特性が期待するほどに改善されない
点にある。

【００１４】

【課題を解決するための手段】本発明は２層銅箔基板の
上層の銅箔にバイアホール、チップ搭載孔を順次形成し
、このバイアホールをマスクとして、両銅箔を接着し絶
縁する絶縁樹脂層のエキシマレーザ加工を行って絶縁樹
脂層にバイアホールを形成し、さらにチップ搭載孔下の
絶縁樹脂層のエキシマレーザ加工を行って下層の導電層
を露出することを主要な特徴とする。

【００１５】

【作用】両銅箔を接着し絶縁する絶縁樹脂層のバイアホ
ール形成に、銅箔に形成したバイアホールをマスクとす
るエキシマレーザ加工を使用するため、エッチング限界
までの微小なバイアホールを高精度に形成することがで
きる。また、バイアホールとそのランドを同一種の工程
により形成するため形成位置に対してマージンが不要と
なる。また、チップ搭載孔下の絶縁樹脂層のエキシマレ
ーザ加工を行って下層の導電層を露出するため、任意の
導電層にチップを搭載することができると共に全ての回
路パターン形成後に下層の導電層を露出するため、回路
パターン形成時に下層の導電層のエッチングが回避され
る。

【００１６】

【実施例】以下、図１乃至図９を参照して本発明の一実
施例を説明する。なお、図９は本発明を適用した混成集
積回路の要部平面図であり、図８は図９のＡ−Ａ線断面
図である。図１を参照すると、絶縁金属基板（１０）に
は放熱特性および加工性を考慮して０．５ｍｍ〜２．０
ｍｍ厚のアルミニウム（１２）が使用され、その表面に
は陽極酸化により３μｍ〜３０μｍ厚の酸化膜（１４）
が形成されている。また、この絶縁金属基板（１０）は
複数の混成集積回路に相当する広さを有している。第１
の銅箔（１６）は３５μｍ厚であり、その表面に流動性
に富むＡステージのエポキシ樹脂をローラコータを使用
して塗布し、さらにこのエポキシ樹脂を半硬化してＢス
テージとした第１の接着剤層（１８）が形成されている
。

【００１７】この工程では絶縁金属基板（１０）上に第
１の接着剤層（１８）を形成した第１の銅箔（１４）が
ホットプレスを使用して、温度１３０℃〜１５０℃、単
位平方ｃｍ当り１０Ｋｇ〜５０Ｋｇの圧力で熱圧着され
る。第１の接着剤層（１８）はこの熱圧着工程により完
全硬化して膜厚が約２０μｍとなる。そして、第１の接
着剤層（１８）により熱圧着された絶縁金属基板（１０
）と第１の銅箔（１６）を５時間〜１０時間の間、温度
１３０℃〜１５０℃に保って、第１の接着剤層（１８）
をキュアした後、次の工程に送られる。

【００１８】図２を参照すると、先ず、第１の銅箔（１
６）の表面にローラコータを使用してホトレジスト（２
４）を塗布し、第１の銅箔（１６）に形成する接地導電
路（２０）、電源導電路（２１）の他、バス接続導電路
（２２）（これは図１０に破線で示されている）上のホ
トレジスト（２４）を選択露光し、この選択露光した部
分を溶剤で除去して、ホトレジスト（２４）にそれぞれ
の導電路（２０）（２１）（２２）のためのパターンが
形成される。この選択露光時のマスク合わせは絶縁金属
基板（１０）の周辺部を参照して行うことができるが、
絶縁金属基板（１０）および第１の銅箔（１６）の所定
位置をパンチング加工してマスク合わせのためのパター
ンを形成することも有効である。

【００１９】続いて、このホトレジスト（２４）をマス
クとして、第１の銅箔（１６）を塩化第２鉄溶液で選択
エッチングして第１の銅箔（１０）に図２に示す接地導
電路（２０）、電源導電路（２１）の他、図１０に破線
で示すバス接続導電路（２２）が形成される。

【００２０】図３を参照すると、第１の銅箔（１６）の
選択エッチングによりパターン形成された第１の導電層
（１６）（以下、パターン形成された銅箔を導電層と称
する）表面にＡステージのポリイミド樹脂をローラコー
タを使用して塗布し、このポリイミド樹脂を完全硬化し
て約２０μｍ厚のＣステージの絶縁樹脂層（２６）が形
成される。第２の銅箔（２８）は３５μｍ厚であり、そ
の表面にＡステージのエポキシ樹脂をローラコータを使
用して塗布し、このエポキシ樹脂を半硬化してＢステー
ジの第２の接着剤層（２９）が形成されている。

【００２１】そして、温度１３０℃〜１５０℃、単位平
方ｃｍ当り５Ｋｇ〜２０Ｋｇの圧力のホットプレスによ
り、前記絶縁樹脂層（２６）面に第２の接着剤層（２９
）を介して第２の銅箔（２８）が熱圧着される。第２の
接着剤層（２９）はこの熱圧着工程により完全硬化して
膜厚が２０μｍとなる。また、先の完全硬化された絶縁
樹脂層（２６）は第１の導電層（１６）のパターン面を
平坦にして、第２の銅箔（２８）の接着性を向上させる
ように機能すると共に第２の接着剤層（２９）の流出に
よる第１の導電層（１６）と第２の銅箔（２８）との絶
縁不良を防止するように機能する

【００２２】図４を参
照すると、先ずローラコータを使用して第２の銅箔（２
８）表面にホトレジスト（３０）を塗布し、第２の銅箔
（２８）に形成するバイアホール（３２）およびチップ
搭載孔（３７）上のホトレジスト（３０）を選択露光し
、この選択露光した部分を溶剤で除去してホトレジスト
（３０）にバイアホール（３２）およびチップ搭載孔（
３７）のための孔が形成される。３５μｍ厚の銅箔を使
用する実施例では後続のエッチング工程でのパターン限
界が３５μｍであるため、ホトレジスト（３０）に形成
されるバイアホール（３２）のための孔の最小径は３５
μｍである。

【００２３】この選択露光時には、先に第１の導電層（
１６）に形成した接地導電路（２０）、電源導電路（２
１）、図９に破線で示すバス接続導電路（２２）上に正
しくバイアホール（３２）が形成されるようなマスク合
わせが必要であり、再度絶縁金属基板（１０）の周辺部
を参照して、あるいはパンチング形成したマスク合わせ
のためのパターンを絶縁金属基板（１０）の裏面から参
照してマスク合わせが行われる。

【００２４】続いて、ホトレジスト（３０）をマスクと
して第２の銅箔（２８）を塩化第２鉄溶液でエッチング
して第２の銅箔（２８）にバイアホール（３２）および
チップ搭載孔（３７）が形成される。このとき以後の工
程で参照されるマスク合わせパターンも形成される。

【００２５】なお、第１の導電層（１６）の接地導電路
（２０）、電源導電路（２１）、バス接続導電路（２２
）を大線幅に形成することによって比較的粗いマスク合
わせが許され、その場合でも、本発明によれば混成集積
回路の集積度を支配する第２の導電層（２８）の集積度
が損なわれないことに注意が必要である。この点につい
ては後述する。

【００２６】図５を参照すると、第２の銅箔（２８）の
バイアホール（３２）パターン上方からＫｒＦ、ＸｅＣ
ｌあるいはＡｒＦをレーザガスとするエキシマレーザ（
矢印で示されている）を全面照射して、第２の銅箔（２
８）のバイアホール（３２）およびチップ搭載孔（３７
）により露出される第２の接着剤層（２９）、さらには
絶縁樹脂層（２６）が順次選択除去される。

【００２７】ここで図１０を参照してエキシマレーザ加
工を説明する。この図１０はログスケールの横軸をエキ
シマレーザのエネルギ密度（Ｆｌｕｅｎｃｅ　　ｍＪ）
として、縦軸にポリマと金属それぞれのレーザ１ショッ
ト当りの加工量（Ｅｔｃｈ　　Ｄｅｐｔｈ　　μｍ）を
プロットしたものである。

【００２８】従来から産業界で使用されているＹＡＧ、
ＣＯ２等の赤外レーザ加工においてはレーザビームをレ
ンズで集光し、その焦点近傍の高エネルギ密度領域にあ
る加工対象を溶融、蒸発する熱的なメカニズムが利用さ
れている。従って、赤外レーザ加工は加工対象の材質を
選択しない特性を有すると共に加工部周辺への連続的な
熱影響が避けられない性質を有している。

【００２９】これに対して、エキシマレーザ加工ではエ
キシマレーザは加工対象にデホーカス状態で照射され、
エキシマレーザの光子が分子化学的に加工対象表面の分
子結合を切断するアブレーションプロセスにより加工が
行われる。従って、エキシマレーザ加工は非熱的加工で
あり、加工対象が分子結合であるか金属結合であるかに
よって加工が開始されるエネルギ密度（スレショールド
）が大きく異なる。このスレショールドは全てのポリマ
において１平方ｃｍ当り約１００ｍＪ、金属では約１Ｊ
である。また、エキシマレーザ加工は分子化学的に加工
が行われるため除去物質による加工部周辺の熱影響、汚
染がない特質を有している。

【００３０】再び図５を参照すると、第２の銅箔（２８
）のバイアホール（３２）の周辺にポリマのスレショー
ルド以上であり、金属のスレショールド以下である単位
面積当り１００ｍＪ〜１Ｊのエネルギ密度のエキシマレ
ーザを照射すると、第２の銅箔（２８）のバイアホール
（３２）パターンがマスクとなって、第２の接着剤層（
２９）および絶縁樹脂層（２６）に、第２の銅箔（２８
）のバイアホール（３２）およびチップ搭載孔（３７）
に位置並びに大きさが正確に一致するバイアホール（３
２）およびチップ搭載孔（３７）が形成され、これによ
り電源導電路（２１）が露出される。

【００３１】本発明に特徴的なこの工程により、バイア
ホール（３２）の孔径を第２の銅箔（２８）のパターン
限界まで縮小することができる。なお、実施例の合計４
０μｍ厚の第２の接着剤層（２９）および絶縁樹脂層（
２６）は１平方ｃｍ当り５００ｍＪのエキシマレーザの
２００ショットによって完全に除去される。このエキシ
マレーザ加工によっても、第２の銅箔（２８）のバイア
ホール（３２）の周辺は幾らか熱的影響を受けるものの
先のホトレジスト（３０）が第２の銅箔（２８）を保護
する。このホトレジスト（３０）はこの工程の後除去さ
れる。

【００３２】図６を参照すると、第２の銅箔（２８）面
、バイアホール（３２）、このバイアホール（３２）に
より露出される接地導電路（２０）、チップ搭載孔（３
７）、このおよびチップ搭載孔（３７）により露出され
る電源導電路（２１）等を活性化処理した後、硫酸銅を
主成分とする溶液中で無電解メッキを行って、それらの
全面に０．２μｍ〜１０μｍ厚の第１のメッキ銅層（３
４）が形成される。そして、この第１のメッキ銅層（３
４）を負極とする電解メッキにより第２のメッキ銅層（
３６）が約３０μｍ厚に形成される。この電解メッキは
メッキ速度が遅い無電解メッキを補完するものである。本工程では、上述したように、第１及び第２のメッキ層
（３４）（３６）が全面に形成されるため、バイアホー
ル（３２）とチップが搭載される第１の銅箔（１６）が
無用に導通されることになる。

【００３３】図７を参照すると、先ず、第２のメッキ銅
層（３６）表面にローラコータを使用してホトレジスト
（３８）を塗布し、選択露光して、第２のメッキ銅層（
３６）表面に塗布したホトレジスト（３８）に接地のた
めの外部リード用パッド（４０）、バイアホール（３２
）のためのランド（４３）、ワイアボンディングパッド
（５４）、アドレスバス、データバス等のバス（５５）
、ダイボンドパッド（５６）等の回路パターンに対応す
るパターンが形成される。この工程ではこの他、図９に
示されるような、電源に接続される外部リード用パッド
（４１）、その他の外部リード用パッド（４２）、バイ
アホール（３２）のためのその他のランド（４４）〜（
５２）、接地されるダイボンドパッド（５７）等の全て
の回路パターンに対応するパターンが形成される。即ち
、本工程で、第２の銅箔（２８）のチップ搭載孔（３７
）の周囲が回路パターンと分離形成される。更に述べる
と、図６の工程において、第１の銅箔（１６）とバイア
ホール（３２）とが無用に接続されていても、本工程の
回路パターン形成時に、両者が分離される。

【００３４】そして、このホトレジスト（３８）をマス
クとして塩化第２鉄溶液で第２のメッキ銅層（３６）、
第１のメッキ銅層（３４）および第２の銅箔（２８）を
エッチングして、図７および図９に示す回路パターンの
第２の導電層が形成される。

【００３５】ここで図９を参照すると、接地すべきダイ
ボンドパッド（５７）はそれに連続形成されるランド（
４６）、バイアホール（３２）、第１の導電層（１６）
の接地導電路（２０）、ランド（４３）、バイアホール
（３２）を介して接地のための外部リード用パッド（４
０）に接続される。同様に、ランド（４４）（４５）（
４７）も接地のための外部リード用パッド（４０）に接
続される。また、電源電位とすべきダイボンドパッド（
５６）はそれに連続形成されるランド（４９）、バイア
ホール（３２）、第１の導電層（１６）の電源導電路（
２１）、ランド（４８）、バイアホール（３２）を介し
て電源に接続される外部リード用パッド（４１）に接続
される。さらに、アドレスバス等の他のバス（５５）と
交差するバスはランド（５１）、（５２）、バイアホー
ル（３２）、第１の導電層（１６）のバス接続導電路（
２２）を介して接続される。

【００３６】本実施例では、第２の銅箔（２８）のバイ
アホール（３２）のパターンとそのランド（４３）〜（
５２）のパターンは２度のホトエッチングにより個別に
形成されるが、それらの位置および大きさはホトエッチ
ング工程で使用される露光装置の精度のみにより一義的
に定まるため、露光装置の精度の範囲ではバイアホール
（３２）とランド（４３）〜（５２）のパターンのずれ
を無視することができる。従って、バイアホール（３２
）の口径を３５μｍに設計したときのランド（４３）〜
（５２）の短辺の最小サイズは従来のランドの１／３の
１０５μｍとなる。

【００３７】図８および図９を参照すると、ダイボンド
パッド（５６）にマイクロコンピュータ等、素子基板電
位を電源電位とするべき集積回路素子（５８）を銀ペー
スト等のロウ材を使用して固着し、第１の導電層の電源
導電路（２１）上に同様にプログラマブルゲートアレイ
等の素子基板電位を電源電位とするべき集積回路素子（
５９）を固着し、ダイボンドパッド（５７）にＴＴＬ等
、素子基板電位を接地電位とするべき集積回路素子（６
０）を同様に固着し、さらにチップ抵抗、チップコンデ
ンサ等の異型部品（６１）（６２）を所定のパッドに半
田固着した後、前記集積回路素子（５８）（５９）（６
０）の電極とワイアボンディングパッド（５４）をボン
ディングワイア（６３）で接続して図示の混成集積回路
が完成する。

【００３８】以上本発明の一実施例を説明したが、本発
明はこの実施例に限定されるものではなく、例えば第２
の接着剤層（２９）および絶縁樹脂層（２６）を選択除
去するエキシマレーザ光のビーム径の調整により、第２
の銅箔（２８）の回路パターンをバイアホール（３２）
のパターン形成と同時に行うような変更が可能である。また、第２のメッキ銅層（３６）をニッケルメッキによ
り形成することも、第２のメッキ銅層（３６）の上にさ
らに部分的にニッケルメッキ層を形成することも可能で
ある。

【００３９】

【発明の効果】以上述べたように本発明によれば、ホト
エッチングにより銅箔に形成したバイアホールパターン
をマスクとしてエキシマレーザ加工を行うためホトエッ
チングのパターン限界までの孔径のバイアホールを形成
することができ、高集積化が容易に達成される。また、
エキシマレーザ光を使用するセルフアライン法により両
導電層を接続するバイアホールを形成するため、バイア
ホールとそれに接続される導電路の位置が一義的に決定
され、それらのマージンが不要となるため高集積化が達
成される。さらに、絶縁金属基板上に多相導電層を銅箔
を用いて実現できるので放熱特性、耐ノイズ性等の電気
特性および機械強度に優れる混成集積回路を提供するこ
とができる。さらにまた、バイアホール形成時に、エキ
シマレーザ加工によりチップ搭載孔を同時形成するため
、放熱特性に優れる任意の導電層にチップを搭載するこ
とができると共にチップ搭載孔を形成する工程が削減さ
れる。

【００４１】

【図面の簡単な説明】

【図１】本発明の一実施例を説明するための製造プロセ
スの断面図。

【図２】本発明の一実施例を説明するための製造プロセ
スの断面図。

【図３】本発明の一実施例を説明するための製造プロセ
スの断面図。

【図４】本発明の一実施例を説明するための製造プロセ
スの断面図。

【図５】本発明の一実施例を説明するための製造プロセ
スの断面図。

【図６】本発明の一実施例を説明するための製造プロセ
スの断面図。

【図７】本発明の一実施例を説明するための製造プロセ
スの断面図。

【図８】本発明の一実施例を説明するための製造プロセ
スの断面図。

【図９】本発明を適用した混成集積回路の要部平面図。

【図１０】エキシマレーザの加工特性を説明する特性図
。

【図１１】従来の単一導電層混成集積回路の要部平面図
。

【図１２】従来の多層導電層混成集積回路の要部断面図
。

【符号の説明】

１０　　絶縁金属基板１６　　第１の導電層２０　　接地導電路２１　　電源導電路２２　　バス接続導電路２８　　第２の導電層３２　　バイアホール３６　　第２のメッキ銅層４１　　外部リード用パッド４３　　ランド５４　　ワイアボンディングパッド５５　　バス５６　　ダイボンドパッド５８　　集積回路素子

Claims

【特許請求の範囲】

【請求項１】　　絶縁金属基板上に第１の絶縁樹脂層を
介して第１の銅箔を貼着する工程と、第１の銅箔を選択
エッチングして、第１の銅箔に回路パターンを形成する
工程と、第１の銅箔上に第２の絶縁樹脂層を介して第２
の銅箔を貼着する工程と、第２の銅箔にバイアホールお
よびチップ搭載孔を形成する工程と、第２の銅箔に形成
したバイアホールおよびチップ搭載孔をマスクとして第
２の絶縁樹脂層のエキシマレーザ加工を行って、第２の
絶縁樹脂層にバイアホールおよびチップ搭載孔を形成す
る工程と、第２の銅箔および第２の絶縁樹脂層に形成し
たバイアホールにおいて、第１および第２の銅箔を電気
的に接続する工程と、第２の銅箔を選択エッチングして
、第２の銅箔に回路パターンを形成する工程と、前記チ
ップ搭載孔下の第１の銅箔の回路パターン直上に集積回
路素子を搭載する工程とからなる混成集積回路の製造方
法。
【請求項２】　　イメージマスクされたエキシマレーザ
を使用して第１の銅箔のダイボンドパッドを露出するこ
とを特徴とする請求項１の混成集積回路の製造方法。
【請求項３】　　第２の銅箔面およびバイアホールによ
り露出される第１の銅箔面に無電解メッキを行って、第
２の銅箔および第２の絶縁樹脂層に形成したバイアホー
ルにおいて、第１および第２の銅箔を電気的に接続する
ことを特徴とする請求項１の混成集積回路の製造方法。
【請求項４】　　第２の銅箔面およびバイアホールによ
り露出される第１の銅箔面に無電解メッキを行った後、
メッキ面にさらに電解メッキを行うことを特徴とする請
求項３の混成集積回路の製造方法。
【請求項５】　　複数の混成集積回路の回路パターンを
単位として前記各工程を行うことを特徴とする請求項１
の混成集積回路の製造方法。
【請求項６】　　回路パターンを形成した第１の銅箔面
を絶縁樹脂層で被覆した後、この面に第２の絶縁樹脂層
を介して第２の銅箔を貼着することを特徴とする請求項
１の混成集積回路の製造方法。
【請求項７】　　第１の銅箔を所定形状にエッチングし
て形成した回路パターン上にチップ形状の回路素子を搭
載することを特徴とする請求項１の混成集積回路の製造
方法。