JP2871840B2 - プリント配線板 - Google Patents
プリント配線板Info
- Publication number
- JP2871840B2 JP2871840B2 JP2302899A JP30289990A JP2871840B2 JP 2871840 B2 JP2871840 B2 JP 2871840B2 JP 2302899 A JP2302899 A JP 2302899A JP 30289990 A JP30289990 A JP 30289990A JP 2871840 B2 JP2871840 B2 JP 2871840B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding pad
- solder resist
- bonding
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ICチップ等の電子部品を実装したプリント
配線板に関するものである。
配線板に関するものである。
従来、プリント配線板上には例えばICチップが搭載さ
れ、その外周部にはボンディングパッド列が配置されて
いる。そして、両者間はワイヤーボンディングにより電
気的に接続されている。このボンディングパッドは、穴
明け、メッキ、レジスト、エッチング、ソルダーレジス
ト等の形成、加工工程においてバフ研磨等の表面処理が
繰り返し行われて形成されるものである。
れ、その外周部にはボンディングパッド列が配置されて
いる。そして、両者間はワイヤーボンディングにより電
気的に接続されている。このボンディングパッドは、穴
明け、メッキ、レジスト、エッチング、ソルダーレジス
ト等の形成、加工工程においてバフ研磨等の表面処理が
繰り返し行われて形成されるものである。
ところが、上記バフ研磨による前処理、特にパターン
形成後の表面処理においては、第６図に示すように、研
磨ブラシ13がプリント基板11上のボンディングパッド列
における個々のボンディングパッド12のICチップ側の端
部に当たるため、その端部の角部が過剰に研磨される。
従って、第７図に示すように、ボンディングパッド12上
面の平坦部14が円弧状となってその面積が小さくなる。
その結果、良好にボンディングを行うことができるエリ
アが小さくなり、もしくは研磨された部分にボンディン
グを行った場合にはワイヤーステッチ外れ等の不良が発
生し易いといった問題点があった。
形成後の表面処理においては、第６図に示すように、研
磨ブラシ13がプリント基板11上のボンディングパッド列
における個々のボンディングパッド12のICチップ側の端
部に当たるため、その端部の角部が過剰に研磨される。
従って、第７図に示すように、ボンディングパッド12上
面の平坦部14が円弧状となってその面積が小さくなる。
その結果、良好にボンディングを行うことができるエリ
アが小さくなり、もしくは研磨された部分にボンディン
グを行った場合にはワイヤーステッチ外れ等の不良が発
生し易いといった問題点があった。
そこで本発明の目的は、金メッキの前処理においてボ
ンディングパッドの端部が過剰に研磨されるのを防止で
き、ボンディングを確実に行うことができるプリント配
線板を提供することにある。
ンディングパッドの端部が過剰に研磨されるのを防止で
き、ボンディングを確実に行うことができるプリント配
線板を提供することにある。
上記問題点を解決するために、本発明では電子部品を
搭載する電子部品搭載部の外周部にボンディングパッド
を配置したプリント配線板において、少なくとも前記ボ
ンディングパッドより内側に、前記ボンディングパッド
より高さの高いソルダーレジスト部を設けたプリント配
線板をその要旨としている。
搭載する電子部品搭載部の外周部にボンディングパッド
を配置したプリント配線板において、少なくとも前記ボ
ンディングパッドより内側に、前記ボンディングパッド
より高さの高いソルダーレジスト部を設けたプリント配
線板をその要旨としている。
上記構成により、金メッキの前処理においてボンディ
ングパッドを研磨ブラシで研磨するとき、ボンディング
パッドの端部がソルダーレジストにより保護され、研磨
ブラシが当たり難くなるので、ボンディングパッドの特
に内側端部が過剰に研磨されることがないのである。
ングパッドを研磨ブラシで研磨するとき、ボンディング
パッドの端部がソルダーレジストにより保護され、研磨
ブラシが当たり難くなるので、ボンディングパッドの特
に内側端部が過剰に研磨されることがないのである。
（第１実施例） 以下に本発明を具体化した一実施例を第１図及び第２
図に基づいて説明する。
図に基づいて説明する。
第１図に示すように、プリント基板上のICチップ搭載
部１の外周部には、多数のボンディングパッド２が配置
されている。このボンディングパッド２は小さな矩形状
をなし、それらの幅方向に一定間隔をおいて多数配置さ
れ、全体としてICチップ搭載部１を取り囲むように四角
環状に形成され、ボンディングパッド列３を構成してい
る。このプリント基板には、接続のためのボンディング
パッド列３等を除き、配線パターンの保護の目的や金メ
ッキを減らす目的でエポキシ樹脂等からなるソルダーレ
ジスト部が形成されている。さらに、このボンディング
パッド列３より内側には、配線パターンがなく、本来不
要なソルダーレジスト部（以下ソルダーレジストとい
う）４がICチップ搭載部１に搭載される図示しないICチ
ップと所定間隔を有するように、ほぼ一定の幅で四角環
状をなすように形成されている。
部１の外周部には、多数のボンディングパッド２が配置
されている。このボンディングパッド２は小さな矩形状
をなし、それらの幅方向に一定間隔をおいて多数配置さ
れ、全体としてICチップ搭載部１を取り囲むように四角
環状に形成され、ボンディングパッド列３を構成してい
る。このプリント基板には、接続のためのボンディング
パッド列３等を除き、配線パターンの保護の目的や金メ
ッキを減らす目的でエポキシ樹脂等からなるソルダーレ
ジスト部が形成されている。さらに、このボンディング
パッド列３より内側には、配線パターンがなく、本来不
要なソルダーレジスト部（以下ソルダーレジストとい
う）４がICチップ搭載部１に搭載される図示しないICチ
ップと所定間隔を有するように、ほぼ一定の幅で四角環
状をなすように形成されている。
第２図に示すように、プリント基板６上のソルダーレ
ジスト４の高さは、ボンディングパッド２の高さより高
く形成されるとともに、ソルダーレジスト４の側面は下
部がやや幅広になるように斜状に形成されている。この
ソルダーレジスト４の高さは、後述するバフ研磨による
ボンディングパッド２端部の過剰研磨を防止するため
に、ボンディングパッド２の高さより高く形成してあ
る。
ジスト４の高さは、ボンディングパッド２の高さより高
く形成されるとともに、ソルダーレジスト４の側面は下
部がやや幅広になるように斜状に形成されている。この
ソルダーレジスト４の高さは、後述するバフ研磨による
ボンディングパッド２端部の過剰研磨を防止するため
に、ボンディングパッド２の高さより高く形成してあ
る。
ワイヤーボンディングは、ICチップ搭載部１に搭載さ
れたICチップ上の端子と各ボンディングパッド２の間で
行われるのであるが、ワイヤーボンディングスピードを
速く行うためと、各ボンディングワイヤー間のショート
を防止するためにワイヤーループを短く、ボンディング
間隔を最短で行うことが望ましい。
れたICチップ上の端子と各ボンディングパッド２の間で
行われるのであるが、ワイヤーボンディングスピードを
速く行うためと、各ボンディングワイヤー間のショート
を防止するためにワイヤーループを短く、ボンディング
間隔を最短で行うことが望ましい。
従って、各ボンディングパッド２は、なるべく先端部
を接続に使用することが望ましかったのである。本実施
例ではこのボンディングパッド列３より内側に各ボンデ
ィングパッド２より高さの高いソルダーレジスト４をIC
チップと所定間隔を有するように、ほぼ一定の幅で四角
環状をなすように形成したので、特に各ボンディングパ
ッド２の先端部がバフ研磨による過剰研磨を受けること
がなく、平坦な面が確保されているので、ワイヤーボン
ディングを最短の間隔で行うことができるのである。
を接続に使用することが望ましかったのである。本実施
例ではこのボンディングパッド列３より内側に各ボンデ
ィングパッド２より高さの高いソルダーレジスト４をIC
チップと所定間隔を有するように、ほぼ一定の幅で四角
環状をなすように形成したので、特に各ボンディングパ
ッド２の先端部がバフ研磨による過剰研磨を受けること
がなく、平坦な面が確保されているので、ワイヤーボン
ディングを最短の間隔で行うことができるのである。
なお、ボンディングパッド列３より内側に形成するソ
ルダーレジスト４は配線パターンの保護や金メッキを減
らす目的のソルダーレジストと一括して形成でき、その
場合には特別の工程数アップとはならない。また、一括
して印刷せず別工程として行うことも当然可能であり、
別工程として行う場合には、配線パターン厚み、研磨の
強さに応じ、より印刷回数を増すことにより高さの高い
ものとして形成することが可能となる。
ルダーレジスト４は配線パターンの保護や金メッキを減
らす目的のソルダーレジストと一括して形成でき、その
場合には特別の工程数アップとはならない。また、一括
して印刷せず別工程として行うことも当然可能であり、
別工程として行う場合には、配線パターン厚み、研磨の
強さに応じ、より印刷回数を増すことにより高さの高い
ものとして形成することが可能となる。
（第２実施例） 次に、本発明を具体化した別の実施例を第３図及び第
４図に基づいて説明する。なお、本実施例においては、
主に前記第１実施例と異なる部分について説明する。
４図に基づいて説明する。なお、本実施例においては、
主に前記第１実施例と異なる部分について説明する。
第３図に示すように、ボンディングパッド列３より内
側でICチップ搭載部１から一定距離をおいた外側には、
ソルダーレジスト４がスクリーン印刷法によって四角環
状に形成され、その四隅の内側が丸みをおびている点が
前記第１実施例と異なっている。このソルダーレジスト
４の高さは、ボンディングパッド２の高さよりも高く形
成されている。
側でICチップ搭載部１から一定距離をおいた外側には、
ソルダーレジスト４がスクリーン印刷法によって四角環
状に形成され、その四隅の内側が丸みをおびている点が
前記第１実施例と異なっている。このソルダーレジスト
４の高さは、ボンディングパッド２の高さよりも高く形
成されている。
このソルダーレジスト４の形成方法について説明す
る。第４図に示すように、まずボンディングパッド列３
より内側に一定の距離をおいて、全体的にスクリーン印
刷法等の方法によってソルダーレジスト４を施す。次い
で、略一定の幅でソルダーレジスト４の外周部を四角環
状に残し、ソルダーレジスト４の内側部分をルーター加
工により一定の深さに穿設する（座ぐる）。このように
して、ボンディングパッド列３より内側で、ICチップ搭
載部１より外側の位置において、ほぼ一定の幅を有する
四角環状に形成されたソルダーレジスト４が得られる。
る。第４図に示すように、まずボンディングパッド列３
より内側に一定の距離をおいて、全体的にスクリーン印
刷法等の方法によってソルダーレジスト４を施す。次い
で、略一定の幅でソルダーレジスト４の外周部を四角環
状に残し、ソルダーレジスト４の内側部分をルーター加
工により一定の深さに穿設する（座ぐる）。このように
して、ボンディングパッド列３より内側で、ICチップ搭
載部１より外側の位置において、ほぼ一定の幅を有する
四角環状に形成されたソルダーレジスト４が得られる。
この方法によれば、ソルダーレジスト４を長方形状に
すればよいので、簡単な形状に形成できるとともに、ソ
ルダーレジスト４のざぐりによって、ICチップ搭載部１
の高さを低く調整することができる。また、座ぐりによ
り得られた面はより平坦であるので、ICチップ搭載やワ
イヤーボンディングをより安定して行うことができる効
果がある。
すればよいので、簡単な形状に形成できるとともに、ソ
ルダーレジスト４のざぐりによって、ICチップ搭載部１
の高さを低く調整することができる。また、座ぐりによ
り得られた面はより平坦であるので、ICチップ搭載やワ
イヤーボンディングをより安定して行うことができる効
果がある。
（第３実施例） 次に、さらに別の実施例を第４図に基づいて説明す
る。本実施例においては、主に前記第１実施例と異なる
部分について説明する。
る。本実施例においては、主に前記第１実施例と異なる
部分について説明する。
第４図に示すように、ボンディングパッド列３の内側
でICチップ搭載部１を含めた全体には、スクリーン印刷
法等によってソルダーレジスト４が施されている。
でICチップ搭載部１を含めた全体には、スクリーン印刷
法等によってソルダーレジスト４が施されている。
この方法によれば、ソルダーレジスト４を簡単な形状
に形成することができる上に、ルーター加工等によるざ
ぐりを行う必要がない。但し、ソルダーレジスト４がIC
チップ搭載部１にも形成されているため、ICチップ搭載
部１にICチップを搭載したとき、ICチップの高さがその
分だけ高くなる。
に形成することができる上に、ルーター加工等によるざ
ぐりを行う必要がない。但し、ソルダーレジスト４がIC
チップ搭載部１にも形成されているため、ICチップ搭載
部１にICチップを搭載したとき、ICチップの高さがその
分だけ高くなる。
（第４実施例） 次に、また別の実施例を第５図に基づいて説明する。
本実施例においても、主に前記第１実施例と異なる部分
について説明する。
本実施例においても、主に前記第１実施例と異なる部分
について説明する。
第５図に示すように、ボンディングパッド２がICチッ
プ搭載部１の外周部の四隅には設けられていない。従っ
て、ソルダーレジスト４もボンディングパッド２より内
側でボンディングパッド２に対応する位置に設けられて
いる。側ち、ICチップ搭載部１の外周部には不連続な状
態でソルダーレジスト４が形成されている。
プ搭載部１の外周部の四隅には設けられていない。従っ
て、ソルダーレジスト４もボンディングパッド２より内
側でボンディングパッド２に対応する位置に設けられて
いる。側ち、ICチップ搭載部１の外周部には不連続な状
態でソルダーレジスト４が形成されている。
このように構成しても、ボンディングパッド２先端部
は研磨ブラシ５によって過剰に研磨されるおそれはな
い。なお、ボンディングパッド列３の設けられていない
部分の位置、幅等は、目的によって適宜設定される。
は研磨ブラシ５によって過剰に研磨されるおそれはな
い。なお、ボンディングパッド列３の設けられていない
部分の位置、幅等は、目的によって適宜設定される。
本発明のプリント配線板は、金メッキ等のメッキの前
処理においてボンディングパッドの端部が過剰に研磨さ
れるのを有効に防止でき、その結果ボンディングを確実
に行うことができるという効果を奏する。
処理においてボンディングパッドの端部が過剰に研磨さ
れるのを有効に防止でき、その結果ボンディングを確実
に行うことができるという効果を奏する。
第１図及び第２図は本発明の第１実施例を示す図であっ
て、第１図はプリント配線板のボンディングパッドより
内側にソルダーレジストを設けた状態を示す平面図、第
２図はボンディングパッドの端部に対して研磨ブラシで
バフ研磨を行っている状態を示す要部断面図、第３図は
第２実施例を示す要部平面図、第４図は第２実施例及び
第３実施例を示す要部平面図、第５図は第４実施例を示
す要部平面図、第６図及び第７図は従来例を示し、第６
図はボンディングパッドの端部に対して研磨ブラシでバ
フ研磨を行っている状態を示す要部断面図、第７図は研
磨後のボンディングパッドを示す平面図である。 １……電子部品搭載部としてのICチップ搭載部、２……
ボンディングパッド
て、第１図はプリント配線板のボンディングパッドより
内側にソルダーレジストを設けた状態を示す平面図、第
２図はボンディングパッドの端部に対して研磨ブラシで
バフ研磨を行っている状態を示す要部断面図、第３図は
第２実施例を示す要部平面図、第４図は第２実施例及び
第３実施例を示す要部平面図、第５図は第４実施例を示
す要部平面図、第６図及び第７図は従来例を示し、第６
図はボンディングパッドの端部に対して研磨ブラシでバ
フ研磨を行っている状態を示す要部断面図、第７図は研
磨後のボンディングパッドを示す平面図である。 １……電子部品搭載部としてのICチップ搭載部、２……
ボンディングパッド
Claims (1)
- 【請求項１】電子部品を搭載する電子部品搭載部（１）
の外周部にボンディングパッド（２）を配置したプリン
ト配線板において、 少なくとも前記ボンディングパッド（２）より内側に、
前記ボンディングパッド（２）より高さの高いソルダー
レジスト部（４）を設けたことを特徴とするプリント配
線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2302899A JP2871840B2 (ja) | 1990-11-07 | 1990-11-07 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2302899A JP2871840B2 (ja) | 1990-11-07 | 1990-11-07 | プリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04176136A JPH04176136A (ja) | 1992-06-23 |
| JP2871840B2 true JP2871840B2 (ja) | 1999-03-17 |
Family
ID=17914449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2302899A Expired - Lifetime JP2871840B2 (ja) | 1990-11-07 | 1990-11-07 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2871840B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11233531A (ja) * | 1998-02-17 | 1999-08-27 | Nec Corp | 電子部品の実装構造および実装方法 |
| JPH11354550A (ja) * | 1998-06-08 | 1999-12-24 | Nec Corp | 半導体装置とその製造方法 |
| JP2001353662A (ja) * | 2000-06-09 | 2001-12-25 | Xebec Technology Co Ltd | 研磨材及びこの研磨材を用いた多層配線基板表面の研磨方法 |
| EP1313214B1 (en) * | 2001-11-16 | 2020-02-26 | SnapTrack, Inc. | Packaging substrate and manufacturing method thereof, integrated circuit device and manufacturing method thereof, and saw device |
-
1990
- 1990-11-07 JP JP2302899A patent/JP2871840B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04176136A (ja) | 1992-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08321671A (ja) | バンプ電極の構造およびその製造方法 | |
| KR19980028019A (ko) | 인쇄회로기판 스트립 구조와 이를 이용한 반도체 패키지 제조방법 | |
| JPH1032221A (ja) | プリント配線基板 | |
| JP2871840B2 (ja) | プリント配線板 | |
| US5406119A (en) | Lead frame | |
| US6565008B2 (en) | Module card and a method for manufacturing the same | |
| JP2000040676A (ja) | 半導体装置の製造方法 | |
| US7171744B2 (en) | Substrate frame | |
| US6630368B2 (en) | Substrate for mounting a semiconductor chip and method for manufacturing a semiconductor device | |
| JP2927053B2 (ja) | リードレスチップキャリア型ハイブリッドｉｃ | |
| JP2923012B2 (ja) | プリント配線板 | |
| JPH06112395A (ja) | 混成集積回路装置 | |
| JP3994312B2 (ja) | プリント配線板およびその製造方法およびインターポーザ基板 | |
| JPH08102583A (ja) | 配線回路基板 | |
| JPH09330952A (ja) | プリント回路基板および半導体チップの積層方法 | |
| US6822322B1 (en) | Substrate for mounting a semiconductor chip and method for manufacturing a semiconductor device | |
| JPS5980957A (ja) | 半導体装置 | |
| JP3101000B2 (ja) | 接合用バンプ形成方法 | |
| JP2505359Y2 (ja) | 半導体搭載用基板 | |
| JP2751897B2 (ja) | ボールグリッドアレイ実装構造及び実装方法 | |
| JPH05335437A (ja) | 半導体装置 | |
| JPH04342189A (ja) | 電子機器の基板製造方法 | |
| JPH10294397A (ja) | フリップチップ搭載用基板 | |
| JPH07170050A (ja) | 半導体装置 | |
| JPH0352260A (ja) | 電子回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080108 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110108 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |