JPH05335437A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05335437A JPH05335437A JP4143847A JP14384792A JPH05335437A JP H05335437 A JPH05335437 A JP H05335437A JP 4143847 A JP4143847 A JP 4143847A JP 14384792 A JP14384792 A JP 14384792A JP H05335437 A JPH05335437 A JP H05335437A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electrode
- solder
- mounting
- face electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】実装時のはんだ不良を防止する半導体装置を得
る。 【構成】金メッキやはんだメッキにより、はんだ付性を
良くした端面電極２の中央部から上に、はんだレジスト
４を形成する。
る。 【構成】金メッキやはんだメッキにより、はんだ付性を
良くした端面電極２の中央部から上に、はんだレジスト
４を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
端面電極を有する半導体装置に関する。
端面電極を有する半導体装置に関する。
【０００２】
【従来の技術】端面電極を有する半導体装置は、図３
（ａ），（ｂ）に示すようにスルーホールを半分に切断
した形状の端面電極２と凹状の素子搭載部１２を有する
パッケージ基板１に、１個あるいは複数個の半導体素子
８を接着剤１０によりダイボンディングし、この半導体
素子８と配線９をボンディングワイヤ１１により接続
し、半導体素子８とボンディングワイヤ１１を、エポキ
シ樹脂等の樹脂３で封止した構造となっている。
（ａ），（ｂ）に示すようにスルーホールを半分に切断
した形状の端面電極２と凹状の素子搭載部１２を有する
パッケージ基板１に、１個あるいは複数個の半導体素子
８を接着剤１０によりダイボンディングし、この半導体
素子８と配線９をボンディングワイヤ１１により接続
し、半導体素子８とボンディングワイヤ１１を、エポキ
シ樹脂等の樹脂３で封止した構造となっている。
【０００３】図４（ａ）は、この従来の半導体装置の端
面電極の近傍の斜視図である。端面電極２の表面全体に
はＡｕメッキあるいは、はんだメッキ等が施こされ、は
んだ付性が良好になるように仕上げられている。
面電極の近傍の斜視図である。端面電極２の表面全体に
はＡｕメッキあるいは、はんだメッキ等が施こされ、は
んだ付性が良好になるように仕上げられている。
【０００４】
【発明が解決しようとする課題】上述した半導体装置を
実装基板に搭載する場合、あるかじめ印刷法により、実
装基板上の搭載電極に一定量のはんだを塗布しておき、
半導体装置を端面電極と実装基板上の搭載電極が合うよ
うに搭載する。その後、遠赤外等によるはんだリフロー
法で、端面電極と搭載電極をはんだ付することにより、
実装基板への半導体装置の搭載を完成させている。
実装基板に搭載する場合、あるかじめ印刷法により、実
装基板上の搭載電極に一定量のはんだを塗布しておき、
半導体装置を端面電極と実装基板上の搭載電極が合うよ
うに搭載する。その後、遠赤外等によるはんだリフロー
法で、端面電極と搭載電極をはんだ付することにより、
実装基板への半導体装置の搭載を完成させている。
【０００５】しかし従来の端面電極２の場合、端面電極
の表面全体が、Ａｕメッキ等ではんだ付性が極めて良い
状態に仕上げられているため、図４（ｂ）に示すよう
に、はんだリフロー時に搭載電極６上に印刷されたはん
だ５が必要以上に吸い上げられるため、搭載電極６と端
面電極２を接続するために必要な量のはんだが搭載電極
６上に残らないようという不具合が生じ、半導体装置の
実装の信頼性が低下するという問題がある。
の表面全体が、Ａｕメッキ等ではんだ付性が極めて良い
状態に仕上げられているため、図４（ｂ）に示すよう
に、はんだリフロー時に搭載電極６上に印刷されたはん
だ５が必要以上に吸い上げられるため、搭載電極６と端
面電極２を接続するために必要な量のはんだが搭載電極
６上に残らないようという不具合が生じ、半導体装置の
実装の信頼性が低下するという問題がある。
【０００６】
【課題を解決するための手段】本発明による半導体装置
は、メッキが施された端面電極を側面に有するパッケー
ジ基板と、このパッケージ基板上に固定された半導体素
子と、この半導体素子を封止する樹脂とを有する半導体
装置において、前記端面電極の中央部にはんだ付性を阻
害する領域を設けたものである。
は、メッキが施された端面電極を側面に有するパッケー
ジ基板と、このパッケージ基板上に固定された半導体素
子と、この半導体素子を封止する樹脂とを有する半導体
装置において、前記端面電極の中央部にはんだ付性を阻
害する領域を設けたものである。
【０００７】
【実施例】次に本発明いついて、図面を参照して説明す
る。
る。
【０００８】図１（ａ），（ｂ）は、本発明の第１実施
例を説明するための端面電極近傍の斜視図である。
例を説明するための端面電極近傍の斜視図である。
【０００９】半導体装置は図３（ａ），（ｂ）に示した
ように、端面電極２と配線９と半導体素子搭載部１２を
備えたパッケージ基板１と、このパッケージ基板１上に
接着剤１０により固定された半導体素子８と、この半導
体素子８とパッケージ基板１上に設けられた配線９とを
接続するボンディングワイヤ１１と、これら半導体素子
８等を封止するエポキシ等の樹脂３とから主に構成され
ている。
ように、端面電極２と配線９と半導体素子搭載部１２を
備えたパッケージ基板１と、このパッケージ基板１上に
接着剤１０により固定された半導体素子８と、この半導
体素子８とパッケージ基板１上に設けられた配線９とを
接続するボンディングワイヤ１１と、これら半導体素子
８等を封止するエポキシ等の樹脂３とから主に構成され
ている。
【００１０】そして端面電極２は、あらかじめ、Ａｕメ
ッキあるいははんだメッキ等によりはんだ付性が良好な
状態に仕上られているが、特にその中央部から上部には
はんだレジスト４が塗布されている。
ッキあるいははんだメッキ等によりはんだ付性が良好な
状態に仕上られているが、特にその中央部から上部には
はんだレジスト４が塗布されている。
【００１１】このように構成された第１実施例の半導体
装置を実装する場合、図１（ｂ）に示したように、搭載
電極６と半導体装置の端面電極２とを遠赤外線はんだリ
フロー法により、はんだ接続を行なうが、はんだレジス
ト４により端面電極２の上方向へのはんだ５の吸い上げ
が防止される。このため、搭載電極６と端面電極２との
接続を得るためのはんだ量は十分なものとなるため、実
装の信頼性は向上する。
装置を実装する場合、図１（ｂ）に示したように、搭載
電極６と半導体装置の端面電極２とを遠赤外線はんだリ
フロー法により、はんだ接続を行なうが、はんだレジス
ト４により端面電極２の上方向へのはんだ５の吸い上げ
が防止される。このため、搭載電極６と端面電極２との
接続を得るためのはんだ量は十分なものとなるため、実
装の信頼性は向上する。
【００１２】図２（ａ），（ｂ）は本発明の第２実施例
の半導体装置の端面電極近傍の斜視図である。
の半導体装置の端面電極近傍の斜視図である。
【００１３】パッケージ基板１に設けられた端面電極２
Ａにはあらかじめはんだ付性をよくするためにＡｕある
いははんだメッキが施されるが、この第２の実施例の端
面電極２Ａの中央部は、これらのメッキが施されていな
い未メッキ部７を有している。この未メッキ部７は、端
面電極２Ａにメッキを施す前に、端面電極２Ａの一部に
はんだレジストあるいはフォトレジストを塗布してお
き、メッキを施した後このはんだレジストあるいはフォ
トレジストを除去して形成する。
Ａにはあらかじめはんだ付性をよくするためにＡｕある
いははんだメッキが施されるが、この第２の実施例の端
面電極２Ａの中央部は、これらのメッキが施されていな
い未メッキ部７を有している。この未メッキ部７は、端
面電極２Ａにメッキを施す前に、端面電極２Ａの一部に
はんだレジストあるいはフォトレジストを塗布してお
き、メッキを施した後このはんだレジストあるいはフォ
トレジストを除去して形成する。
【００１４】このように構成された第２実施例の半導体
装置を実装する場合、図２（ｂ）に示したように搭載電
極６と半導体装置の端面電極２Ａとを遠赤外線リフロー
法により、はんだ付接続を行なうが、未メッキ部７がは
んだ付性に劣るため、第１実施例と同様に、端面電極２
Ａの上方向へのはんだ５の吸い上げが防止されるため、
搭載電極６と端面電極２Ａとの接続は十分なはんだ量で
行なわれる。
装置を実装する場合、図２（ｂ）に示したように搭載電
極６と半導体装置の端面電極２Ａとを遠赤外線リフロー
法により、はんだ付接続を行なうが、未メッキ部７がは
んだ付性に劣るため、第１実施例と同様に、端面電極２
Ａの上方向へのはんだ５の吸い上げが防止されるため、
搭載電極６と端面電極２Ａとの接続は十分なはんだ量で
行なわれる。
【００１５】
【発明の効果】以上説明したように本発明は、端面電極
の中央部にはんだ付性の劣る領域を形成することによ
り、実装時端面電極への余分なはんだの吸い上げを防止
できるため、搭載電極と端面電極との接続に必要なはん
だ量を確保できる。このため実装の信頼性を向上させる
ことができるという効果がある。
の中央部にはんだ付性の劣る領域を形成することによ
り、実装時端面電極への余分なはんだの吸い上げを防止
できるため、搭載電極と端面電極との接続に必要なはん
だ量を確保できる。このため実装の信頼性を向上させる
ことができるという効果がある。
【図１】本発明の第１実施例の端面電極近傍の斜視図。
【図２】本発明の第２実施例の端面電極近傍の斜視図。
【図３】本発明の対象となる半導体装置の斜視図および
断面図。
断面図。
【図４】従来の半導体装置の端面電極近傍の斜視図。
１ パッケージ基板 ２，２Ａ 端面電極 ３ 樹脂 ４ はんだレジスト ５ はんだ ６ 搭載電極 ７ 未メッキ部 ８ 半導体素子 ９ 配線 １０ 接着剤 １１ ボンディングワイヤ １２ 素子搭載部
Claims (1)
- 【請求項１】 メッキが施された端面電極を側面に有す
るパッケージ基板と、このパッケージ基板上に固定され
た半導体素子と、この半導体素子を封止する樹脂とを有
する半導体装置において、前記端面電極の中央部にはん
だ付性を阻害する領域を設けたことを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4143847A JPH05335437A (ja) | 1992-06-04 | 1992-06-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4143847A JPH05335437A (ja) | 1992-06-04 | 1992-06-04 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05335437A true JPH05335437A (ja) | 1993-12-17 |
Family
ID=15348342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4143847A Pending JPH05335437A (ja) | 1992-06-04 | 1992-06-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05335437A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5952717A (en) * | 1994-12-29 | 1999-09-14 | Sony Corporation | Semiconductor device and method for producing the same |
| US5962917A (en) * | 1997-03-31 | 1999-10-05 | Nec Corporation | Semiconductor device package having end-face halved through-holes and inside-area through-holes |
| JP2000133845A (ja) * | 1998-10-23 | 2000-05-12 | Rohm Co Ltd | 半導体発光素子 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01102946A (ja) * | 1987-10-15 | 1989-04-20 | Mitsubishi Electric Corp | リフロー半田付けによる電子部品の実装方法 |
| JPH03185754A (ja) * | 1989-12-14 | 1991-08-13 | Nec Corp | 半導体装置 |
| JPH04142765A (ja) * | 1990-10-04 | 1992-05-15 | Nec Corp | Ｌｓｉパッケージ |
-
1992
- 1992-06-04 JP JP4143847A patent/JPH05335437A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01102946A (ja) * | 1987-10-15 | 1989-04-20 | Mitsubishi Electric Corp | リフロー半田付けによる電子部品の実装方法 |
| JPH03185754A (ja) * | 1989-12-14 | 1991-08-13 | Nec Corp | 半導体装置 |
| JPH04142765A (ja) * | 1990-10-04 | 1992-05-15 | Nec Corp | Ｌｓｉパッケージ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5952717A (en) * | 1994-12-29 | 1999-09-14 | Sony Corporation | Semiconductor device and method for producing the same |
| US5962917A (en) * | 1997-03-31 | 1999-10-05 | Nec Corporation | Semiconductor device package having end-face halved through-holes and inside-area through-holes |
| JP2000133845A (ja) * | 1998-10-23 | 2000-05-12 | Rohm Co Ltd | 半導体発光素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2520575B2 (ja) | 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法 | |
| JPH09232499A (ja) | 半導体装置 | |
| JPH05335437A (ja) | 半導体装置 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| KR200153438Y1 (ko) | 탭테이프를 이용한 칩스케일 패키지 | |
| JPH05160316A (ja) | 半導体素子 | |
| JPH05144821A (ja) | 半導体装置 | |
| JPS63250163A (ja) | 半導体集積回路装置 | |
| JP2536724B2 (ja) | リ―ドフレ―ム型磁気抵抗効果センサの実装構造 | |
| JPH11176849A (ja) | 半導体装置の製造方法 | |
| JPH03257854A (ja) | 半導体装置 | |
| JP2774566B2 (ja) | 半導体装置のリードフレーム | |
| JP2991174B2 (ja) | 半導体装置用リードフレームおよびその半導体装置の製造方法 | |
| JPH0451056B2 (ja) | ||
| JPH06334059A (ja) | 半導体搭載用基板及びその製造方法 | |
| JPH08130267A (ja) | 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH05166811A (ja) | 半田バンプの形成方法 | |
| JPH0513011Y2 (ja) | ||
| JPH0214558A (ja) | 半導体集積回路装置 | |
| JP3221304B2 (ja) | 半導体装置およびその製造方法 | |
| KR950006837Y1 (ko) | 아웃리드 표면 노출형 반도체 패키지 | |
| JPH0864745A (ja) | 半導体装置 | |
| JPH04162466A (ja) | 半導体装置用リードフレーム | |
| JPH0555436A (ja) | 半導体装置用リードフレーム | |
| JPH09213856A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980217 |