JP2913574B2 - 直流電圧供給回路 - Google Patents
直流電圧供給回路Info
- Publication number
- JP2913574B2 JP2913574B2 JP6158877A JP15887794A JP2913574B2 JP 2913574 B2 JP2913574 B2 JP 2913574B2 JP 6158877 A JP6158877 A JP 6158877A JP 15887794 A JP15887794 A JP 15887794A JP 2913574 B2 JP2913574 B2 JP 2913574B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- supply
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/10—Arrangements incorporating converting means for enabling loads to be operated at will from different kinds of power supplies, e.g. from AC or DC
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Control Of Voltage And Current In General (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【0001】
【産業上の利用分野】本発明は、直流電圧供給回路に関
するが、特に、印加された商用電圧の大きさを検出し、
組み合わされた整流回路の作動を調整する商用電源装置
への使用に限定されるものではない。
するが、特に、印加された商用電圧の大きさを検出し、
組み合わされた整流回路の作動を調整する商用電源装置
への使用に限定されるものではない。
【0002】
【従来の技術】世界中には多種類の商用交流電圧があ
る。大まかには、低電圧域(88−132Vrms)と
高電圧域(176−264Vrms)の2つのグループ
がある。世界中で使用できる電源装置を設計して、設計
及び生産を簡便にすると共に、装置を、入手した国と他
の国との間で持ち運べるようにすることが望ましい。こ
のためには、装置を前記両領域での使用に適合できるよ
うにすることが必要である。これを達成する最も単純な
方法として、装置に手動操作による倍電圧/ブリッジ切
替回路を組み合わせていた。操作者は、装置に商用電圧
を印加する前に、切替スイッチを適正位置に設定する。
る。大まかには、低電圧域(88−132Vrms)と
高電圧域(176−264Vrms)の2つのグループ
がある。世界中で使用できる電源装置を設計して、設計
及び生産を簡便にすると共に、装置を、入手した国と他
の国との間で持ち運べるようにすることが望ましい。こ
のためには、装置を前記両領域での使用に適合できるよ
うにすることが必要である。これを達成する最も単純な
方法として、装置に手動操作による倍電圧/ブリッジ切
替回路を組み合わせていた。操作者は、装置に商用電圧
を印加する前に、切替スイッチを適正位置に設定する。
【0003】図14(A),(B)は、手動により操作
される倍電圧/ブリッジ切替回路を示す。4つのダイオ
ードD1 −D4 が共にブリッジ整流器として接続され
る。交流入力電圧VLNが接続点2と4との間で印加され
る。接続点2はダイオードD1のアノード側とダイオー
ドD2 のカソード側とに接続され、接続点4は、ダイオ
ードD3 のアノード側とダイオードD4 のカソード側と
に接続される。好ましくは、等しい値の2つのコンデン
サC1,C2 が、ブリッジ整流器の直流出力接続点であ
る、接続点6,8の間に直列に接続される。負荷Lは接
続点6,8の間に接続されて、直流出力が供給される。
スイッチTは、接続点4と2つのコンデンサの間の接続
点10との間に接続される。図14(A)に示されるよ
うに、手動スイッチTを開くと、ダイオードD1 −D4
は従来通りのブリッジ整流器を形成して、コンデンサC
1,C2 で発生した直流出力を平滑化する。これがブリッ
ジ整流モードである。図14(B)に示されるように、
スイッチTを閉じると、ダイオードD1,D2 とコンデン
サC1,C2 は、公知のような組み合わされた倍電圧整流
回路として作動する。ダイオードD3,D4 は、このモー
ドでは不要である。これは倍電圧整流モードである。
される倍電圧/ブリッジ切替回路を示す。4つのダイオ
ードD1 −D4 が共にブリッジ整流器として接続され
る。交流入力電圧VLNが接続点2と4との間で印加され
る。接続点2はダイオードD1のアノード側とダイオー
ドD2 のカソード側とに接続され、接続点4は、ダイオ
ードD3 のアノード側とダイオードD4 のカソード側と
に接続される。好ましくは、等しい値の2つのコンデン
サC1,C2 が、ブリッジ整流器の直流出力接続点であ
る、接続点6,8の間に直列に接続される。負荷Lは接
続点6,8の間に接続されて、直流出力が供給される。
スイッチTは、接続点4と2つのコンデンサの間の接続
点10との間に接続される。図14(A)に示されるよ
うに、手動スイッチTを開くと、ダイオードD1 −D4
は従来通りのブリッジ整流器を形成して、コンデンサC
1,C2 で発生した直流出力を平滑化する。これがブリッ
ジ整流モードである。図14(B)に示されるように、
スイッチTを閉じると、ダイオードD1,D2 とコンデン
サC1,C2 は、公知のような組み合わされた倍電圧整流
回路として作動する。ダイオードD3,D4 は、このモー
ドでは不要である。これは倍電圧整流モードである。
【0004】手動により操作される倍電圧/ブリッジ切
替回路の大きな問題の1つとして、スイッチ位置の確認
を忘れたり、或いは、スイッチ位置を誤って選択したり
することによって、装置が破損したり、そうでなけれ
ば、余分の費用を掛けてこのような破損を防ぐための予
備設計をしなければならないことがあげられる。また、
低域交流入力電圧を自動的に倍電圧整流したり、高域交
流入力電圧を整流するだけの自動倍電圧/ブリッチ切替
回路が知られている。商用電圧レベルの感知は、交流波
形のピーク電圧値を検出し電圧比較器を使用するか、ま
たは、整流された直流入力電圧の大きさを感知して行わ
れる。このような回路は、集積回路か個別部品形状で得
られる。
替回路の大きな問題の1つとして、スイッチ位置の確認
を忘れたり、或いは、スイッチ位置を誤って選択したり
することによって、装置が破損したり、そうでなけれ
ば、余分の費用を掛けてこのような破損を防ぐための予
備設計をしなければならないことがあげられる。また、
低域交流入力電圧を自動的に倍電圧整流したり、高域交
流入力電圧を整流するだけの自動倍電圧/ブリッチ切替
回路が知られている。商用電圧レベルの感知は、交流波
形のピーク電圧値を検出し電圧比較器を使用するか、ま
たは、整流された直流入力電圧の大きさを感知して行わ
れる。このような回路は、集積回路か個別部品形状で得
られる。
【0005】このような集積回路型自動倍電圧/ブリッ
ジ切替回路が、SGS−Thomson Microe
lectronics SA社の米国特許第51629
84号に開示されている。トライアック又はその同等物
が手動スイッチTの位置で使用される。トライアック
は、そのゲート端子への負(アクティブロー)パルスの
印加後、2つの主端子間の電圧が最小値以下に下がるま
で導通している。全ての商用電圧ゼロ交差点の後すぐに
ゲートパルスを印加することによって、トライアックは
略短絡回路になる。このような短絡回路の導入により、
図14(A)に示されるブリッジ整流モードから図14
(B)に示される倍電圧整流モードへの切替が提供され
る。
ジ切替回路が、SGS−Thomson Microe
lectronics SA社の米国特許第51629
84号に開示されている。トライアック又はその同等物
が手動スイッチTの位置で使用される。トライアック
は、そのゲート端子への負(アクティブロー)パルスの
印加後、2つの主端子間の電圧が最小値以下に下がるま
で導通している。全ての商用電圧ゼロ交差点の後すぐに
ゲートパルスを印加することによって、トライアックは
略短絡回路になる。このような短絡回路の導入により、
図14(A)に示されるブリッジ整流モードから図14
(B)に示される倍電圧整流モードへの切替が提供され
る。
【0006】交流電圧は、夫々基線電圧より大きい上方
動作範囲と小さい下方動作範囲を継続して変化する電圧
である。基線電圧は交流電圧の時間平均である。商用交
流電圧に関しては、基線電圧はアース(零ボルト)レベ
ルにある。上記米国特許に記載の自動電圧感知切替回路
は、複数の電圧比較器を有する回路である。これらの電
圧比較器は、ピーク電圧値を検出して高域の商用交流入
力電圧を示し、基線交差点を検出してトライアックゲー
トパルス用のタイミング情報を与えるのに使用される。
電圧基準源は、回路内に組み込まれて比較器の電圧基準
点を設定する。商用交流電圧の1/2サイクル毎に複数
のトライアックゲートパルスを発生する手段を設けるこ
とにより、交流線上の雑音又は障害物の存在下における
効果的な点弧を確実に行うことができる。フィルタ回路
が、ピーク電圧検出に使用する電圧からこのような雑音
又は障害物を除去するために設けられる。
動作範囲と小さい下方動作範囲を継続して変化する電圧
である。基線電圧は交流電圧の時間平均である。商用交
流電圧に関しては、基線電圧はアース(零ボルト)レベ
ルにある。上記米国特許に記載の自動電圧感知切替回路
は、複数の電圧比較器を有する回路である。これらの電
圧比較器は、ピーク電圧値を検出して高域の商用交流入
力電圧を示し、基線交差点を検出してトライアックゲー
トパルス用のタイミング情報を与えるのに使用される。
電圧基準源は、回路内に組み込まれて比較器の電圧基準
点を設定する。商用交流電圧の1/2サイクル毎に複数
のトライアックゲートパルスを発生する手段を設けるこ
とにより、交流線上の雑音又は障害物の存在下における
効果的な点弧を確実に行うことができる。フィルタ回路
が、ピーク電圧検出に使用する電圧からこのような雑音
又は障害物を除去するために設けられる。
【0007】このような集積回路は小型で信頼できる。
自動電圧感知切替回路の製造費用は、集積回路外部の必
要な構成要素の数を減少させることで削減できる。公知
の自動電圧感知切替回路は、「単一サイクル」感知機構
を採用しており、これは、ピーク電圧レベル感知が、商
用電圧の上方動作範囲のみ又は下方動作範囲のみのどち
らか一方で実行され、他方の動作範囲のデータを引き出
すには線形補外技術が使用されるものである。
自動電圧感知切替回路の製造費用は、集積回路外部の必
要な構成要素の数を減少させることで削減できる。公知
の自動電圧感知切替回路は、「単一サイクル」感知機構
を採用しており、これは、ピーク電圧レベル感知が、商
用電圧の上方動作範囲のみ又は下方動作範囲のみのどち
らか一方で実行され、他方の動作範囲のデータを引き出
すには線形補外技術が使用されるものである。
【0008】この制限は、フィルタリング、基線交差検
出及びピーク電圧レベル感知が、自動電圧感知切替回路
の制御回路の2つの直流電源電圧レベルによって限定さ
れた領域内の交流入力電圧の測定表示についてのみ行わ
れることによる。これらは、0Vと9Vが典型的であ
る。交流入力電圧は、制御回路への入力により減少する
が、0V、即ち商用電圧の基線に集中するので、測定さ
れた交流電圧の上方及び下方の動作範囲のうち一方だけ
が、ピーク電圧レベル感知の許容域内に入る。
出及びピーク電圧レベル感知が、自動電圧感知切替回路
の制御回路の2つの直流電源電圧レベルによって限定さ
れた領域内の交流入力電圧の測定表示についてのみ行わ
れることによる。これらは、0Vと9Vが典型的であ
る。交流入力電圧は、制御回路への入力により減少する
が、0V、即ち商用電圧の基線に集中するので、測定さ
れた交流電圧の上方及び下方の動作範囲のうち一方だけ
が、ピーク電圧レベル感知の許容域内に入る。
【0009】図15には、このような自動電圧感知切替
回路の実施例が示される。倍電圧/ブリッジ切替回路2
0は、スイッチング素子としてトライアックTを有す
る。接続点2,4は、商用交流電圧のライブ線Lと中立
線Nに接続されて、交流入力電圧VLNを受ける。ダイオ
ードD5,抵抗器R4 及びコンデンサCが、夫々、ライブ
線Lと中立線Nとの間に直列に接続される。2つの抵抗
器R1,R2 がライブ線Lと、コンデンサCと抵抗器R4
との間の接続点22との間に直列に接続される。中立線
Nと接続点22との間の電圧は、コンデンサCを通る電
圧VC である。自動電圧感知切替制御回路24は、接続
点22からの第1の入力電圧VSSと、中立線Nからの第
2の入力電圧V4 と、抵抗器R1,R2 間の接続点26か
らの第3の合成電圧VM とを受けて、トライアックTの
ゲートGに、抵抗器Rgを介して出力電圧VG Tを供給
する。
回路の実施例が示される。倍電圧/ブリッジ切替回路2
0は、スイッチング素子としてトライアックTを有す
る。接続点2,4は、商用交流電圧のライブ線Lと中立
線Nに接続されて、交流入力電圧VLNを受ける。ダイオ
ードD5,抵抗器R4 及びコンデンサCが、夫々、ライブ
線Lと中立線Nとの間に直列に接続される。2つの抵抗
器R1,R2 がライブ線Lと、コンデンサCと抵抗器R4
との間の接続点22との間に直列に接続される。中立線
Nと接続点22との間の電圧は、コンデンサCを通る電
圧VC である。自動電圧感知切替制御回路24は、接続
点22からの第1の入力電圧VSSと、中立線Nからの第
2の入力電圧V4 と、抵抗器R1,R2 間の接続点26か
らの第3の合成電圧VM とを受けて、トライアックTの
ゲートGに、抵抗器Rgを介して出力電圧VG Tを供給
する。
【0010】ダイオードD5,抵抗器R4 及びコンデンサ
Cは、半波整流器と平滑回路とを形成して、直流供給電
圧VC を、自動電圧感知切替制御回路24に供給する。
VSSは、回路のアース電圧と考えられ、中立線Nの電圧
より低い電圧VC にある(例えば、制御回路内の調整器
で固定された電圧より低い9V)。交流入力電圧V
LNは、抵抗器R1,R2 を含んで構成される電位分圧器に
印加される。制御回路24が受ける合成電圧VM は、減
少した交流入力電圧であり、VLN=V2 −V4 により与
えられる、小さな直流オフセット電圧と置換される。こ
こで、V2 とV4 は、夫々接続点2と4における瞬時電
圧を示す。
Cは、半波整流器と平滑回路とを形成して、直流供給電
圧VC を、自動電圧感知切替制御回路24に供給する。
VSSは、回路のアース電圧と考えられ、中立線Nの電圧
より低い電圧VC にある(例えば、制御回路内の調整器
で固定された電圧より低い9V)。交流入力電圧V
LNは、抵抗器R1,R2 を含んで構成される電位分圧器に
印加される。制御回路24が受ける合成電圧VM は、減
少した交流入力電圧であり、VLN=V2 −V4 により与
えられる、小さな直流オフセット電圧と置換される。こ
こで、V2 とV4 は、夫々接続点2と4における瞬時電
圧を示す。
【0011】 VLN=V2 −VSS−V4 +VSS =V2 −VSS−(V4 −VSS) =V2 −VSS−VC VLN+VC =V2 −VSS 〔1〕 また、VM =(V2 −VSS)×R2 /(R1 +R2 ) 式1を使用すると、VM =R2 (VLN+VC )/(R1
+R2 )である。
+R2 )である。
【0012】このように、測定された交流入力電圧と直
流バイアス電圧は、抵抗R1 とR2の値に依存する。こ
れらの値は、制御回路への0Vと9Vの直流電圧供給に
関して、VM のピーク電圧が、最高可能瞬時線間電圧の
存在の下で9Vより小さくなるように選択される。例え
ば、R1 =1MΩとR2 =18KΩの場合、R2 /(R
1 +R2 )=0.0177となって、264Vrmsの
交流入力のピーク電圧は、264×(2)1/2 ×0.0
177=6.60Vである。制御回路への入力電圧VM
は、6.60Vピーク交流電圧であって、0Vに殆ど集
中するが、0.0177×VC =0.16Vだけオフセ
ットする。このように、VM の正のピーク電圧だけが、
制御回路24内の入力保護装置により、V4 +0.6V
からVSS−0.6Vに固定された入力電圧の許容域に入
る。0.16Vの直流オフセット電圧は、合成電圧VM
の基線が0.16Vにあることを意味し、例えば、VM
が0.05Vと0.25Vを交差した時を検出すること
により、ヒステリシスを含み、基線交差点が検出でき
る。
流バイアス電圧は、抵抗R1 とR2の値に依存する。こ
れらの値は、制御回路への0Vと9Vの直流電圧供給に
関して、VM のピーク電圧が、最高可能瞬時線間電圧の
存在の下で9Vより小さくなるように選択される。例え
ば、R1 =1MΩとR2 =18KΩの場合、R2 /(R
1 +R2 )=0.0177となって、264Vrmsの
交流入力のピーク電圧は、264×(2)1/2 ×0.0
177=6.60Vである。制御回路への入力電圧VM
は、6.60Vピーク交流電圧であって、0Vに殆ど集
中するが、0.0177×VC =0.16Vだけオフセ
ットする。このように、VM の正のピーク電圧だけが、
制御回路24内の入力保護装置により、V4 +0.6V
からVSS−0.6Vに固定された入力電圧の許容域に入
る。0.16Vの直流オフセット電圧は、合成電圧VM
の基線が0.16Vにあることを意味し、例えば、VM
が0.05Vと0.25Vを交差した時を検出すること
により、ヒステリシスを含み、基線交差点が検出でき
る。
【0013】図16と図17は、上記入力電圧について
比較動作を行う公知の自動電圧スイッチの入出力信号の
例を示す。測定可能な合成電圧VM を得るために、測定
された交流入力電圧VINが、入力保護装置によって、領
域R内に残るように留められる。VM が一定閾電圧VTP
を超えるとパルスPDが発生する。パルスCSは、V M
>0Vである間の時間を表す。この信号の反転信号は、
制御回路24内で発生する。短パルスはパルスCSとそ
の反転パルスの各立ち上がりのエッジで発生し、信号Z
Cを構成するために加えられる。そして、これはVM の
基線交差点、従って商用電圧ゼロ交差点を示す。
比較動作を行う公知の自動電圧スイッチの入出力信号の
例を示す。測定可能な合成電圧VM を得るために、測定
された交流入力電圧VINが、入力保護装置によって、領
域R内に残るように留められる。VM が一定閾電圧VTP
を超えるとパルスPDが発生する。パルスCSは、V M
>0Vである間の時間を表す。この信号の反転信号は、
制御回路24内で発生する。短パルスはパルスCSとそ
の反転パルスの各立ち上がりのエッジで発生し、信号Z
Cを構成するために加えられる。そして、これはVM の
基線交差点、従って商用電圧ゼロ交差点を示す。
【0014】ピーク検出パルスPDは、低域交流電圧の
測定された最高ピーク電圧を超える電圧VTPを検出する
ために切替閾値が設定される比較器を使用して、高域交
流入力電圧の上方動作範囲のピーク毎に発生する。例え
ば、VTPは、156Vrms交流入力電圧のピーク値で
ある220Vの瞬時交流入力電圧に相当する。商用交流
電圧は、時々変動するので、閾電圧を注意深く選択しな
ければならず、低域交流入力電圧と高域入力電圧との間
隔を30Vrms程度に小さくする必要がある(140
Vrmsから170Vrms)。
測定された最高ピーク電圧を超える電圧VTPを検出する
ために切替閾値が設定される比較器を使用して、高域交
流入力電圧の上方動作範囲のピーク毎に発生する。例え
ば、VTPは、156Vrms交流入力電圧のピーク値で
ある220Vの瞬時交流入力電圧に相当する。商用交流
電圧は、時々変動するので、閾電圧を注意深く選択しな
ければならず、低域交流入力電圧と高域入力電圧との間
隔を30Vrms程度に小さくする必要がある(140
Vrmsから170Vrms)。
【0015】このようなピーク検出パルスPDは、トラ
イアックパルスVG Tを発生できなくさせる。図17に
示されるように、ピーク検出パルスPDは、合成電圧V
M が閾値VTPを通過しないような低電圧交流入力につい
ては発生しない。上記のように、切替閾値が基線電圧レ
ベルである比較器は、比較信号CSを発生する。その逆
パルスもまた発生し、短パルスが、パルスCSとその逆
パルスの両者の各立ち上がりのエッジで発生する。これ
ら短パルスの合計が商用電圧ゼロ交差表示信号ZCであ
る。
イアックパルスVG Tを発生できなくさせる。図17に
示されるように、ピーク検出パルスPDは、合成電圧V
M が閾値VTPを通過しないような低電圧交流入力につい
ては発生しない。上記のように、切替閾値が基線電圧レ
ベルである比較器は、比較信号CSを発生する。その逆
パルスもまた発生し、短パルスが、パルスCSとその逆
パルスの両者の各立ち上がりのエッジで発生する。これ
ら短パルスの合計が商用電圧ゼロ交差表示信号ZCであ
る。
【0016】内部ロジックが、他方の動作範囲に関する
対応データを補外して、各商用電圧のゼロ交差点後一定
の遅れでトライアックゲート点弧パルスVG Tを発生す
るのにパルスPDを使用する。電圧レベル検出は、図1
6と図17の許容域R、即ち、電源電圧のどちらか一方
の側0.6Vに合成電圧VM を制限する入力保護装置に
よって、1サイクルにつき1動作範囲のみに制限され
る。このことにより、波形の1サイクル毎の他方の動作
範囲、本例では負の動作範囲、についての測定実施のど
んな可能性も排除される。
対応データを補外して、各商用電圧のゼロ交差点後一定
の遅れでトライアックゲート点弧パルスVG Tを発生す
るのにパルスPDを使用する。電圧レベル検出は、図1
6と図17の許容域R、即ち、電源電圧のどちらか一方
の側0.6Vに合成電圧VM を制限する入力保護装置に
よって、1サイクルにつき1動作範囲のみに制限され
る。このことにより、波形の1サイクル毎の他方の動作
範囲、本例では負の動作範囲、についての測定実施のど
んな可能性も排除される。
【0017】制御回路24に組み込まれる回路は、ブリ
ッジ整流モードから倍電圧整流モードに切換る前に、少
なくとも2つの商用電圧サイクルの外見上の電圧域の変
化を確認して、交流入力電圧の短時間の降下後に高域交
流入力電圧を倍電圧化する可能性を回避する。フィルタ
が制御回路内に入れられて、グリッチ,弛み,スパイク
や電圧サージによる影響を削減する。これは、領域R内
にある入力電圧にのみ効果がある。
ッジ整流モードから倍電圧整流モードに切換る前に、少
なくとも2つの商用電圧サイクルの外見上の電圧域の変
化を確認して、交流入力電圧の短時間の降下後に高域交
流入力電圧を倍電圧化する可能性を回避する。フィルタ
が制御回路内に入れられて、グリッチ,弛み,スパイク
や電圧サージによる影響を削減する。これは、領域R内
にある入力電圧にのみ効果がある。
【0018】
【発明が解決しようとする課題】しかし、商用交流電圧
入力信号の半周期のみについてフィルタリングと電圧レ
ベル感知を行うことができるというこの回路に課せられ
る制限により、いくつかの不都合が生じる。波形の半分
のみについての電圧振幅感知であるため、交流入力の未
感知動作範囲の間に現れる高商用電圧の1サイクル全体
を倍電圧化する可能性がある。非倍電圧化モードへのタ
ーンオフは、感知後の次の基線交差が交流入力サイクル
の感知動作範囲について行われるまで生じない。このこ
とは、直流出力電圧が1サイクル全体の間で交流入力電
圧の2倍になり、商用電圧の1サイクル全体の電圧が使
用される装置の定格、例えば直流480Vをはるかに超
えるため、内部の平滑コンデンサC1,C2 と負荷Lを破
損させることになる。
入力信号の半周期のみについてフィルタリングと電圧レ
ベル感知を行うことができるというこの回路に課せられ
る制限により、いくつかの不都合が生じる。波形の半分
のみについての電圧振幅感知であるため、交流入力の未
感知動作範囲の間に現れる高商用電圧の1サイクル全体
を倍電圧化する可能性がある。非倍電圧化モードへのタ
ーンオフは、感知後の次の基線交差が交流入力サイクル
の感知動作範囲について行われるまで生じない。このこ
とは、直流出力電圧が1サイクル全体の間で交流入力電
圧の2倍になり、商用電圧の1サイクル全体の電圧が使
用される装置の定格、例えば直流480Vをはるかに超
えるため、内部の平滑コンデンサC1,C2 と負荷Lを破
損させることになる。
【0019】更に、上記フィルタリングは、半波には効
果がなく、制御回路が、交流入力波の未感知部分にかか
る上記過渡電圧により生じる損傷を受けやすい。今日ま
で、これらの欠点は見逃されてきた。例えば、米国特許
第4665323号に開示されているように、交流入力
電圧の直流整流バージョンの検出を使用する自動電圧感
知切替回路が知られているが、これらは、集積回路に入
れることのできない付加的な高電圧ダイオード、平滑コ
ンデンサや出力抵抗器を必要とするため、複雑で高価な
解決法を導くという不都合がある。
果がなく、制御回路が、交流入力波の未感知部分にかか
る上記過渡電圧により生じる損傷を受けやすい。今日ま
で、これらの欠点は見逃されてきた。例えば、米国特許
第4665323号に開示されているように、交流入力
電圧の直流整流バージョンの検出を使用する自動電圧感
知切替回路が知られているが、これらは、集積回路に入
れることのできない付加的な高電圧ダイオード、平滑コ
ンデンサや出力抵抗器を必要とするため、複雑で高価な
解決法を導くという不都合がある。
【0020】また、個別形状での自動電圧感知切替回路
がある。この回路は、ツェナーダイオードに対して基準
化された1つの入力側を備えて、ツェナーダイオードに
より決定された一定の上限又は下限値を超える整流され
た又は測定された交流電圧を検出する電圧比較器と、必
要なときにトライアックゲート点弧パルスを発生する回
路とを有する。
がある。この回路は、ツェナーダイオードに対して基準
化された1つの入力側を備えて、ツェナーダイオードに
より決定された一定の上限又は下限値を超える整流され
た又は測定された交流電圧を検出する電圧比較器と、必
要なときにトライアックゲート点弧パルスを発生する回
路とを有する。
【0021】本発明の目的は、最小限の個別部品を使用
して交流電圧を整流する一方、感知精度を改善して回路
の製造費用及び複雑さを削減するための直流電圧供給回
路を提供することにある。
して交流電圧を整流する一方、感知精度を改善して回路
の製造費用及び複雑さを削減するための直流電圧供給回
路を提供することにある。
【0022】
【課題を解決するための手段及び作用】本発明は、商用
交流電圧の正及び負の両1/2サイクル中で電圧レベル
感知を行う。これは、商用交流電圧の1サイクル全体に
ついて、全合成電圧を直流電源電圧により決定された範
囲内にすると共に、電圧レベル検出及び1サイクル全体
の波形フィルタリングを行うために、合成電圧の直流オ
フセット電圧を調整することにより達成される。
交流電圧の正及び負の両1/2サイクル中で電圧レベル
感知を行う。これは、商用交流電圧の1サイクル全体に
ついて、全合成電圧を直流電源電圧により決定された範
囲内にすると共に、電圧レベル検出及び1サイクル全体
の波形フィルタリングを行うために、合成電圧の直流オ
フセット電圧を調整することにより達成される。
【0023】本発明の一態様によれば、直流電圧供給回
路は交流電圧を整流し、本質的に一定値の直流出力電圧
を供給するために設けられる。この直流電圧供給回路
は、複数の作動モードを有し交流電圧を整流する制御可
能な整流回路と、上側及び下側供給電圧が供給され前記
制御可能な整流回路を制御するための動作範囲のピーク
値を上方及び下方範囲内で検出するための制御回路と、
前記交流電圧と前記上側直流供給電圧をそれぞれ受信す
るように接続される各入力端と、制御回路に合成電圧を
供給するように接続される出力端を有する電圧シフト/
測定回路とを有する。電圧シフト/測定回路は、入力さ
れた交流電圧を測定し、この計測値を所定の直流オフセ
ット電圧に加算して前記合成電圧の上方及び下方動作範
囲を前記上側と下側供給電圧の間に位置させ、前記制御
回路が、前記上側と下側供給電圧の間に存在する上限値
及び下限値のそれぞれと前記合成電圧の交差を検出して
上方及び下方動作範囲の両方のピーク値を検出できるよ
うにする。入力された交流電圧が0V以外の基線を有す
る場合、基線電圧も測定されて、測定された交流入力電
圧内に入れられる。合成電圧は、直流オフセット電圧と
測定された交流入力電圧の合計である。
路は交流電圧を整流し、本質的に一定値の直流出力電圧
を供給するために設けられる。この直流電圧供給回路
は、複数の作動モードを有し交流電圧を整流する制御可
能な整流回路と、上側及び下側供給電圧が供給され前記
制御可能な整流回路を制御するための動作範囲のピーク
値を上方及び下方範囲内で検出するための制御回路と、
前記交流電圧と前記上側直流供給電圧をそれぞれ受信す
るように接続される各入力端と、制御回路に合成電圧を
供給するように接続される出力端を有する電圧シフト/
測定回路とを有する。電圧シフト/測定回路は、入力さ
れた交流電圧を測定し、この計測値を所定の直流オフセ
ット電圧に加算して前記合成電圧の上方及び下方動作範
囲を前記上側と下側供給電圧の間に位置させ、前記制御
回路が、前記上側と下側供給電圧の間に存在する上限値
及び下限値のそれぞれと前記合成電圧の交差を検出して
上方及び下方動作範囲の両方のピーク値を検出できるよ
うにする。入力された交流電圧が0V以外の基線を有す
る場合、基線電圧も測定されて、測定された交流入力電
圧内に入れられる。合成電圧は、直流オフセット電圧と
測定された交流入力電圧の合計である。
【0024】このような直流電圧供給回路は、交流電圧
値の少なくとも2つの別個の領域内で作動できる。制御
回路の出力は、印加された交流電圧を含む領域を示す。
制御可能な整流回路は、交流電圧値の個別の領域数と等
しい作動モード数を有し、制御可能な整流回路の作動モ
ードは示された領域に応じて選択される。基線交差検出
回路を入力交流電圧が基線と交差する時期を検出するた
めに設けてもよく、制御可能な整流回路は、作動モード
を選択するためのスイッチ、例えば、トライアックを有
する。そして、基線交差検出回路はスイッチへの制御信
号を発生するのに使用される。これらの制御信号は、ス
イッチがトライアックの場合、パルスである。制御可能
な整流回路は2つの作動モードを持つ倍電圧/ブリッジ
整流器であってもよい。
値の少なくとも2つの別個の領域内で作動できる。制御
回路の出力は、印加された交流電圧を含む領域を示す。
制御可能な整流回路は、交流電圧値の個別の領域数と等
しい作動モード数を有し、制御可能な整流回路の作動モ
ードは示された領域に応じて選択される。基線交差検出
回路を入力交流電圧が基線と交差する時期を検出するた
めに設けてもよく、制御可能な整流回路は、作動モード
を選択するためのスイッチ、例えば、トライアックを有
する。そして、基線交差検出回路はスイッチへの制御信
号を発生するのに使用される。これらの制御信号は、ス
イッチがトライアックの場合、パルスである。制御可能
な整流回路は2つの作動モードを持つ倍電圧/ブリッジ
整流器であってもよい。
【0025】予め選択される必要な直流オフセット電圧
が、制御回路に供給される直流電源電圧から生じるのに
対して、測定される交流入力電圧は、交流入力電圧と、
電圧検出回路の1つの供給電圧との間に位置する抵抗ま
たは容量分圧器ネットワークにより供給される。そし
て、直流オフセット電圧は、抵抗分圧器要素の1つを介
して直流電流を制御することにより選択される。
が、制御回路に供給される直流電源電圧から生じるのに
対して、測定される交流入力電圧は、交流入力電圧と、
電圧検出回路の1つの供給電圧との間に位置する抵抗ま
たは容量分圧器ネットワークにより供給される。そし
て、直流オフセット電圧は、抵抗分圧器要素の1つを介
して直流電流を制御することにより選択される。
【0026】制御回路は、検出される閾値にそれぞれ対
応する複数の電圧基準を受ける複数の電圧比較器を有す
るのが好ましい。本発明の一実施例において、基準電圧
は、それぞれ、可変電圧である合成電圧の基線を追従す
る電圧として決定され、VCの変化に依存しない、固定
電圧のままである。従って、本発明の別の態様により、
アース電圧に対して一定の基準電圧を発生する基準電圧
発生器を有する電圧発生回路と、固定電圧を供給するた
め基準電圧に一定倍数を乗算する電圧増倍回路と、固定
電圧を変動電圧だけオフセットするオフセット回路とが
提供される。
応する複数の電圧基準を受ける複数の電圧比較器を有す
るのが好ましい。本発明の一実施例において、基準電圧
は、それぞれ、可変電圧である合成電圧の基線を追従す
る電圧として決定され、VCの変化に依存しない、固定
電圧のままである。従って、本発明の別の態様により、
アース電圧に対して一定の基準電圧を発生する基準電圧
発生器を有する電圧発生回路と、固定電圧を供給するた
め基準電圧に一定倍数を乗算する電圧増倍回路と、固定
電圧を変動電圧だけオフセットするオフセット回路とが
提供される。
【0027】このような回路に、基準電圧と直流オフセ
ット電圧の両方を受けるように接続されて、基準電圧V
BGの所定倍数を差し引いた予め選択された直流オフセッ
ト電圧と等しい出力電圧を発生する第1演算増幅器を設
けてもよい。第2演算増幅器は、第1抵抗を介して第1
演算増幅器の出力側と接続される一方の入力側と、予め
選択された直流オフセット電圧を受けるように接続され
る他方の入力側とを有する。第2演算増幅器は、第2抵
抗を介して、前記一方の入力側と接続される出力側を有
する。第1と第2の抵抗は等しいのが好ましい。このよ
うに、第2演算増幅器は、基準電圧VBGの所定倍数を加
えた予め選択された直流オフセット電圧と等しい出力電
圧を発生する。第1と第2の抵抗が第1演算増幅器の出
力側と第2演算増幅器の出力側との間に接続される一組
の接続点を有する抵抗分圧器ネットワークにより供給さ
れることによって、異なる要求電圧基準が各接続点で得
られる。
ット電圧の両方を受けるように接続されて、基準電圧V
BGの所定倍数を差し引いた予め選択された直流オフセッ
ト電圧と等しい出力電圧を発生する第1演算増幅器を設
けてもよい。第2演算増幅器は、第1抵抗を介して第1
演算増幅器の出力側と接続される一方の入力側と、予め
選択された直流オフセット電圧を受けるように接続され
る他方の入力側とを有する。第2演算増幅器は、第2抵
抗を介して、前記一方の入力側と接続される出力側を有
する。第1と第2の抵抗は等しいのが好ましい。このよ
うに、第2演算増幅器は、基準電圧VBGの所定倍数を加
えた予め選択された直流オフセット電圧と等しい出力電
圧を発生する。第1と第2の抵抗が第1演算増幅器の出
力側と第2演算増幅器の出力側との間に接続される一組
の接続点を有する抵抗分圧器ネットワークにより供給さ
れることによって、異なる要求電圧基準が各接続点で得
られる。
【0028】代わりに、本発明の更に別の態様によれ
ば、基準電圧発生回路を設けてもよい。この基準電圧発
生回路は、1つの回路ブランチの2つの直列部を介して
同一電流を発生する固定基準電流発生器を有しており、
少なくとも1つの直列部は抵抗素子を有し、2つの直列
部間の接続点は変動電圧を受けるように接続される。変
動電圧は、回路への電源電圧の一部分である。回路ブラ
ンチは、回路への電源電圧とアース電圧との間にそれぞ
れ接続される第1チャネル型の第1トランジスタと、抵
抗素子と、第2チャネル型の第1トランジスタとを有す
る。
ば、基準電圧発生回路を設けてもよい。この基準電圧発
生回路は、1つの回路ブランチの2つの直列部を介して
同一電流を発生する固定基準電流発生器を有しており、
少なくとも1つの直列部は抵抗素子を有し、2つの直列
部間の接続点は変動電圧を受けるように接続される。変
動電圧は、回路への電源電圧の一部分である。回路ブラ
ンチは、回路への電源電圧とアース電圧との間にそれぞ
れ接続される第1チャネル型の第1トランジスタと、抵
抗素子と、第2チャネル型の第1トランジスタとを有す
る。
【0029】
【実施例】以下、本発明の実施例を添付図面を参照して
詳細に説明する。図1は、本発明による回路の作動に伴
う入出力信号を示し、2つの場合、即ち、高域交流入力
電圧が印加される第1の場合(図1(A))と、低域入
力電圧が印加される第2の場合(図1(B))を示す。
測定された交流入力電圧が、直流オフセット電圧VDCに
よりシフトされて、合成電圧VMH,VMLが生じる。上限
電圧VPHと下限電圧VPLが定められる。制御回路への入
力電圧の許容域Rが示される。高電圧域合成電圧VMHが
回路に印加されると、合成電圧VMHが上限電圧VPHを超
えた時に正のピーク検出パルスP1 が生じ、合成電圧V
MHが下限電圧VPL以下に下がった時に負のピーク検出パ
ルスP2 が生じる。閾値は、内部電圧基準を使用して回
路内に固定される。合成電圧VMH,VMLの基線電圧との
交差を検出するために設けられた比較器を使用して、ど
んな交流入力レベルであっても、商用電圧ゼロ交差指示
信号ZCは、合成電圧VMH,VMLが基線電圧を交差する
毎にパルスを発生する。交流入力電圧が0Vの基線であ
るときには、VM の基線電圧は直流オフセット電圧VDC
と等しい。このように、タイミングと電圧レベルの情報
が、交流サイクル全体について得られる。ピーク検出パ
ルスP1 ,P2 が発生した時、トライアックゲートパル
スは発生せず、トライアックゲート電圧VG Tは高い状
態(不活性)のままである。低域交流入力については、
合成電圧VMLが上限或いは下限電圧VPH, VPLのいずれ
とも交差しないので、ピーク検出パルスは発生せず、商
用電圧ゼロ交差指示パルスZCの後一定時間でアクティ
ブローのトライアックゲートパルスVG Tが発生する。
ヒステリシスが、各ピーク又は基線交差検出に含まれ
て、雑音検出を回避すると共に、トライアック安定のた
めのシステムレベルヒステリシスを提供する。
詳細に説明する。図1は、本発明による回路の作動に伴
う入出力信号を示し、2つの場合、即ち、高域交流入力
電圧が印加される第1の場合(図1(A))と、低域入
力電圧が印加される第2の場合(図1(B))を示す。
測定された交流入力電圧が、直流オフセット電圧VDCに
よりシフトされて、合成電圧VMH,VMLが生じる。上限
電圧VPHと下限電圧VPLが定められる。制御回路への入
力電圧の許容域Rが示される。高電圧域合成電圧VMHが
回路に印加されると、合成電圧VMHが上限電圧VPHを超
えた時に正のピーク検出パルスP1 が生じ、合成電圧V
MHが下限電圧VPL以下に下がった時に負のピーク検出パ
ルスP2 が生じる。閾値は、内部電圧基準を使用して回
路内に固定される。合成電圧VMH,VMLの基線電圧との
交差を検出するために設けられた比較器を使用して、ど
んな交流入力レベルであっても、商用電圧ゼロ交差指示
信号ZCは、合成電圧VMH,VMLが基線電圧を交差する
毎にパルスを発生する。交流入力電圧が0Vの基線であ
るときには、VM の基線電圧は直流オフセット電圧VDC
と等しい。このように、タイミングと電圧レベルの情報
が、交流サイクル全体について得られる。ピーク検出パ
ルスP1 ,P2 が発生した時、トライアックゲートパル
スは発生せず、トライアックゲート電圧VG Tは高い状
態(不活性)のままである。低域交流入力については、
合成電圧VMLが上限或いは下限電圧VPH, VPLのいずれ
とも交差しないので、ピーク検出パルスは発生せず、商
用電圧ゼロ交差指示パルスZCの後一定時間でアクティ
ブローのトライアックゲートパルスVG Tが発生する。
ヒステリシスが、各ピーク又は基線交差検出に含まれ
て、雑音検出を回避すると共に、トライアック安定のた
めのシステムレベルヒステリシスを提供する。
【0030】合成電圧VMH,VMLの測定比率と直流オフ
セット電圧VDCが選択されて、最高可能交流入力であっ
ても、制御回路により使用される合成電圧VMHが、その
全サイクルについて許容域R内にあるようにする。その
後、ピーク検出は交流入力の正の半サイクルと負の半サ
イクル中に行われる。要求直流オフセット電圧VDCは、
予め知られた値の直流電流を、予め知られた値の限定抵
抗を介して流し、得られた電位と商用交流入力電圧表示
を加算することにより得られる。
セット電圧VDCが選択されて、最高可能交流入力であっ
ても、制御回路により使用される合成電圧VMHが、その
全サイクルについて許容域R内にあるようにする。その
後、ピーク検出は交流入力の正の半サイクルと負の半サ
イクル中に行われる。要求直流オフセット電圧VDCは、
予め知られた値の直流電流を、予め知られた値の限定抵
抗を介して流し、得られた電位と商用交流入力電圧表示
を加算することにより得られる。
【0031】図2は、本発明による自動電圧感知切替回
路を示す。この回路は、図15と略同様であり、同様の
構成には同一の参照記号を付す。抵抗器R3 が、接続点
26と交流入力中立線Nとの間に設けられる。制御回路
としての自動電圧感知切替制御回路30は、図15の制
御回路24の機能に加えて、交流入力電圧VLNの正及び
負の動作範囲間の電圧レベル検出を可能にする機能を有
する。
路を示す。この回路は、図15と略同様であり、同様の
構成には同一の参照記号を付す。抵抗器R3 が、接続点
26と交流入力中立線Nとの間に設けられる。制御回路
としての自動電圧感知切替制御回路30は、図15の制
御回路24の機能に加えて、交流入力電圧VLNの正及び
負の動作範囲間の電圧レベル検出を可能にする機能を有
する。
【0032】交流入力電圧VLNは、抵抗器R1 ,R2 か
らなる抵抗分圧器を使用して測定される。抵抗器R3 は
回路内に含まれて、合成電圧VM の直流オフセット電圧
を増大させるために、抵抗分圧器の抵抗器R2 を介し
て、付加直流電流を制御回路に供給する。このような直
流電流は、直流電源電圧VSSにより、制御回路に便宜的
に供給され、この場合には、簡単な半波整流用ダイオー
ドD5 及びコンデンサCと抵抗器R4 からなる平滑回路
とを使用して交流入力電圧から供給される。
らなる抵抗分圧器を使用して測定される。抵抗器R3 は
回路内に含まれて、合成電圧VM の直流オフセット電圧
を増大させるために、抵抗分圧器の抵抗器R2 を介し
て、付加直流電流を制御回路に供給する。このような直
流電流は、直流電源電圧VSSにより、制御回路に便宜的
に供給され、この場合には、簡単な半波整流用ダイオー
ドD5 及びコンデンサCと抵抗器R4 からなる平滑回路
とを使用して交流入力電圧から供給される。
【0033】抵抗器R3 の値は、制御回路30の電源電
圧VSS,V4 の平均値と等しい直流バイアス電圧VDCを
達成するようなものが好ましい。交流入力電圧が0Vの
基線を有することを条件として、合成電圧VM を許可域
の中央点に位置させるには、回路30への9V供給と共
に、VC /2=4.5Vの直流オフセット電圧が合成電
圧VM に要求される。直流オフセット電圧は、交流入力
電圧VLN=0Vのとき、VM の値である。
圧VSS,V4 の平均値と等しい直流バイアス電圧VDCを
達成するようなものが好ましい。交流入力電圧が0Vの
基線を有することを条件として、合成電圧VM を許可域
の中央点に位置させるには、回路30への9V供給と共
に、VC /2=4.5Vの直流オフセット電圧が合成電
圧VM に要求される。直流オフセット電圧は、交流入力
電圧VLN=0Vのとき、VM の値である。
【0034】上記のように、R1 =1MΩ及びR2 =1
8KΩのとき、微量の電流が抵抗器R1 を介して流れ、
抵抗器R2 ,R3 が電圧VSSと中立線電圧V4 との間に
直流電圧分圧器を効果的に形成する。このため、 VC ×R2 /(R2 +R3 )=VC /2 が要求される。即ち、R3 =R2 で、R3 =18KΩを
与える。
8KΩのとき、微量の電流が抵抗器R1 を介して流れ、
抵抗器R2 ,R3 が電圧VSSと中立線電圧V4 との間に
直流電圧分圧器を効果的に形成する。このため、 VC ×R2 /(R2 +R3 )=VC /2 が要求される。即ち、R3 =R2 で、R3 =18KΩを
与える。
【0035】図3は、図2の回路の抵抗分圧器及び直流
バイアス回路の簡易化された電流ループ図を示す。電流
I1 は電圧源VLNで表示される交流入力線から流れて、
電圧源VC (コンデンサCを表す)を通り、抵抗器
R2 ,R1 を経由して交流入力線に戻る。電流I2 は電
圧源VC から流れて、抵抗器R3 ,R2 を介して電圧源
V C に戻る。電流I3 は電圧源VC から流れて、抵抗器
R2 を介して制御回路30のVM 入力側に入る。
バイアス回路の簡易化された電流ループ図を示す。電流
I1 は電圧源VLNで表示される交流入力線から流れて、
電圧源VC (コンデンサCを表す)を通り、抵抗器
R2 ,R1 を経由して交流入力線に戻る。電流I2 は電
圧源VC から流れて、抵抗器R3 ,R2 を介して電圧源
V C に戻る。電流I3 は電圧源VC から流れて、抵抗器
R2 を介して制御回路30のVM 入力側に入る。
【0036】図の電流ループにキルヒホッフの法則を適
用し、微量の制御回路入力バイアス電流I3 を無視する
と、 VM =R2 (I1 −I2 ) 〔2〕 VLN=VC +(I1 −I2 )R2 +I1 R1 〔3〕 VC =I2 R3 +(I2 −I1 )R2 〔4〕 となり、これらから、以下の式が導かれる。
用し、微量の制御回路入力バイアス電流I3 を無視する
と、 VM =R2 (I1 −I2 ) 〔2〕 VLN=VC +(I1 −I2 )R2 +I1 R1 〔3〕 VC =I2 R3 +(I2 −I1 )R2 〔4〕 となり、これらから、以下の式が導かれる。
【0037】 VLN−VC =I1 (R1 +R2 )+I2 (−R2 ) 〔5〕 VC =I1 (−R2 )+I2 (R2 +R3 ) 〔6〕 式〔5〕と〔6〕に、ボルト,KΩ及びmAの単位を用
い、VC =9V,R2=R3 =18KΩの公知の値を代
入すると、以下のようになる。 VLN−9V=I1 (1018)−18I2 〔7〕 9V=−18I1 +36I2 〔8〕 式〔7〕の条件に2を乗じて式〔8〕に加算すると、I
2 は消去され、結果として以下のようになる。
い、VC =9V,R2=R3 =18KΩの公知の値を代
入すると、以下のようになる。 VLN−9V=I1 (1018)−18I2 〔7〕 9V=−18I1 +36I2 〔8〕 式〔7〕の条件に2を乗じて式〔8〕に加算すると、I
2 は消去され、結果として以下のようになる。
【0038】 2VLN−9=2018I1 ; I1 =(2VLN−9)/2018
〔9〕 この結果を証明するために、VM で現れるピーク電圧が
演算されて、ピーク電圧がVSSとして示される0Vと9
Vとの間の許容域内にあることを確認する。従って、V
LN=373Vとして、式
演算されて、ピーク電圧がVSSとして示される0Vと9
Vとの間の許容域内にあることを確認する。従って、V
LN=373Vとして、式
〔9〕により、I1 =0.36
6mAとなり;これを式〔8〕に代入すると、I2 =
0.433mAとなる。
6mAとなり;これを式〔8〕に代入すると、I2 =
0.433mAとなる。
【0039】式〔2〕から、VM =1.213Vである
から、VSS以上で許容域内となる。最も大きい負の瞬時
入力電圧についての同様の演算は、VLN=−373Vの
ときで、VM =7.87Vなので、中立線電圧以下で許
容域内となる。これは、交流電圧が許容域内の中央に集
まると共に、交流入力の全サイクルが、抵抗器R1,R2,
R3 の適宜に選択された抵抗値で許容域内に留まること
を意味する。抵抗器R3 を設けると、交流入力電圧の測
定因子は、 R2 IIR3 /(R1 +R2 IIR3 )である。
から、VSS以上で許容域内となる。最も大きい負の瞬時
入力電圧についての同様の演算は、VLN=−373Vの
ときで、VM =7.87Vなので、中立線電圧以下で許
容域内となる。これは、交流電圧が許容域内の中央に集
まると共に、交流入力の全サイクルが、抵抗器R1,R2,
R3 の適宜に選択された抵抗値で許容域内に留まること
を意味する。抵抗器R3 を設けると、交流入力電圧の測
定因子は、 R2 IIR3 /(R1 +R2 IIR3 )である。
【0040】図4は本発明の第2実施例を示す。回路
は、図2の回路と略同様であり、同様の構成には同一の
参照記号を付す。交流入力電圧VLNがコンデンサC3,C
4 からなる容量分圧器を使用して測定される。コンデン
サC3 は、コンデンサC4 より非常に小さいインピーダ
ンス値を有するように選択されて、波高値9Vより小さ
い合成電圧VM の交流成分を提供する。例えば、C4 =
0.012C3 を選択することにより、コンデンサC3
のインピーダンスは、コンデンサC4 のインピーダンス
の0.012倍となり、264Vrms商用交流電圧の
ピーク電圧でコンデンサC3 で発生する電圧は264×
(2)1/2 ×(0.012/1.012)=4.4Vと
なる。コンデンサC 3,C4 からなる容量分圧器の使用
は、入力交流電圧からどんな直流成分も除外するので、
0Vの基線電圧を有すると考えられる。抵抗器R5 ,R
6 からなる抵抗分圧器は直流電源電圧V4 ,VSSを横切
って回路に配置されて、合成電圧VM の直流オフセット
電圧を供給する。2つの電源電圧の平均と等しいオフセ
ット電圧を供給するには、2つの抵抗器R5 ,R6 は等
しい値でなければならない。
は、図2の回路と略同様であり、同様の構成には同一の
参照記号を付す。交流入力電圧VLNがコンデンサC3,C
4 からなる容量分圧器を使用して測定される。コンデン
サC3 は、コンデンサC4 より非常に小さいインピーダ
ンス値を有するように選択されて、波高値9Vより小さ
い合成電圧VM の交流成分を提供する。例えば、C4 =
0.012C3 を選択することにより、コンデンサC3
のインピーダンスは、コンデンサC4 のインピーダンス
の0.012倍となり、264Vrms商用交流電圧の
ピーク電圧でコンデンサC3 で発生する電圧は264×
(2)1/2 ×(0.012/1.012)=4.4Vと
なる。コンデンサC 3,C4 からなる容量分圧器の使用
は、入力交流電圧からどんな直流成分も除外するので、
0Vの基線電圧を有すると考えられる。抵抗器R5 ,R
6 からなる抵抗分圧器は直流電源電圧V4 ,VSSを横切
って回路に配置されて、合成電圧VM の直流オフセット
電圧を供給する。2つの電源電圧の平均と等しいオフセ
ット電圧を供給するには、2つの抵抗器R5 ,R6 は等
しい値でなければならない。
【0041】そして、制御回路30に供給される合成電
圧VM は、 VM =C4 ・VLN/(C4 +C3 )+R5 ・9/(R5
+R6 ) である。制御回路への電源電圧が0V(VSS)と9V
(V4 )の場合、交流入力電圧は波高値9Vより小さく
なるようにコンデンサC3,C4 により測定され、抵抗器
R 5,R6 による直流オフセット電圧により移されて、負
の最大ピークが0Vより大きく、正のピークが9Vより
小さい合成電圧VM を発生するようにしなければならな
い。
圧VM は、 VM =C4 ・VLN/(C4 +C3 )+R5 ・9/(R5
+R6 ) である。制御回路への電源電圧が0V(VSS)と9V
(V4 )の場合、交流入力電圧は波高値9Vより小さく
なるようにコンデンサC3,C4 により測定され、抵抗器
R 5,R6 による直流オフセット電圧により移されて、負
の最大ピークが0Vより大きく、正のピークが9Vより
小さい合成電圧VM を発生するようにしなければならな
い。
【0042】同様の演算が、使用することが考えられる
他のどんな種類の自動電圧感知切替回路についても実行
できる。上記本発明の2つの実施例においては、ピーク
電圧レベルと商用交流電圧ゼロ交差点は、合成電圧VM
を複数の電圧比較器に印加することにより検出される。
各電圧比較器には、ピーク電圧を検出するための閾値を
表す電圧基準点又は基線交差点が与えられる。要求基準
電圧は、適宜に増幅されたバンドギャップ電圧基準を使
用して設定されて、VSSのようなアース電位を伴う。バ
ンドギャップ電圧基準の増幅された出力は、固定された
抵抗分圧器によって分割されて、一組の複数基準電圧を
発生する。電圧比較器と電圧増幅器の入力電圧要求によ
り、合成電圧VM の値の許容域は(V4 −0.6V)と
(VSS+0.6V)との間に制限することができる。
他のどんな種類の自動電圧感知切替回路についても実行
できる。上記本発明の2つの実施例においては、ピーク
電圧レベルと商用交流電圧ゼロ交差点は、合成電圧VM
を複数の電圧比較器に印加することにより検出される。
各電圧比較器には、ピーク電圧を検出するための閾値を
表す電圧基準点又は基線交差点が与えられる。要求基準
電圧は、適宜に増幅されたバンドギャップ電圧基準を使
用して設定されて、VSSのようなアース電位を伴う。バ
ンドギャップ電圧基準の増幅された出力は、固定された
抵抗分圧器によって分割されて、一組の複数基準電圧を
発生する。電圧比較器と電圧増幅器の入力電圧要求によ
り、合成電圧VM の値の許容域は(V4 −0.6V)と
(VSS+0.6V)との間に制限することができる。
【0043】この方法は、図4のコンデンサCにおける
電圧VC のどんな変化も、電圧VCから生じる直流成分
VDCを含む合成電圧VM の大きさに影響されるという問
題点がある。電圧VC のこのような変化は、コンデンサ
Cの電荷を更に流出させる繰り返されるトライアック点
弧パルス発生の可能性だけでなく、コンデンサCの充電
を減少させる商用交流電圧の変動中のコンデンサCの放
電によっても生じる。このような、商用交流電圧の変動
は、合成電圧VM の交流成分の大きさよりも、電圧VC
の値により大きく影響する。電圧VC が入力交流電圧と
は別のものによって発生する場合、同一直流電源に接続
される他の回路の電流流出の変化もまた、電圧VC に変
化を生じさせる点で不都合である。
電圧VC のどんな変化も、電圧VCから生じる直流成分
VDCを含む合成電圧VM の大きさに影響されるという問
題点がある。電圧VC のこのような変化は、コンデンサ
Cの電荷を更に流出させる繰り返されるトライアック点
弧パルス発生の可能性だけでなく、コンデンサCの充電
を減少させる商用交流電圧の変動中のコンデンサCの放
電によっても生じる。このような、商用交流電圧の変動
は、合成電圧VM の交流成分の大きさよりも、電圧VC
の値により大きく影響する。電圧VC が入力交流電圧と
は別のものによって発生する場合、同一直流電源に接続
される他の回路の電流流出の変化もまた、電圧VC に変
化を生じさせる点で不都合である。
【0044】しかしながら、増幅されたバンドギャップ
電圧であって、アース電位を伴う基準電圧は、電圧VC
の変化には依存しないので、この電圧のどんな変化にも
影響されない。このことは、交流電圧の大きさとゼロ交
差点の測定を狂わせることになる。図5は、生じた問題
点を示す図である。合成電圧VM は、高域交流入力電圧
の期間中の制御回路に印加される電圧を表す。合成電圧
VM は、tp1,tp2,tp 3 の時点で正のピークを有
し、t’p1,t’p2 の時点で負のピークを有する。上
方及び下方ピーク検出閾値VTH, VTLを含み、ヒステリ
シス用として任意の付加閾値V’TH, V’TLを有する。
合成電圧VM とこれら閾値との交差により、ピーク検出
パルスP1,P2 が発生する。比較信号CSは、合成電圧
VM が基線交差検出閾値VZC, V’zcと交差する毎に状
態を変化させる。
電圧であって、アース電位を伴う基準電圧は、電圧VC
の変化には依存しないので、この電圧のどんな変化にも
影響されない。このことは、交流電圧の大きさとゼロ交
差点の測定を狂わせることになる。図5は、生じた問題
点を示す図である。合成電圧VM は、高域交流入力電圧
の期間中の制御回路に印加される電圧を表す。合成電圧
VM は、tp1,tp2,tp 3 の時点で正のピークを有
し、t’p1,t’p2 の時点で負のピークを有する。上
方及び下方ピーク検出閾値VTH, VTLを含み、ヒステリ
シス用として任意の付加閾値V’TH, V’TLを有する。
合成電圧VM とこれら閾値との交差により、ピーク検出
パルスP1,P2 が発生する。比較信号CSは、合成電圧
VM が基線交差検出閾値VZC, V’zcと交差する毎に状
態を変化させる。
【0045】電圧VC の降下ΔVC はtΔの時点で発生
する。制御回路30により監視される合成電圧VM はV
C /2と等しい直流オフセット電圧VDCを含むので、Δ
VC/2だけ降下する。このため、tp2 時点で発生す
る正のピーク電圧は、正のピーク検出閾値であるVTH
と交差しない。このため、信号P1 にはピーク検出パル
スは存在せず、高電圧入力のピークは検出されない。負
のピーク電圧がt’p 2 時点で発生すると、閾値VTL,
V’TLとそれまでより早く交差し、そして遅く交差し、
信号P2 に通常のパルスより長いパルスを発生させる。
電圧VC は、次の正のピークであるtp3 の時点までに
十分回復しないので、信号P1 のピーク検出パルスは縮
小した幅であり、その上昇及び下降エッジは、他のサイ
クルのエッジとは位相を異にする。同様に、電圧VC の
減少するこの期間中、電圧VZC,V’ZCの交差により検
出された基線交差点は、他のサイクルの点とは位相を異
にし、商用交流入力電圧がゼロ電圧レベルと実際に交差
する位置とは一致しない。
する。制御回路30により監視される合成電圧VM はV
C /2と等しい直流オフセット電圧VDCを含むので、Δ
VC/2だけ降下する。このため、tp2 時点で発生す
る正のピーク電圧は、正のピーク検出閾値であるVTH
と交差しない。このため、信号P1 にはピーク検出パル
スは存在せず、高電圧入力のピークは検出されない。負
のピーク電圧がt’p 2 時点で発生すると、閾値VTL,
V’TLとそれまでより早く交差し、そして遅く交差し、
信号P2 に通常のパルスより長いパルスを発生させる。
電圧VC は、次の正のピークであるtp3 の時点までに
十分回復しないので、信号P1 のピーク検出パルスは縮
小した幅であり、その上昇及び下降エッジは、他のサイ
クルのエッジとは位相を異にする。同様に、電圧VC の
減少するこの期間中、電圧VZC,V’ZCの交差により検
出された基線交差点は、他のサイクルの点とは位相を異
にし、商用交流入力電圧がゼロ電圧レベルと実際に交差
する位置とは一致しない。
【0046】図6は、電圧VC により決定される回路供
給電圧からの基準電圧の非依存性の別の結果を示す図で
ある。VM は、低域交流入力電圧が存在する間に、制御
回路に供給される合成電圧である。電圧VM が閾値VTH
又はVTLを超えないので、ピーク検出信号P1,P2 はい
ずれもパルスを発生しない。自動倍電圧/ブリッジ切替
回路は、倍電圧整流モードにある。しかしながら、図5
に示されるように、tΔの時点で、電圧VC はΔVC 分
だけ下降する。上述のように、合成電圧VM の大きさは
減少して、t’P 2の時点の負のピークにおいては、下
限閾値VTLと交差し、信号P2 はパルスを発生し高域電
圧を示す。これにより、倍電圧モードが即座に停止され
て、整流回路の出力電圧の一時的な減少が生じる。同様
の問題が電圧VC の値、従って電圧VDCの値の一時的な
増加中に起きる。この性質は、システムレベル性能には
受け入れることができないものである。
給電圧からの基準電圧の非依存性の別の結果を示す図で
ある。VM は、低域交流入力電圧が存在する間に、制御
回路に供給される合成電圧である。電圧VM が閾値VTH
又はVTLを超えないので、ピーク検出信号P1,P2 はい
ずれもパルスを発生しない。自動倍電圧/ブリッジ切替
回路は、倍電圧整流モードにある。しかしながら、図5
に示されるように、tΔの時点で、電圧VC はΔVC 分
だけ下降する。上述のように、合成電圧VM の大きさは
減少して、t’P 2の時点の負のピークにおいては、下
限閾値VTLと交差し、信号P2 はパルスを発生し高域電
圧を示す。これにより、倍電圧モードが即座に停止され
て、整流回路の出力電圧の一時的な減少が生じる。同様
の問題が電圧VC の値、従って電圧VDCの値の一時的な
増加中に起きる。この性質は、システムレベル性能には
受け入れることができないものである。
【0047】電圧基準回路について以下に述べる。この
回路では、基準電圧が電源電圧VCの大きさの変化の影
響を受けて、各基準電圧と、合成電圧VM の直流成分V
DCとの間に固定電圧が常に存在する。これは、基準電圧
が合成電圧VM の直流オフセット電圧VDCに追従するの
を保証することにより達成される。上記の例に関して、
この電圧はVC /2でよい。しかしながら、直流成分
は、VM の全体可能域が適切な許容域内にあるように選
択されたVC のどんな部分でもよい。
回路では、基準電圧が電源電圧VCの大きさの変化の影
響を受けて、各基準電圧と、合成電圧VM の直流成分V
DCとの間に固定電圧が常に存在する。これは、基準電圧
が合成電圧VM の直流オフセット電圧VDCに追従するの
を保証することにより達成される。上記の例に関して、
この電圧はVC /2でよい。しかしながら、直流成分
は、VM の全体可能域が適切な許容域内にあるように選
択されたVC のどんな部分でもよい。
【0048】VM の決定は、VM =Vc /2+n・VLN
で表される。ここで、nは、VLNの最高予測値に関し
て、VM の全域がV4 の公称値とVSSの公称値との間の
領域に存在するように適宜に選択された分数である。ピ
ーク及びゼロ交差検出のために検出するのが必要な電圧
は、交流入力電圧V LNの一定値と一致するので、これら
の電圧は、n・VLN値と一致する定基準電圧の交差を検
出することにより検出できる。直流オフセット電圧VDC
を追従するものとしての各基準電圧を決定することによ
って、n・VLNの要求一定値である一定固定電圧Vp を
加えて、要求基準電圧が得られる。そして、これらの基
準電圧は、直流オフセット電圧VDCが変化すると、その
大きさを変化させる。直流オフセット電圧VDCと一定固
定電圧VP は両者ともアース電圧VSSに関連する。基準
電圧の通過は、 VM =Vc /2+n・VLN=VC /2+VP ; n・VLN=VP に相当する。
で表される。ここで、nは、VLNの最高予測値に関し
て、VM の全域がV4 の公称値とVSSの公称値との間の
領域に存在するように適宜に選択された分数である。ピ
ーク及びゼロ交差検出のために検出するのが必要な電圧
は、交流入力電圧V LNの一定値と一致するので、これら
の電圧は、n・VLN値と一致する定基準電圧の交差を検
出することにより検出できる。直流オフセット電圧VDC
を追従するものとしての各基準電圧を決定することによ
って、n・VLNの要求一定値である一定固定電圧Vp を
加えて、要求基準電圧が得られる。そして、これらの基
準電圧は、直流オフセット電圧VDCが変化すると、その
大きさを変化させる。直流オフセット電圧VDCと一定固
定電圧VP は両者ともアース電圧VSSに関連する。基準
電圧の通過は、 VM =Vc /2+n・VLN=VC /2+VP ; n・VLN=VP に相当する。
【0049】図7は、電圧基準回路の要求機能を示す図
である。この例では、全ての必要基準電圧VTH, V’
TH, VZC, V’ZC,V’TL, VTLはVC /2又はVDCが
とる他の値の変化を追従する。電圧VC が変化すると、
全ての基準電圧の値は、各基準電圧とVDCとの間で一定
差異を保持しながら変化する。上記の増幅されたバンド
ギャップ基準のような電圧基準源は、アース電圧VSSに
対して一定の電圧x・V BGを供給する。しかしながら、
電圧x・VBGは、VDCについて考慮した場合には、大き
さが変化する。
である。この例では、全ての必要基準電圧VTH, V’
TH, VZC, V’ZC,V’TL, VTLはVC /2又はVDCが
とる他の値の変化を追従する。電圧VC が変化すると、
全ての基準電圧の値は、各基準電圧とVDCとの間で一定
差異を保持しながら変化する。上記の増幅されたバンド
ギャップ基準のような電圧基準源は、アース電圧VSSに
対して一定の電圧x・V BGを供給する。しかしながら、
電圧x・VBGは、VDCについて考慮した場合には、大き
さが変化する。
【0050】図8は、このような電圧基準を包含した回
路を示す。緩衝増幅器A1は 直流オフセット電圧VDC
を受けて、抵抗器R7,R8,R9 を含んで構成される抵抗
分圧器ネットワークの中心の接続点40に前記電圧VDC
を供給する。複数の接続点42,44,46,48がこ
の抵抗分圧器ネットワークから取り出される。このネッ
トワークは直列に接続され、正の最大供給電圧V4 にも
接続する互いに直列に接続された2つのp−チャネルM
OSトランジスタQP1,QP2と、アース電圧VSSに
も接続する互いに直列に接続された2つのn−チャネル
MOSトランジスタQN1,QN2と共に第1の回路ブ
ランチを形成する。
路を示す。緩衝増幅器A1は 直流オフセット電圧VDC
を受けて、抵抗器R7,R8,R9 を含んで構成される抵抗
分圧器ネットワークの中心の接続点40に前記電圧VDC
を供給する。複数の接続点42,44,46,48がこ
の抵抗分圧器ネットワークから取り出される。このネッ
トワークは直列に接続され、正の最大供給電圧V4 にも
接続する互いに直列に接続された2つのp−チャネルM
OSトランジスタQP1,QP2と、アース電圧VSSに
も接続する互いに直列に接続された2つのn−チャネル
MOSトランジスタQN1,QN2と共に第1の回路ブ
ランチを形成する。
【0051】第2の並列回路ブランチは、V4 とVSSと
の間で各々直列に接続された、2つのp−チャネルMO
SトランジスタQP3,QP4と2つのn−チャネルト
ランジスタQN3,QN4を有する。p−チャネルトラ
ンジスタQP3,QP4は、それぞれトランジスタQP
1,QP2のゲート及び自分のソース端子に接続するゲ
ートを有する。n−チャネルトランジスタQN3,QN
4は、トランジスタQN1,QN2のゲートと夫々接続
するゲートを有する。
の間で各々直列に接続された、2つのp−チャネルMO
SトランジスタQP3,QP4と2つのn−チャネルト
ランジスタQN3,QN4を有する。p−チャネルトラ
ンジスタQP3,QP4は、それぞれトランジスタQP
1,QP2のゲート及び自分のソース端子に接続するゲ
ートを有する。n−チャネルトランジスタQN3,QN
4は、トランジスタQN1,QN2のゲートと夫々接続
するゲートを有する。
【0052】第3の並列回路ブランチは、直列のn−チ
ャネルMOSトランジスタQN5,QN6で構成され、
トランジスタQN6のソースはアース電圧VSSに接続さ
れ、トランジスタQN5のドレーンは、定電流発生器I
Gの出力側に接続され、定電流発生器IGは、トランジ
スタQN5,QN6を介して定電流Irefを発生す
る。トランジスタQN5,QN6のゲートは、トランジ
スタQN3,QN4のゲートと夫々接続すると共に、自
分のドレーン端子にも接続する。
ャネルMOSトランジスタQN5,QN6で構成され、
トランジスタQN6のソースはアース電圧VSSに接続さ
れ、トランジスタQN5のドレーンは、定電流発生器I
Gの出力側に接続され、定電流発生器IGは、トランジ
スタQN5,QN6を介して定電流Irefを発生す
る。トランジスタQN5,QN6のゲートは、トランジ
スタQN3,QN4のゲートと夫々接続すると共に、自
分のドレーン端子にも接続する。
【0053】定電流発生器IGは、基準電流Irefを
2つのn−チャネルトランジスタQN5,QN6を介し
て流す。これらのトランジスタは、トランジスタQN
3,QN4とのカレントミラーとして夫々接続される。
このため、同一電流Iref’が第2回路ブランチを流
れる。この第2回路ブランチは、4つのトランジスタQ
P3,QP4,QN3,QN4で構成され、それぞれが
第1回路ブランチ内の対応するトランジスタとカレント
ミラーとして接続される。
2つのn−チャネルトランジスタQN5,QN6を介し
て流す。これらのトランジスタは、トランジスタQN
3,QN4とのカレントミラーとして夫々接続される。
このため、同一電流Iref’が第2回路ブランチを流
れる。この第2回路ブランチは、4つのトランジスタQ
P3,QP4,QN3,QN4で構成され、それぞれが
第1回路ブランチ内の対応するトランジスタとカレント
ミラーとして接続される。
【0054】第1回路ブランチは、トランジスタQP
1,QP2と抵抗器7,接続点40までの抵抗器8とを
有する上方部分と、接続点40からの抵抗器8,抵抗器
9とトランジスタQN1,QN2とを有する下方部分を
含んで構成される。トランジスタQP3,QP1,QP
4,QP2を含んで構成されるカレントミラーは、Ir
efと等しい電流Iref''を発生して、第1回路ブラ
ンチの上方部分に送る。トランジスタQN3,QN1,
QN4,QN2を含んで構成されるカレントミラーは、
Irefと等しい電流Iref''' を発生して、第1回
路ブランチの下方部分に送る。このように、同一電流が
第1回路ブランチの各部分に流れ、増幅器A1の出力側
の内外には電流は流れない。
1,QP2と抵抗器7,接続点40までの抵抗器8とを
有する上方部分と、接続点40からの抵抗器8,抵抗器
9とトランジスタQN1,QN2とを有する下方部分を
含んで構成される。トランジスタQP3,QP1,QP
4,QP2を含んで構成されるカレントミラーは、Ir
efと等しい電流Iref''を発生して、第1回路ブラ
ンチの上方部分に送る。トランジスタQN3,QN1,
QN4,QN2を含んで構成されるカレントミラーは、
Irefと等しい電流Iref''' を発生して、第1回
路ブランチの下方部分に送る。このように、同一電流が
第1回路ブランチの各部分に流れ、増幅器A1の出力側
の内外には電流は流れない。
【0055】緩衝増幅器A1の出力側は、接続点40で
電圧VDCを保持する。各接続点42,44,46,48
での電圧は、電圧VDC±Iref・Rtに保持される。
ここで、Rtは前記各接続点と接続点40との間の総抵
抗である。このため、全て調整可能な抵抗器R7,R8,R
9 の適宜な値を選択することにより、直流成分VDCにつ
いて、正確な基準電圧が所望の値で得られる。各接続点
と接続点40との間の電位差は、定電流源出力Iref
と抵抗器R7,R8,R9 の調整及び値により固定される。
VDCより大きい電圧のみ又はVDCより小さい電圧のみが
要求される場合は、抵抗器は第1回路ブランチの上方部
分又は下方部分のいずれかのみに必要である。
電圧VDCを保持する。各接続点42,44,46,48
での電圧は、電圧VDC±Iref・Rtに保持される。
ここで、Rtは前記各接続点と接続点40との間の総抵
抗である。このため、全て調整可能な抵抗器R7,R8,R
9 の適宜な値を選択することにより、直流成分VDCにつ
いて、正確な基準電圧が所望の値で得られる。各接続点
と接続点40との間の電位差は、定電流源出力Iref
と抵抗器R7,R8,R9 の調整及び値により固定される。
VDCより大きい電圧のみ又はVDCより小さい電圧のみが
要求される場合は、抵抗器は第1回路ブランチの上方部
分又は下方部分のいずれかのみに必要である。
【0056】各反射段階(カスコード段階)での直列の
2つのカレントミラーの使用によって、単一のカレント
ミラーを使用して達成されるよりも高い整合精度が保証
される。この回路はVDC±VP の要求電圧基準を供給で
きるが、集積化された時は、温度による抵抗値変化と共
に、抵抗器の絶対値の変化による影響を受ける。電流源
IGとトランジスタは整合エラーと公差偏差による影響
を受ける。
2つのカレントミラーの使用によって、単一のカレント
ミラーを使用して達成されるよりも高い整合精度が保証
される。この回路はVDC±VP の要求電圧基準を供給で
きるが、集積化された時は、温度による抵抗値変化と共
に、抵抗器の絶対値の変化による影響を受ける。電流源
IGとトランジスタは整合エラーと公差偏差による影響
を受ける。
【0057】図9は、要求される機能を実施でき、上記
制限に影響されない電圧基準用の第2回路を示す。バン
ドギャップ電圧基準BGは、電圧VC の差を有する2つ
の利用可能な電源電圧V4,VSSにより供給される。その
出力電圧VBGは、出力が電圧VBGである緩衝増幅器A2
の入力側に供給される。抵抗器R10, R12を有する抵抗
分圧器ネットワークは、直流電圧Vi を演算増幅器A3
の非反転入力側に供給する。演算増幅器A3の反転入力
側は、緩衝増幅器A2の出力側に抵抗器R13を介して接
続される。帰還抵抗器R14は、演算増幅器A3の出力
(電圧V0 )と反転入力側との間に接続される。通常の
演算増幅器であるため、反転入力は、非反転入力と同じ
電圧である。
制限に影響されない電圧基準用の第2回路を示す。バン
ドギャップ電圧基準BGは、電圧VC の差を有する2つ
の利用可能な電源電圧V4,VSSにより供給される。その
出力電圧VBGは、出力が電圧VBGである緩衝増幅器A2
の入力側に供給される。抵抗器R10, R12を有する抵抗
分圧器ネットワークは、直流電圧Vi を演算増幅器A3
の非反転入力側に供給する。演算増幅器A3の反転入力
側は、緩衝増幅器A2の出力側に抵抗器R13を介して接
続される。帰還抵抗器R14は、演算増幅器A3の出力
(電圧V0 )と反転入力側との間に接続される。通常の
演算増幅器であるため、反転入力は、非反転入力と同じ
電圧である。
【0058】電圧基準BGの出力電圧VBGは電圧VSSに
対して固定値であり、供給電圧VCのどんな変動にも依
存しない。Vi はVSSに関してV4 の一部であるため、
供給電圧VC のどんな変化にも比例する。抵抗器R13,
R14を経由する電流(等しいと思われる)を考慮する
と、 (Vi −VBG)/R13=(V0 −Vi )/R14 Vi (1+R14/R13)−VBG(R14/R13)=V0 である。
対して固定値であり、供給電圧VCのどんな変動にも依
存しない。Vi はVSSに関してV4 の一部であるため、
供給電圧VC のどんな変化にも比例する。抵抗器R13,
R14を経由する電流(等しいと思われる)を考慮する
と、 (Vi −VBG)/R13=(V0 −Vi )/R14 Vi (1+R14/R13)−VBG(R14/R13)=V0 である。
【0059】この式において、Vi はVDCに相当する直
流オフセット電圧であり、VBGは固定電圧VP に相当す
る。このように、演算増幅器A3は電圧VBGに(R14/
R13)を乗算して固定電圧VP を得ると共に電圧VDCに
よる電圧VP のオフセットを行っている。例と一致させ
るために、VDC=VC /2とすると、 Vi (1+R14/R13)=VC /2; Vi =(VC /2)・R13/(R13+R14) となる。これは、R12=R13とR10=2・R14+R13に
固定することにより行われる。
流オフセット電圧であり、VBGは固定電圧VP に相当す
る。このように、演算増幅器A3は電圧VBGに(R14/
R13)を乗算して固定電圧VP を得ると共に電圧VDCに
よる電圧VP のオフセットを行っている。例と一致させ
るために、VDC=VC /2とすると、 Vi (1+R14/R13)=VC /2; Vi =(VC /2)・R13/(R13+R14) となる。これは、R12=R13とR10=2・R14+R13に
固定することにより行われる。
【0060】Vi は、VC に直接に比例し、増幅器A3
の出力側でVC /2の成分を供給するので、電圧VC の
変化ΔVC は増幅器A3の出力側で変化ΔVC /2とな
る。VBG成分は電圧VC の変化には影響されず、VSSに
対して要求基準電圧VBGを供給する。このため、増幅器
A3の出力電圧はVC より小さい電圧VP である。電圧
基準BGの正確な作動を保証するように要求されるの
で、最小電圧が維持されることを条件として、電圧VC
にどんな変化があっても、電圧VP は変化しない。この
最小電圧は約4・(1/2)・Vである。このため、増
幅器A3の出力側は、電圧VDCで変化はするが、電圧V
C の変化に対して非依存の電圧VDCに関しては固定値を
維持する電圧基準を供給する機能を果たす。
の出力側でVC /2の成分を供給するので、電圧VC の
変化ΔVC は増幅器A3の出力側で変化ΔVC /2とな
る。VBG成分は電圧VC の変化には影響されず、VSSに
対して要求基準電圧VBGを供給する。このため、増幅器
A3の出力電圧はVC より小さい電圧VP である。電圧
基準BGの正確な作動を保証するように要求されるの
で、最小電圧が維持されることを条件として、電圧VC
にどんな変化があっても、電圧VP は変化しない。この
最小電圧は約4・(1/2)・Vである。このため、増
幅器A3の出力側は、電圧VDCで変化はするが、電圧V
C の変化に対して非依存の電圧VDCに関しては固定値を
維持する電圧基準を供給する機能を果たす。
【0061】本回路は、VDC以下のどんな電圧も発生さ
せる。VDC以上の要求基準電圧を供給するために反転緩
衝増幅器を使用する。図10は、VBG以上の閾電圧を供
給するのに使用される反転緩衝増幅器を示す。演算増幅
器A4は、電圧VDCを入力する非反転入力側を有し、こ
の非反転入力電圧は、電源との間の抵抗分圧器により設
定される。抵抗器R 15 が増幅器A4の反転入力側と図9
の増幅器A3の出力側との間に接続され、抵抗器R 16 が
増幅器A4の反転入力側と出力側との間にそれぞれ接続
される。
せる。VDC以上の要求基準電圧を供給するために反転緩
衝増幅器を使用する。図10は、VBG以上の閾電圧を供
給するのに使用される反転緩衝増幅器を示す。演算増幅
器A4は、電圧VDCを入力する非反転入力側を有し、こ
の非反転入力電圧は、電源との間の抵抗分圧器により設
定される。抵抗器R 15 が増幅器A4の反転入力側と図9
の増幅器A3の出力側との間に接続され、抵抗器R 16 が
増幅器A4の反転入力側と出力側との間にそれぞれ接続
される。
【0062】図9の増幅器A3の出力はVDC−VP であ
り、増幅器A4は仮想アースとしての電圧VDCを使用す
るので、増幅器A4の出力はVDCより大きい基準電圧を
供給し、VDCより小さい対応基準電圧と対称のVDC+V
P である。本回路を使用して、正及び負のピーク検出基
準値VTH, VTLを供給するには、抵抗分圧器を増幅器A
3と増幅器A4の出力側の間に設けて、各要求基準電圧
を供給する。これは、抵抗器R15, R16の機能と組み合
わされることにより効果的になる。
り、増幅器A4は仮想アースとしての電圧VDCを使用す
るので、増幅器A4の出力はVDCより大きい基準電圧を
供給し、VDCより小さい対応基準電圧と対称のVDC+V
P である。本回路を使用して、正及び負のピーク検出基
準値VTH, VTLを供給するには、抵抗分圧器を増幅器A
3と増幅器A4の出力側の間に設けて、各要求基準電圧
を供給する。これは、抵抗器R15, R16の機能と組み合
わされることにより効果的になる。
【0063】図11は、全ての要求閾電圧VTH, V’
TH, VZC, V’ZC, V’TL. VTLを2つのピーク検出閾
値VTH, VTLから得る回路を示す。図9と図10と同じ
回路要素には同一の参照記号が付される。抵抗器R17,
接続点50,抵抗器R18, 接続点52及び抵抗器R12を
含んで構成される第1抵抗分圧器は、電源電圧V4 とア
ース電圧VSSとの間に接続される。抵抗器R19, 接続点
54,抵抗器R20,接続点56,抵抗器R21, 接続点5
8,抵抗器R22,接続点60,抵抗器R23,接続点62
及び抵抗器R24を含んで構成される第2抵抗分圧器ネッ
トワークは増幅器A3,A4のそれぞれの出力側に接続
される。第1抵抗分圧器において、抵抗器R17,R18は
共働して図9の抵抗器R10の機能を実行する。R18=R
14とR17=R13+R14に固定することにより、増幅器A
4の非反転入力側をバイアスするためのVDC=VC /2
の要求値が接続点50で得られるのに対し、接続点52
は前述のように適正電圧Vi を維持する。
TH, VZC, V’ZC, V’TL. VTLを2つのピーク検出閾
値VTH, VTLから得る回路を示す。図9と図10と同じ
回路要素には同一の参照記号が付される。抵抗器R17,
接続点50,抵抗器R18, 接続点52及び抵抗器R12を
含んで構成される第1抵抗分圧器は、電源電圧V4 とア
ース電圧VSSとの間に接続される。抵抗器R19, 接続点
54,抵抗器R20,接続点56,抵抗器R21, 接続点5
8,抵抗器R22,接続点60,抵抗器R23,接続点62
及び抵抗器R24を含んで構成される第2抵抗分圧器ネッ
トワークは増幅器A3,A4のそれぞれの出力側に接続
される。第1抵抗分圧器において、抵抗器R17,R18は
共働して図9の抵抗器R10の機能を実行する。R18=R
14とR17=R13+R14に固定することにより、増幅器A
4の非反転入力側をバイアスするためのVDC=VC /2
の要求値が接続点50で得られるのに対し、接続点52
は前述のように適正電圧Vi を維持する。
【0064】第2抵抗分圧器ではR19=R24,R20=R
23とR21=R22に固定することにより、各一対の基準電
圧(VTH, とVTL,接続点62,54におけるV’THと
V’ TL及び接続点56,60におけるV’ZCとVZC)は
電圧VDCに対して対称であり、接続点58における電圧
は、増幅器A4の適性バイアスに必要な直流成分VDCと
等しい。抵抗器R19,R20,R21は共働して図10の抵
抗器R15の機能を実行し、抵抗器R22,R23,R24は図
10の抵抗器R16の機能を実行する。
23とR21=R22に固定することにより、各一対の基準電
圧(VTH, とVTL,接続点62,54におけるV’THと
V’ TL及び接続点56,60におけるV’ZCとVZC)は
電圧VDCに対して対称であり、接続点58における電圧
は、増幅器A4の適性バイアスに必要な直流成分VDCと
等しい。抵抗器R19,R20,R21は共働して図10の抵
抗器R15の機能を実行し、抵抗器R22,R23,R24は図
10の抵抗器R16の機能を実行する。
【0065】そして、上記各基準電圧は、前述のように
各電圧比較器に入力されて、ピークゼロ交差検出が行わ
れる。図12は、個別部品を使用した、本発明による直
流電圧供給回路の第3実施例を示す。図4と同様の構成
には同様の参照符号を付す。既述した構成のように、半
波整流器は、ライブ線Lと中立線Nとの間に夫々直列に
接続されるダイオードD5 ,抵抗器R4 ,接続点22及
びコンデンサCを含んで構成される。三端子調整器X1
は、接続点22に接続されるアース入力端,中立線Nに
接続される電圧入力端及び接続点68に接続される電圧
出力端を有する。2つの抵抗器R1 ,R2 はライブ線L
と接続点22との間に直列に接続される。これら2つの
抵抗器は共通の接続点70を有する。別の抵抗器R3 が
接続点68と70との間に接続される。抵抗器RZ1,接
続点72,ツェナーダイオードZTH,接続点73,ツェ
ナーダイオードZTL,接続点74及び抵抗器RZ2が、接
続点68と22との間に直列に接続される。2つの比較
器A5,A6は、接続点68と22との間に接続される
電源供給端子を有する。比較器A5の非反転入力側は、
比較器A6の反転入力側と同様に接続点70に接続され
る。比較器A5の反転入力側は接続点72に接続され、
比較器A6の非反転入力側は接続点74に接続される。
各電圧比較器に入力されて、ピークゼロ交差検出が行わ
れる。図12は、個別部品を使用した、本発明による直
流電圧供給回路の第3実施例を示す。図4と同様の構成
には同様の参照符号を付す。既述した構成のように、半
波整流器は、ライブ線Lと中立線Nとの間に夫々直列に
接続されるダイオードD5 ,抵抗器R4 ,接続点22及
びコンデンサCを含んで構成される。三端子調整器X1
は、接続点22に接続されるアース入力端,中立線Nに
接続される電圧入力端及び接続点68に接続される電圧
出力端を有する。2つの抵抗器R1 ,R2 はライブ線L
と接続点22との間に直列に接続される。これら2つの
抵抗器は共通の接続点70を有する。別の抵抗器R3 が
接続点68と70との間に接続される。抵抗器RZ1,接
続点72,ツェナーダイオードZTH,接続点73,ツェ
ナーダイオードZTL,接続点74及び抵抗器RZ2が、接
続点68と22との間に直列に接続される。2つの比較
器A5,A6は、接続点68と22との間に接続される
電源供給端子を有する。比較器A5の非反転入力側は、
比較器A6の反転入力側と同様に接続点70に接続され
る。比較器A5の反転入力側は接続点72に接続され、
比較器A6の非反転入力側は接続点74に接続される。
【0066】信号増幅器兼電圧シフタ76は、比較器A
5とA6の出力側に夫々接続される2つの入力側を有
し、トライアックTのゲート入力側に接続される出力側
を有する。ツェナーダイオードZTL, ZTHは、低ピーク
及び高ピーク検出閾値VTLとVTHそれぞれを設定する。
抵抗器RZ1、RZ2は、ツェナーダイオードバイアス電流
を供給すると共に、ツェナーダイオード間の接続点73
が直流オフセット電圧VDCであるように選択される。そ
して、接続点72と74は、ツェナーダイオードZ TH、
ZTLそれぞれの降伏電圧と等しい電圧によって、VDCよ
り大きいか又は小さい電圧にそれぞれ保持される。各比
較器A5、A6は、接続点70における電圧が、接続点
72の電圧を越えるか又は接続点74の電圧以下に降下
した時には、夫々高出力を発生する。接続点70におけ
る電圧は、本発明の他の実施例で述べたように、合成電
圧であって、交流入力電圧の測定表示であり、抵抗器R
1 ,R 2 の直列接続により供給され、抵抗器R2 を介し
て抵抗器R3 により供給された直流電流により与えられ
た直流オフセット電圧VDCに加えられる。ダイオードD
5 、抵抗器R4 及びコンデンサCは、本発明の他の実施
例で述べたように機能して、コンデンサCを通る直流電
圧を供給する。この直流電圧は、三端子調整器X1によ
り調整されて、接続点22,即ちVSSを、中立線Nの電
圧より低い固定電圧、例えば9Vに固定する。
5とA6の出力側に夫々接続される2つの入力側を有
し、トライアックTのゲート入力側に接続される出力側
を有する。ツェナーダイオードZTL, ZTHは、低ピーク
及び高ピーク検出閾値VTLとVTHそれぞれを設定する。
抵抗器RZ1、RZ2は、ツェナーダイオードバイアス電流
を供給すると共に、ツェナーダイオード間の接続点73
が直流オフセット電圧VDCであるように選択される。そ
して、接続点72と74は、ツェナーダイオードZ TH、
ZTLそれぞれの降伏電圧と等しい電圧によって、VDCよ
り大きいか又は小さい電圧にそれぞれ保持される。各比
較器A5、A6は、接続点70における電圧が、接続点
72の電圧を越えるか又は接続点74の電圧以下に降下
した時には、夫々高出力を発生する。接続点70におけ
る電圧は、本発明の他の実施例で述べたように、合成電
圧であって、交流入力電圧の測定表示であり、抵抗器R
1 ,R 2 の直列接続により供給され、抵抗器R2 を介し
て抵抗器R3 により供給された直流電流により与えられ
た直流オフセット電圧VDCに加えられる。ダイオードD
5 、抵抗器R4 及びコンデンサCは、本発明の他の実施
例で述べたように機能して、コンデンサCを通る直流電
圧を供給する。この直流電圧は、三端子調整器X1によ
り調整されて、接続点22,即ちVSSを、中立線Nの電
圧より低い固定電圧、例えば9Vに固定する。
【0067】このように、交流入力電圧VLNは低く測定
され、電圧がシフトされて、高ピーク及び低ピーク両方
の検出ができ、個別部品を使用する実施例において、前
述のような全波電圧感知の利点が得られる。信号増幅器
兼電圧シフタ76は、比較器A5、A6から出力が発生
しない低域交流入力電圧を示す時に、トライアックTに
ゲートパルスを供給するので、関連する倍電圧/ブリッ
ジ整流器の倍電圧整流モードが可能であり、比較器A
5、A6から出力パルスがある、高域交流入力電圧を示
す時は、このゲートパルスを抑制するので、ブリッジ整
流モードの使用が保証できる。
され、電圧がシフトされて、高ピーク及び低ピーク両方
の検出ができ、個別部品を使用する実施例において、前
述のような全波電圧感知の利点が得られる。信号増幅器
兼電圧シフタ76は、比較器A5、A6から出力が発生
しない低域交流入力電圧を示す時に、トライアックTに
ゲートパルスを供給するので、関連する倍電圧/ブリッ
ジ整流器の倍電圧整流モードが可能であり、比較器A
5、A6から出力パルスがある、高域交流入力電圧を示
す時は、このゲートパルスを抑制するので、ブリッジ整
流モードの使用が保証できる。
【0068】図13は、低域及び高域交流入力電圧につ
いての接続点70における電圧VI、V’I を示す。測
定された交流入力電圧は、直流オフセット電圧VDCによ
りシフトされて、上限閾値及び下限閾値VTH、VTLと比
較される。比較器A5、A6の出力P3、P4は、それ
ぞれ、高電圧入力V’I に対応する。Rは、制御回路へ
の入力電圧の許容域を示す。
いての接続点70における電圧VI、V’I を示す。測
定された交流入力電圧は、直流オフセット電圧VDCによ
りシフトされて、上限閾値及び下限閾値VTH、VTLと比
較される。比較器A5、A6の出力P3、P4は、それ
ぞれ、高電圧入力V’I に対応する。Rは、制御回路へ
の入力電圧の許容域を示す。
【0069】しかしながら、個別部品を使用する本発明
のこの実施例は、集積回路構成に含まれるフィルタリン
グ或いは他の機能を含まない。ツェナーダイオード降伏
電圧は約±10%の公差を有するので、前述の他の実施
例よりも低い精度のピーク電圧検出となる。交流入力電
圧の領域のデュアルサイクル検出、即ち、正及び負の動
作範囲間の検出を提供することにより導かれる付加的な
データポイントにより、全サイクルに適用される電圧域
のより効果的な検出及び、より効果的なフィルタリング
ができる。
のこの実施例は、集積回路構成に含まれるフィルタリン
グ或いは他の機能を含まない。ツェナーダイオード降伏
電圧は約±10%の公差を有するので、前述の他の実施
例よりも低い精度のピーク電圧検出となる。交流入力電
圧の領域のデュアルサイクル検出、即ち、正及び負の動
作範囲間の検出を提供することにより導かれる付加的な
データポイントにより、全サイクルに適用される電圧域
のより効果的な検出及び、より効果的なフィルタリング
ができる。
【0070】上記方法を使用することにより、最高波高
値交流電圧でさえも、許容電圧域内に収納して、全波ゼ
ロ交差検出や電圧感知ができる。このことから、より早
く、より信頼できる交流電圧レベル検出ができ、単一サ
イクル(1動作範囲/1サイクル)検出形式に関して述
べた多くの不利益が克服される。本発明は、ゼロボルト
レベルの基線を有する商用入力交流電圧について述べた
が、本発明の回路は、抵抗値及び電圧閾値レベルを適宜
調整することにより、非ゼロ基線レベルの入力交流電圧
にも同様に使用できる。
値交流電圧でさえも、許容電圧域内に収納して、全波ゼ
ロ交差検出や電圧感知ができる。このことから、より早
く、より信頼できる交流電圧レベル検出ができ、単一サ
イクル(1動作範囲/1サイクル)検出形式に関して述
べた多くの不利益が克服される。本発明は、ゼロボルト
レベルの基線を有する商用入力交流電圧について述べた
が、本発明の回路は、抵抗値及び電圧閾値レベルを適宜
調整することにより、非ゼロ基線レベルの入力交流電圧
にも同様に使用できる。
【0071】
【発明の効果】以上説明したように本発明によれば、入
力交流電圧の両領域で電圧感知が行えるので、一方の領
域のみしか行えない従来装置の持つ多くの不利益を解消
できる。また、装置も複雑とならず製造費用も低減でき
る。
力交流電圧の両領域で電圧感知が行えるので、一方の領
域のみしか行えない従来装置の持つ多くの不利益を解消
できる。また、装置も複雑とならず製造費用も低減でき
る。
【図1】図2に示す本発明の第1実施例による回路の入
出力信号を示す図で(A)は高域交流入力電圧が印加さ
れる場合、(B)は低域入力電圧が印加される場合
出力信号を示す図で(A)は高域交流入力電圧が印加さ
れる場合、(B)は低域入力電圧が印加される場合
【図2】本発明の第1実施例による自動電圧感知切替回
路の回路図
路の回路図
【図3】図2の回路部分の電流ループ図
【図4】本発明の第2実施例による自動電圧感知切替回
路の回路図
路の回路図
【図5】電圧レベル検出に対する電源電圧降下の影響を
示す図
示す図
【図6】電圧レベル検出に対する電源電圧降下の他の影
響を示す図
響を示す図
【図7】本発明の回路に使用される基準電圧に対する電
源電圧降下の好ましい効果を示す図
源電圧降下の好ましい効果を示す図
【図8】基準電圧を発生する回路を示す図
【図9】基準電圧を発生する別の回路を示す図
【図10】基準電圧を発生する更に別の回路を示す図
【図11】図9,図10の回路を組み込んだ、基準電圧
を発生する好ましい回路を示す図
を発生する好ましい回路を示す図
【図12】本発明の第3実施例による自動電圧感知切替
回路の回路図
回路の回路図
【図13】図12の回路の入出力信号を示す図
【図14】手動倍電圧/ブリッジ切替回路の回路図を示
し、(A)はブリッジ整流モードの状態図、(B)は倍
電圧整流モードの状態図
し、(A)はブリッジ整流モードの状態図、(B)は倍
電圧整流モードの状態図
【図15】従来の自動電圧感知切替回路の回路図
【図16】高域交流入力電圧の場合の、図15の回路の
入出力信号を示す図
入出力信号を示す図
【図17】低域交流入力電圧の場合の、図15の回路の
入出力信号を示す図
入出力信号を示す図
【符号の説明】 20 倍電圧/ブリッジ切替回路 30 制御回路 A1,A2 緩衝増幅器 A3,A4 演算増幅器 A5,A6 比較器 76 信号増幅器兼電圧シフタ R1−R4 抵抗器 C,C1 ,C2 コンデンサ D1 −D5 ダイオード T トライアック
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ムニ モハン シンガポール国、シンガポール 2573、 マーシリング ロード、ビーエルケー 137 (56)参考文献 特開 昭60−243715(JP,A) 特開 昭61−187020(JP,A) 特開 平1−274890(JP,A) 特開 平4−312107(JP,A) 実開 昭60−30019(JP,U) 実開 平4−8114(JP,U) 実開 平4−124890(JP,U) 実開 昭63−164385(JP,U) 実開 平2−60486(JP,U) (58)調査した分野(Int.Cl.6,DB名) H02M 7/00 - 7/40 G05F 1/00 - 1/70
Claims (18)
- 【請求項1】基線電圧に対して上方及び下方動作範囲を
有する交流電圧(VLN)を整流し、本質的に一定値の直
流出力電圧を供給する直流電圧供給回路であって、 複数の作動モードを有し交流電圧を整流する制御可能な
整流回路(20)と、 上側方及び下側供給電圧(V4 ,VSS)が供給され前記
動作範囲のピーク値を検出して前記制御可能な整流回路
を制御する制御回路(30)と、 前記交流電圧(VLN)と前記上側直流供給電圧(V4 )
をそれぞれ受信するように接続される各入力端と、前記
制御回路に合成電圧(VM )を供給するように接続され
る出力端を有する電圧シフト/測定回路と、 を備えて構成され、 前記電圧シフト/測定回路は、前記交流電圧(VLN)を
測定しこの計測値を所定の直流オフセット電圧(VDC)
に加算して前記合成電圧の上方及び下方動作範囲を前記
上側と下側供給電圧の間に位置させ、前記制御回路が、
前記上側と下側供給電圧の間に存在する上限値(VPH)
及び下限値(VPL)のそれぞれと前記合成電圧の交差を
検出して上方及び下方動作範囲の両方のピーク値を検出
できるようにすることを特徴とする直流電圧供給回路。 - 【請求項2】前記交流電圧(VLN)の値の少なくとも2
つの個別の領域で作動可能であり、印加された交流電圧
(VLN)を含む領域が前記制御回路の出力(VG T)に
よって示され、前記制御可能な整流回路の作動モード数
は、交流電圧値の前記個別の領域の数と等しく、更に前
記制御可能な整流回路の作動モードは、示された領域に
応じて選択されることを特徴とする請求項1記載の直流
電圧供給回路。 - 【請求項3】前記制御回路が、印加された交流電圧の基
線交差を検出する基線交差検出回路を有し、前記制御可
能な整流回路が特定の作動モードを選択するスイッチを
有し、更に、前記基線交差検出回路が前記スイッチに制
御信号を発生するのに使用されることを特徴とする請求
項1又は2記載の直流電圧供給回路。 - 【請求項4】前記制御可能な整流回路が、2つの作動モ
ードを備えた倍電圧/ブリッジ整流器であることを特徴
とする請求項1〜3のいずれか1つに記載の直流電圧供
給回路。 - 【請求項5】前記制御回路が、前記下側直流電源電圧
(VSS)を受けるための電源端子を有し、前記直流オフ
セット電圧と前記測定された交流電圧が、共に、交流電
圧(VLN)を受けるための前記入力側と前記電源端子
(VSS)との間に接続される複数の抵抗素子を含んで構
成される抵抗分圧器ネットワークによって供給され、更
に、予め選択された直流オフセット電圧(VDC)が、抵
抗分圧器の前記抵抗素子の1つ(R2 )を介して直流電
流を制御することにより選択されることを特徴とする請
求項1記載の直流電圧供給回路。 - 【請求項6】前記制御回路が、前記直流電源電圧
(VSS,V4 )を受けるための2つの電源端子を有し、
前記予め選択された直流オフット電圧(VDC)が2つの
直流電源電圧(VSS,V4 )の間に接続される抵抗分圧
器(R5 ,R6 )を使用して、電圧検出回路への直流供
給電圧から発生し、前記測定された入力交流電圧が、直
流電源電圧(VSS)の1つと交流電圧(VLN)を受ける
入力側との間に接続される容量分圧器(C3,C4 )によ
り供給されることを特徴とする請求項1〜5のいずれか
1つに記載の直流電圧供給回路。 - 【請求項7】前記制御回路が、電圧基準回路から夫々複
数の基準電圧を受ける複数の電圧比較器を有し、閾値
(VTH, V’TH, VTL,V’TL,VZ,V’Z)に相当す
る各基準電圧が検出され、各基準電圧は、前記合成電圧
(VM )のシフトされた基線に対する固定電圧として決
定されることを特徴とする請求項1〜6のいずれか1つ
に記載の直流電圧供給回路。 - 【請求項8】固定電圧基準供給回路(BG)と、前記固
定電圧基準供給回路の出力(VBG)とオフセット電圧
(Vi )の両方を受けるように接続されて前記予め選択
された直流オフセット電圧(VDC)から固定電圧基準供
給回路の出力電圧の所定倍を差し引いた電圧に等しい出
力電圧を発生する第1増幅器(A3)とを含んで構成さ
れることを特徴とする請求項7記載の直流電圧供給回
路。 - 【請求項9】前記電圧基準回路が、更に、第1増幅器
(A3)の出力と予め選択された直流オフセット電圧を
入力として受けるために接続され、予め選択された直流
オフセット電圧に固定電圧基準供給回路の出力電圧(V
BG)の所定倍数を加えた電圧と等しい出力電圧を発生す
る第2増幅器(A4)を含んで構成されることを特徴と
する請求項8記載の直流電圧供給回路。 - 【請求項10】前記電圧基準回路が、更に、第1増幅器
(A3)の出力側と第2増幅器(A4)の出力側との間
に接続される複数の接続点(54,56,58,60,
62)を有する抵抗分圧器ネットワーク(R19−R24)
を含んで構成されることにより、異なる要求電圧基準
(VTH, V’TH, VTL,V’TL,VZC, V’ZC)が前記
接続点で得られることを特徴とする請求項9記載の直流
電圧供給回路。 - 【請求項11】アース電圧(VSS)に対して、一定の基
準電圧(VBG)を発生する基準電圧発生器(BG)と、
前記基準電圧(V BG )と変動電圧の一部(V i )とにそ
れぞれ対応する倍数を乗算し、前記変動電圧の一部(V
i )の乗算値(V DC )から前記基準電圧(V BG )の乗算
値(V P )を減算した要求される第1の基準電圧を供給
する差動増幅器(A3)と、変動電圧(V DC )と前記第
1差動増幅器(A3)の出力を入力し、変動電圧
(V DC )に固定電圧(V P )を加算した要求される第2
の基準電圧を供給する反転差動増幅器(A4)とを有
し、上下の変動電圧(VDC)に対して固定電圧(VP )
で基準電圧を発生することを特徴とする基準電圧発生回
路。 - 【請求項12】前記変動電圧の一部(V i )と前記変動
電圧(V DC )が、それぞれの抵抗分圧器ネットワーク手
段によって回路の供給電源(V C )から導かれる請求項
11記載の基準電圧発生回路。 - 【請求項13】前記差動増幅器が、反転入力端と基準電
圧(VBG)との間に接続される入力抵抗器(R13)と、
前記反転入力端と出力端との間に接続される帰還抵抗器
(R14)とを有する第1演算増幅器(A3)であり、前
記抵抗分圧器ネットワーク(R10,R12)が、上側及び
下側供給電圧(V 4 ,V SS )間に接続され、その接続点
は、第1演算増幅器(A3)の非反転入力端に接続され
ることを特徴とする請求項11又は12記載の基準電圧
発生回路。 - 【請求項14】前記基準電圧発生器(BG)が、供給電
圧(VC )により供給されるバンドギャップ電圧基準で
あって、緩衝増幅器(A2)の入力側に接続され、緩衝
増幅器の出力は基準電圧(VBG)を供給することを特徴
とする請求項11〜13のいずれか1つに記載の基準電
圧発生回路。 - 【請求項15】前記反転差動増幅器(A4)の反転入力
とその出力側との間に接続される帰還抵抗器(R16)
と、前記反転差動増幅器の前記反転入力側と前記差動増
幅器(A3)の出力側との間に接続される抵抗器
(R15)とを備えて構成されることを特徴とする請求項
11〜14のいずれか1つに記載の基準電圧発生回路。 - 【請求項16】1つの回路ブランチの2つの直列部を介
して整合電流(Iref'',Iref''') を発生する
固定基準電流発生器を有し、前記直列部の少なくとも1
つが抵抗素子を有し、前記2つの直列部の間に接続され
る接続点40が変動電圧(VDC)を受ける構成であり、
変動電圧(VDC)に対して固定値(VP )で基準電圧を
発生することを特徴とする基準電圧発生回路。 - 【請求項17】変動電圧が、回路への供給電圧(VC )
から発生することを特徴とする請求項16記載の基準電
圧発生回路。 - 【請求項18】回路ブランチが、夫々供給電圧(VC )
とアース電圧(VSS)との間に接続される、第1チャネ
ル型第1トランジスタ、抵抗素子及び第2チャネル型第
1トランジスタを含んで構成されることを特徴とする請
求項17記載の基準電圧発生回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB939314262A GB9314262D0 (en) | 1993-07-09 | 1993-07-09 | A multistandard ac/dc converter embodying mains voltage detection |
| GB9314262:8 | 1993-07-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07264862A JPH07264862A (ja) | 1995-10-13 |
| JP2913574B2 true JP2913574B2 (ja) | 1999-06-28 |
Family
ID=10738568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6158877A Expired - Fee Related JP2913574B2 (ja) | 1993-07-09 | 1994-07-11 | 直流電圧供給回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US5572415A (ja) |
| EP (2) | EP0633652B1 (ja) |
| JP (1) | JP2913574B2 (ja) |
| DE (1) | DE69415422T2 (ja) |
| GB (1) | GB9314262D0 (ja) |
| SG (2) | SG46395A1 (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5703476A (en) * | 1995-06-30 | 1997-12-30 | Sgs-Thomson Microelectronics, S.R.L. | Reference voltage generator, having a double slope temperature characteristic, for a voltage regulator of an automotive alternator |
| US5793626A (en) * | 1996-05-29 | 1998-08-11 | Lucent Technologies Inc. | High efficiency bimodal power converter and method of operation thereof |
| US5686823A (en) * | 1996-08-07 | 1997-11-11 | National Semiconductor Corporation | Bandgap voltage reference circuit |
| JP3531385B2 (ja) * | 1996-10-28 | 2004-05-31 | ソニー株式会社 | 電源装置 |
| DE69818463T2 (de) * | 1997-05-20 | 2004-07-08 | Daikin Industries, Ltd. | Einphasengleichrichter |
| US5796244A (en) * | 1997-07-11 | 1998-08-18 | Vanguard International Semiconductor Corporation | Bandgap reference circuit |
| US6137700A (en) * | 1997-10-08 | 2000-10-24 | Daikin Industries, Ltd. | Converter with a high power factor using a DC center point voltage |
| US5808459A (en) * | 1997-10-30 | 1998-09-15 | Xerox Corporation | Design technique for converting a floating band-gap reference voltage to a fixed and buffered reference voltage |
| US5877615A (en) * | 1997-11-06 | 1999-03-02 | Utek Semiconductor Corporation | Dynamic input reference voltage adjuster |
| US5886892A (en) * | 1997-12-05 | 1999-03-23 | Hewlett-Packard Company | Power supply with improved inrush circuit for limiting inrush current |
| US6204723B1 (en) | 1999-04-29 | 2001-03-20 | International Business Machines Corporation | Bias circuit for series connected decoupling capacitors |
| KR20010001187A (ko) * | 1999-06-02 | 2001-01-05 | 구자홍 | 자동 전압 전환장치 |
| JP2002078343A (ja) * | 2000-08-30 | 2002-03-15 | Brother Ind Ltd | ノイズ除去回路 |
| US6384586B1 (en) * | 2000-12-08 | 2002-05-07 | Nec Electronics, Inc. | Regulated low-voltage generation circuit |
| US7177610B2 (en) * | 2001-01-12 | 2007-02-13 | Silicon Laboratories Inc. | Calibrated low-noise current and voltage references and associated methods |
| US6388906B1 (en) * | 2001-04-20 | 2002-05-14 | Bogen Communications, Inc. | Backslope regulator system |
| US6603645B2 (en) * | 2001-12-20 | 2003-08-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Source line high voltage driver circuit with improved reliability and read performance |
| JP2004048897A (ja) * | 2002-07-11 | 2004-02-12 | Shimano Inc | 自転車用ダイナモの充電装置 |
| KR100654487B1 (ko) * | 2003-09-09 | 2006-12-05 | 마츠시타 덴끼 산교 가부시키가이샤 | 컨버터 회로, 모터 구동 장치, 압축기, 공기 조화기,냉장고, 전기 세탁기, 송풍기, 전기 청소기 및 히트펌프급탕기 |
| US7362599B2 (en) * | 2004-12-13 | 2008-04-22 | Thomas & Betts International, Inc. | Switching power supply with capacitor input for a wide range of AC input voltages |
| KR100700787B1 (ko) * | 2005-08-16 | 2007-03-27 | 엘지전자 주식회사 | 영상표시기기의 전원 제어장치 |
| US7663928B2 (en) * | 2007-10-09 | 2010-02-16 | Ememory Technology Inc. | Sense amplifier circuit having current mirror architecture |
| JP2015039087A (ja) * | 2011-12-20 | 2015-02-26 | 株式会社村田製作所 | 半導体集積回路装置および高周波電力増幅器モジュール |
| KR101720890B1 (ko) * | 2012-11-30 | 2017-03-28 | 인텔 코포레이션 | 메모리에 대한 기준 전압들을 결정하는 장치, 방법 및 시스템 |
| WO2015056341A1 (ja) * | 2013-10-18 | 2015-04-23 | 三菱電機株式会社 | 直流電源装置、電動機駆動装置、空気調和機および冷蔵庫 |
| JP6504832B2 (ja) | 2014-01-28 | 2019-04-24 | ゼネラル・エレクトリック・カンパニイ | 統合された取り付けおよび冷却の装置、電子装置、および車両 |
| EP2911264A1 (de) * | 2014-02-21 | 2015-08-26 | Brusa Elektronik AG | Ladeschaltung für einen Akkumulator mit erhöhter Ausgangsspannung |
| WO2015125114A1 (de) | 2014-02-21 | 2015-08-27 | Brusa Elektronik Ag | Ladeschaltung für einen akkumulator mit erhöhter ausgangsspannung |
| US9686828B2 (en) * | 2014-06-15 | 2017-06-20 | Lunera Lighting, Inc. | LED retrofit lamp with a strike barrier |
| US9826582B2 (en) | 2014-06-15 | 2017-11-21 | Lunera Lighting, Inc. | LED retrofit lamp with a strike barrier |
| US10073512B2 (en) | 2014-11-19 | 2018-09-11 | General Electric Company | System and method for full range control of dual active bridge |
| FR3034924A1 (fr) * | 2015-04-07 | 2016-10-14 | St Microelectronics Tours Sas | Convertisseur alternatif-continu a limitation du courant d'appel |
| FR3034926A1 (fr) | 2015-04-07 | 2016-10-14 | St Microelectronics Tours Sas | Convertisseur de puissance a limitation du courant d'appel |
| US10436856B2 (en) * | 2015-12-24 | 2019-10-08 | Asahi Kasei Microdevices Corporation | Magnetic sensor apparatus and current sensor apparatus |
| US10116233B2 (en) * | 2017-02-14 | 2018-10-30 | Yang Chen | Hybrid full bridge-voltage doubler rectifier and single stage LLC converter thereof |
| GB2618371A (en) * | 2022-05-05 | 2023-11-08 | Tdk Lambda Uk Ltd | Switch controller circuit and method for controlling switching |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1299560A (en) * | 1970-07-02 | 1972-12-13 | Rollei Werke Franke Heidecke | Power supply apparatus for electronic flash guns |
| JPS5175943A (en) * | 1974-12-26 | 1976-06-30 | Nippon Kogaku Kk | Ondotokuseio jusuruteidenatsukairo |
| US4260946A (en) * | 1979-03-22 | 1981-04-07 | Rca Corporation | Reference voltage circuit using nested diode means |
| US4268899A (en) * | 1979-06-15 | 1981-05-19 | Sperry Corporation | Bridge-doubler rectifier |
| DE3321903A1 (de) * | 1983-06-16 | 1984-12-20 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung fuer elektrogeraete mit automatischer spannungswahl |
| JPS6025391U (ja) * | 1983-07-27 | 1985-02-21 | 日本ケミコン株式会社 | 電源装置 |
| DE3344105A1 (de) * | 1983-12-07 | 1985-06-27 | Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen | Netzgleichrichter fuer zwei verschieden hohe netzspannungen |
| US4590546A (en) * | 1984-02-23 | 1986-05-20 | Rca Corporation | Variable input voltage regulator circuit |
| US4665323A (en) * | 1984-10-25 | 1987-05-12 | Zenith Electronics Corporation | Electronically switchable power source |
| BR8507217A (pt) * | 1985-06-05 | 1987-08-04 | Caterpillar Inc | Aparelho para producao de sinal eletrico modulado de ciclo de atividade |
| JP2628642B2 (ja) * | 1987-03-27 | 1997-07-09 | 富士電気化学株式会社 | 自動電圧切替電源 |
| US4780805A (en) * | 1987-07-21 | 1988-10-25 | Ncr Corporation | Low/high input voltage power supply |
| US4876637A (en) * | 1988-03-22 | 1989-10-24 | Kabushiki Kaisha Toshiba | Power converter and method of controlling the same |
| US4864488A (en) * | 1988-06-27 | 1989-09-05 | Ncr Corporation | Single level D.C. output voltage power supply |
| DE3833400A1 (de) * | 1988-10-01 | 1990-04-05 | Lust Electronic Systeme Gmbh | Vorrichtung zur erzeugung einer geglaetteten gleichspannung aus einer wechsel- oder drehspannungsquelle sowie verfahren zur steuerung der relation zwischen der hoehe der wechsel- oder drehspannung und der hoehe der geglaetteten gleichspannung |
| JPH01274664A (ja) * | 1989-02-08 | 1989-11-02 | Fuji Electric Co Ltd | 直流定電圧電源装置 |
| US4933832A (en) * | 1989-06-12 | 1990-06-12 | Compaq Computer Corp. | Automatic line monitor |
| US4980812A (en) * | 1989-11-09 | 1990-12-25 | Exide Electronics | Uninterrupted power supply system having improved power factor correction circuit |
| JPH05505894A (ja) * | 1989-11-13 | 1993-08-26 | ブリティッシュ・テクノロジー・グループ・リミテッド | トランスジューサ電源 |
| FR2659179B1 (fr) * | 1990-03-05 | 1994-11-10 | Sgs Thomson Microelectronics | Redresseur susceptible de fonctionner avec au moins deux plages distinctes de tension alternative d'alimentation. |
| JP2634685B2 (ja) * | 1990-07-24 | 1997-07-30 | シャープ株式会社 | 半導体装置の電圧降下回路 |
| US5119283A (en) * | 1991-06-10 | 1992-06-02 | General Electric Company | High power factor, voltage-doubler rectifier |
| JPH0561558A (ja) * | 1991-08-30 | 1993-03-12 | Sharp Corp | 基準電圧発生回路 |
| US5287263A (en) * | 1992-07-01 | 1994-02-15 | Digital Equipment Corporation | Inrush current control circuit |
-
1993
- 1993-07-09 GB GB939314262A patent/GB9314262D0/en active Pending
-
1994
- 1994-07-04 EP EP94304903A patent/EP0633652B1/en not_active Expired - Lifetime
- 1994-07-04 EP EP97106656A patent/EP0794477A1/en not_active Withdrawn
- 1994-07-04 SG SG1996004238A patent/SG46395A1/en unknown
- 1994-07-04 DE DE69415422T patent/DE69415422T2/de not_active Expired - Fee Related
- 1994-07-04 SG SG1999000933A patent/SG78333A1/en unknown
- 1994-07-06 US US08/271,288 patent/US5572415A/en not_active Expired - Lifetime
- 1994-07-11 JP JP6158877A patent/JP2913574B2/ja not_active Expired - Fee Related
-
1996
- 1996-01-24 US US08/590,091 patent/US5612613A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0633652A2 (en) | 1995-01-11 |
| JPH07264862A (ja) | 1995-10-13 |
| US5572415A (en) | 1996-11-05 |
| DE69415422D1 (de) | 1999-02-04 |
| GB9314262D0 (en) | 1993-08-18 |
| SG78333A1 (en) | 2001-02-20 |
| EP0794477A1 (en) | 1997-09-10 |
| US5612613A (en) | 1997-03-18 |
| EP0633652A3 (en) | 1995-04-19 |
| SG46395A1 (en) | 1998-02-20 |
| EP0633652B1 (en) | 1998-12-23 |
| DE69415422T2 (de) | 1999-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07264862A (ja) | 直流電圧供給回路 | |
| US5764462A (en) | Field ground fault detector and field ground fault relay for detecting ground corresponding to DC component extracted ground fault current | |
| JPH06174762A (ja) | 設定値に対する電圧変動を検出する検出回路、デバイス及び電力供給回路 | |
| JP2807579B2 (ja) | 少なくとも2つの異なる交流電源電圧範囲で機能し得る整流器 | |
| JPH06335240A (ja) | スイッチングタイプ調整電源 | |
| JP2692940B2 (ja) | 固定基準電圧レベルの交流電圧によるクロスオーバを検出する回路配置 | |
| CN113014076B (zh) | 一种反激式ac/dc开关电源的线电压补偿电路 | |
| EP3015830B1 (en) | Standard signal generator | |
| US10581431B2 (en) | Self capacitance drive offset cancellation in touch controller integrated circuits | |
| JPH07194126A (ja) | 半波整流回路 | |
| US6768227B1 (en) | Digital controlled power regulation device | |
| JPH0229165B2 (ja) | ||
| KR200155070Y1 (ko) | 스위칭 모드 파워 써플라이의 입력 전류 검출회로 | |
| JPH08115134A (ja) | 電源回路 | |
| JPS6133373B2 (ja) | ||
| JP3316615B2 (ja) | 停電復電検出回路 | |
| KR0163724B1 (ko) | 전압 레귤레이터 | |
| JPS59188565A (ja) | 瞬断検知装置 | |
| JPH02305232A (ja) | 電源ゼロクロスパルス回路 | |
| JPS61195363A (ja) | 不足電圧検出回路 | |
| JP2004208462A (ja) | 電源装置 | |
| JPH0767225B2 (ja) | 単3中性線欠相検出遮断器 | |
| KR100532366B1 (ko) | 전력 계수 정정회로 | |
| JP2020182335A (ja) | 電流検出回路およびスイッチング電源 | |
| JPH0720189A (ja) | 負荷の短絡検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |