JPH06314692A - 集積回路におけるビア／接点被覆範囲を改善する方法 - Google Patents

集積回路におけるビア／接点被覆範囲を改善する方法

Info

Publication number
JPH06314692A
JPH06314692A JP6107440A JP10744094A JPH06314692A JP H06314692 A JPH06314692 A JP H06314692A JP 6107440 A JP6107440 A JP 6107440A JP 10744094 A JP10744094 A JP 10744094A JP H06314692 A JPH06314692 A JP H06314692A
Authority
JP
Japan
Prior art keywords
overlap
wiring
predetermined amount
vias
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6107440A
Other languages
English (en)
Inventor
Shmuel Eden
シミュエル・エデン
Yosi Amir
ヨシ・アミア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JPH06314692A publication Critical patent/JPH06314692A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 集積回路におけるビア／接点被覆範囲を改善
する方法。 【構成】 最初に、複数の配線路から成る配線層の標準
レイアウトを周知の技法によって生成する。初期レイア
ウトの生成後、少なくとも１つのビアの配線路と重なり
合う量を、ビアの各辺で配線路との重なり合いの量を可
能な限り、最小線路離間条件に違反せずに増加させるこ
とによって最適化する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は集積回路製造の分野に関
し、特に、集積回路におけるビア／接点被覆範囲を改善
する方法に関する。
【０００２】
【従来の技術】集積回路はシリコン基板、すなわち、ウ
ェルの中に又はその上に形成された文字通り数百万もの
能動デバイスから構成されている。それらの能動デバイ
スから機能回路及び素子を形成するために、能動デバイ
スは相互に接続されている。デバイスを相互に接続する
ときには、積層配線部を使用する。典型的な積層配線部
の横断面図を図１に示す。配線部の構造は、通常、第１
の層となるメタライゼーション層又は配線層１０２（典
型的にはアルミニウム合金又はタングステン）と、第２
の層となるメタライゼーション層１０４とを有し、場合
によっては、第３の層、さらには第４の層となるメタラ
イゼーション層を有する。異なる層となるメタライゼー
ション層とシリコン基板、すなわち、ウェル１０８とを
電気的に隔離するために、二酸化シリコン（ＳｉＯ2）
などの層間誘電体１０６（ＩＬＤ）を使用する。異なる
配線層間の電気的接続は、ＩＬＤ１０６の中に形成され
ているメタライズビア１１０の使用によって成立する。
同様に、各配線層と、ウェル１０８に形成されたデバイ
ス１０７との電気的接続を成立させるために、金属接点
１１２を使用している。
【０００３】本発明では、「接点」と「ビア」との区別
をしておらず、この開示の中においては「ビア」という
用語で接点と「ビア」の双方を表す。図２は、配線層２
００の一部分の平面図を示す。配線層２００は、特定の
金属ビア２０４を互いに結合させる複数の配線路２０２
から構成されている。個々の配線路２０２は金属ビア２
０４及びＩＬＤの上に重なっている。個々の配線路２０
２の迷路のようなデザイン、すなわち、その経路指定を
「レイアウト」という。予期されるであろうが、個々の
配線路２０２のレイアウト、すなわち、配列を多様な異
なるデザインによって実現することができる。典型的に
は、周知のコンピュータ支援設計技法によってレイアウ
トを生成する。まず設計規則を定義する。１つの設計規
則では、いずれか２つの配線路２０２の間に少なくとも
存在していなければならない最短距離を指定する。別の
設計規則は、上に重なる配線路がビアと重なり合う最小
の量を指定する。一般に、利用する製造工程によって特
定の設計規則を規定する。レイアウト設計者は、特定の
配線層のレイアウトを設計するに際して、多様なファク
タを最適化しようとする。たとえば、配線路２０２はそ
の層中の他の配線路の経路指定に悪影響を与えることな
く、できるかぎり短く保たれる。また、配線路を上下の
層の配線路と並列に経路指定するのを阻止する試みもな
される。配線路の幅は電流搬送条件によって指定され、
回路を製造するために利用する工程が線路の最小幅を規
定する。ビア又は接点は各々の配線路により完全に覆わ
れている。全てのビアは各々の配線路により覆われてい
るが、全てのビアが重なり合う必要はないことを理解す
べきである。レイアウトを設計し終わったならば、レイ
アウトパターン、すなわち、配線パターンを含むマスク
を周知の技法によって生成する。
【０００４】そのマスクを標準的な写真印刷技法と共に
使用して、半導体集積回路に配線層２００を形成する。
まず、アルミニウムなどの金属層をウェハの全面にブラ
ンケット蒸着する。金属層を形成した後、その上にフォ
トレジスト層を形成する。次に、所望の配線パターンを
有するマスクを使用して、フォトレジスト層を露光す
る。マスクに含まれるパターンで覆われていないフォト
レジスト層の部分が光にさらされることになる。次に、
露光されなかったフォトレジスト層の部分を現像して除
去すると、マスクに含まれていたのとほぼ同一のフォト
レジストパターンが残る。次に、金属層が先にマスクか
ら生成されていたフォトレジストに描かれているのと同
一のパターンを描くように、ブランケット蒸着金属層を
異方性エッチングによってエッチングする。
【０００５】配線層をレイアウトする従来の方法に伴う
問題は、上に重なる配線路によるビア被覆範囲（重なり
合い）の量である。すなわち、全ての配線路はビアを覆
うように設計されているのであるが、必ずしもビアと重
なり合ってはいない。たとえば、図２を見るとわかるよ
うに、従来のレイアウト方式によれば、いくつかのビア
２０４ａについては、その４つの辺全てに重なり合いが
ある。その他のビア、たとえば、ビア２０４ｂは３つの
辺で重なり合っており、第４の辺では配線路と一線に並
んでいる。さらに別のビア、たとえば、ビア２０４ｃは
２辺で重なり合っており、２辺で配線路と一線に並んで
いる。また、別のビア、たとえば、ビア２０４ｄは一辺
でのみ重なり合っており、他の３つの辺では配線路と一
線に並んでいる。レイアウトを生成するＣＡＤツールは
先に挙げた特性を最適化することに関連しており、ビア
を覆うように保証するのみであって、ビアが配線路と必
ず重なり合うという保証はない。４辺で重なり合ってい
ないビアは、製造後の集積回路で信頼性や性能の問題を
より生じやすい（抵抗が高くなる）。たとえば、図３
は、ビア３０２の上への配線路３００の位置どりを示
す。配線路３００は３つの辺でビア３０２と重なり合う
が、第４の辺３０３では重ならないように設計されてい
る。マスク整列時の許容差及び／又はマスクの整列ミス
によって、配線路３００の位置どりが配線層の製造中に
図４に示すようにいずれか一方の方向へずれることもあ
りうる。そのずれが配線路３００とは重なり合っていな
いビア３０２の辺３０３から離れる方向に向かうもので
ある場合、ビア３０２はその一部のみを配線路３００に
より覆われているにすぎなくなる。
【０００６】マスクがわずかにずれると、その結果、図
５に示すような構造が得られる。金属層３０６をマスク
するために使用されるパターン規定フォトレジスト層３
０４は、そのフォトレジスト層３０４が金属ビア３０８
を部分的にのみ覆うようにずれる。そのため、図６に示
すように、金属層３０６を個々の金属線路３０７として
異方性エッチングしたときに、金属ビア３０８はその作
用を受け、ビアの全体又は一部がエッチングによって除
去されてしまう可能性がある。工程の限界により、ビア
全体がエッチングによって除去されると、配線路間に電
気的接続は成立しないので、開回路状態になり、回路の
故障につながる。ビア３０８の一部がエッチングによっ
て除去された場合には、電流を通すための導体が少なく
なるので、接触抵抗は大きくなる。接触抵抗が高くなれ
ば、回路性能（すなわち、速度）に悪影響を及ぼす配線
部のＲＣ遅延が増加する。加えて、ビアの一部がエッチ
ングされてしまうと、回路はあらゆる信頼性試験に合格
したとしても、試験が完了し、製品を販売した後に故障
するということも起こりうるので、特に面倒である。そ
こで、必要とされるのは、発生しうる製造上、性能上の
問題を少なくするように配線路によるビア又は接点の被
覆範囲を改善する方法である。
【０００７】
【発明が解決しようとする課題】本発明の目的は、集積
回路におけるビア／接点被覆範囲を改善する単純な方法
を提供することである。本発明の別の目的は、ダイの大
きさを増したり、回路の複雑さを低下させたりすること
なくビア／接点被覆範囲を改善することである。本発明
のさらに別の目的は、集積回路の歩留まり、信頼性及び
性能を改善することである。
【０００８】
【課題を解決するための手段】集積回路の配線層により
ビア／接点被覆範囲を改善する方法を説明する。まず、
配線層の個々の配線路の間に存在していなければならな
い最短距離を指定する設計規則を（プロセス開発者によ
り）設定する。次に、配線層の初期レイアウトを生成す
る。生成する初期レイアウトにおいては、配線層の個々
の配線路は少なくとも最短距離だけ離間している。各々
のビアの各辺が配線路と重なり合う量を第１の所定の量
に増加させる。そこで、重なり合いを第１の所定の量に
増加させることが設計規則に違反しているか否かを判定
するために、各々のビアの各辺の重なり合いを検査す
る。ビアの１辺が設計規則に違反するのであれば、設計
規則に違反するビアの辺から第１の所定の重なり合いの
量を除去する。次に、第１の所定の量に増加させたとき
に設計規則に違反したビアの辺に、それより小さい、第
２の重なり合いの量を与える。そこで、第２の小さい重
なり合いのいずれかが設計規則に違反するか否かを判定
するために、第２の所定の重なり合いの量を検査する。
違反しているならば、それらの重なり合いを除去する。
設計規則の違反がなくなるまで、このようにしてプロセ
スを継続してゆく。
【０００９】
【実施例】本発明は、集積回路における配線路による接
点又はビア被覆範囲をダイの大きさを増すことなく、あ
るいは、回路の密度を低下させることなく改善する新規
な方法を説明する。本発明においては、本発明を完全に
理解させるために、特定の設計規則、寸法及び製造技法
などの特定の詳細な事項を数多く挙げる。しかしなが
ら、それらの特定の詳細な事項がなくとも本発明を実施
しうることは当業者には自明であろう。場合によって
は、本発明を無用にわかりにくくしないために、周知の
配線レイアウト方法や設計上の選択を詳細には示さなか
った。
【００１０】図７は、本発明の結果を示す。図７は、ビ
ア被覆範囲、すなわち、ビアの重なり合いを本発明の方
法によって最適化した後の図２の配線層を示す。ビア４
０６を取り囲んでいる陰影を付けた領域４０２は、本発
明のビア重なり合い最適化プロセスの結果として配線層
４０４に追加される領域を表している。図７でわかる通
り、先にはほとんど重なり合っていなかったか又は全く
重なり合っていなかったビアの辺の大半は、可能なとこ
ろで追加の重なり合いを含むように最適化されている。
すなわち、配線路を実際に製造したときに、それらの配
線路が下方に形成されるビアと十分に重なり合うように
保証するのを助けるために、ビア４０６の上に重なる配
線路４０４の幅を可能なところで拡張したのである。こ
のようにすれば、マスク整列の許容差や工程のばらつき
が図６に示すようなビアの一部エッチングを生じさせる
ことはない。本発明の方法はダイの大きさを増すことな
く、あるいは、回路の密度を低下させることなくビアの
重なり合いの量を最適化するということを理解すべきで
ある。さらに、配線層のレイアウト全体はほとんど変わ
らない。
【００１１】図６は、配線路のビア被覆範囲を最適化す
るために使用される本発明の方法を示すフローチャート
を示す。第１の配線層による接点被覆範囲の最適化に関
連して、本発明の方法を説明する。ブロック５０２の中
に詳細に示すように、第１のステップは、配線層の初期
レイアウトを周知の技法によって生成する。初期レイア
ウトを生成するに際しての第１のステップでは、設計規
則を設定する。配線層の個々の配線路の間に存在してい
なければならない最短距離を指定する設計規則を設定す
る。本発明では、線路離間距離を０．８μｍとする設計
規則を利用する。（設計規則の最短線路離間は設計者の
特定の必要条件と工程能力に適合するどのような距離で
あっても良いことを理解すべきである。）初期レイアウ
ト中に与えなければならないビア／接点の重なり合いの
最少量を規定する設計規則をも設定すべきである。接点
の重なり合いの場合、重なり合いを零とする設計規則を
使用する。重なり合いを零とする設計規則は、配線路が
ビア／接点を覆っているが、必ずビア／接点と重なり合
うとは限らない。（すなわち、配線路の辺はビアの辺と
一線に並んでいても良い）ということを意味している。
必要に応じて、初期レイアウトの間に全てのビアに何ら
かの重なり合いを与えることができるという点に注意す
べきである。たとえば、より高いメタライゼーションの
層（すなわち、金属２及び金属３）は、一般に、何らか
のビア初期重なり合い量（〜０．２μｍ）を与える。配
線層の設計は、配線路が他の配線路の経路指定に悪影響
を及ぼすことなくできる限り短く保たれるようなもので
ある。設計に際しては、初期レイアウトの生成を助ける
ために、一般に、コンピュータ支援設計（ＣＡＤ）ツー
ルを使用する。初期レイアウト中、図２に示すようなレ
イアウトを生成する。初期レイアウトは設定した設計規
則のいずれにも違反せずに作成される（すなわち、全て
の配線路は少なくとも０．８μｍ離間しており且つ全て
のビア（接点）は配線路により覆われてはいるが、必ず
重なり合っているとは限らない。）
【００１２】配線層の初期レイアウトの後、配線路によ
る全てのビアへの重なり合いを最適化する。初期レイア
ウト中に（金属２及び金属３の場合のように）幾分かの
量のビアの重なり合いが当初与えられた場合でも、各々
のビアの重なり合いの量を可能なところで増加させるこ
とができるという意味で、本発明のプロセスは依然とし
て非常に有用であることを理解すべきである。このよう
にして、製造中に、より多くの量の誤差が与えられる。
ブロック５０４に指定するように、ビアの重なり合いを
最適化するときの第１のステップは、最初に少なくとも
第１の重なり合いの量を与えられなかった全てのビアの
全ての辺に第１の重なり合いの量を与える。接点被覆範
囲の場合、各ビア（接点）の０．３ミクロンの重なり合
いが接点重なり合いを最適化するに際して適切な起点で
あることがわかっている。
【００１３】１例として、図９は、配線路６０２により
覆われているビア６０４を示す。初期レイアウトの後、
ビア／接点６０４の辺Ａ，Ｂ及びＣは配線路６０２と一
線に並んでいる。初期レイアウトの間、重なり合いは与
えられなかった。この時点で、配線路６０２は配線路６
０６からは０．８μｍ離間し、配線路６０８からは１．
０μｍ離間し、且つ配線路６１０からは１．１μｍ離間
している。図１０に示すように、ビア６０４の各辺に第
１の重なり合いの量６２０として０．３μｍを与えるた
めに、ビア６０４を覆っている配線路６０２の面積を拡
大する。配線層に結合する全てのビアの辺に、この時点
で、第１の重なり合いの量を与えることになる。（ビア
の一辺が与えられる第１の重なり合いの量以上の重なり
合いを既に有している場合には、その辺に追加の重なり
合いは与えられないことに注意すべきである。）さら
に、与えられる第１の重なり合いの量（０．３μｍ）は
任意のものであり、設計を最適化するどのような量であ
っても良いことに理解すべきである。第１の重なり合い
の量を選択する際の助けになると思われる要因は、利用
すべき処理技法、設計規則、最初に与えられる重なり合
いの量、そして、製造上の限界である。
【００１４】次に、ブロック５０６に指定するように、
各々のビアにそれぞれ追加された重なり合いを検査し
て、そこに設計規則の違反があったか否かを判定する。
たとえば、図１０に示す通り、重なり合い６２０が最短
距離を０．８μｍとする設計規則に違反するか否かを知
るために、重なり合い６２０を検査する。重なり合い６
２０ａは配線路６０６から０．５μｍしか離間していな
いので、設計規則に違反することになる。重なり合い６
２０ｂは配線路から０．７μｍしか離間していないの
で、これも設計規則に違反する。重なり合い６２０ｃは
配線路６１０から少なくとも０．８μｍ離間しているの
で、これは設計規則に違反しない。重なり合いが第１の
量に拡張されている全てのビアについて、同様の検査を
実行する。
【００１５】設計規則違反があったため、決定ブロック
５０８からブロック５１０へ進む。そこで、ブロック５
１０により指定するように、各々のビアのそれぞれ違反
している辺の第１の追加重なり合いを所定の量だけ縮小
させて、第２のより少ない重なり合いとする。設計規則
に違反しない追加重なり合いについては、所定の量の縮
小を実行しない。本発明では、約０．１μｍの縮小で十
分であることがわかっているが、この数も同様に全く任
意のものである。（ビアの一辺の重なり合いが初期レイ
アウトによって元来与えられた量より少ない量まで縮小
されることは決してないという点を理解すべきであ
る。）そこで、図１１に示すように、ビア６０４の辺Ａ
及びＢの重なり合い６２０ａ及び６２０ｂを０．１μｍ
ずつ縮小して、それぞれ、０．２μｍの重なり合い６２
２ａ及び６２２ｂを得る。この時点で、設計規則に違反
する全てのビアの全ての重なり合いについて同様の縮小
を実行する。
【００１６】次に、ブロック５０６に示すように、第２
の追加重なり合いの全てを検査して、設計規則違反があ
るか否かを判定する。たとえば、設計規則に違反するか
否かを知るために、重なり合い６２２ａ及び６２２ｂを
検査する。重なり合い６２２ａは配線路６０６から０．
６μｍしか離間していないので、これは設計規則に違反
する。６２２ｂは配線路から０．８μｍ離間しているの
で、設計規則の違反はもはや存在しない。重なり合い６
２２ａは設計規則に違反していたため、再び決定ブロッ
ク５０８からブロック５１０へ進む。
【００１７】次に、ブロック５１０により指定するよう
に、第２の追加重なり合い６２２ａを再び０．１μｍの
所定量だけ縮小させる。これにより、０．１μｍのさら
に小さい第３の重なり合いが与えられる。そこで、図１
２に示すように、ビア６０４の辺Ａには０．１μｍの重
なり合い６２４ａが生成されることになる。設計規則に
違反する全てのビアの全ての第２の重なり合いについ
て、同様の縮小を実行する。次に、ブロック５０８によ
り指定するように、第３の重なり合いの全て、たとえ
ば、ビア６０４の６２４ａを検査して、設計規則に違反
するか否かを知る。重なり合い６２４ａは配線路６０６
から０．７μｍしか離間していないので、これは設計規
則に違反する。
【００１８】第３の重なり合いは設計規則に違反してい
るため、再び決定ブロック５１０からブロック５１２へ
進む。違反する第３の重なり合いをそれぞれ０．１μｍ
縮小させる。そのような縮小によって、追加重なり合い
の全ては除去される。たとえば、図１３に示すとおり、
辺Ａの重なり合いを再び０．１μｍ縮小させる。この結
果、先に追加されていた重なり合いは全くなくなるの
で、配線路６０２は再びビアの辺Ａと一線に並ぶように
なる。設計規則を再度検査すると、この時点では、辺Ａ
は規則遵守状態にある。配線路６０２と配線路６０６は
初期レイアウトの間に設計規則が許容する最短距離だけ
離間されていたので、ビア６０４の辺Ａには重なり合い
は追加されなかったことに注意すべきである。
【００１９】ここで設計規則の違反はなくなるので、各
々の配線路に最適化された重なり合いが加わったことに
なる。たとえば、図１４に示すように、配線路６０２に
重なり合い６２２ｂ，６２０ｃ及び６２０ｄが追加され
て、拡張領域６３０との配線が成立している。ビア６０
４の全ての辺に重なり合いが追加されたわけではない
が、統計的には、ビアが性能劣化又は故障を引き起こす
確率は低くなる。
【００２０】最短線路離間設計規則（０．８μｍ）と、
特定の重なり合い設計規則（零）と、規則違反のたびに
所定の量（０．１μｍ）だけ縮小される特定量の重なり
合い（０．３μｍ）の追加とを有する特定の配線層（金
属１）に関して本発明を説明したが、本発明はそれらの
特定の距離、寸法又は配線層に限定されるものではない
ということを理解すべきである。さらに、本発明の教示
を他の形状のビア（すなわち、円形又は矩形のビアな
ど）にも等しく適用することができる。また、本発明に
おいては３つまでの大きさの異なる重なり合いを試行し
ているが、さらに多くの大きさを使用することが可能で
ある。試行する大きさの数が多いほど、ある程度まで固
定されるビアの数も多くなる。加えて、初期レイアウト
の設計に応じて、重なり合いを増加させて与えることが
できるビアが一部のビアになるか、全てのビアになるか
又は全くなくなるという点を理解すべきである。重要で
あるのは、統計的に見て「故障」がより少なくなるよう
に、できる限り多くのビアの重なり合いを追加又は増加
することである。先に説明した特定の寸法を使用するこ
とにより、全ビアのうち約９０％がある程度まで固定さ
れる（すなわち、全ビアのうち９０％に、当初は与えら
れていなかった何らかの重なり合いが与えられる）こと
がわかっている。固定されるビアが多くなるほど、後に
故障が起こりうる確率は低くなる。
【００２１】要するに、本発明は配線路を上にかぶせる
ことによりビアの被覆範囲を改善する。まず、標準のレ
イアウト技法を使用して配線層の初期レイアウトを生成
する。次に、初期レイアウトのＡと、可能なところでビ
ア被覆範囲を最適化する。本発明は、ダイの大きさの変
更又は回路の複雑さの低下を伴わずに信頼性と性能を向
上させる。以上、集積回路におけるビア／接点被覆範囲
を改善する新規な方法を説明した。
【図面の簡単な説明】
【図１】 集積回路で使用される積層配線構造を示す横
断面図。
【図２】 個々の配線路と、その下方に形成されたビア
とを示す集積回路の配線層の平面図。
【図３】 ３辺でビアと重なり合い、第４の辺ではビア
と一線に並んでいる配線路を示す平面図。
【図４】 図３のビアに対する配線路の整列ミスの結果
を示す平面図。
【図５】 マスクが整列ミスを生じていたフォトレジス
ト層を示す横断面図。
【図６】 ビアがエッチングされている図５の基板の上
への配線路の形成を示す横断面図。
【図７】 本発明によりビアの重なり合いを最適化した
後の図２の配線層を示す平面図。
【図８】 集積回路における配線層によるビアへの重な
り合いを最適化する本発明の方法を示す流れ図。
【図９】 配線路によるビアへの重なり合いが最適化さ
れていないビアを示す平面図。
【図１０】 初期配線部レイアウトの後、集積回路の配
線路によるビア被覆範囲をどのようにして最適化できる
かを示す図。
【図１１】 初期配線部レイアウトの後、集積回路の配
線路によるビア被覆範囲をどのようにして最適化できる
かを示す図。
【図１２】 初期配線部レイアウトの後、集積回路の配
線路によるビア被覆範囲をどのようにして最適化できる
かを示す図。
【図１３】 初期配線部レイアウトの後、集積回路の配
線路によるビア被覆範囲をどのようにして最適化できる
かを示す図。
【図１４】 初期配線部レイアウトの後、集積回路の配
線路によるビア被覆範囲をどのようにして最適化できる
かを示す図。
【符号の説明】
４０２…追加領域、４０４…配線路、４０６…ビア、６
０２，６０６，６０８，６１０…配線路、６０４…ビ
ア、６２０ａ〜６２０ｄ…重なり合い、６２２ａ，６２
２ｂ…第２の追加重なり合い、６２４ａ…第３の追加重
なり合い、６３０…拡張領域。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体集積回路の配線層によるビア被覆
    範囲を改善する方法において、 前記配線層の初期レイアウトを生成する過程と；前記初
    期レイアウトを生成した後、前記配線層が前記ビアと重
    なり合う量を増加させることにより少なくとも１つのビ
    アの被覆範囲を最適化する過程とからなる方法。
  2. 【請求項２】 集積回路の配線層のレイアウトにあっ
    て、前記配線層によるビア被覆範囲を改善する方法にお
    いて、 前記配線層の個々の配線路が少なくとも所定の量だけ離
    間しているような複数の配線路を含む前記配線層の初期
    レイアウトを生成する過程と；前記配線路が前記配線層
    の他の配線路から依然として少なくとも前記所定の量だ
    け離間されるように、前記ビアを覆う前記配線路の面積
    を増加させることにより、重複する配線路がビアと重な
    り合う量を増加させる過程とから成る方法。
  3. 【請求項３】 集積回路の配線層によるビア被覆範囲を
    改善する方法において、 前記配線層の配線路間に存在していなければならない最
    短距離を指定する設計規則を設定する過程と；前記配線
    層の前記個々の配線路がビアを互いに結合させると共
    に、前記個々の配線路が少なくとも前記最短距離だけ離
    間されているような前記配線層の初期レイアウトを生成
    する過程と；前記配線層の前記配線路の中の１つに結合
    されるべきビアの位置を規定する過程と；前記配線路が
    重なり合う前記ビアの各辺の重なり合いの量を第１の所
    定の量に増加させる過程と；前記ビアの各辺の前記重な
    り合いを前記第１の所定の量に増加させることが前記設
    計規則に違反するか否かを検査する過程と；前記設計規
    則に違反する辺から前記第１の所定の重なり合いの量を
    除去する過程とから成る方法。
  4. 【請求項４】 前記第１の所定の量に増加させたときに
    前記設計規則に違反した前記ビアの各辺の重なり合いの
    量を、前記第１の所定の量より少ない第２の所定の量に
    増加させる過程と；前記ビアの前記重なり合いを前記第
    ２の所定の量に増加させることが前記設計規則に違反す
    るか否かを検査する過程と；前記設計規則に違反する辺
    から前記第２の所定の重なり合いの量を除去する過程と
    をさらに含む請求項３記載の方法。
  5. 【請求項５】 前記第２の所定の量に増加させたときに
    前記設計規則に違反した前記ビアの各辺の重なり合いの
    量を、前記第２の所定の量より少ない第３の所定の量に
    増加させる過程と；前記ビアの前記重なり合いを前記第
    ３の所定の量に増加させることが前記設計規則に違反す
    るか否かを検査する過程と；前記設計規則に違反した辺
    から前記第３の追加重なり合いを除去する過程とをさら
    に含む請求項４記載の方法。
JP6107440A 1993-04-27 1994-04-25 集積回路におけるビア／接点被覆範囲を改善する方法 Pending JPH06314692A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US5360493A 1993-04-27 1993-04-27
US053,604 1993-04-27

Publications (1)

Publication Number Publication Date
JPH06314692A true JPH06314692A (ja) 1994-11-08

Family

ID=21985379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6107440A Pending JPH06314692A (ja) 1993-04-27 1994-04-25 集積回路におけるビア／接点被覆範囲を改善する方法

Country Status (2)

Country Link
US (1) US5620916A (ja)
JP (1) JPH06314692A (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2914316B2 (ja) * 1996-09-24 1999-06-28 日本電気株式会社 デザインルールチェック方法
US6275971B1 (en) * 1997-09-30 2001-08-14 Philips Electronics North America Corporation Methods and apparatus for design rule checking
JP4008629B2 (ja) 1999-09-10 2007-11-14 株式会社東芝 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体
TW486821B (en) * 2000-01-10 2002-05-11 Springsoft Inc Method and system for constructing and manipulating a physical integrated circuit layout of a multiple-gate semiconductor device
US6484302B1 (en) 2000-07-11 2002-11-19 Hewlett-Packard Company Auto-contactor system and method for generating variable size contacts
US6528883B1 (en) 2000-09-26 2003-03-04 International Business Machines Corporation Shapes-based migration of aluminum designs to copper damascene
US7312141B2 (en) 2000-09-26 2007-12-25 International Business Machines Corporation Shapes-based migration of aluminum designs to copper damascene
JP4349742B2 (ja) * 2000-12-27 2009-10-21 富士通マイクロエレクトロニクス株式会社 回路設計装置、および回路設計方法
US7076750B1 (en) * 2001-02-06 2006-07-11 Advanced Micro Devices, Inc. Method and apparatus for generating trenches for vias
US6976238B1 (en) * 2001-06-03 2005-12-13 Cadence Design Systems, Inc. Circular vias and interconnect-line ends
AU2002357306A1 (en) * 2001-12-18 2003-06-30 Silicon Perspective Corporation Method of designing power vias in an ic layout
US7178114B2 (en) * 2002-05-31 2007-02-13 Springsoft, Inc. Scripted, hierarchical template-based IC physical layout system
US6892368B2 (en) * 2002-06-10 2005-05-10 Sun Microsystems, Inc. Patching technique for correction of minimum area and jog design rule violations
US6871332B2 (en) * 2002-07-23 2005-03-22 Sun Microsystems, Inc. Structure and method for separating geometries in a design layout into multi-wide object classes
US6883149B2 (en) * 2002-09-30 2005-04-19 Sun Microsystems, Inc. Via enclosure rule check in a multi-wide object class design layout
US6804808B2 (en) * 2002-09-30 2004-10-12 Sun Microsystems, Inc. Redundant via rule check in a multi-wide object class design layout
US6832360B2 (en) * 2002-09-30 2004-12-14 Sun Microsystems, Inc. Pure fill via area extraction in a multi-wide object class design layout
US6895568B2 (en) * 2002-09-30 2005-05-17 Sun Microsystems, Inc. Correction of spacing violations between pure fill via areas in a multi-wide object class design layout
US7007258B2 (en) * 2003-06-13 2006-02-28 Sun Microsystems, Inc. Method, apparatus, and computer program product for generation of a via array within a fill area of a design layout
US7096447B1 (en) 2003-10-15 2006-08-22 Sun Microsystems, Inc. Method and apparatus for efficiently locating and automatically correcting certain violations in a complex existing circuit layout
US7332812B2 (en) * 2005-04-14 2008-02-19 Infineon Technologies Ag Memory card with connecting portions for connection to an adapter
JP4998561B2 (ja) * 2007-12-27 2012-08-15 富士通株式会社 マクロ用レイアウト検証装置及び検証方法
US20130320451A1 (en) 2012-06-01 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Semiconductor device having non-orthogonal element
KR102029645B1 (ko) * 2013-01-14 2019-11-18 삼성전자 주식회사 맞춤형 마스크의 제조 방법 및 맞춤형 마스크를 이용한 반도체 장치의 제조 방법
US10552567B2 (en) * 2018-01-17 2020-02-04 Globalfoundries Inc. Automated redesign of integrated circuits using relaxed spacing rules

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3983619A (en) * 1968-01-26 1976-10-05 Hitachi, Ltd. Large scale integrated circuit array of unit cells and method of manufacturing same
US4295149A (en) * 1978-12-29 1981-10-13 International Business Machines Corporation Master image chip organization technique or method
US4319396A (en) * 1979-12-28 1982-03-16 Bell Telephone Laboratories, Incorporated Method for fabricating IGFET integrated circuits
US4380866A (en) * 1981-05-04 1983-04-26 Motorola, Inc. Method of programming ROM by offset masking of selected gates
US4691434A (en) * 1982-02-19 1987-09-08 Lasarray Holding Ag Method of making electrically conductive regions in monolithic semiconductor devices as applied to a semiconductor device
JPS6049671A (ja) * 1983-08-29 1985-03-18 Nec Corp 絶縁ゲ−ト型電界効果半導体装置およびその製造方法
JPS6062162A (ja) * 1983-09-16 1985-04-10 Hitachi Ltd 半導体装置
US4870598A (en) * 1987-08-04 1989-09-26 Texas Instruments Incorporated Comprehensive logic circuit layout system
JP2654449B2 (ja) * 1988-06-09 1997-09-17 株式会社日立製作所 半導体集積回路装置及びその製造方法
JPH02126641A (ja) * 1988-11-07 1990-05-15 Seiko Epson Corp 半導体装置

Also Published As

Publication number Publication date
US5620916A (en) 1997-04-15

Similar Documents

Publication Publication Date Title
JPH06314692A (ja) 集積回路におけるビア／接点被覆範囲を改善する方法
US10381338B2 (en) Metal fill optimization for self-aligned double patterning
JP4218972B2 (ja) 集積回路の位相シフトおよびトリム・マスクを決定する方法および装置
US9685395B2 (en) Wiring layout having differently shaped vias
KR100350289B1 (ko) 배선과 자기 정렬되는 서브임계 콘택 홀의 형성 방법
US7739632B2 (en) System and method of automated wire and via layout optimization description
US6133635A (en) Process for making self-aligned conductive via structures
US7859111B2 (en) Computer implemented method for designing a semiconductor device, an automated design system and a semiconductor device
US20090114912A1 (en) Mask design elements to aid circuit editing and mask redesign
US10691862B2 (en) Layouts for connecting contacts with metal tabs or vias
US7154183B2 (en) Semiconductor device having multilevel interconnection
US7071099B1 (en) Forming of local and global wiring for semiconductor product
US20250321272A1 (en) Semiconductor device and method of failure analysis for semiconductor device
US7553703B2 (en) Methods of forming an interconnect structure
US8101516B2 (en) Method of forming contact hole pattern in semiconductor integrated circuit device
KR102818332B1 (ko) 자기-정렬된 상단 비아
US8336001B2 (en) Method for improving yield rate using redundant wire insertion
US11934764B2 (en) Routing and manufacturing with a minimum area metal structure
US5610100A (en) Method for concurrently forming holes for interconnection between different conductive layers and a substrate element or circuit element close to the substrate surface
US20260064010A1 (en) Layout of circuit structure and method for forming circuit structure
US6404664B1 (en) Twisted bit line structure and method for making same
US6326695B1 (en) Twisted bit line structures and method for making same
CN120559958A (zh) 改善金属层光刻缺陷的方法及金属层版图
CN118629947A (zh) 半导体结构的形成方法
TW202610489A (zh) 電路結構的佈局及電路結構的製造方法