JP2922020B2 - 半導体デバイスの試験方法および半導体デバイスの試験装置 - Google Patents
半導体デバイスの試験方法および半導体デバイスの試験装置Info
- Publication number
- JP2922020B2 JP2922020B2 JP3164331A JP16433191A JP2922020B2 JP 2922020 B2 JP2922020 B2 JP 2922020B2 JP 3164331 A JP3164331 A JP 3164331A JP 16433191 A JP16433191 A JP 16433191A JP 2922020 B2 JP2922020 B2 JP 2922020B2
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- semiconductor device
- test
- signal transmission
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 title claims description 72
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 238000010998 test method Methods 0.000 title claims description 12
- 230000008054 signal transmission Effects 0.000 claims description 24
- 230000005540 biological transmission Effects 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 claims 1
- 238000005259 measurement Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高集積で多機能化した
半導体デバイスの試験に有効な、リレー回路を削減し実
装密度を高めた半導体デバイスの試験方法および半導体
デバイス試験装置に関するものである。
半導体デバイスの試験に有効な、リレー回路を削減し実
装密度を高めた半導体デバイスの試験方法および半導体
デバイス試験装置に関するものである。
【０００２】
【従来の技術】近年、半導体デバイスの高集積化と多機
能化は著しく、半導体デバイスの試験装置および試験方
法は、いかに高い保証レベルで機能の計測を実現するか
重要になってきた。
能化は著しく、半導体デバイスの試験装置および試験方
法は、いかに高い保証レベルで機能の計測を実現するか
重要になってきた。
【０００３】以下に、従来の半導体デバイスの試験方法
および試験装置について説明する。図３は一つの端子に
ついて示した、一般的な従来の半導体デバイスの試験装
置の試験回路図である。被測定用デバイス１の端子２へ
は、試験装置３が接続される。試験装置３上には２系統
のリレー４，５を配してある。前者の直流試験用リレー
４にはインピーダンス６を経て直流信号伝送路７の一端
が接続され、直流信号伝送路７のもう一端には直流計測
系８が接続される。直流計測系８は直流の電圧計や電圧
印加電流測定電源、又は電流印加電圧測定電源で構成さ
れる。一方、後者の交流試験用リレー５へはキャパシタ
ンス９を経て、接地したインピーダンス１０と交流信号
伝送路１１の一端が接続され、交流信号伝送路１１のも
う一端には交流信号源１２が接続される。交流信号源１
２の内部インピーダンスＺ１２と交流信号伝送路１１の
特性インピーダンスＺ１１、及びインピーダンス１０の
値Ｚ１０は、つぎのように、 Ｚ１２＝Ｚ１１＝Ｚ１０ という、整合のとれた関係である。交流信号源１２は正
弦波や方形波、又は任意波形を発生させる。
および試験装置について説明する。図３は一つの端子に
ついて示した、一般的な従来の半導体デバイスの試験装
置の試験回路図である。被測定用デバイス１の端子２へ
は、試験装置３が接続される。試験装置３上には２系統
のリレー４，５を配してある。前者の直流試験用リレー
４にはインピーダンス６を経て直流信号伝送路７の一端
が接続され、直流信号伝送路７のもう一端には直流計測
系８が接続される。直流計測系８は直流の電圧計や電圧
印加電流測定電源、又は電流印加電圧測定電源で構成さ
れる。一方、後者の交流試験用リレー５へはキャパシタ
ンス９を経て、接地したインピーダンス１０と交流信号
伝送路１１の一端が接続され、交流信号伝送路１１のも
う一端には交流信号源１２が接続される。交流信号源１
２の内部インピーダンスＺ１２と交流信号伝送路１１の
特性インピーダンスＺ１１、及びインピーダンス１０の
値Ｚ１０は、つぎのように、 Ｚ１２＝Ｚ１１＝Ｚ１０ という、整合のとれた関係である。交流信号源１２は正
弦波や方形波、又は任意波形を発生させる。
【０００４】以上のように構成された半導体デバイスの
試験装置および試験方法について、以下にその動作につ
いて説明する。
試験装置および試験方法について、以下にその動作につ
いて説明する。
【０００５】まず、直流試験用リレー４を閉じて直流計
測系８から直流の電圧等を印加し、被測定用デバイス１
の直流試験を実施する。次に、直流試験用リレー４を開
き、交流試験用リレー５を閉じて交流信号源１２から交
流信号を印加し、被測定用デバイス１の交流試験を実施
する。
測系８から直流の電圧等を印加し、被測定用デバイス１
の直流試験を実施する。次に、直流試験用リレー４を開
き、交流試験用リレー５を閉じて交流信号源１２から交
流信号を印加し、被測定用デバイス１の交流試験を実施
する。
【０００６】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、被測定用デバイス１で直流と交流の試験
が必要な場合、一つの端子２へは、直流試験用リレー４
と交流試験用リレー５の二つのリレーを接続する必要が
あった。高集積化と多機能化した被測定用デバイス１で
直流と交流の試験が多くの端子で必要な場合、接続する
リレー４，５は端子に比例して増加し、試験装置３の実
装面積とサイズが大きくなるという欠点を有していた。
来の構成では、被測定用デバイス１で直流と交流の試験
が必要な場合、一つの端子２へは、直流試験用リレー４
と交流試験用リレー５の二つのリレーを接続する必要が
あった。高集積化と多機能化した被測定用デバイス１で
直流と交流の試験が多くの端子で必要な場合、接続する
リレー４，５は端子に比例して増加し、試験装置３の実
装面積とサイズが大きくなるという欠点を有していた。
【０００７】本発明は、上記従来の課題を解決するもの
で、一つの端子へ接続する二つのリレーを削除し、試験
装置の実装面積とサイズを小さくすることのできる半導
体デバイスの試験方法および試験装置を提供することを
目的とする。
で、一つの端子へ接続する二つのリレーを削除し、試験
装置の実装面積とサイズを小さくすることのできる半導
体デバイスの試験方法および試験装置を提供することを
目的とする。
【０００８】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体デバイスの試験方法および試験装置
は、被測定用半導体デバイスの端子に対し２系統の伝送
系を備え、一方の伝送系は直列インピーダンスＺ１の一
端を上記半導体デバイスの端子に接続し、上記直列イン
ピーダンスＺ１の他端に一端を接地したキャパシタンス
Ｃ１の他端と直流信号伝送路の一端を接続し、他方の伝
送系は直列キャパシタンスＣ２の一端を上記半導体デバ
イスの端子に接続し、上記直列キャパシタンスＣ２の他
端に一端を接地したインピーダンスＺ２の他端と特性イ
ンピーダンスＺ０の交流信号伝送路の一端を接続し、そ
の交流信号伝送路の特性インピーダンスＺ０と、インピ
ーダンスＺ１とインピーダンスＺ２の合成インピーダン
スＺ１
に本発明の半導体デバイスの試験方法および試験装置
は、被測定用半導体デバイスの端子に対し２系統の伝送
系を備え、一方の伝送系は直列インピーダンスＺ１の一
端を上記半導体デバイスの端子に接続し、上記直列イン
ピーダンスＺ１の他端に一端を接地したキャパシタンス
Ｃ１の他端と直流信号伝送路の一端を接続し、他方の伝
送系は直列キャパシタンスＣ２の一端を上記半導体デバ
イスの端子に接続し、上記直列キャパシタンスＣ２の他
端に一端を接地したインピーダンスＺ２の他端と特性イ
ンピーダンスＺ０の交流信号伝送路の一端を接続し、そ
の交流信号伝送路の特性インピーダンスＺ０と、インピ
ーダンスＺ１とインピーダンスＺ２の合成インピーダン
スＺ１
【０００９】
【外５】
【００１０】Ｚ２とが等しく（Ｚ０＝Ｚ１
【００１１】
【外６】
【００１２】Ｚ２）、上記キャパシタンスＣ１，Ｃ２は
交流信号に対し、充分小さいインピーダンス値をとるよ
うにした構成による。
交流信号に対し、充分小さいインピーダンス値をとるよ
うにした構成による。
【００１３】
【作用】この構成によって、キャパシタンスＣ２を設け
たことにより、直流試験の実施時に、直流成分が遮断さ
れ以降の交流試験用伝送系には影響を及ぼさず、又キャ
パシタンスＣ１を設けたことにより、交流試験の実施時
に、交流成分が遮断され以降の直流試験用伝送系には影
響を及ぼさない。更にＺ０＝Ｚ１
たことにより、直流試験の実施時に、直流成分が遮断さ
れ以降の交流試験用伝送系には影響を及ぼさず、又キャ
パシタンスＣ１を設けたことにより、交流試験の実施時
に、交流成分が遮断され以降の直流試験用伝送系には影
響を及ぼさない。更にＺ０＝Ｚ１
【００１４】
【外７】
【００１５】Ｚ２という整合条件が成立しているので、
リレーを用いなくとも従来例と同様の試験をすることが
できる。
リレーを用いなくとも従来例と同様の試験をすることが
できる。
【００１６】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１７】図１は本発明の一実施例における一つの端
子について示した半導体デバイスの試験装置の試験回路
図である。被測定用半導体デバイス２１の端子２２へは
試験装置２３が接続される。試験装置２３上には２系統
の伝送系を配してある。前者の直流試験用伝送系はイン
ピーダンス２４を経て、接地したキャパシタンス２５と
直流信号伝送路２６の一端が接続され、直流信号伝送路
２６のもう一端には直流計測系２７が接続される。直流
計測系２７は直流の電圧計や電圧印加電流測定電源、又
は電流印加電圧測定電源で構成される。一方、後者の交
流試験用伝送系はキャパシタンス２８を経て、接地した
インピーダンス２９と交流信号伝送路３０の一端が接続
され、交流信号伝送路３０のもう一方の一端には交流信
号源３１が接続される。交流信号源３１の内部インピー
ダンスＺ３１と交流信号伝送路３０の特性インピーダン
スＺ０とが等しく、その値とインピーダンス２４，２９
の並列インピーダンスＺ１
子について示した半導体デバイスの試験装置の試験回路
図である。被測定用半導体デバイス２１の端子２２へは
試験装置２３が接続される。試験装置２３上には２系統
の伝送系を配してある。前者の直流試験用伝送系はイン
ピーダンス２４を経て、接地したキャパシタンス２５と
直流信号伝送路２６の一端が接続され、直流信号伝送路
２６のもう一端には直流計測系２７が接続される。直流
計測系２７は直流の電圧計や電圧印加電流測定電源、又
は電流印加電圧測定電源で構成される。一方、後者の交
流試験用伝送系はキャパシタンス２８を経て、接地した
インピーダンス２９と交流信号伝送路３０の一端が接続
され、交流信号伝送路３０のもう一方の一端には交流信
号源３１が接続される。交流信号源３１の内部インピー
ダンスＺ３１と交流信号伝送路３０の特性インピーダン
スＺ０とが等しく、その値とインピーダンス２４，２９
の並列インピーダンスＺ１
【００１８】
【外８】
【００１９】Ｚ２が等しい。すなわちＺ３１＝Ｚ０＝Ｚ
１
１
【００２０】
【外９】
【００２１】Ｚ２のように整合のとれた関係であり、キ
ャパシタンス２８，２５は交流信号に対し、充分に小さ
いインピーダンス値をとる。交流信号源３１は正弦波や
方形波、又は任意波形を発生させる。
ャパシタンス２８，２５は交流信号に対し、充分に小さ
いインピーダンス値をとる。交流信号源３１は正弦波や
方形波、又は任意波形を発生させる。
【００２２】以上のように構成された半導体デバイスの
試験装置について、以下にその動作について説明する。
まず、直流計測系２７から直流の電圧等を印加し、被測
定用半導体デバイス２１の直流試験を実施する。次に、
交流信号源３１から交流信号を印加し、被測定用半導体
デバイス２１の交流試験を実施する。
試験装置について、以下にその動作について説明する。
まず、直流計測系２７から直流の電圧等を印加し、被測
定用半導体デバイス２１の直流試験を実施する。次に、
交流信号源３１から交流信号を印加し、被測定用半導体
デバイス２１の交流試験を実施する。
【００２３】以上のように本実施例によれば、キャパシ
タンス２８を設けたことにより、直流試験の実施時に、
直流成分が遮断され以降の交流試験用伝送系には影響を
及ぼさず、又キャパシタンス２５を設けたことにより、
交流試験の実施時に、交流成分が遮断され以降の直流試
験用伝送系には影響を及ぼさない。更に、Ｚ３１＝Ｚ０
＝Ｚ１
タンス２８を設けたことにより、直流試験の実施時に、
直流成分が遮断され以降の交流試験用伝送系には影響を
及ぼさず、又キャパシタンス２５を設けたことにより、
交流試験の実施時に、交流成分が遮断され以降の直流試
験用伝送系には影響を及ぼさない。更に、Ｚ３１＝Ｚ０
＝Ｚ１
【００２４】
【外１０】
【００２５】Ｚ２という整合条件が成立しているので、
リレーを用いなくとも従来例と同様の試験効果が得られ
る。なお、実施例では並列インピーダンスＺ１
リレーを用いなくとも従来例と同様の試験効果が得られ
る。なお、実施例では並列インピーダンスＺ１
【００２６】
【外１１】
【００２７】Ｚ２について述べたが、各種の組合せが存
在し、広く合成インピーダンスの場合にも適用できる。
在し、広く合成インピーダンスの場合にも適用できる。
【００２８】図２は本発明の一実施例における、半導体
デバイスの試験方法の手順である。まず、始めに直流系
の試験を行ない、つぎに交流系の試験を行なう。本発明
の独特の効果として、直流試験と交流試験を同時に実施
することもできる。例えば、交流信号を印加しながら直
流動作点の測定や、直流動作電圧を印加してそのうえに
交流信号を重畳する印加試験ができる。
デバイスの試験方法の手順である。まず、始めに直流系
の試験を行ない、つぎに交流系の試験を行なう。本発明
の独特の効果として、直流試験と交流試験を同時に実施
することもできる。例えば、交流信号を印加しながら直
流動作点の測定や、直流動作電圧を印加してそのうえに
交流信号を重畳する印加試験ができる。
【００２９】以上のように、高集積化と多機能化した被
測定用半導体デバイスで、直流と交流の試験が多くの端
子で必要な場合でも、端子へ接続するリレーを削除し、
試験装置の実装面積とサイズを小さくすることのできる
半導体デバイスの試験方法および試験装置を実現するこ
とができる。
測定用半導体デバイスで、直流と交流の試験が多くの端
子で必要な場合でも、端子へ接続するリレーを削除し、
試験装置の実装面積とサイズを小さくすることのできる
半導体デバイスの試験方法および試験装置を実現するこ
とができる。
【００３０】
【発明の効果】以上のように本発明は、被測定用半導体
デバイスの端子に対し２系統の伝送系を備え、一方の伝
送系は直列インピーダンスＺ１の一端を上記半導体デバ
イスの端子に接続し、上記直列インピーダンスＺ１の他
端に一端を接地したキャパシタンスＣ１の他端と直流信
号伝送路の一端を接続し、他方の伝送系は直列キャパシ
タンスＣ２の一端を上記半導体デバイスの端子に接続
し、上記直列キャパシタンスＣ２の他端に一端を接地し
たインピーダンスＺ２の他端と特性インピーダンスＺ０
の交流信号伝送路の一端を接続し、その交流信号伝送路
の特性インピーダンスＺ０と、インピーダンスＺ１とイ
ンピーダンスＺ２の合成インピーダンスＺ１
デバイスの端子に対し２系統の伝送系を備え、一方の伝
送系は直列インピーダンスＺ１の一端を上記半導体デバ
イスの端子に接続し、上記直列インピーダンスＺ１の他
端に一端を接地したキャパシタンスＣ１の他端と直流信
号伝送路の一端を接続し、他方の伝送系は直列キャパシ
タンスＣ２の一端を上記半導体デバイスの端子に接続
し、上記直列キャパシタンスＣ２の他端に一端を接地し
たインピーダンスＺ２の他端と特性インピーダンスＺ０
の交流信号伝送路の一端を接続し、その交流信号伝送路
の特性インピーダンスＺ０と、インピーダンスＺ１とイ
ンピーダンスＺ２の合成インピーダンスＺ１
【００３１】
【外１２】
【００３２】Ｚ２とが等しく（Ｚ０＝Ｚ１
【００３３】
【外１３】
【００３４】Ｚ２）、上記キャパシタンスＣ１，Ｃ２は
交流信号に対し、充分小さいインピーダンス値をとるよ
うにした構成によるので、端子へ接続するリレーを削除
でき、実装面積とサイズを小さくした直流試験と交流試
験が同時に実施できる優れた半導体デバイスの試験方法
および半導体デバイスの試験装置を提供できる。
交流信号に対し、充分小さいインピーダンス値をとるよ
うにした構成によるので、端子へ接続するリレーを削除
でき、実装面積とサイズを小さくした直流試験と交流試
験が同時に実施できる優れた半導体デバイスの試験方法
および半導体デバイスの試験装置を提供できる。
【図１】本発明の一実施例における半導体デバイスの試
験方法を実施するための試験装置の回路図
験方法を実施するための試験装置の回路図
【図２】図１の回路図を用いた半導体デバイスの試験方
法の手順図
法の手順図
【図３】従来の半導体デバイスの試験方法を実施するた
めの試験装置の回路図
めの試験装置の回路図
２１ 被測定用半導体デバイス ２２ 端子 ２３ 試験装置 ２４ インピーダンス（インピーダンスＺ１） ２５ キャパシタンス（キャパシタンスＣ１） ２６ 直流信号伝送路 ２７ 直流計測系 ２８ キャパシタンス（キャパシタンスＣ２） ２９ インピーダンス（インピーダンスＺ２） ３０ 交流信号伝送路 ３１ 交流信号源
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G01R 31/26 H01L 21/66
Claims (3)
- 【請求項１】 被測定用半導体デバイスの端子に対し２
系統の伝送系を備え、一方の伝送系は直列インピーダン
スＺ１の一端を前記半導体デバイスの端子に接続し、前
記直列インピーダンスＺ１の他端に一端を接地したキャ
パシタンスＣ１の他端と直流信号伝送路の一端を接続
し、他方の伝送系は直列キャパシタンスＣ２の一端を前
記半導体デバイスの端子に接続し、前記直列キャパシタ
ンスＣ２の他端に一端を接地したインピーダンスＺ２の
他端と特性インピーダンスＺ０の交流信号伝送路の一端
を接続し、その交流信号伝送路の特性インピーダンスＺ
０と、インピーダンスＺ１とインピーダンスＺ２の合成
インピーダンスＺ１ 【外１】 Ｚ２とが等しく（Ｚ０＝Ｚ１ 【外２】 Ｚ２）、前記キャパシタンスＣ１，Ｃ２は交流信号に対
し、充分小さいインピーダンス値をとるようにしたこと
を特徴とする半導体デバイスの試験方法。 - 【請求項２】 一方の伝送系が直流試験で他方の伝送系
が交流試験であり、その直流試験と交流試験とを同時に
行うことを特徴とする請求項１記載の半導体デバイスの
試験方法。 - 【請求項３】 被測定用半導体デバイスの端子に対し２
系統の伝送系を備え、一方の伝送系が前記半導体デバイ
スの端子に一端を接続した直列インピーダンスＺ１と、
その直列インピーダンスＺ１の他端に接続した一端を接
地したキャパシタンスＣ１と、そのキャパシタンスＣ１
と並列に前記直列インピーダンスＺ１の他端に接続した
直流信号伝送路とを少なくとも有し、他方の伝送系が前
記半導体デバイスの端子に一端を接続した直列キャパシ
タンスＣ２と、その直列キャパシタンスＣ２の他端に接
続した一端を接地したインピーダンスＺ２と、そのイン
ピーダンスＺ２と並列に前記直列キャパシタンスＣ２の
他端に接続した特性インピーダンスＺ０の交流信号伝送
路とを少なくとも有し、その交流信号伝送路の特性イン
ピーダンスＺ０と、インピーダンスＺ１とインピーダン
スＺ２の合成インピーダンスＺ１ 【外３】 Ｚ２とが等しく（Ｚ０＝Ｚ１ 【外４】 Ｚ２）、前記キャパシタンスＣ１，Ｃ２は交流信号に対
し、充分小さいインピーダンス値をとるようにしたこと
を特徴とする半導体デバイスの試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3164331A JP2922020B2 (ja) | 1991-07-04 | 1991-07-04 | 半導体デバイスの試験方法および半導体デバイスの試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3164331A JP2922020B2 (ja) | 1991-07-04 | 1991-07-04 | 半導体デバイスの試験方法および半導体デバイスの試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0511010A JPH0511010A (ja) | 1993-01-19 |
| JP2922020B2 true JP2922020B2 (ja) | 1999-07-19 |
Family
ID=15791143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3164331A Expired - Fee Related JP2922020B2 (ja) | 1991-07-04 | 1991-07-04 | 半導体デバイスの試験方法および半導体デバイスの試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2922020B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TR201907415A2 (tr) * | 2019-05-16 | 2019-06-21 | Unimak Makina Sanayii Ve Ticaret A S | Vi̇tri̇fi̇ye ürünler i̇çi̇n bi̇r basinçli döküm maki̇nesi̇ |
-
1991
- 1991-07-04 JP JP3164331A patent/JP2922020B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0511010A (ja) | 1993-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2660353B2 (ja) | 回路試験 | |
| JPH0511010A (ja) | 半導体デバイスの試験方法および半導体デバイスの試験装置 | |
| JP2982236B2 (ja) | 半導体集積回路の試験回路 | |
| JP3391310B2 (ja) | 容量性電子部品の絶縁抵抗測定装置 | |
| JPS59231458A (ja) | 半導体装置の静電破壊試験方法 | |
| JP3329279B2 (ja) | 電子部品の検査装置 | |
| JPS58221173A (ja) | 絶縁評価装置 | |
| JP2765527B2 (ja) | 半導体装置の評価方法 | |
| US6348802B1 (en) | Device for enhancing contact checking | |
| JP3469160B2 (ja) | 接触検査の感度向上装置 | |
| US2857531A (en) | Method of and apparatus for noise measurement or indication in an electric circuit | |
| JPH0714924Y2 (ja) | 放電電源回路付きインサーキットテスタ並びに測定、放電兼用電源回路付きインサーキットテスタ | |
| JPH0641180Y2 (ja) | 増幅器の電気的特性測定装置 | |
| JPH0821719B2 (ja) | 半導体装置 | |
| JPS6219976Y2 (ja) | ||
| KR100352772B1 (ko) | 콘택트 검사 개량 장치 | |
| JPH05347335A (ja) | プローブカード | |
| JPS6217727Y2 (ja) | ||
| JPH05249166A (ja) | プラズマ装置の高周波プラズマシミュレート方法及び装置 | |
| TW569015B (en) | Device for enhancing contact checking | |
| US2689335A (en) | Alternating current bridge network | |
| JPH02207609A (ja) | 広帯域減衰器 | |
| US2778994A (en) | Method of and apparatus for noise measurement or indication in an electric circuit | |
| JPS60214271A (ja) | 高抵抗測定用スキヤナリレ−回路 | |
| JPH0836026A (ja) | シンクロナスｄｒａｍ・ｉｃ試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |