JP2995284B2 - 電極作成方法 - Google Patents

電極作成方法

Info

Publication number
JP2995284B2
JP2995284B2 JP8068018A JP6801896A JP2995284B2 JP 2995284 B2 JP2995284 B2 JP 2995284B2 JP 8068018 A JP8068018 A JP 8068018A JP 6801896 A JP6801896 A JP 6801896A JP 2995284 B2 JP2995284 B2 JP 2995284B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor
interface
metal
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8068018A
Other languages
English (en)
Other versions
JPH09129901A (ja
Inventor
史朗 原
徳之 寺地
秀世 大串
皓二 梶村
Original Assignee
工業技術院長
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 工業技術院長 filed Critical 工業技術院長
Priority to JP8068018A priority Critical patent/JP2995284B2/ja
Priority to EP96306139A priority patent/EP0789388B1/en
Priority to DE69635299T priority patent/DE69635299T2/de
Priority to KR1019960035290A priority patent/KR100463948B1/ko
Publication of JPH09129901A publication Critical patent/JPH09129901A/ja
Application granted granted Critical
Publication of JP2995284B2 publication Critical patent/JP2995284B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/0121—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0115—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors to silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/0121—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group IV semiconductors
    • H10D64/0123—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group IV semiconductors to silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体に設けた電
極構造および電極作成方法に関する。その利用分野は、
電極の作成を要する半導体デバイスに関わる産業全体に
わたる。
【０００２】
【従来の技術】従来の半導体への電極形成では、その電
極金属と半導体の界面に形成する整流性の電位障壁−Ｓ
ｃｈｏｔｔｋｙ障壁−の高さの制御が不可能であった。
このため、Ｓｃｈｏｔｔｋｙダイオードに代表される、
Ｓｃｈｏｔｔｋｙ障壁が直接にデバイスの性能を決めて
いるものだけでなく、過去に生産された全ての半導体デ
バイスの全ての電極でその整流性と通電性の制御を人為
的に行うことが不可能であった。このＳｃｈｏｔｔｋｙ
障壁高さとその界面のデバイス上の重要な性能を意味す
るリーク電流量は、都合の悪いことに、金属と半導体の
組み合わせだけでなく、その界面の形成プロセスによっ
て大きく異なってくる。従来は、この問題を経験的に解
決してきた。つまり、ある新しい半導体が開発される
と、その半導体のための電極形成方法を一つ一つの金属
に対して逐次研究開発してきた。言い換えれば、これま
での電極形成法は、詳細にまで立ち入ると、半導体と金
属の組み合わせごとに存在していたのである。さらに問
題であったのは、このような経験的側面のおかげで、電
極形成の方法は、各研究機関や製造企業ごとに異なり、
ほとんどの電極金属／半導体の組み合わせで統一的かつ
公知の製造法が確立していないのが現状であった。この
ようなことから、これまでトランジスタが発明されて以
来今日まで、電極開発には多大な研究開発の人的かつ資
金的努力が必要とされてきたのである。超ＬＳＩ等の集
積化デバイス製造技術を含めた全半導体デバイス製造技
術において、電極形成技術だけが、今日でも唯一自由な
設計が不可能な要素技術として取り残されていた。
【０００３】ここで、具体的に通常どのように電極形成
を行っているかをＳｃｈｏｔｔｋｙ電極と通電性のＯｈ
ｍｉｃ電極の二つの場合に分けて述べる。
【０００４】まず、Ｓｃｈｏｔｔｋｙ電極では、そのＳ
ｃｈｏｔｔｋｙ障壁を制御することはできないので、通
常はできあがってしまったＳｃｈｏｔｔｋｙ障壁高さを
そのまま受け入れていた。たとえば、シリコンのＳｃｈ
ｏｔｔｋｙダイオードでは、障壁高さは約０．５から
０．７ｅＶ程度とその値がほぼ固定されている。金属を
変えるかまたは熱処理による界面反応を起こさせること
により、障壁高さを多少変化させることができるが、そ
の幅は高々０．２ｅＶ程度である。つまり、Ｓｃｈｏｔ
ｔｋｙデバイスにおいて、デバイス特性の最も重要な指
標であるＳｃｈｏｔｔｋｙ障壁高さをこれまで、自由に
制御することができていなかったわけである。
【０００５】Ｏｈｍｉｃ電極の場合、問題はさらに深刻
である。なぜなら、不可避的にＳｃｈｏｔｔｋｙ障壁が
できてしまうので、界面は通常整流性の抵抗を示し、そ
の逆の通電性のＯｈｍｉｃ電極の形成には、原理的にか
なり難しい技術を要することになる。実際には、これま
でに製造されたほとんど全てのＯｈｍｉｃ電極は、界面
のＳｃｈｏｔｔｋｙ障壁があることを是認し、その障壁
中にリーク電流を流すという方法をとってきた。
【０００６】リーク電流を増加させる方法はいくつかあ
る。デバイス製造に使われる方法は、不純物のドーピン
グによって、電気伝導に寄与する電子ないしホールの濃
度を半導体表面付近で極端に増加させる方法である。こ
れによりＳｃｈｏｔｔｋｙ障壁の幅、つまり、空乏層幅
を極めて薄くできるので、この薄い空乏層中にトンネル
電流によるリーク電流を流すことができる。しかし、Ｓ
ｉＣやＧａＮ等開発途上の新半導体材料では、通常高濃
度の不純物ドーピングが難しいので、必要な低い抵抗値
を持つ電極形成ができない場合が多い。また、イオン注
入装置ないしガスによる不純物拡散のための電気炉が必
要になるので、簡便な方法ではない。さらに、不純物濃
度は１０２０ｃｍ−３個程度が上限であるので、それに
よって空乏層幅の最小値が必然的に決まってしまう。こ
れがＯｈｍｉｃ電極の界面抵抗の技術的限界値を決めて
しまい、原理的にこの方法では界面抵抗をゼロにできな
い。さらに、高濃度ドーピング領域と、そうでない低濃
度ドーピングの基板側との間で電子やホールの反射が起
こるので、これがさらに電極の抵抗を押し上げてしま
う。以上のことから、シリコンを例にとると、Ｏｈｍｉ
ｃ電極での界面抵抗値の技術的限界は、１０−８Ωｃｍ
２ 程度に制限されている。
【０００７】別のＯｈｍｉｃ電極の形成方法として、熱
処理を施し低抵抗化を図るやり方がある。電極金属を堆
積した後、熱処理を行うと、金属と半導体の間で界面化
学反応が起こり、界面付近で半導体の金属化が進行す
る。これにより、Ｓｃｈｏｔｔｋｙ障壁の空乏層中に不
純物準位や欠陥準位を誘起することができ、これがリー
ク電流を発生させる。この方法は、簡便でありまた高濃
度ドーピングの方法と併用できるという利点を持ってい
るので、通常のＯｈｍｉｃ電極製造プロセスで必ず用い
られる。しかし、界面反応は、一つ一つの金属／半導体
の系で異なり、また熱処理温度とその時間に大きく依存
してその反応形態が様々に変化するという複雑さを持っ
ている。しかも反応系によっては、シリコンの合金化に
代表されるように、加熱することにより良好なＳｃｈｏ
ｔｔｋｙ障壁を形成してしまうことも非常に多く、加熱
によってＯｈｍｉｃ性が必ずしも強まるわけではない、
という決定的な欠点を有している。
【０００８】さらに他の方法としては、半導体の表面に
その半導体よりもバンドギャップの小さな半導体を結晶
成長させて、これにより最大可能Ｓｃｈｏｔｔｋｙ障壁
高さを低く押さえ、Ｏｈｍｉｃを形成しやすくする方法
もある。この方法は、半導体をヘテロエピタキシーする
ことになるので、それが可能な半導体系に限られる。ま
たヘテロエピタキシー自身が高度が技術であるので、製
造プロセスが複雑になり、生産コストを押し上げる。従
って、このような方法が適切なのは、ＧａＮ等、高濃度
不純物ドーピングが難しいワイドバンドギャップの新半
導体材料に限られる。
【０００９】以上の三つの方法は、デバイス製造に向い
た大型のプロセス装置類を使用する方法であって、簡便
な方法ではない。従って、材料の電気的特性評価やデバ
イス開発の基礎段階の研究開発では、もっと簡便な半導
体のスクラッチングによる方法が用いられることもあ
る。ここでのスクラッチングとは、半導体の表面をダイ
ヤモンド針などで傷つけて表面に荒れを作ることをい
う。荒い表面では、構造的欠陥が多数誘起され、これに
よって、リーク電流が増加する。この方法は、デバイス
製造での微細化には全く不都合な方法である。また、ほ
とんどの場合で、良好な界面抵抗値を得ることができな
い。
【００１０】以上のように、これまでには、経験則に頼
って電極形成がなされてきた。その根本原因は、金属／
半導体界面の電位障壁の形成メカニズムの統一的理解が
なされていなかったことにつきる。
【００１１】Ｓｃｈｏｔｔｋｙ障壁の非制御性およびそ
れが本質的原因となっているＯｈｍｉｃ接触形成の複雑
さは、元来Ｓｃｈｏｔｔｋｙ障壁高さが固定されている
ことに由来している。Ｓｃｈｏｔｔｋｙ障壁高さが固定
されていることは、金属／半導体の界面では、半導体の
バンドギャップ中にフェルミ準位が固定されていること
と等価である。このフェルミ準位の固定を、通常フェル
ミ準位のピニングとしう。このピニングは、界面で半導
体のバンドギャップ中に電子的準位が発生していること
によって起こっている。この界面準位に、ｎ型半導体で
は電子が、またｐ型半導体ではホールが、半導体バルク
から流入してトラップされ、これによって生ずる半導体
バルクと界面の電気的二重層によってポテンシャル障壁
すなわちＳｃｈｏｔｔｋｙ障壁が形成している。
【００１２】ここで、Ｓｃｈｏｔｔｋｙ障壁の展開を展
望すると、半世紀前の１９４７年にＪ．Ｂａｒｄｅｅｎ
は、界面準位の原因はもともと半導体の表面に存在する
ダングリングボンドなどに原因する電子的準位であると
主張した。しかしその後、当時の技術をもってしてはこ
の表面準位密度を制御することが不可能であったことか
ら、表面準位密度は制御不可能な本質的なものであり、
固体中に埋もれた界面の電子準位はさらに制御不能な本
質的電子準位であるという考え方に傾いていった。この
ピニングは本質的なものであり、従って人為的に制御で
きないというこの理論は、やがて界面準位の発生原因と
して金属誘起準位（Ｍｅｔａｌ−ｉｎｄｕｃｅｄ Ｇａ
ｐ Ｓｔａｔｅｓ： ＭＩＧＳ）の理論に発展していっ
た。これは、半導体上に金属が近づくだけで界面準位が
誘起されるというもので、このＭＩＧＳ理論に従えば、
Ｓｃｈｏｔｔｋｙ障壁の高さの制御は原理的に不可能に
なる。１９６５年にＶ．Ｈｅｉｎｅがこの考え方を提唱
して以来、今日までこの考え方が主流をなしてきた。こ
のＭＩＧＳ理論がＳｃｈｏｔｔｋｙ障壁を制御しようと
する技術的研究を阻害してきたのである。理論はどうで
あれ、実際に界面準位密度を制御できる高度な技術がこ
れまで存在しなかったのもまた事実である。
【００１３】本発明では、このピニングとそれの原因た
る界面準位が本来的なもの（ｉｎｔｒｉｎｓｉｃ）であ
るという考え方から脱却し、界面準位が現在の高度な表
面原子制御技術を利用することにより低減可能な外因的
要因（ｅｘｔｒｉｎｓｉｃ）であることを実証してい
る。
【００１４】ここで、ピニングに関する数量的扱いにつ
いて述べると、Ｓｃｈｏｔｔｋｙ障壁に関して最初に言
及したのは、Ｗ．Ｓｃｈｏｔｔｋｙであり、１９４２
年、Ｓｃｈｏｔｔｋｙ障壁高さφbnは、以下のように与
えられると提案した。
【００１５】
【数１】φｂｎ＝φｍ −χＳ ＋Ｃ （１） ここで、φｍ は金属の仕事関数、χＳ は半導体の電子
親和力である。Ｃは数百ｍｅＶ以下の微小定数である。
ｐ型半導体のＳｃｈｏｔｔｋｙ障壁高さφbpは、ピニン
グフリー状態では、以下のようになる。
【００１６】
【数２】 φｂｐ＝Ｅｇ −（φｍ −χＳ ＋Ｃ）＝Ｅｇ −φｂｎ （２） この（１），（２）式は、Ｓｃｈｏｔｔｋｙ−Ｍｏｔｔ
のモデルと呼ばれるものであるが、実際にはこれまでこ
の式に従う界面は実現されていなかった。現実のこれま
での界面は（３）式に従う。
【００１７】
【数３】φｂｎ＝Ｓ（φｍ −χＳ ）＋Ｃ （３） ここで、Ｓはφｂｎのφｍ への依存性を表す係数で、
０≦Ｓ≦１の範囲をとる。Ｓが０なら、φｂｎは一定に
なり、強くピニングされた界面になる。この状態は、Ｂ
ａｒｄｅｅｎ障壁と呼ばれる。反対にＳが１なら（１）
式となり、Ｓｃｈｏｔｔｋｙ−Ｍｏｔｔの式に従う、ピ
ニングフリーの界面である。現実の界面は通常その両者
の間にある。これまで、このＳ−ｆａｃｔｏｒは個々の
半導体に固有な物理量であると考えられ、その制御はで
きないと信じられてきた。
【００１８】表１に代表的な半導体に おけるＳ−ｆａ
ｃｔｏｒの値とこれまで作成されたＳｃｈｏｔｔｋｙ障
壁高さの電流電圧特性から求められた最小値と最大値を
示す。
【００１９】
【表１】 ０１
【００２０】図１は、この表１を理解しやすくするため
に、ｎ型Ｓｉ（００１）基板を例に取り、金属の仕事関
数に対してＳｃｈｏｔｔｋｙ障壁高さをプロットしたグ
ラフである。この図１から明らかなように、これまで
は、個々の金属に対しては、Ｓｃｈｏｔｔｋｙ障壁高さ
はその範囲が限られていた。また、金属を変えてもその
下限と上限が存在した。結果として、自由にその高さを
制御することは、従来不可能であった。
【００２１】
【発明が解決しようとする課題】本発明では、トランジ
スタが発明されて以来の重要な課題であった、電極金属
と半導体間の界面に形成するＳｃｈｏｔｔｋｙ障壁高さ
の非制御性を克服する。また、従来は別の問題と捉えら
れてきたＯｈｍｉｃ電極の非制御性という技術的かつ科
学的課題を解決する。また、歴史的に別々に科学的に取
り扱われ、技術的にも全く別の課題として扱われてきた
Ｓｃｈｏｔｔｋｙ電極とＯｈｍｉｃ電極を、統一的に理
解し、一つの原理の元に両者を制御する体系だった技術
を提供することを課題とする。具体的には、従来全く不
可能であった、界面でのフェルミ準位のピニングに関す
る非制御性の問題を解決することを課題としている。
【００２２】すなわち、本発明の目的は、半導体上への
電極の電気的特性を自由に制御し、Ｓｃｈｏｔｔｋｙ電
極とＯｈｍｉｃ電極の全く新しい作成方法を提供するこ
とである。
【００２３】さらに、本発明の目的は、電極金属と半導
体間の界面に形成されるＳｃｈｏｔｔｋｙ障壁高さが制
御された高さである、半導体に設けた電極構造を提供す
ることでる。
【００２４】
【課題を解決するための手段】上記目的を達成するた
め、本発明は半導体基板表面を酸化エッチングで処理し
た後、熱水又は沸騰水処理して半導体基板の表面を平坦
化し、その表面の上に電極金属材料を蒸着することによ
り、電極金属の仕事関数のみによって接触抵抗を制御さ
れる電極を作成する方法を提供する。
【００２５】
【発明の実施の形態】Ｓｃｈｏｔｔｋｙ障壁の非制御性
という課題を解決するには、界面準位密度を低減できれ
ばよい。本発明では、界面準位密度の低減は、金属電極
堆積前の半導体表面の表面準位密度を低減することによ
り実現される。この表面準位密度の低減は、基本的に半
導体の表面を原子レベルでフラットにすることにより実
現できる。
【００２６】原子レベルで半導体表面をフラット化する
と、表面準位の原因となるダングリングボンドを発生す
る原子ステップ密度や不安定な表面吸着原子の量を低減
できる。この表面準位密度の低減が結果として界面準位
の低減に劇的な効果をもたらす。本発明に従って、はじ
めて原子レベルの平坦化が表面準位密度を低減すること
を発見したことと、その表面準位密度の低減が界面準位
密度の低減に非常に効果的であることを見出し、実証し
た。
【００２７】近年、半導体の表面を原子レベルで平坦に
する技術は急速に進歩し、かつその方法は多岐にわたっ
ている。本発明では、その最新で公知の原子レベルのフ
ラット化技術を用いて実証した。ただし、本発明は、こ
の原子レベルのフラット化の個々の特定のフラット化技
術に限定されない。また、表面を原子レベルでフラット
にする技術は重要なものでも幾つかあるが、そのどれも
が界面準位の低減に効果的であることが、本発明により
実証された。
【００２８】従来は、特にＯｈｍｉｃ接触では、界面の
理想性、つまり急峻性や原子レベルでの構造的接合性を
意図的に低下させることでそれを実現してきた。これに
対して、本発明は、それとは正反対の概念に基づいてい
る。
【００２９】以下に、原子レベルで半導体をフラットに
する方法について具体的に説明する。この方法では、酸
化条件をうまく設定することにより、原子的にフラット
に酸化が進み、エッチング後の半導体表面を結果として
初期表面よりもフラット化できる。
【００３０】別の方法としては、ｐＨ調整した希フッ酸
処理法が挙げられる。アンモニア水を希フッ酸に混合す
ることにより、ｐＨをアルカリ側に振ることができる。
このような溶液は、多量に存在するＯＨ基の弱いエッチ
ング作用により、半導体表面を原子レベルでフラットに
する作用を持っている。類似した方法として、沸騰水に
半導体を浸す方法もある。この方法は、純水の弱いエッ
チング作用により、やはり半導体表面を原子レベルでフ
ラットにできる。
【００３１】また、水素ガス中での高温加熱処理も表面
をフラットにする作用を持っている。さらに、ホモエピ
タキシャル成長も成長速度を比較的遅く設定することに
より、原子の表面マイグレーションを促進することがで
き、やはり、結晶成長表面をフラット化できる。最後の
例としては、エレクトロマイグレーションを利用する方
法もある。エレクトロマイグレーションとは、試料に電
気を流すことにより、その流した方向ないしその逆の方
向に表面原子が移動する現象である。この方法を使え
ば、条件によっては、表面をフラット化できる。具体的
には、以上のような方法が挙げられるが、これらに限定
されることなく、その他の原子的に表面をフラットにす
る技術は存在であっても、原子レベルでのフラット化が
得られるものであれば同様に使用することができる。の
ようなものいずれも、界面準位の低減に効果的である。
【００３２】原子的にフラットにするということを、以
下に、さらに詳しく説明する。原子的にフラットであれ
ば、それは、一つの原子的に平坦な面つまりテラスが広
く存在することになる。このことは直接的に、原子ステ
ップ密度が低いことを示し手いる。ステップの表面原子
には、テラス上の原子よりも一般にダングリングボンド
が多く存在する。テラス上のダングリングボンドは、界
面形成後に金属との結合により消失してしまうが、ステ
ップでのダングリングボンドはその原子層分の段差のお
かげで完全に消失しない。従って、界面形成後の界面準
位の主な発生原因はステップでのダングリングボンドに
なっている。言い換えれば、ステップ密度を低減すれば
界面準位密度を低減できる。ここから、界面準位密度を
低減するには、ステップ密度を低減するように表面をフ
ラット化すればよいことがわかる。つまり、たとえ、ミ
クロンサイズより大きな視野で表面がフラットになって
いなくても、もっとミクロな領域で広いテラスを持って
いれば、それでも界面準位は低減できるのである。従っ
て、原子レベルで広いテラスを有する界面を有する電極
構造は、たとえそれがもっと広い範囲では凹凸構造をも
っていようとも、界面準位密度の低下が起こるので、本
発明の範囲内である。
【００３３】以上のような方法で、界面準位密度を低減
してやれば、フェルミ準位のピニングは消失する。その
ようなピニングフリーの界面で電位障壁を決めるのは、
金属と半導体のフェルミ準位の高さの差つまり仕事関数
差だけである。この場合は、（１），（２）式のＳｃｈ
ｏｔｔｋｙ−Ｍｏｔｔの式に従う。従ってｎ型半導体で
は、高い仕事関数の金属を電極として用いれば、Ｓｃｈ
ｏｔｔｋｙ障壁が形成され、低い仕事関数の金属を用い
れば、Ｏｈｍｉｃ接触が形成する。Ｓｃｈｏｔｔｋｙ障
壁高さを制御するには、金属を仕事関数の観点から選定
してやるだけでよい。ｐ型については、仕事関数の大き
さの関係がｎ型とは逆になるだけで、考え方は同じであ
る。
【００３４】本発明の手法を用いると、Ｓｃｈｏｔｔｋ
ｙ障壁の最小値を０ｅＶ（図２の領域（１））に、最大
値をそのバンドギャップ幅（図２の領域（２））まで拡
大することができる。
【００３５】また、ピニングの程度つまりＳ−ｆａｃｔ
ｏｒを制御することにより、実際にはＳｃｈｏｔｔｋｙ
障壁高さも変化するので、同一の金属を用いていても、
界面準位密度を制御することにより、Ｓｃｈｏｔｔｋｙ
障壁高さを制御することもできる。このピニング制御が
可能となったことにより、個々の金属に対してＳｃｈｏ
ｔｔｋｙ障壁高さを任意に制御可能となる。このことに
より、図２の領域（３）と（４）にＳｃｈｏｔｔｋｙ障
壁高さの制御範囲を拡大できる。
【００３６】以上のように、図２の領域（１）から
（４）への拡大は本発明により可能になった。従って、
ある金属に対して、これらの領域内にあるＳｃｈｏｔｔ
ｋｙ障壁高さを有する電極は、本発明の範囲に入る。本
発明は、材料によらない一般化された発明であるから、
全ての半導体のｎ型およびｐ型の基板に対して、この図
２に示された発明領域が設定できる。代表的な半導体材
料に対しては、表１にその範囲が示されている。
【００３７】本発明の別の重要な点は、Ｓｃｈｏｔｔｋ
ｙ／Ｏｈｍｉｃ性の制御を熱処理無しで行うことができ
ることにある。しかし、もし電極金属堆積後に熱処理を
施しても、もともと原子的にフラットな表面が用意され
ているので、界面での金属と半導体の界面反応も面内で
より均一に起こるので、反応後もよりフラットな界面を
形成する。従って、本方法は熱処理を行う電極に対して
も有効である。
【００３８】
【実施例】（実施例１） Ｏｈｍｉｃ性確認 本実施例では、６Ｈ−ＳｉＣを半導体として用いた。Ｓ
ｉＣ基板として、真空昇華法で作成したｎ型６Ｈ−Ｓｉ
Ｃを用いた。この基板のキャリア密度は、約１×１０
１７ｃｍ−３である。このキャリア密度では、通常、半
導体は金属的ではなくＯｈｍｉｃ性接触は作成しにく
い。この基板を有機洗浄した後、ＳｉＣ基板を酸素雰囲
気で満たした電気炉内に挿入し、酸化を行う。これによ
り５０ｎｍ程度の酸化膜を作成した。その後、その酸化
膜を５％に希釈したフッ酸に浸して除去する。
【００３９】このＳｉＣ基板に、代表的な高融点金属で
あり仕事関数の低いチタンを蒸着する。チタンの仕事関
数は４．４ｅＶであり、従来Ｏｈｍｉｃ電極として用い
られてきたＮｉの５．３ｅＶよりも０．９ｅＶ低い値を
持っている。この時のＳｉＣ基板は加熱していない。蒸
着膜圧は、約５００ｎｍである。また、蒸着は全面には
行わず、後の電気的測定のための直径０．３０ｍｍの円
形穴のある金属マスクを通して行われる。
【００４０】真空装置からとりだした試料の電流電圧特
性を図３の直線（ａ）に示す。この測定は、隣接電極間
で行われた。図３に示された直線性は、整流性の特徴で
ある非線形性がないことから、この電極がＯｈｍｉｃ性
であること、つまり電圧に対して電流が比例する関係に
あることがわかる。また、その界面抵抗は、６．７×１
０−２Ωｃｍ２ であり、２×１０１７ｃｍ−３という
低いキャリア密度のＳｉＣ試料としては、理論的に最良
の低抵抗のＯｈｍｉｃ性接触が得られていることがわか
る。
【００４１】なお、酸化エッチングを行わない単なる５
％フッ酸処理では、図４のようにＯｈｍｉｃ性は得られ
ず、Ｓｃｈｏｔｔｋｙ特性を示した。
【００４２】（実施例２） Ｏｈｍｉｃ性確認 次に、電極金属としてチタン（Ｔｉ）の代りに、遷移金
属ではなく、かつ融点の低いIII 族元素のアルミニウム
（Ａｌ）を用いた。この場合も実施例１と同様なＯｈｍ
ｉｃ性接触が得られている。アルミニウムの仕事関数
は、４．３ｅＶである。チタンと同じ条件で作成したア
ルミニウム電極の電流電圧測定結果は、図５に示してあ
る。実施例１の場合と同様に、電流−電圧特性は直線性
を示し、その界面抵抗は、１．４×１０−２Ωｃｍ２
程度であり、２×１０１７ｃｍ−３という低いキャリア
密度のＳｉＣ試料としては、理論的に最良の低抵抗のＯ
ｈｍｉｃ性接触が得られていることがわかる。
【００４３】実施例１と実施例２との共通点は、ＳｉＣ
電極金属として従来の方法で使用されてきた貴金属類よ
りも１ｅＶ程度も低い仕事関数の金属を使用しているこ
とである。いずれも、本発明の目的を達成する効果を得
ている。
【００４４】（実施例３） Ｏｈｍｉｃ性確認 Ｓｉ基板の場合も本発明の手法で、Ｏｈｍｉｃ性を実現
した。電極金属としてアルミニウムを用いた。電極アル
ミニウムの蒸着前に、Ｓｉ基板を沸騰水に浸し、原子レ
ベルで表面をフラットにする処理を施してある。図６の
（ｃ）からわかるように、本電極は直線性の良いＯｈｍ
ｉｃ接触である。これまでは、図１で示されているよう
に、どの金属を用いても高濃度ドーピングを行っていな
いＳｉ基板に対しては、Ｏｈｍｉｃ性が見いだされたこ
とはなかった。実際、図７にあるように、５％フッ酸処
理では、φｂｎが０．６９ｅＶのＳｃｈｏｔｔｋｙ障壁
が得られている。なお、この図７のデータに対して施し
た処理と同じ５％フッ酸処理を行ったものと熱水処理を
施したものを図６の（ａ）と（ｂ）にそれぞれ示してあ
る。図６の（ａ）〜（ｃ）を比較すると、平坦化処理を
進めるに従って、電流が増大し、接触抵抗値が下がって
くるのがわかる。本実施例では、ドーピング濃度は、７
×１０１６ｃｍ−３であって、空乏層幅は十分に厚くト
ンネリングが原理的に起らない濃度のものを使用してい
る。従って、この実施例でのＯｈｍｉｃ性は、Ｓｃｈｏ
ｔｔｋｙ障壁が十分に低くなったことにより実現された
ことがわかる。
【００４５】（実施例４） 電極構造の構造的均一性 本発明の電極作成方法で作成した電極は、極めて平坦性
が高い。図８，図９に熱処理を用いない本方法で作成さ
れたＳｉＣ上のＴｉ電極（図８）と、従来の熱処理方法
により作成されたＳｉＣ上のＮｉ電極（図９）の写真を
示す。Ｔｉ電極は、ｎ型ＳｉＣ基板を（１）の実施例で
使用したものと同じ有機溶媒で洗浄し、この基板上にＮ
ｉを蒸着により堆積した後、１０００℃で熱処理して作
成した。図９（Ａ）はこのＮｉ電極の表面の顕微鏡写真
であり、（Ｂ）は（Ａ）に示すＮｉ電極の模式的拡大断
面図である。図８（Ａ）は実施例１に従って作成したＴ
ｉ電極の表面の顕微鏡写真であり、（Ｂ）は（Ａ）に示
すＴｉ電極の模式的拡大断面図である。図８，図９にお
いて、１はＳｉＣ基板、２は電極の外郭線、３はＮｉ電
極、４はＴｉ電極である。両電極の直径はそれぞれ０．
３ｍｍである。図１０に示すＮｉ電極３では表面が荒れ
ており、明らかに構造的均一性を欠いていることがわか
る。これに対して、図９に示す本発明のＴｉ電極４では
このような表面状態の異なる領域の存在が認められず、
電極の外郭線２の内側は均一性を有し、平坦性が高く構
造的に優れていることがわかる。図８（Ｂ）に示す本発
明の方法に従って作成した電極は表面の凹凸が５ｎｍ以
下であり、図９（Ｂ）の従来法に従って作成した電極は
表面の凹凸が２００ｎｍに達しており、本発明の電極作
成方法により作成した電極の方がその表面の平坦性が飛
躍的に良好であることがわかる。
【００４６】（実施例５） 原子的フラット化処理依存
性−エピタキシャル成長 実施例１では、研磨直後のＳｉＣ基板を用いた。ここで
は、研磨基板とそれにＳｉＣをホモエピタキシャル成長
した試料の二つを用いて、その違いを調べた。エピタキ
シャル基板では、表面の平坦化が進んでいるので、界面
準位密度がより低下し、その結果としてＳｃｈｏｔｔｋ
ｙ障壁高さが下がり、Ｏｈｍｉｃ性が強まると期待され
る。実際、実施例１の研磨直後に基板での界面抵抗値
１．２×１０−２Ωｃｍ２ （図３の直線（ｃ））は、
エピタキシャル基板では、６×１０−３Ωｃｍ3 に改善
されている（図３の直線（ｄ））。このことは、原子レ
ベルの平坦化そして界面準位密度の低減にエピタキシャ
ル成長が有効であることを示している。
【００４７】（実施例６） 原子的フラット化処理依存
性−酸化とエッチング 酸化とその酸化膜のエッチングが界面準位密度の低減に
もたらす効果については、実施例１に示した通りであ
る。また、図６の（ｂ）熱水処理と（ｃ）酸化エッチン
グとその後の熱水処理の場合を比べるとわかるように、
Ｓｉ基板の場合でも酸化とエッチングが界面準位密度の
低減に効果的であることがわかる。
【００４８】（実施例７） 原子的フラット化処理依存
性の実施例−熱水処理 熱水ないし沸騰水処理もやはり、界面準位密度の低減に
効果的である。沸騰水とはここでは、１００℃の沸騰し
た純水を指す。熱水とは１００℃より低い温度の加熱さ
れた純水である。図３の直線（ｃ）は、直線（ａ）に示
されている酸化／エッチング処理した基板を、沸騰した
純水に１０分間浸す処理を行った後、金属を蒸着法で堆
積したＳｉＣ基板上への電極の電圧電流特性である。直
線（ａ）に比べ直線（ｃ）はその界面抵抗が１．２×１
０−２Ωｃｍ２ に改善されていることがわかる。ま
た、図６の（ａ）５％フッ酸処理と（ｂ）熱水処理とを
比べるとわかるように、Ｓｉ基板の場合、熱水処理が界
面準位密度の低減に効果があることがわかる。
【００４９】（実施例８） 原子的フラット化処理依存
性−ｐＨ調整した希フッ酸処理 ｐＨ調整した希フッ酸処理もやはり、界面準位密度の低
減に効果的である。図３の直線（ｂ）は、直線（ａ）に
示されている酸化／エッチング処理した基板を、ｐＨ調
整した希フッ酸に１０分間浸す処理を行った後、金属を
蒸着法で堆積した電極の電圧電流特性である。この時の
希フッ酸のｐＨ値は１０である。直線（ａ）に比べ直線
（ｂ）はその界面抵抗が１．５×１０−２Ωｃｍ２ に
改善されていることがわかる。
【００５０】（実施例９） リークの少ないＳｃｈｏｔ
ｔｋｙ電極作成 ６Ｈ−ＳｉＣ（０００１）面に金電極を作成した場合を
図１０に示す。通常の５％フッ酸処理したＳｉＣ表面の
場合は、逆方向リーク電流は１０−７Ａ／ｃｍ２度であ
る。酸化／エッチング処理を施すと、１０−１９ Ａ／
ｃｍ２ 以下になり、劇的に１２桁もリーク特性が改善
する。さらに、沸騰水処理を施すと、１０−２１ Ａ／
ｃｍ２ でさらに２桁も特性が改善する。これは、平坦
化を促進する酸化／エッチング処理と沸騰水処理によ
り、Ｓｃｈｏｔｔｋｙ障壁のピニングが弱まったことを
示している。従来、処理を変えるとＳｃｈｏｔｔｋｙ障
壁の高さやリーク電流特性がバラツクという非常に漠然
とした現象が、ここでははっきり理解され、Ｓｃｈｏｔ
ｔｋｙの質的向上のための体系だった技術的指針が初め
て与えられた。なお、本例は電極に対して一切の熱処理
を行っていない。従って、本例により熱処理を伴わずに
高品質なＳｃｈｏｔｔｋｙ電極が形成できることが示さ
れた。
【００５１】（実施例例１０） ピニング制御とＳｃｈ
ｏｔｔｋｙ障壁高さ制御 最後に、最も重要な実施例を示す。図１１は、６Ｈ−Ｓ
ｉＣ（０００１）面上に様々な金属を堆積したときのＳ
ｃｈｏｔｔｋｙ障壁高さを示している。横軸は、金属の
仕事関数である。通常の前処理である５％フッ酸処理の
場合は、Ｓｃｈｏｔｔｋｙ障壁の高さは、金属の仕事関
数にほとんど依存せず、その傾きＳ−ｆａｃｔｏｒは、
約０．２である。次にＳｉＣを酸化／エッチング処理に
より、原子レベルの平坦化を進めると、Ｓ＝８になり、
ほとんどピニングフリーの状態になっていることがわか
る。さらに沸騰水処理を施すと、Ｓ＝１．０になり、ピ
ニングが完全にはずれている。もともとピニングする半
導体に対して、ピニングフリーを実現したのは本発明の
成果である。この結果、金属の仕事関数を変えるだけ
で、Ｓｃｈｏｔｔｋｙ障壁を自由に変えることができる
ことがこの図１１にはっきりと示されている。また、同
じ金属を使っても、原子レベルの平坦化処理の方法を変
えるだけで、Ｓｃｈｏｔｔｋｙ障壁高さが変化している
ことも示されている。なお、Ｏｈｍｉｃ性の得られたＴ
ｉ電極に対しては、その接触抵抗値から理論に障壁高さ
を見積もってその値を使って示してある。
【００５２】図１２に６Ｈ−ＳｉＣ（０００１）基板に
対して作成された従来のＳｃｈｏｔｔｋｙ電極のＳｃｈ
ｏｔｔｋｙ障壁高さと、本発明による実施例を示す。厳
密な比較のために、従来のデータは、清浄表面に対して
電極作成された、室温でのＩ−Ｖ測定値のみをプロット
してある。従来のデータは、白抜きの領域内に入ってい
る。本発明による酸化／エッチング処理誤に沸騰水処理
を施したＴｉ，Ｍｏ，Ａｕ電極は、それぞれ領域
（１），（４），（２）にプロットされている。このこ
とは、従来不可能であったＳｃｈｏｔｔｋｙ障壁高さの
下限（領域（１））と上限（領域（２））を越えるＳｃ
ｈｏｔｔｋｙ障壁高さが可能になったことを示してい
る。また、領域（４）にプロットされているＭｏ電極
は、従来のより低い仕事関数をもったＴｉ等の電極と同
じ障壁高さを与えている。このことは、あるＳｃｈｏｔ
ｔｋｙ障壁高さを与えるのに、従来ではピニング作用に
より適切とは考えられなかった金属を、本発明の方法に
より用いることができることを示している。以上のよう
に、本発明により、Ｓｃｈｏｔｔｋｙ障壁高さが自由に
制御できるようになった。
【００５３】
【発明の効果】本発明に従えば、従来経験に頼ってい
た、Ｓｃｈｏｔｔｋｙ電極とＯｈｍｉｃ電極の開発が、
非常に短縮されるので、ほとんどの電子デバイスの電極
に、この技術が利用されるようになる。
【００５４】本発明は、従来の経験に頼った方法に較
べ、体系化されており、電極の開発労力が飛躍的に低減
する。また、熱処理を必要としないので、熱処理を必要
とする従来方法に較べ、電極構造の安定性が飛躍的に高
まる。また、Ｏｈｍｉｃ電極作成の場合は、従来法で
は、半導体に高濃度の不純物のドーピングを必要とした
が、本発明では、全く高濃度のドーピングは必要なく、
非常に簡便にＯｈｍｉｃ性電極が作成できる。また、従
来のＳｃｈｏｔｔｋｙ障壁中への漏れ電流に頼っていた
方法とは違い、障壁高さをゼロにできるので、従来実現
不可能であった、原理的に界面抵抗がゼロの高性能なＯ
ｈｍｉｃ電極を形成できる。
【００５５】また、従来はほとんど制御不可能であった
Ｓｃｈｏｔｔｋｙ障壁高さを、界面準位密度の制御と金
属の仕事関数の選定により、自由に制御できるようにな
った。これにより、初めて自由にＳｃｈｏｔｔｋｙデバ
イスの設計が可能になる。
【００５６】本発明を実施するには、技術的には、半導
体の表面をできるだけ原子レベルでフラットにすれば良
いが、原子レベルのフラット化技術には、公知の多種多
様な方法があり、それを利用するだけでよい。従って、
本方法を実施するのに問題となる技術的課題は存在しな
い。
【図面の簡単な説明】
【図１】ｎ型Ｓｉ（００１）基板上に従来作成されたＳ
ｃｈｏｔｔｋｙ電極のＳｃｈｏｔｔｋｙ障壁高さをその
電極金属の仕事関数に対してプロットしたグラフであ
る。
【図２】図１と同じグラフ上に、本発明による電極作成
方法で可能になるＳｃｈｏｔｔｋｙ障壁の領域を領域
（１）から（４）で示したグラフである。
【図３】本発明の実施例に従うＳｉＣ上のＴｉ電極の電
流−電圧特性を示す特性図である。
【図４】従来の５％フッ酸処理を行ったＳｉＣ上のＴｉ
電極の電流−電圧特性を示す特性図である。
【図５】本発明に従うＳｉＣ上のＡｌ電極の電流−電圧
特性を示す特性図である。
【図６】本発明の実施例に従うＳｉ上のＡｌ電極の電流
−電圧特性を示す特性図である。
【図７】従来の５％フッ酸処理を行ったＳｉ（１１１）
上のＡｌ電極の電流−電圧特性を示す特性図である。
【図８】（Ａ）は本発明の「電極構造の構造的均一性に
関する実施例」に従う電極作成方法に従って作成したＴ
ｉ電極の表面の顕微鏡写真、（Ｂ）は（Ａ）に示すＴｉ
電極の模式的断面図である。
【図９】（Ａ）は従来の電極作成方法に従って作成した
Ｎｉ電極の表面の顕微鏡写真、（Ｂ）は（Ａ）に示すＴ
ｉ電極の模式的断面図である。
【図１０】本発明の実施例に従う６Ｈ−ＳｉＣ（０００
１）基板上のＡｕ電極の対数表示電流−電圧特性を示す
特性図である。
【図１１】本発明の実施例に従う電極金属の仕事関数に
対して、６Ｈ−ＳｉＣ（０００１）基板上に作成したそ
の電極のＳｃｈｏｔｔｋｙ障壁高さをプロットした特性
図である。
【図１２】本発明の実施例に従う６Ｈ−ＳｉＣ（０００
１）基板上に作成したＳｃｈｏｔｔｋｙ障壁高さを新領
域をプロットした特性図である。
【符号の説明】
１ ＳｉＣ基板 ２ 電極外郭線 ３ Ｎｉ電極 ４ Ｔｉ電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−81220（ＪＰ，Ａ) 特開 平７−161692（ＪＰ，Ａ) 特開 平５−21765（ＪＰ，Ａ) 特開 平６−252380（ＪＰ，Ａ) 特開 昭61−8977（ＪＰ，Ａ) 特開 平７−6971（ＪＰ，Ａ) 特開 平６−216064（ＪＰ，Ａ) 特開 平５−335287（ＪＰ，Ａ) 特開 平９−22880（ＪＰ，Ａ) 「半導体ハンドブック」第２版 昭和 52年11月30日株式会社オーム社発行 Ｐ 317右欄 ”Ｃａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ｈｙｄｒｏｇｅｎ−ｔｅｒｍｉｎ ａｔｅｄ ＣＶＤ ｄｉａｍｏｎｄ ｓ ｕｒｆａｃｅｓ ａｎｄ ｔｈｅｉｒ ｃｏｎｔａｃｔ ｐｒｏｐｅｒｔｉｅ ｓ”，Ｈ．Ｋａｗａｒａｄａ，Ｍ．Ａｏ ｋｉ，Ｈ．Ｓａｓａｋｉ ａｎｄ Ｋ. Ｔｓｕｇａｗａ，Ｄｉａｍｏｎｄ ａｎ ｄ Ｒｅｌａｔｅｄ Ｍａｔｅｒｉａｌ ｓ Ｖｏｌ．３ ｐｐ961−965（1994) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/872

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板表面を酸化エッチングで処理
    した後、熱水又は沸騰水処理して半導体基板の表面を平
    坦化し、その表面の上に電極金属材料を蒸着することに
    より、電極金属の仕事関数のみによって接触抵抗が制御
    される電極を作成することを特徴とする電極作成方法。
JP8068018A 1995-08-25 1996-03-25 電極作成方法 Expired - Lifetime JP2995284B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8068018A JP2995284B2 (ja) 1995-08-25 1996-03-25 電極作成方法
EP96306139A EP0789388B1 (en) 1995-08-25 1996-08-22 Fabrication method for schottky electrodes onto semiconductor devices
DE69635299T DE69635299T2 (de) 1995-08-25 1996-08-22 Herstellungsverfahren von Schottky Elektroden auf Halbleitervorrichtungen
KR1019960035290A KR100463948B1 (ko) 1995-08-25 1996-08-24 전극금속층제조방법,전극제조방법및전극구조물

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-216935 1995-08-25
JP21693595 1995-08-25
JP8068018A JP2995284B2 (ja) 1995-08-25 1996-03-25 電極作成方法

Publications (2)

Publication Number Publication Date
JPH09129901A JPH09129901A (ja) 1997-05-16
JP2995284B2 true JP2995284B2 (ja) 1999-12-27

Family

ID=26409256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8068018A Expired - Lifetime JP2995284B2 (ja) 1995-08-25 1996-03-25 電極作成方法

Country Status (4)

Country Link
EP (1) EP0789388B1 (ja)
JP (1) JP2995284B2 (ja)
KR (1) KR100463948B1 (ja)
DE (1) DE69635299T2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388272B1 (en) 1996-03-07 2002-05-14 Caldus Semiconductor, Inc. W/WC/TAC ohmic and rectifying contacts on SiC
US5929523A (en) * 1996-03-07 1999-07-27 3C Semiconductor Corporation Os rectifying Schottky and ohmic junction and W/WC/TiC ohmic contacts on SiC
US6229193B1 (en) * 1998-04-06 2001-05-08 California Institute Of Technology Multiple stage high power diode
US6803243B2 (en) 2001-03-15 2004-10-12 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
US6884644B1 (en) 1998-09-16 2005-04-26 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
WO2001022474A2 (de) * 1999-09-22 2001-03-29 Siced Electronics Development Gmbh & Co. Kg Verfahren zur herstellung einer halbleitervorrichtung aus siliciumcarbid mit einem schottky-kontakt
US6794684B2 (en) * 2001-02-01 2004-09-21 Cree, Inc. Reflective ohmic contacts for silicon carbide including a layer consisting essentially of nickel, methods of fabricating same, and light emitting devices including the same
US6909119B2 (en) 2001-03-15 2005-06-21 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
US7262434B2 (en) * 2002-03-28 2007-08-28 Rohm Co., Ltd. Semiconductor device with a silicon carbide substrate and ohmic metal layer
US7176483B2 (en) 2002-08-12 2007-02-13 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US7084423B2 (en) * 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US7902029B2 (en) 2002-08-12 2011-03-08 Acorn Technologies, Inc. Process for fabricating a self-aligned deposited source/drain insulated gate field-effect transistor
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
JP2009059996A (ja) * 2007-09-03 2009-03-19 Univ Of Tokyo 半導体装置及びその製造方法
JP4645641B2 (ja) * 2007-12-03 2011-03-09 富士電機システムズ株式会社 ＳｉＣショットキーダイオードの製造方法
JP5511019B2 (ja) * 2011-11-04 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置
DE112012004882B4 (de) 2011-11-23 2022-12-29 Acorn Technologies, Inc. Verbesserung von Metallkontakten zu Gruppe-IV-Halbleitern durch Einfügung grenzflächiger atomischer Monoschichten
JP5885521B2 (ja) 2012-02-01 2016-03-15 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP6356428B2 (ja) * 2014-02-17 2018-07-11 株式会社東芝 半導体装置およびその製造方法
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
US10170627B2 (en) 2016-11-18 2019-01-01 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height
JP6782615B2 (ja) * 2016-11-21 2020-11-11 株式会社デンソー 半導体装置の製造方法
US20230042772A1 (en) * 2020-03-27 2023-02-09 Shindengen Electric Manufacturing Co., Ltd. Wide gap semiconductor device and method for manufacturing wide gap semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4060820A (en) * 1976-01-05 1977-11-29 Raytheon Company Low noise read-type diode
US4301592A (en) * 1978-05-26 1981-11-24 Hung Chang Lin Method of fabricating semiconductor junction device employing separate metallization
EP0111364B1 (en) * 1982-12-08 1989-03-08 Koninklijke Philips Electronics N.V. A semiconductor device comprising at least one schottkytype rectifier having controllable barrier height
US5270252A (en) * 1988-10-25 1993-12-14 United States Of America As Represented By The Secretary Of The Navy Method of forming platinum and platinum silicide schottky contacts on beta-silicon carbide
US5019530A (en) * 1990-04-20 1991-05-28 International Business Machines Corporation Method of making metal-insulator-metal junction structures with adjustable barrier heights
US5087322A (en) * 1990-10-24 1992-02-11 Cornell Research Foundation, Inc. Selective metallization for high temperature semiconductors
JPH06333892A (ja) * 1993-03-22 1994-12-02 Fuji Electric Corp Res & Dev Ltd 電子デバイス

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Ｃａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ｈｙｄｒｏｇｅｎ−ｔｅｒｍｉｎａｔｅｄ ＣＶＤ ｄｉａｍｏｎｄ ｓｕｒｆａｃｅｓ ａｎｄ ｔｈｅｉｒ ｃｏｎｔａｃｔ ｐｒｏｐｅｒｔｉｅｓ"，Ｈ．Ｋａｗａｒａｄａ，Ｍ．Ａｏｋｉ，Ｈ．Ｓａｓａｋｉ ａｎｄ Ｋ．Ｔｓｕｇａｗａ，Ｄｉａｍｏｎｄ ａｎｄ Ｒｅｌａｔｅｄ Ｍａｔｅｒｉａｌｓ Ｖｏｌ．３ ｐｐ９６１−９６５（１９９４）
「半導体ハンドブック」第２版 昭和５２年１１月３０日株式会社オーム社発行 Ｐ３１７右欄

Also Published As

Publication number Publication date
EP0789388B1 (en) 2005-10-19
KR100463948B1 (ko) 2005-04-06
DE69635299D1 (de) 2006-03-02
EP0789388A2 (en) 1997-08-13
EP0789388A3 (en) 1998-09-16
KR970013057A (ko) 1997-03-29
JPH09129901A (ja) 1997-05-16
DE69635299T2 (de) 2006-05-24

Similar Documents

Publication Publication Date Title
JP2995284B2 (ja) 電極作成方法
US5442200A (en) Low resistance, stable ohmic contacts to silcon carbide, and method of making the same
CN102163627B (zh) 具有肖特基势垒二极管的碳化硅半导体装置及其制造方法
US5124779A (en) Silicon carbide semiconductor device with ohmic electrode consisting of alloy
JP4190906B2 (ja) シリコン半導体基板及びその製造方法
Teraji et al. Ideal Ohmic contact to n-type 6H-SiC by reduction of Schottky barrier height
US20110006310A1 (en) Semiconductor device and semiconductor device manufacturing method
CN111341839B (zh) 一种p型氮掺杂氧化镓薄膜及其制备方法
IT8222942A1 (it) Procedimento per la fabbricazione di circuiti integrati
JPH0661494A (ja) 縦型ダイヤモンド電界効果トランジスタ及びその製造方法
JP3230650B2 (ja) 炭化けい素半導体基板とその製造方法およびその基板を用いた炭化けい素半導体素子
JPH11297712A (ja) 化合物膜の形成方法及び半導体素子の製造方法
JP3755904B2 (ja) ダイヤモンド整流素子
JPH0794527A (ja) ダイヤモンドヘテロ接合整流素子
US3345222A (en) Method of forming a semiconductor device by etching and epitaxial deposition
US3431636A (en) Method of making diffused semiconductor devices
US10192970B1 (en) Simultaneous ohmic contact to silicon carbide
CN115799345B (zh) 一种氢终端金刚石/氧化镓异质横向二极管及制备方法
JPH10125936A (ja) ショットキーバリア半導体装置およびその製法
JPH04245419A (ja) 半導体基板の製造方法
WO2021210547A1 (ja) 半導体装置
JP3086561B2 (ja) 半導体ダイヤモンド層に対する耐熱性オーミック電極及びその形成方法
JPH11121441A (ja) 炭化けい素半導体基板の製造方法
CN116387354A (zh) 碳化硅半导体器件及其制备方法
JPS6394673A (ja) シヨツトキバリア半導体装置の製造方法

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term