JP2998730B2 - 三重ウェルを有する半導体素子の製造方法 - Google Patents
三重ウェルを有する半導体素子の製造方法Info
- Publication number
- JP2998730B2 JP2998730B2 JP9362537A JP36253797A JP2998730B2 JP 2998730 B2 JP2998730 B2 JP 2998730B2 JP 9362537 A JP9362537 A JP 9362537A JP 36253797 A JP36253797 A JP 36253797A JP 2998730 B2 JP2998730 B2 JP 2998730B2
- Authority
- JP
- Japan
- Prior art keywords
- well
- forming
- region
- mask
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/0191—Manufacturing their doped wells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/22—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
- H10D84/85—Complementary IGFETs, e.g. CMOS
- H10D84/859—Complementary IGFETs, e.g. CMOS comprising both N-type and P-type wells, e.g. twin-tub
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
- H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子製造方法
に関し、特にメモリ素子のトランジスタ形成の際、二つ
のマスクで三重ウェル（Well）を形成して工程の単純化
とともに安定化した特性を有するようにする半導体素子
製造方法に関する。
に関し、特にメモリ素子のトランジスタ形成の際、二つ
のマスクで三重ウェル（Well）を形成して工程の単純化
とともに安定化した特性を有するようにする半導体素子
製造方法に関する。
【０００２】
【従来の技術】半導体素子が高集積化するに伴い半導体
基板の電位とは別途に動作する半導体素子の必要性が浮
上し、その結果、半導体基板に多数のウェルを形成しな
がらウェル内部にさらに他のタイプのウェルが備えられ
た三重ウェルが必要となった。
基板の電位とは別途に動作する半導体素子の必要性が浮
上し、その結果、半導体基板に多数のウェルを形成しな
がらウェル内部にさらに他のタイプのウェルが備えられ
た三重ウェルが必要となった。
【０００３】このような三重ウェルは高エネルギーを有
するイオン注入装置を利用することになる。一方、三重
ウェルを形成する時Ｎ−ウェルとＰ−ウェル全て逆のウ
ェル（Retrograde well ）特性を有することになるが、
Ｎ−ウェルに形成されるPMOS特性の安定化が困難な課題
であった。尚、拡散された三重ウェル（Diffused Tripl
e well）工程の場合には、Ｎ−ウェルとＰ−ウェル全て
ドライブイン工程が必要のため工程が複雑であり、Ｎ−
ウェル領域内部に形成されるＰ−ウェル（以下でＲ−ウ
ェルという）のプロファイル調節（profile control ）
が容易でないという欠点を有する。
するイオン注入装置を利用することになる。一方、三重
ウェルを形成する時Ｎ−ウェルとＰ−ウェル全て逆のウ
ェル（Retrograde well ）特性を有することになるが、
Ｎ−ウェルに形成されるPMOS特性の安定化が困難な課題
であった。尚、拡散された三重ウェル（Diffused Tripl
e well）工程の場合には、Ｎ−ウェルとＰ−ウェル全て
ドライブイン工程が必要のため工程が複雑であり、Ｎ−
ウェル領域内部に形成されるＰ−ウェル（以下でＲ−ウ
ェルという）のプロファイル調節（profile control ）
が容易でないという欠点を有する。
【０００４】さらに、従来には三重ウェルを形成するた
め三つのマスクを利用している。即ち、Ｎ−ウェル内部
にＰ−ウェルを形成するため別途のマスクを用いる煩わ
しさがあった。
め三つのマスクを利用している。即ち、Ｎ−ウェル内部
にＰ−ウェルを形成するため別途のマスクを用いる煩わ
しさがあった。
【０００５】
【発明が解決しようとする課題】本発明は前記の問題点
を解決するためＮ−ウェルを形成する時は別途のドライ
ブイン工程を進めず、フィールド酸化膜を形成する時は
高温の酸化工程でＮ型不純物が基板内部にドライブイン
するよう工程を単純化させた三重ウェル形成方法を提供
することにその目的がある。
を解決するためＮ−ウェルを形成する時は別途のドライ
ブイン工程を進めず、フィールド酸化膜を形成する時は
高温の酸化工程でＮ型不純物が基板内部にドライブイン
するよう工程を単純化させた三重ウェル形成方法を提供
することにその目的がある。
【０００６】さらに、本発明は三重ウェル即ち、Ｐ−ウ
ェル、Ｎ−ウェル、Ｒ−ウェルが一番最適の特性を有す
るドーピングプロファイルを有するよう適切なドーピン
グ濃度とイオン注入エネルギーで順次注入する三重ウェ
ル形成方法を提供することに他の目的を有する。
ェル、Ｎ−ウェル、Ｒ−ウェルが一番最適の特性を有す
るドーピングプロファイルを有するよう適切なドーピン
グ濃度とイオン注入エネルギーで順次注入する三重ウェ
ル形成方法を提供することに他の目的を有する。
【０００７】
【課題を解決するための手段】前記目的の達成のための
本発明は、三重ウェルを有する半導体素子製造方法にお
いて、Ｐ型シリコン基板上に素子分離マスクを形成する
段階と、前記素子分離マスク上部にＮ−ウェルマスクを
形成する段階と、Ｎ型不純物を露出したシリコン基板に
注入しＮ−ウェルインプラント領域を形成する段階と、
前記Ｎ−ウェルマスクを除去した後、熱酸化工程でフィ
ールド領域のシリコン基板を酸化させフィールド酸化膜
を形成するとともに、前記Ｎ−ウェルインプラント領域
にあるＮ型不純物を基板内部にドライブインさせ拡散し
たＮ−ウェルを形成する段階と、前記素子分離マスクを
含むシリコン基板上部にＰ−ウェルマスクを形成する段
階と、露出したシリコン基板と前記Ｎ−ウェル領域にＰ
型不純物の濃度とイオン注入エネルギーを変化させなが
らイオン注入し、Ｐ−ウェルと前記Ｎ−ウェル内部に独
立したＰ−ウェルを形成する段階を含むことを特徴とす
る。
本発明は、三重ウェルを有する半導体素子製造方法にお
いて、Ｐ型シリコン基板上に素子分離マスクを形成する
段階と、前記素子分離マスク上部にＮ−ウェルマスクを
形成する段階と、Ｎ型不純物を露出したシリコン基板に
注入しＮ−ウェルインプラント領域を形成する段階と、
前記Ｎ−ウェルマスクを除去した後、熱酸化工程でフィ
ールド領域のシリコン基板を酸化させフィールド酸化膜
を形成するとともに、前記Ｎ−ウェルインプラント領域
にあるＮ型不純物を基板内部にドライブインさせ拡散し
たＮ−ウェルを形成する段階と、前記素子分離マスクを
含むシリコン基板上部にＰ−ウェルマスクを形成する段
階と、露出したシリコン基板と前記Ｎ−ウェル領域にＰ
型不純物の濃度とイオン注入エネルギーを変化させなが
らイオン注入し、Ｐ−ウェルと前記Ｎ−ウェル内部に独
立したＰ−ウェルを形成する段階を含むことを特徴とす
る。
【０００８】前記の目的を達成するため本発明は、半導
体素子製造方法において、Ｐ型シリコン基板上に素子分
離マスクを形成する段階と、前記素子分離マスク上部に
Ｎ−ウェルマスクを形成する段階と、Ｎ型不純物を露出
したシリコン基板に注入しＮ−ウェルインプラント領域
を形成する段階と、Ｐ型不純物をイオン注入しＰチャン
ネルストップインプラント領域を形成する段階と、前記
Ｎ−ウェルマスクを除去した後、熱酸化工程でフィール
ド領域のシリコン基板を酸化させフィールド酸化膜を形
成するとともに、前記Ｎ−ウェルイオンを基板内部にド
ライブインさせ拡散したＮ−ウェルを形成する段階と、
前記シリコン基板上部にＰ−ウェルマスクを形成する段
階と、露出したシリコン基板と、前記Ｎ−ウェル領域に
Ｐ型不純物をイオン注入してＰ−ウェル領域とＲ−ウェ
ル領域を形成する段階と、前記露出したシリコン基板に
Ｐ型不純物を注入し、Ｐ−ウェル領域とＲ−ウェル領域
より低い深さに内部ウェルインプラント領域を形成する
段階と、前記露出したシリコン基板にＰ型不純物を注入
し、前記内部ウェルインプラント領域より低い深さにＮ
−チャンネルディープインプラント領域を形成する段階
と、前記露出したシリコン基板にＰ型不純物を注入し、
前記Ｎ−チャンネルディープインプラントより低い深さ
にＮ−チャンネルスレショルドインプラント領域を形成
する段階を含むことを特徴とする。
体素子製造方法において、Ｐ型シリコン基板上に素子分
離マスクを形成する段階と、前記素子分離マスク上部に
Ｎ−ウェルマスクを形成する段階と、Ｎ型不純物を露出
したシリコン基板に注入しＮ−ウェルインプラント領域
を形成する段階と、Ｐ型不純物をイオン注入しＰチャン
ネルストップインプラント領域を形成する段階と、前記
Ｎ−ウェルマスクを除去した後、熱酸化工程でフィール
ド領域のシリコン基板を酸化させフィールド酸化膜を形
成するとともに、前記Ｎ−ウェルイオンを基板内部にド
ライブインさせ拡散したＮ−ウェルを形成する段階と、
前記シリコン基板上部にＰ−ウェルマスクを形成する段
階と、露出したシリコン基板と、前記Ｎ−ウェル領域に
Ｐ型不純物をイオン注入してＰ−ウェル領域とＲ−ウェ
ル領域を形成する段階と、前記露出したシリコン基板に
Ｐ型不純物を注入し、Ｐ−ウェル領域とＲ−ウェル領域
より低い深さに内部ウェルインプラント領域を形成する
段階と、前記露出したシリコン基板にＰ型不純物を注入
し、前記内部ウェルインプラント領域より低い深さにＮ
−チャンネルディープインプラント領域を形成する段階
と、前記露出したシリコン基板にＰ型不純物を注入し、
前記Ｎ−チャンネルディープインプラントより低い深さ
にＮ−チャンネルスレショルドインプラント領域を形成
する段階を含むことを特徴とする。
【０００９】本発明では素子分離マスクをシリコン基板
に形成した後、Ｎ−ウェルマスクを利用してＮ型不純物
をシリコン基板にイオン注入した後、フィールド酸化膜
を成長させることにより別途のＮ−ウェルドライブイン
工程が不必要ながらも拡散したＮ−ウェル特性を有する
ようにする長所を有する。さらに、Ｐ−ウェルマスクを
用いてＰ−ウェルとＲ−ウェルを同時に高エネルギーで
イオン注入することにより、NMOSは高エネルギーウェル
形成工程の特性を持たせる長所を有する。
に形成した後、Ｎ−ウェルマスクを利用してＮ型不純物
をシリコン基板にイオン注入した後、フィールド酸化膜
を成長させることにより別途のＮ−ウェルドライブイン
工程が不必要ながらも拡散したＮ−ウェル特性を有する
ようにする長所を有する。さらに、Ｐ−ウェルマスクを
用いてＰ−ウェルとＲ−ウェルを同時に高エネルギーで
イオン注入することにより、NMOSは高エネルギーウェル
形成工程の特性を持たせる長所を有する。
【００１０】即ち、高エネルギーイオン注入方法による
３種類のウェル、即ち、Ｎ−ウェル、Ｐ−ウェル、Ｒ−
ウェルを二つのマスクに同時に形成しながら、Ｎ−ウェ
ル工程をフィールド酸化（Field Oxidation ）前に行う
ことによりフィールド酸化工程後にはＮ−ウェルが拡散
したウェル特性を有するようにした後、Ｐ−ウェルマス
クを用いてＰ−ウェルとＲ−ウェルを同時に形成する。
３種類のウェル、即ち、Ｎ−ウェル、Ｐ−ウェル、Ｒ−
ウェルを二つのマスクに同時に形成しながら、Ｎ−ウェ
ル工程をフィールド酸化（Field Oxidation ）前に行う
ことによりフィールド酸化工程後にはＮ−ウェルが拡散
したウェル特性を有するようにした後、Ｐ−ウェルマス
クを用いてＰ−ウェルとＲ−ウェルを同時に形成する。
【００１１】その時は、別途のドライブイン工程がない
ためＰ−ウェルとＲ−ウェルは高エネルギーウェル特性
を有することになり、それにより工程単純化とともにＮ
−ウェルは拡散したウェル特性を有し、 Ｐ−ウェル、Ｒ
−ウェルは高エネルギーウェル特性を有するよう作るこ
とができる。
ためＰ−ウェルとＲ−ウェルは高エネルギーウェル特性
を有することになり、それにより工程単純化とともにＮ
−ウェルは拡散したウェル特性を有し、 Ｐ−ウェル、Ｒ
−ウェルは高エネルギーウェル特性を有するよう作るこ
とができる。
【００１２】前述した目的及び特徴等、長所は添付の図
と関連する次の詳細な説明を介しより明らかになるだろ
う。
と関連する次の詳細な説明を介しより明らかになるだろ
う。
【００１３】
【発明の実施の形態】以下添付の図を参照して本発明の
実施例を詳細に説明すれば次の通りである。
実施例を詳細に説明すれば次の通りである。
【００１４】図１乃至図４は、本発明により半導体基板
に三重ウェルを形成する段階を示す断面図である。
に三重ウェルを形成する段階を示す断面図である。
【００１５】図１は、Ｐ型シリコン基板（１）上にパッ
ド酸化膜（２）と窒化膜（３）を重合し、マスクを利用
したリソグラフィ工程とエッチング工程でフィールド領
域の窒化膜（３）とパッド酸化膜（２）を除去して素子
分離マスク（３０）を製造したものを示す断面図であ
る。
ド酸化膜（２）と窒化膜（３）を重合し、マスクを利用
したリソグラフィ工程とエッチング工程でフィールド領
域の窒化膜（３）とパッド酸化膜（２）を除去して素子
分離マスク（３０）を製造したものを示す断面図であ
る。
【００１６】図２は、全体的に感光膜を塗布した後、Ｎ
−ウェル形成用マスクを利用して露光し、全体感光膜を
現像して感光膜パターンでなるＮ−ウェルマスク（４）
を形成して前記素子分離マスク（３０）を貫通し、前記
Ｎ−ウェルマスク（４）は貫通されないイオン注入エネ
ルギーでＮ型不純物をシリコン基板（１）に注入してＮ
−ウェルインプラント領域（５）を形成し、引続き前記
素子分離マスク（３０）を貫通できないエネルギーでＰ
型不純物を露出したシリコン基板（１）にイオン注入
し、Ｐチャンネルストップインプラント領域（６）を形
成した断面図であり、前記Ｎ−ウェルインプラント領域
（５）を形成する際の条件は、例えば燐（Ｐ３１）を１
−２Ｅ１３cm-2ドーズ量と１. ５−２MeV のエネルギー
で注入する。そして、前記Ｐチャンネルストップインプ
ラント領域（６）を形成する際、燐を４. ５−５. ５Ｅ
１２cm-2ドーズ量と２００−４００KeV エネルギーで注
入する。
−ウェル形成用マスクを利用して露光し、全体感光膜を
現像して感光膜パターンでなるＮ−ウェルマスク（４）
を形成して前記素子分離マスク（３０）を貫通し、前記
Ｎ−ウェルマスク（４）は貫通されないイオン注入エネ
ルギーでＮ型不純物をシリコン基板（１）に注入してＮ
−ウェルインプラント領域（５）を形成し、引続き前記
素子分離マスク（３０）を貫通できないエネルギーでＰ
型不純物を露出したシリコン基板（１）にイオン注入
し、Ｐチャンネルストップインプラント領域（６）を形
成した断面図であり、前記Ｎ−ウェルインプラント領域
（５）を形成する際の条件は、例えば燐（Ｐ３１）を１
−２Ｅ１３cm-2ドーズ量と１. ５−２MeV のエネルギー
で注入する。そして、前記Ｐチャンネルストップインプ
ラント領域（６）を形成する際、燐を４. ５−５. ５Ｅ
１２cm-2ドーズ量と２００−４００KeV エネルギーで注
入する。
【００１７】図３は、前記Ｎ−ウェルマスク（４）に利
用された感光膜を除去した後、フィールド酸化膜を製造
するための例えば１０００−１２００℃の温度で２０−
５０分程度に熱酸化工程を行いフィールド酸化膜（７）
を形成する。前記フィールド酸化膜（７）を形成する工
程で前記Ｎ−ウェルインプラント領域（５）にあるＮ型
不純物が基板内部に拡散され、拡散したＮ−ウェル
（８）プロファイルを有することになる。尚、前記素子
分離マスク（３０）を除去した後、前記工程後、感光膜
を全体的に塗布してＰ−ウェル形成用マスクを利用して
露光した後、露出した感光膜を形成してＰ−ウェル領域
に予定された地域の感光膜を除去したＰ−ウェルマスク
（１８）を形成してから露出したシリコン基板（１）に
Ｐ型不純物、例えば硼素（Ｂ１１）を２−３Ｅ１３cm-2
のドーズ量と４００−５００KeV エネルギーでイオン注
入してＰ−ウェルインプラント領域（９）とＲ−ウェル
インプラント領域（１０）を同時に形成する。
用された感光膜を除去した後、フィールド酸化膜を製造
するための例えば１０００−１２００℃の温度で２０−
５０分程度に熱酸化工程を行いフィールド酸化膜（７）
を形成する。前記フィールド酸化膜（７）を形成する工
程で前記Ｎ−ウェルインプラント領域（５）にあるＮ型
不純物が基板内部に拡散され、拡散したＮ−ウェル
（８）プロファイルを有することになる。尚、前記素子
分離マスク（３０）を除去した後、前記工程後、感光膜
を全体的に塗布してＰ−ウェル形成用マスクを利用して
露光した後、露出した感光膜を形成してＰ−ウェル領域
に予定された地域の感光膜を除去したＰ−ウェルマスク
（１８）を形成してから露出したシリコン基板（１）に
Ｐ型不純物、例えば硼素（Ｂ１１）を２−３Ｅ１３cm-2
のドーズ量と４００−５００KeV エネルギーでイオン注
入してＰ−ウェルインプラント領域（９）とＲ−ウェル
インプラント領域（１０）を同時に形成する。
【００１８】そして、硼素を１−２Ｅ１３cm-2ドーズ量
と２００−３００KeV エネルギーで注入して内部ウェル
インプラント領域（１１）を形成し、硼素を４−５Ｅ１
２cm-2のドーズ量と８０−２００KeV のエネルギーで注
入してＮ−チャンネルディープインプラント領域（１
３）を形成し、硼素を１. ５−２Ｅ１２cm-2のドーズ量
と２０−３０KeV のエネルギーで注入してＮ−チャンネ
ルスレショルドインプラント領域（１４）を形成した断
面図である。
と２００−３００KeV エネルギーで注入して内部ウェル
インプラント領域（１１）を形成し、硼素を４−５Ｅ１
２cm-2のドーズ量と８０−２００KeV のエネルギーで注
入してＮ−チャンネルディープインプラント領域（１
３）を形成し、硼素を１. ５−２Ｅ１２cm-2のドーズ量
と２０−３０KeV のエネルギーで注入してＮ−チャンネ
ルスレショルドインプラント領域（１４）を形成した断
面図である。
【００１９】前記内部ウェルインプラント領域（１１）
は、Ｐ−ウェルとＮ−チャンネルフィールドストップイ
ンプラント領域（１４）の間のウェル特性を良くするた
め形成するものである。
は、Ｐ−ウェルとＮ−チャンネルフィールドストップイ
ンプラント領域（１４）の間のウェル特性を良くするた
め形成するものである。
【００２０】参考に、前記Ｐ−ウェルの形成のためＰ不
純物を注入した後、ドライブイン工程でＰ−ウェルを形
成するのではなく不純物の濃度とイオン注入エネルギー
を低減させながらＰ型インプラント領域等を、前記Ｎ−
ウェル（８）と基板（１）に形成するものである。その
結果、拡散したＰ−ウェルプロファイルでない高エネル
ギーインプラントウェル特性を有する。一方、後続工程
でドライブイン工程を進めなくなりＮ−ウェル（８）の
プロファイルはそのまま維持することになる。
純物を注入した後、ドライブイン工程でＰ−ウェルを形
成するのではなく不純物の濃度とイオン注入エネルギー
を低減させながらＰ型インプラント領域等を、前記Ｎ−
ウェル（８）と基板（１）に形成するものである。その
結果、拡散したＰ−ウェルプロファイルでない高エネル
ギーインプラントウェル特性を有する。一方、後続工程
でドライブイン工程を進めなくなりＮ−ウェル（８）の
プロファイルはそのまま維持することになる。
【００２１】図４は、前記Ｐ−ウェルマスク（１８）を
除去してシリコン基板（１）に三重ウェルが形成された
ものを示す断面図であり、前記Ｐ−ウェル（１５）とＲ
−ウェル（１６）は高エネルギーインプラントウェル特
性を有するが、Ｎ−ウェル（８）の場合にはフィールド
酸化膜（７）形成工程を経ながら拡散したウェル特性を
有することになる。
除去してシリコン基板（１）に三重ウェルが形成された
ものを示す断面図であり、前記Ｐ−ウェル（１５）とＲ
−ウェル（１６）は高エネルギーインプラントウェル特
性を有するが、Ｎ−ウェル（８）の場合にはフィールド
酸化膜（７）形成工程を経ながら拡散したウェル特性を
有することになる。
【００２２】参考に、前記Ｐ−ウェルマスク（１８）を
除去した後、９００−１０００℃で２０−４０分アニー
リング工程を行い前記Ｐ−ウェル（１５）とＲ−ウェル
（１６）でイオン注入時に発生した欠陥等を除去し、全
面（Blanket ）スレショルドインプラントで硼素を１乃
至２Ｅ１２cm-2ドーズ量と２０−３０KeV エネルギーで
注入してドーピングプロファイルを向上させることがで
きる。
除去した後、９００−１０００℃で２０−４０分アニー
リング工程を行い前記Ｐ−ウェル（１５）とＲ−ウェル
（１６）でイオン注入時に発生した欠陥等を除去し、全
面（Blanket ）スレショルドインプラントで硼素を１乃
至２Ｅ１２cm-2ドーズ量と２０−３０KeV エネルギーで
注入してドーピングプロファイルを向上させることがで
きる。
【００２３】一方、前記Ｎ−チャンネルスレショルドイ
ンプラントと前記全面スレショルドインプラントを別途
の工程で進めず、ドーズ量が２乃至４Ｅ１３cm-2の硼素
を２０−３０KeV エネルギーで注入する場合に同一特性
を得ることができ、PMOS、NMOSの特性を一度に調整する
ことができた。
ンプラントと前記全面スレショルドインプラントを別途
の工程で進めず、ドーズ量が２乃至４Ｅ１３cm-2の硼素
を２０−３０KeV エネルギーで注入する場合に同一特性
を得ることができ、PMOS、NMOSの特性を一度に調整する
ことができた。
【００２４】尚、前記Ｐ−ウェルインプラントと内部ウ
ェルインプラントをそれぞれ別途に進めずＰ−ウェルイ
ンプラント工程を行う場合、硼素のドーズ量が２乃至４
Ｅ１３cm-2と２００−４００KeV エネルギーで注入して
同一特性を得て工程を簡素化にすることができる。
ェルインプラントをそれぞれ別途に進めずＰ−ウェルイ
ンプラント工程を行う場合、硼素のドーズ量が２乃至４
Ｅ１３cm-2と２００−４００KeV エネルギーで注入して
同一特性を得て工程を簡素化にすることができる。
【００２５】図５は、本発明により三重ウェルを形成し
た後シリコン基板の深さに伴い予想されるドーピングプ
ロファイルを示すものであり、シリコン基板内部からＲ
−ウェルインプラント領域（１０）、内部ウェルインプ
ラント領域（１１）、Ｎ−チャンネルディープインプラ
ント領域（１３）及びＮ−チャンネルスレショルドイン
プラント領域（１４）のプロファイルを表す。
た後シリコン基板の深さに伴い予想されるドーピングプ
ロファイルを示すものであり、シリコン基板内部からＲ
−ウェルインプラント領域（１０）、内部ウェルインプ
ラント領域（１１）、Ｎ−チャンネルディープインプラ
ント領域（１３）及びＮ−チャンネルスレショルドイン
プラント領域（１４）のプロファイルを表す。
【００２６】図６は、本発明の他の実施例によりＰ−ウ
ェルインプラントと内部ウェルインプラントを別途にせ
ず、Ｐ−ウェルインプラントを行う場合、硼素のドーズ
量が２乃至４Ｅ１３cm-2と２００−４００KeV エネルギ
ーでインプラントしたドーピングプロファイルを示すも
のであり、シリコン基板内部からＲ−ウェルインプラン
ト領域（１０）、Ｎ−チャンネルディープインプラント
領域（１３）、及びＮ−チャンネルスレショルドインプ
ラント領域（１４）のプロファイルを表す。
ェルインプラントと内部ウェルインプラントを別途にせ
ず、Ｐ−ウェルインプラントを行う場合、硼素のドーズ
量が２乃至４Ｅ１３cm-2と２００−４００KeV エネルギ
ーでインプラントしたドーピングプロファイルを示すも
のであり、シリコン基板内部からＲ−ウェルインプラン
ト領域（１０）、Ｎ−チャンネルディープインプラント
領域（１３）、及びＮ−チャンネルスレショルドインプ
ラント領域（１４）のプロファイルを表す。
【００２７】
【発明の効果】本発明はマスクを有し三重ウェルを同時
に形成する工程で高エネルギーでイオン注入をする場
合、Ｎ−ウェルのPMOS特性改良のためＮ−ウェルインプ
ラント後、フィールド酸化工程を行いウェルドライブイ
ン効果を同時に得る。
に形成する工程で高エネルギーでイオン注入をする場
合、Ｎ−ウェルのPMOS特性改良のためＮ−ウェルインプ
ラント後、フィールド酸化工程を行いウェルドライブイ
ン効果を同時に得る。
【００２８】さらに、全体工程では三種類のウェル、即
ちＮ−ウェル、Ｐ−ウェル、Ｒ−ウェルが一番適切な特
性を有するドーピングプロファイルを得られることによ
り、全般的なトランジスタ特性安定化と収率向上を期待
することができる。
ちＮ−ウェル、Ｐ−ウェル、Ｒ−ウェルが一番適切な特
性を有するドーピングプロファイルを得られることによ
り、全般的なトランジスタ特性安定化と収率向上を期待
することができる。
【００２９】併せて、本発明の好ましい実施例等は、例
示の目的のため開示されたものであり、当業者であれば
本発明の思想と範囲内で多様な修正、変更、付加等が可
能なはずであり、このような修正、変更等は以下の特許
請求の範囲に属するものと見なすべきである。
示の目的のため開示されたものであり、当業者であれば
本発明の思想と範囲内で多様な修正、変更、付加等が可
能なはずであり、このような修正、変更等は以下の特許
請求の範囲に属するものと見なすべきである。
【図１】本発明によりシリコン基板に三重ウェルを形成
する段階を示す断面図である。
する段階を示す断面図である。
【図２】本発明によりシリコン基板に三重ウェルを形成
する段階を示す断面図である。
する段階を示す断面図である。
【図３】本発明によりシリコン基板に三重ウェルを形成
する段階を示す断面図である。
する段階を示す断面図である。
【図４】本発明によりシリコン基板に三重ウェルを形成
する段階を示す断面図である。
する段階を示す断面図である。
【図５】本発明により三重ウェルを形成した後シリコン
基板の深さに伴い予想されるドーピングプロファイルを
示したものである。
基板の深さに伴い予想されるドーピングプロファイルを
示したものである。
【図６】Ｐ−ウェルインプラントと内部ウェルインプラ
ント工程を別途に進めず、燐の濃度とイオン注入エネル
ギーを調節してウェルインプラント工程を行ったシリコ
ン基板の深さに伴い予想されるドーピングプロファイル
を示したものである。
ント工程を別途に進めず、燐の濃度とイオン注入エネル
ギーを調節してウェルインプラント工程を行ったシリコ
ン基板の深さに伴い予想されるドーピングプロファイル
を示したものである。
１ シリコン基板 ２ パッド酸化膜 ３ 窒化膜 ４ Ｎ−ウェルマスク ５ Ｎ−ウェルインプラント領域 ６ Ｐ型チャンネルストップインプラント領域 ７ フィールド酸化膜 ８ Ｎ−ウェル ９ Ｐ−ウェルインプラント領域 １０ Ｒ−ウェルインプラント領域 １１ 内部ウェルインプラント領域 １３ Ｎ−チャンネルディープインプラント領域 １４ Ｎ−チャンネルスレショルドインプラント領域 １５ Ｎ−ウェル １６ Ｒ−ウェル １８ Ｐ−ウェルマスク ３０ 素子分離マスク
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/8234 - 21/8238 H01L 27/088 - 27/092 H01L 27/08 H01L 21/265 H01L 21/266
Claims (14)
- 【請求項１】 三重ウェルを有する半導体素子製造方法
において、 Ｐ型シリコン基板上に素子分離マスクを形成する段階
と、 前記素子分離マスク上部にＮ−ウェルマスクを形成する
段階と、 Ｎ型不純物を露出したシリコン基板に注入しＮ−ウェル
インプラント領域を形成する段階と、 前記Ｎ−ウェルマスクを除去した後、熱酸化工程でフィ
ールド領域のシリコン基板を酸化させフィールド酸化膜
を形成するとともに、前記Ｎ−ウェルインプラント領域
に存在するＮ型不純物を基板内部にドライブインさせ拡
散したＮ−ウェルを形成する段階と、 前記素子分離マスクを含むシリコン基板上部にＰ−ウェ
ルマスクを形成する段階と、 露出したシリコン基板と前記Ｎ−ウェル領域にＰ型不純
物の濃度とイオン注入エネルギーを変化させながら数回
イオン注入し、Ｐ−ウェルと前記Ｎ−ウェル内部に独立
したＰ−ウェルを形成する段階を含む三重ウェルを有す
る半導体素子製造方法。 - 【請求項２】 前記Ｐ−ウェルとＮ−ウェル内部に形成
されるＰ−ウェルは、Ｐ型不純物を２−３Ｅ１３cm-2の
ドーズ量と４００−５００KeV エネルギーで１次注入す
る段階と、 Ｐ型不純物を１−２Ｅ１３cm-2ドーズ量と２００−３０
０KeV のエネルギーで２次注入する段階と、 Ｐ型不純物を４−５Ｅ１２cm-2のドーズ量と８０−２０
０KeV のエネルギーで３次注入する段階でなることを特
徴とする請求項１記載の三重ウェルを有する半導体素子
製造方法。 - 【請求項３】 半導体素子製造方法において、 Ｐ型シリコン基板上に素子分離マスクを形成する段階
と、 前記素子分離マスク上部にＮ−ウェルマスクを形成する
段階と、 Ｎ型不純物を露出したシリコン基板に注入しＮ−ウェル
インプラント領域を形成する段階と、 Ｐ型不純物をイオン注入しＰチャンネルストップインプ
ラント領域を形成する段階と、 前記Ｎ−ウェルマスクを除去した後、熱酸化工程でフィ
ールド領域のシリコン基板を酸化させフィールド酸化膜
を形成するとともに、前記Ｎ−ウェルイオンを基板内部
にドライブインさせ拡散したＮ−ウェルを形成する段階
と、 前記シリコン基板上部にＰ−ウェルマスクを形成する段
階と、 露出したシリコン基板と、前記Ｎ−ウェル領域にＰ型不
純物をイオン注入し、Ｐ−ウェル領域とＲ−ウェル領域
を形成する段階と、前記 露出したシリコン基板にＰ型不純物を注入し、Ｐ−
ウェル領域とＲ−ウェル領域より低い深さに内部ウェル
インプラント領域を形成する段階と、前記 露出したシリコン基板にＰ型不純物を注入し、前記
内部ウェルインプラント領域より低い深さにＮ−チャン
ネルディープインプラント領域を形成する段階と、前記 露出したシリコン基板にＰ型不純物を注入し、前記
Ｎ−チャンネルディープインプラントより低い深さにＮ
−チャンネルスレショルドインプラント領域を形成する
段階を含む三重ウェルを有する半導体素子製造方法。 - 【請求項４】 前記素子分離マスクは、パッド酸化膜と
窒化膜の積層構造でなることを特徴とする請求項１又は
３記載の三重ウェルを有する半導体素子製造方法。 - 【請求項５】 前記Ｎ−ウェルインプラント領域を形成
する条件は、燐を１乃至２Ｅ１３cm-2ドーズ量と１. ５
−２MeV のエネルギーで注入することを特徴とする請求
項１又は３記載の三重ウェルを有する半導体素子製造方
法。 - 【請求項６】 前記Ｐ−チャンネルストップインプラン
ト領域を形成する条件は、４．５−５．５Ｅ１２cm-2ド
ーズ量と２００−３００KeV エネルギーで注入すること
を特徴とする請求項３記載の三重ウェルを有する半導体
素子製造方法。 - 【請求項７】 前記内部ウェルインプラント領域を形成
する条件は、硼素を１−２Ｅ１３cm-2ドーズ量と２００
−３００KeV エネルギーで注入することを特徴とする請
求項３記載の三重ウェルを有する半導体素子製造方法。 - 【請求項８】 前記Ｎ−チャンネルディープインプラン
ト領域を形成する条件は、硼素を４乃至５Ｅ１２cm-2ド
ーズ量と８０−２００KeV エネルギーで注入することを
特徴とする請求項３記載の三重ウェルを有する半導体素
子製造方法。 - 【請求項９】 前記Ｎ−チャンネルスレショルドインプ
ラント領域を形成する条件は、硼素を１．５−２Ｅ１２
cm-2ドーズ量と２０−３０KeV エネルギーで注入するこ
とを特徴とする請求項３記載の三重ウェルを有する半導
体素子製造方法。 - 【請求項１０】 前記Ｎ−チャンネルスレショルドイン
プラント領域を形成した後、９００−１０００℃で２０
〜４０分アニーリング工程を行いインプラントの際に発
生した欠陥を除去することを特徴とする請求項３記載の
三重ウェルを有する半導体素子製造方法。 - 【請求項１１】 前記Ｎ−チャンネルスレショルドイン
プラントを注入した後、前記Ｐ−ウェルマスクを除去
し、全面スレショルドインプラントで硼素を１乃至２Ｅ
１２cm-2ドーズ量と２０−３０KeV エネルギーで注入す
ることを特徴とする請求項３記載の三重ウェルを有する
半導体素子製造方法。 - 【請求項１２】 半導体素子製造方法において、 Ｐ型シリコン基板上に素子分離膜マスクを形成する段階
と、 前記素子分離マスク上部にＮ−ウェルマスクを形成する
段階と、 Ｎ型不純物を露出したシリコン基板に注入し、Ｎ−ウェ
ルインプラント領域を形成する段階と、 Ｐ型不純物をイオン注入してＰ−チャンネルストップイ
ンプラント領域を形成する段階と、 前記Ｎ−ウェルマスクを除去した後、熱酸化工程でフィ
ールド領域のシリコン基板を酸化させフィールド酸化膜
を形成するとともに、前記Ｎ−ウェルインプラント領域
に存在するＮ型不純物を基板内部にドライブインさせ拡
散したＮ−ウェルを形成する段階と、 前記シリコン基板上部にＰ−ウェルマスクを形成する段
階と、 露出したシリコン基板と前記Ｎ−ウェル領域にＰ型不純
物をイオン注入し、Ｐ−ウェル領域とＮ−ウェル内部に
Ｐ−ウェル領域を形成する段階と、前記 露出したシリコン基板にＰ型不純物を注入し、前記
Ｐ−ウェル領域より低い深さにＮ−チャンネルディープ
インプラント領域を形成する段階と、 前記Ｐ−ウェルマスクを除去し、前記露出したシリコン
基板にＰ型不純物を注入してＮ−チャンネルディープイ
ンプラント領域より低い深さに全面スレショルドインプ
ラント領域を形成する段階を含む三重ウェルを有する半
導体素子製造方法。 - 【請求項１３】 前記Ｐ型不純物をイオン注入してＰ−
ウェルとＮ−ウェル内部にＰ−ウェルを形成する際、硼
素のドーズ量が２乃至４.０Ｅ１３cm-2と２００〜４０
０KeV エネルギーで注入することを特徴とする請求項１
２記載の半導体素子製造方法。 - 【請求項１４】 前記全面スレショルドインプラント領
域を形成する条件は、ドーズ量が２乃至４Ｅ１２cm-2の
硼素を２０−３０KeV エネルギーで注入することを特徴
とする請求項１２記載の半導体素子製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR80269/1996 | 1996-12-31 | ||
| KR1019960080269A KR100220954B1 (ko) | 1996-12-31 | 1996-12-31 | 3중 웰을 갖는 반도체 소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10209295A JPH10209295A (ja) | 1998-08-07 |
| JP2998730B2 true JP2998730B2 (ja) | 2000-01-11 |
Family
ID=19493519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9362537A Expired - Fee Related JP2998730B2 (ja) | 1996-12-31 | 1997-12-15 | 三重ウェルを有する半導体素子の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2998730B2 (ja) |
| KR (1) | KR100220954B1 (ja) |
| GB (1) | GB2320802B (ja) |
| TW (1) | TW356559B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100328455B1 (ko) * | 1997-12-30 | 2002-08-08 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
| KR100465606B1 (ko) * | 1998-06-30 | 2005-04-06 | 주식회사 하이닉스반도체 | 반도체소자의 삼중웰 제조방법 |
| KR100524465B1 (ko) * | 2003-06-30 | 2005-10-26 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| WO2013164210A1 (de) | 2012-05-02 | 2013-11-07 | Elmos Semiconductor Ag | Pmos-transistor mit niedriger schwellspannung sowie verfahren zu seiner herstellung |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2795565B2 (ja) * | 1991-10-08 | 1998-09-10 | シャープ株式会社 | 半導体記憶素子の製造方法 |
| US5702988A (en) * | 1996-05-02 | 1997-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Blending integrated circuit technology |
-
1996
- 1996-12-31 KR KR1019960080269A patent/KR100220954B1/ko not_active Expired - Fee Related
-
1997
- 1997-10-17 TW TW086115298A patent/TW356559B/zh not_active IP Right Cessation
- 1997-10-23 GB GB9722437A patent/GB2320802B/en not_active Expired - Fee Related
- 1997-12-15 JP JP9362537A patent/JP2998730B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB9722437D0 (en) | 1997-12-24 |
| KR100220954B1 (ko) | 1999-09-15 |
| GB2320802B (en) | 2002-01-30 |
| TW356559B (en) | 1999-04-21 |
| KR19980060901A (ko) | 1998-10-07 |
| JPH10209295A (ja) | 1998-08-07 |
| GB2320802A (en) | 1998-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6096589A (en) | Low and high voltage CMOS devices and process for fabricating same | |
| US5573963A (en) | Method of forming self-aligned twin tub CMOS devices | |
| US4554726A (en) | CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well | |
| KR100228331B1 (ko) | 반도체 소자의 삼중웰 제조 방법 | |
| JP3194596B2 (ja) | Ｍｏｓトランジスタを半導体ウエハ上にｖｌｓｉ構造に形成するための改良された方法 | |
| US4929565A (en) | High/low doping profile for twin well process | |
| JP2697392B2 (ja) | 相補型半導体装置の製造方法 | |
| JPH0576190B2 (ja) | ||
| US6261888B1 (en) | Method of forming CMOS integrated circuitry | |
| US4889825A (en) | High/low doping profile for twin well process | |
| EP0357346A2 (en) | CMOS integrated circuit having improved isolation | |
| JP2990498B2 (ja) | 半導体素子の三重ウェル形成方法 | |
| JP2998730B2 (ja) | 三重ウェルを有する半導体素子の製造方法 | |
| US6156591A (en) | Method of fabricating CMOS transistors with self-aligned planarization twin-well by using fewer mask counts | |
| KR20040008625A (ko) | 삼중웰 구조를 갖는 반도체소자 및 그 제조 방법 | |
| JP3293567B2 (ja) | 半導体装置の製造方法 | |
| KR100253569B1 (ko) | 3중웰을 가지는 반도체 소자의 제조방법 | |
| JPH1027855A (ja) | Ｃｍｏｓトランジスタの製造方法 | |
| JP2002313950A (ja) | 半導体装置及びその製造方法 | |
| JP2000269357A (ja) | 半導体装置の製造方法 | |
| JPH063808B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| KR0180785B1 (ko) | 씨모스 전계효과 트랜지스터의 제조방법 | |
| JP3041860B2 (ja) | Ｍｉｓ型トランジスタの製造方法 | |
| JPH0467667A (ja) | 相補型ｍｏｓ半導体装置およびその製造方法 | |
| JP3370816B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991005 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |