JP3033155B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3033155B2
JP3033155B2 JP2220215A JP22021590A JP3033155B2 JP 3033155 B2 JP3033155 B2 JP 3033155B2 JP 2220215 A JP2220215 A JP 2220215A JP 22021590 A JP22021590 A JP 22021590A JP 3033155 B2 JP3033155 B2 JP 3033155B2
Authority
JP
Japan
Prior art keywords
epitaxial layer
silicon
emitter
type
antimony
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2220215A
Other languages
English (en)
Other versions
JPH04102334A (ja
Inventor
浩志 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2220215A priority Critical patent/JP3033155B2/ja
Priority to US07/748,694 priority patent/US5219767A/en
Publication of JPH04102334A publication Critical patent/JPH04102334A/ja
Application granted granted Critical
Publication of JP3033155B2 publication Critical patent/JP3033155B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/051—Manufacture or treatment of vertical BJTs
    • H10D10/054—Forming extrinsic base regions on silicon substrate after insulating device isolation in vertical BJTs having single crystalline emitter, collector or base regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3248—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/011—Bipolar transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/969—Simultaneous formation of monocrystalline and polycrystalline regions

Landscapes

  • Bipolar Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はNPN型シリコンバイポーラトランジスタに関
し、特にベースおよびエミッタを分子線エピタキシャル
成長装置で成長したNPNシリコンバイポーラトランジス
タおよびその複合素子に関するものである。
〔従来の技術〕
従来技術によるシリコンバイポーラトランジスタの製
造方法について、第６図（ａ）〜（ｆ）を参照して説明
する。
はじめに第６図（ａ）に示すように、Ｐ型シリコン基
板11の上に厚さ1.3〜1.6μｍ、比抵抗1.3〜1.0ΩcmのN-
型エパタキシャル層13を成長し、スポットLOCOS法で厚
さ500〜600Åの酸化シリコン膜６を形成する。
つぎに第６図（ｂ）に示すように、フォトレジストを
マスクとして燐をイオン注入して、N+型コレクタ引き出
し部23を形成したのち、フォトレジストをマスクとして
硼素をイオン注入してベース14を形成する。
つぎに第６図（ｃ）に示すように、CVD法により厚さ1
000〜1500Åの窒化シリコン膜７を堆積したのち、CF4な
どのガスを用いたRIE法によりエミッタとコレクタコン
タクトとの酸化シリコン膜６およびエミッタ、コレクタ
コンタクト、ベースコンタクトの窒化シリコン膜７をエ
ッチングする。そのあとCVD法により厚さ1500Åのポリ
シリコン17を成長し、砒素をイオン注入してN+型エミッ
タ16を形成する。
つぎに第６図（ｄ）に示すように、フォトレジストを
マスクとしてCF4などのガスを用いたドライエッチング
により、不要のポリシリコンを除去する。
つぎに第６図（ｅ）に示すように、フォトレジストを
マスクとしてベースコンタクト部の酸化シリコン膜６を
エッチングし、硼素を熱拡散することにより、P+型外部
ベース15を形成する。
つぎに第６図（ｆ）に示すように、ベース電極９、エ
ミッタ電極10、コレクタ電極22を形成することにより素
子部が完成する。
このようにシリコンバイポーラトランジスタのエミッ
タは、ポリシリコン成長および砒素イオン注入法もしく
はDOPOS法が用いられる。
そのあと高温熱処理により砒素の活性化およびエミッ
タ接合形成を行っている。
一方MBE装置は急峻な不純物分布やシリコンゲルマニ
ウム混晶（以下SiGe混晶と略す）が得られる低温成長手
段としてシリコンバイポーラトランジスタの薄いベース
層形成に応用され始めている。
〔発明が解決しようとする課題〕
せっかく薄いベースをMBE装置で成長しても、そのあ
とエミッタ中の砒素を活性化するため高温熱処理する
と、不純物プロファイルが変化し特性が劣化してしま
う。
MBE装置で成長した結晶欠陥がないSiGe混晶をベース
としても、そのあと成長温度以上で熱処理を行うとミス
フィットやディスロケーションが発生してリーク電流が
増大するなどの問題があった。
MBE装置を用いてエミッタを低温で形成しようとしよ
うとしても、通常MBEのＮ型不純物源として用いられて
いるアンチモンは固溶度が低いためにエミッタとして必
要な高濃度ドーピングができないという問題もあった。
〔課題を解決するための手段〕
本発明の半導体装置の製造方法は、Ｎ型エピタキシャ
ル層の上にMBE装置で成長したＰ型エピタキシャル層を
ベースとし、その上にMBE装置でアンチモンドープアモ
ルファスシリコン層を成長したのち、熱処理により固相
成長させてエピタキシャル層に変換し、エミッタとする
ものである。
〔作用〕
MBE装置でアンチモンドープシリコン層を成長する過
程を第４図（ａ）〜（ｄ）を参照して説明する。
通常は第４図（ａ）に示すようにＰ型シリコン基板11
を約650℃に加熱し、シリコン分子およびアンチモン分
子をクヌーセンセルから同時に蒸発させてアンチモンド
ープエピタキシャル層19を成長させる。
低濃度ドーピングの場合はこの方法で問題はないが、
エミッタ形成のような高濃度ドーピングの際は第４図
（ｂ）に示すように、固溶度以上のアンチモン分子がエ
ピタキシャル層の表面に偏析してアンチモン偏析層20を
形成してしまう。
そこで本発明ではつぎのようなアモルファスシリコン
の固相成長法を用いる。
はじめに第４図（ｃ）に示すように、常温のＰ型シリ
コン基板１にシリコン分子およびアンチモン分子をクヌ
ーセンセルから同時に蒸発させてアモルファスシリコン
層21を成長させる。このアモルファスシリコン層21には
蒸発させたアンチモン分子がすべて含まれている。
つぎに第４図（ｄ）に示すように、600〜650℃でアニ
ールすると固相成長により、アンチモンドープエピタキ
シャル層19に変換される。
この方法ではアンチモンの表面偏析が生じないので、
固溶度以上のアンチモンの高濃度ドーピングが可能にな
る。
つぎに第５図（ａ）に理想的なヘテロバイポーラトラ
ンジスタの不純物プロファイルを示す。ここではＰ−Ｎ
接合の位置とヘテロ界面の位置とが同一であるためヘテ
ロ効果が現われ、電流利得が上がる。
これに対し高温熱処理を行なうと内部拡散により第５
図（ｂ）に示すように不純物プロファイルが変化する。
すなわちエミッタ中の砒素がベース内にエース中に硼素
がエミッタおよびコレクタ内に拡散されてしまう。その
結果ヘテロ界面の位置とＰ−Ｎ接合の位置とがずれてし
まい、十分なヘテロ効果が得られないばかりか、Ｉ−Ｖ
特性の劣化やVRの低下を招いている。
そこで100〜200Åの厚さのノンドープシリコン層をエ
ミッタとベースとの間に入れると、ベース中の硼素およ
びエミッタ中の砒素（あるいはアンチモン）の拡散がこ
のバッファ層内で行なわれて、ヘテロ界面とＰ−Ｎ接合
との位置ずるが緩和され、ヘテロ効果が得られる。
〔実施例〕
本発明の第１の実施例について第１図（ａ）〜（ｅ）
を参照して説明する。
はじめに第１図（ａ）に示すように、Ｎ型シリコン基
板１に比抵抗0.5〜1.0Ωcm、厚さ0.8〜1.0μｍのN-型エ
ピタキシャル層２を成長し、熱酸化により厚さ100Åの
二酸化シリコン膜３を形成し、フォトレジストをマスク
としてベース予定領域を開口する。
つぎにMBE装置を用いて650℃で成長時の真空度を約10
-8Torrに保ってシリコンおよび硼素を同時に蒸発させて
厚さ300〜500Å、キャリア濃度1018cm-3のＰ型エピタキ
シャル層４を成長する。
さらにMBE装置を用いて650℃でシリコンおよび硼素を
同時に蒸発させて厚さ50〜200ÅのP-型エピタキシャル
層５を形成する。このP-型エピタキシャル層５はエミッ
タとベースの界面の結晶性およびＰ−Ｎ接合を良好に保
つためのバッファ層となる。またここで硼素と同時にゲ
ルマニウムを蒸発させることにより、Si−Geヘテロバイ
ポーラトランジスタとなる。
そのあと二酸化シリコン膜３上に成長したポリシリコ
ンを、フォトレジストをマスクとしてCF4などのガスを
用いた異方性エッチングにより除去する。
つぎに第１図（ｂ）に示すように、CVD法により厚さ1
000Åの二酸化シリコン膜６および厚さ1000Åの窒化シ
リコン膜７を形成し、フォトレジストをマスクとして異
方性エッチングによりエミッタ予定領域を開口する。
つぎに第１図（ｃ）に示すようにMBE装置を用いて常
温でシリコンおよびアンチモンを同時に蒸発させて高濃
度にドーピングしたアモルファスシリコンを堆積する。
つぎに650℃に加熱して固相成長させ、アモルファス
シリコンを厚さ1000〜2000ÅのN+型エピタキシャル層８
に変換する。
つぎに第１図（ｄ）に示すように、フォトレジストを
マスクとしてCF4＋O2などのガスを用いた異方性エッチ
ングにより不要のN+型エピタキシャル層８を除去する。
つぎにフォトレジストをマスクとして異方性エッチン
グによりベースコンタクトを開口する。
つぎに第１図（ｅ）に示すように、ベース電極９およ
びエミッタ電極10を形成して素子部が完成する。
つぎに本発明の第２の実施例について第２図を参照し
て説明する。
MBE装置でＰ型エピタキシャル層４を成長したのち、P
-型エピタキシャル層５を成長しないで、バッファ層と
なる低濃度不純物層（Ｐ型でもＮ型でも良い）18を成長
してから、第１の実施例と同様の方法でN+型エピタキシ
ャル層８を成長する。
このあとベース電極９およびエミッタ電極10を形成し
て素子部が完成する。
つぎに本発明の第３の実施例としてバイポーラ集積回
路について、第３図を参照して説明する。
こんどはＰ型シリコン基板11を用いて、N+型埋込層12
を形成してから比抵抗0.5〜1.0オーム、厚さ0.8〜1.0μ
ｍのN-型エピタキシャル層13を成長する。
このあとＰ型エピタキシャル層４およびP-型エピタキ
シャル層５を成長し、二酸化シリコン膜６および窒化シ
リコン膜７を形成し、エミッタとなるアモルファスシリ
コンを成長してから熱処理してN+型エピタキシャル層８
に変換してから、ベース電極９、エミッタ電極10、コレ
クタ電極22を形成することにより素子部が完成する。
このほかMBE装置を用いたアンチモンを含んだ固相成
長によって得られるN+エピタキシャル層はシリコンダイ
オードにおけるカソードとしても応用できる。
〔発明の効果〕
NPN型シリコンバイポーラトランジスタのベースだけ
でなくエミッタもMBE装置を用いた低温成長により製造
することができる。
そのためMBE成長後の工程で高温熱処理が不要にな
り、不純物プロファイルの変化がなく、特性の悪化がな
くなるという効果がある。
またアンチモンを高濃度に含むアモルファスシリコン
の固相成長を行なうことにより、これまで不可能だった
アンチモンの高濃度ドーピングが可能になった。
【図面の簡単な説明】
第１図（ａ）〜（ｅ）は本発明の第１の実施例を工程順
に示す断面図、第２図は本発明の第２の実施例を示す断
面図、第３図は本発明の第３の実施例を示す断面図、第
４図（ａ）〜（ｄ）はMBE装置による結晶成長を示す断
面図、第５図（ａ），（ｂ）はヘテロバイポーラトラン
ジスタの不純物プロファイルを示すグラフ、第６図
（ａ）〜（ｆ）は従来技術によるMBE装置を用いたバイ
ポーラトランジスタの製造方法を工程順に示す断面図で
ある。 １…Ｎ型シリコン基板、２…N-型エピタキシャル層、３
…二酸化シリコン膜、４…Ｐ型エピタキシャル層、５…
P-型エピタキシャル層、６…二酸化シリコン膜、７…窒
化シリコン膜、８…N+型エピタキシャル層、９…ベース
電極、10…エミッタ電極、11…Ｐ型シリコン基板、12…
N+型埋込層、13…N-型エピタキシャル層、14…P-型ベー
ス、15…P+型外部ベース、16…N+型エミッタ、17…N+型
ポリシリコン、18…低濃度不純物層、19…アンチモンド
ープエピタキシャル層、20…アンチモン偏析層、21…ア
ンチモンドープアモルファスシリコン層、22…コレクタ
電極、23…N+型コレクタ引き出し部。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】コレクタとなるＮ型シリコンエピタキシャ
    ル層の上に分子線エピタキシャル成長装置でベースとな
    るＰ型シリコンエピタキシャル層を成長する工程と、該
    Ｐ型シリコンエピタキシャル層の上に分子線エピタキシ
    ャル成長装置でエミッタとなるアンチモンドープＮ型シ
    リコンアモルファス層を成長する工程と、アニール熱処
    理による固相成長法で前記Ｎ型シリコンアモルファス層
    をＮ型シリコンエピタキシャル層に変換する工程とを含
    むことを特徴とする半導体装置の製造方法。
JP2220215A 1990-08-22 1990-08-22 半導体装置の製造方法 Expired - Lifetime JP3033155B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2220215A JP3033155B2 (ja) 1990-08-22 1990-08-22 半導体装置の製造方法
US07/748,694 US5219767A (en) 1990-08-22 1991-08-22 Process for preparing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2220215A JP3033155B2 (ja) 1990-08-22 1990-08-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH04102334A JPH04102334A (ja) 1992-04-03
JP3033155B2 true JP3033155B2 (ja) 2000-04-17

Family

ID=16747690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2220215A Expired - Lifetime JP3033155B2 (ja) 1990-08-22 1990-08-22 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5219767A (ja)
JP (1) JP3033155B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5350700A (en) * 1993-12-02 1994-09-27 United Micro Electronics Corporation Method of fabricating bipolar transistors with buried collector region
US6271093B1 (en) * 1994-06-30 2001-08-07 Siemens Aktiengesellschaft Methods for reducing anomalous narrow channel effect in trench-bounded buried-channel p-MOSFETs
JP3062065B2 (ja) * 1995-10-20 2000-07-10 日本電気株式会社 半導体装置の製造方法
FR2779572B1 (fr) * 1998-06-05 2003-10-17 St Microelectronics Sa Transistor bipolaire vertical a faible bruit et procede de fabrication correspondant
US7029995B2 (en) * 2003-06-13 2006-04-18 Asm America, Inc. Methods for depositing amorphous materials and using them as templates for epitaxial films by solid phase epitaxy
EP1647046A2 (en) * 2003-07-23 2006-04-19 ASM America, Inc. DEPOSITION OF SiGE ON SILICON-ON-INSULATOR STRUCTURES AND BULK SUBSTRATES
KR20220033596A (ko) * 2020-09-08 2022-03-17 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 표시 장치 및 이의 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59186367A (ja) * 1983-04-06 1984-10-23 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS6445166A (en) * 1987-08-14 1989-02-17 Toshiba Corp Manufacture of semiconductor device
JPS6476760A (en) * 1987-09-18 1989-03-22 Toshiba Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPH04102334A (ja) 1992-04-03
US5219767A (en) 1993-06-15

Similar Documents

Publication Publication Date Title
US6049098A (en) Bipolar transistor having an emitter region formed of silicon carbide
US5698890A (en) Semiconductor device having bipolar transistor free from leakage current across thin base region
US5620907A (en) Method for making a heterojunction bipolar transistor
US5834800A (en) Heterojunction bipolar transistor having mono crystalline SiGe intrinsic base and polycrystalline SiGe and Si extrinsic base regions
US6436781B2 (en) High speed and low parasitic capacitance semiconductor device and method for fabricating the same
JP2740087B2 (ja) 半導体集積回路装置の製造方法
US5504018A (en) Process of fabricating bipolar transistor having epitaxially grown base layer without deterioration of transistor characteristics
US5846867A (en) Method of producing Si-Ge base heterojunction bipolar device
JPH0562991A (ja) 半導体装置及びその製造方法
JPH07183310A (ja) 半導体装置及びその製造方法
JPH05182980A (ja) ヘテロ接合バイポーラトランジスタ
JP3545503B2 (ja) 半導体集積回路装置の製造方法
JP2705344B2 (ja) 半導体装置及びその製造方法
US5219767A (en) Process for preparing semiconductor device
US6642096B2 (en) Bipolar transistor manufacturing
EP0779652A2 (en) Method for making a heterojunction bipolar transistor
US6806170B2 (en) Method for forming an interface free layer of silicon on a substrate of monocrystalline silicon
JP3077841B2 (ja) 半導体装置およびその製造方法
US6521504B1 (en) Semiconductor device and method of fabricating the same
JPH09181091A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP2728433B2 (ja) 半導体装置の製造方法
JPH0529328A (ja) 半導体装置及びその製造方法
JP3102189B2 (ja) バイポーラトランジスタの製造方法
JP3206514B2 (ja) 半導体装置及びその製造方法
JP2000306921A (ja) 半導体装置