JPS59186367A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置特に高速・高密度化及び制御性向上
を図っだ半導体装置の製造方法に関するものである。

従来例の＋１□４成とその問題点 近年、半導体装置はます捷す高速　高密度化の方向に進
み、浅い接合形成技術の研究が活発に行なわれている。

特にバイポーラ半導体装置においては浅いエミッタ接合
、浅いベース接合を形成する技術はトランジスタ　（以
下Ｔｒと略す）の特性を決める非常に重要なポイントと
なる。

第１図に多結晶ンリコン（以下Ｓ１と略す）をエミッタ
電極として用いたバイポーラＴｒの要部断面構造図を示
す。１はたとえばｎ型エピタキンヤル層でコレクタを形
成している。２はベース層、３は酸化膜、４は多結晶Ｓ
１．５はエミッタである。このＴｒの形成方法はｎ型エ
ピタキシャル層１を形成した後、薄いベース接合を形成
するためＢ＋のイオン注入により、ベース層２を形成し
ている。その後、フォトリソ法でエミッタ領域の窓開け
をして、エミッタ領域上に多結晶Ｓｉ　４を形成してい
る。そして、イオン注入によりＡｓ　を多結晶Ｓｉ　Ｊ
上に打ち込んだ後、ドライブインによりＡｓを単結晶Ｓ
ｉ中に拡散させてエミッタ５を形成している。ここで、
多結晶Ｓｉ　４を利用している大きな理由は４点あり、
１点は多結晶Ｓｌ中に４′１ち込１λ′１−たＡｓを拡
散諒として、それ台熱処Ｊ’ｌｌするこ々によ−）で単
結晶Ｓｌ中へ拡散しているので浅いエミッタ接合を形成
できるからである。

２点目（弓、エミッタ形成には高ドーズのＡＳがイオン
（１−人されるのて、圧入によるダメ　ジを多結晶３ｉ
　４中で吸収して、単結晶Ｓｌ中まで欠陥が及（−“な
いようにしていることと、３点目は最終のＡＩ％極を形
成するどきに、人ＥかＳｌとｊ父方しても多結晶Ｓｌ中
で正寸るので、単結晶中にまてＡｆが入らないてＡ／の
突き抜けによるエミッタ　ヘ−ス間ショー１・、あるい
はエミッタ　コレツク間のンヨ−１・を防ぐことができ
ることである。４点目は多結晶Ｓｉ中ではベースからの
ホールのライフクイツムが短＜１１＋’＋うを高くでき
ることである。

第２図に第１図で示しだバイポーラＴｒの不純物分布を
示す。Ｘｌ１ｉｌＩ］（／ｉ多結晶Ｓｉと単結晶ＳｉＯ
界１７ｒｉを原点とし、で、深さを示している。ｙ　４
ＱＩ］は不純物の濃度を示している。図中Ａ　（実線）
はエミッタ（Ａ　ｓ　）の不純物分布、Ｂ　（点線）は
ベース（Ｂｙ）不純物分布、Ｃ（一点鎖線）はコレクタ
　（エビタキンヤル層）の不純物分布を示している。Ｄ
点はエミッタ接合、Ｅ点はヘ−ス接合を示している。

図中、多結晶Ｓｉ中のＡｓは移動度か非常に小さく、Ｔ
ｒの動作にはほとんと寄力ぜす、４パ際の」−ミンクと
して働く１・す−イＡＳ罰、Ａｓ　とＢ　○補イ負しあ
った残りの総不純物量、すなわち図中の１４Ｊｊ域のＡ
Ｓのみがエミッタ中のトナー　として寄りするわけであ
る。同様に−・−スとしで働くアクセフタ（Ｂ＋）は図
中の■領域の総不純物量てあり、図中１１１領域に拡散
されたＡｓはベース中のＢ＋　と補償しあって、Ｔｒの
動作には全く関係しない９゜Ｔｒの高速・高密度化を図
るためにはエミッタ接合、ベース接合を浅くして、ベー
ス幅を薄くしていかなけれはならないが、第２図で示し
／こように接合が浅くなるにしたがって、エミッタ中の
ドナー（Ａ　ｓ　）とアクセプタ（Ｂ＋）の補償する効
果か増々大きくなっていき、エミッタ中の実際に働り］
・す−の総不純物量が少なくなってくるので、エミッタ
からベースを通過してコレクタへ到ノ￥する電子の総量
が少なくなり、注入効率が非常に悪くなってきて、電流
増幅率ｈ　Ｉｉ　Ｅ　　が低下してし甘う。しかしなが
ら、現状の拡散、イオン注入技術を用いればこのエミッ
タ中のドナーとアクセプタの補償効果は避けることので
きないものであり、非常に浅い接合形成には他の技術の
導入が必要になってくる。

寸だ、第１図で示しだＴｒ構造の欠点は多結晶Ｓ１を形
成する際に、多結晶Ｓ１と単結晶Ｓｉの界面に非常に薄
い自然酸化膜が形成されることである３、この界面に形
成された自然酸化膜の微妙な厚さの違いにより、多結晶
Ｓｌ中にイオン注入されたＡＳかノや結晶Ｓｌ中に拡散
していく様子か大きく変わってし丑い、ウェノ・内での
バラツキ、及びラボ／・間のバラツキが大きく、ｈ　Ｉ
ｉ　Ｅの制御性が非常に難しくなってしまうことである
。

発明の１］的 本発明はこのような従来の問題に鑑み、エミッタ接合、
ベ　ス接合を非常に浅くしても、エミッタ中のトナ　と
アクセプタの補償効果をなくし、エミッタの注入効率を
改善し、高速・高密度化を図り、寸だ、多結晶Ｓｉ形成
時における多結晶Ｓｉと単結晶Ｓ１界面の自然酸化膜の
形成を防き、電流増幅率ｈＦＥの制御性向上を図った半
導体装置の製造方法を提供することを目的とする。

発明の構成 本発明は分子線エピタキシー　（ＭｏｅｅｃｕｌａｒＢ
ｅａｍＥｐｉｔａｘｙ　以下ＭＢＥと略す）を用いて高
真空中でだとｔｍエピタキシャル層からなる一方導電型
半導体基板上に低温で他方導電型半導体層、−力導電型
半導体層、多結晶シリコン層あるいはアモルファス状の
シリコンを連続して形成することにより、全く独立して
非常に浅いエミッタ接合、ベース接合を形成することが
でき、半導体装置の高速　高密度化を実現し、寸だ、多
結晶Ｓ１は高真空中で形成するため、多結晶Ｓ１と単結
晶Ｓ１との界面には自然酸化膜も形成されず、非常ＶＣ
！ｔｉｌｌ　彩１１）性良く、半導体装置を製造可能と
するものである。

実施例の説明 以下、第３図ａ〜１とともに本発明の一実施例にかかる
バイポーラＴｒの製造方法を示す。第３Ｎａにおいて、
１１はたとえばＰ型半導体基板、１２はｎ＋埋込み層、
１３はチャネル　ストッパーでＰ型半導体領域である。

１４はコレクタとなるｎ型エピタギ／ヤル層で０．８μ
ｍ形成している。

ここまで（は、通常の製造方法と全く同しである。

その後、本発明の特徴であるＭＢＥ法により、ｎ型エピ
タキ７ヤル膚１４の形成された基板」二に高に空たとえ
ｔｄｌｏ　１０Ｔｏｒｒ　　、　　７５０”ＣでＢ１　
　を１・−ピッグしｋ　Ｐ型ベース層１５をＱ、　１μ
ｍ成長させる。次に、Ａｓ　をドー　ピングしたｎ型エ
ミツタ層１６を０．１μｍ成長させる。更に、今度は温
度を約３００°Ｃに下げて、ｎ型エミ’／タ層１６上に
多ｆ’ｉ’１品Ｓ１層あるいはアモルファス状の５１１
７を０，３７１ｍ成長させる。（第３図ｂ）この工程は
高真空状態で連続して行うので、ｎ型エミツタ層１６と
多結晶Ｓｉ層１７との界面に自然酸化膜が生じることは
ない。寸だ、ＭＢＥ法を用いることに」：すＰ型ベース
層１５の厚さを０．１７１ｍと薄くでき、必′〃に応じ
て不純物濃度を均一、あるいはドリフト電界を増すため
傾斜状どちらでもドーピングをコントロールすることに
より成長させることができる。寸だ、ｎ型エミツタ層１
６も高濃度で均一に成長させることかできる。このＰ型
ベース層１５、ｎ型エミツタ層１６は各々独立してＭＢ
Ｅ成長させるので、従来の拡散あるいはイオン注入によ
るエミッタ中のトナーとアクセプタの補償効果が全く起
こらないので、非常に薄いエミッタ接合、ベース接合を
精度良く形成でき、Ｔｒの高速化を非常に図ることが可
能となる。

第３図ｇにおいては、通常方法で窒化ケイ素膜１８を０
．１μｍ形成した後、フォトリン法によりパターニング
し、ドライエツチングにより、窒化ケイ素膜１８１、多
結晶ｓｉ　１７、ｎ型エミツタ層１６、Ｐ型ベース層１
５、ｎ型エピタキ／ヤル層１４を連続して、Ｐ型半導体
基板１１より０．１〜０、３μｍ深くなるまでエツチン
グする。そして、パターニングされた窒化ケイ素膜１８
をマスクとして、開口部の穴の表面に０．２μｍ酸化膜
１９を形成する。このときの酸化は高圧酸化法を用い、
たとえば８０σＣ，６，５に９／ｆｆｌで約４５分で形
成することかでき、この温度ではＭＢＥで成長させたＰ
型ベース層１５　ｎ型エミ’／夕層１６の不純物分布は
ほとんと変わらない。

その後、開口した穴を埋めるため、全面にＣＶＤ法によ
る５ｌｏ２２０を、約１．５７１ｍ形成する。この開口
された穴は３　ｐ　ｍ程度の幅であれば、ＣＶＤ　５ｉ
０２２０によって完全に埋捷り、表面もほぼ平坦になっ
ている（第３図ｄ）。第３図ｅにおいては全面をドライ
エツチングにより、窒化ケイ素膜１８が露出する脣でＣ
ＶＤ　　５ｉ０２　２０をエツチングする。

ここで再び、窒化ケイ素膜１８をマスクとしてＣＶＤ　
　５ｉＯ２２０（７）表面を酸化して、ＣＶＤ５ｉ０２
２０の表１ｆＸ１を熱酸化膜に変えて、膜をち密にして
おく。

このときも、高圧酸化法を用い８０ｏ”ｃの低温で行ｆ
ｚつ。その後、レジスト膜２１をパターニングシて、コ
レクタ・コンタクトとなる部分にのみＰ（リン）をイオ
ン注入して、コレクタ・コンタクト部に形成されていた
Ｐ型ベース層１５をｎ型半導体層に変え、コレクタ　コ
ンタクト２２を形成する（第３図ｆ）＋：＋ 第３図ｇにおいてはレジスト膜２１を除去した後、エミ
ッタ及びコレクタ・コンタクト部にのみレジスト膜を形
成し、不活性ベース」二及びフィールド部に形成されて
いた窒化ケイ素膜１８、多結晶５１１７、ｎ型エミツタ
層１６をエツチングする。そしてレジスト膜を除去し、
エミッタ及びコレクターコンタクト上に残った窒化ケイ
素膜１８をマスクとして、エミッタ側面、不活性ベ　ス
上及びフィールド部に酸化膜２３を０．１５μｍ　形成
する。当然、この時も高圧酸化法を用い、８００°Ｃの
低温で行なう。その後、窒化ケイ素膜１８を除去する。

このとき、多結晶５１１７はエミッタ及びコレクタ・コ
ンタクト部にのみ残っており、他は全て酸化膜で覆われ
ている。

この状態でＡｓを４０ｋｅＶ、４Ｘ１０”　５．／ｃｔ
ｒｌでイオン注入して、多結晶Ｓｉをｎ＋　ドープト多
結晶Ｓ１に変える。そして、フォトリン法でベース　コ
ンタクトとなる部分の酸化膜２３のみをエツチングする
。全面にＢ”Ｑ　６０ｋ　ｆ３　Ｖ、　１Ｘ　１０Ｔ　
５　／、、Ｉ　　てイメン注入する。このイオン注入に
よりエミッタ端部から自己整合的に高濃度不活性ベース
２４か形成される。エミッタ上の多結晶５１１７は０３
μｍの厚さで高濃度のＡＳが入っているので、エミッタ
上に拐ち込寸れたＢは多結晶Ｓｌ中のＡｓにとらえられ
て、はとんと動かなく、ｎ型エミツタ層１６の不純物濃
度には全く影響しない（第３図ｈ）。

第３図１においてはｋｅ電極２５を形成して素子が冗成
する○ 発明の効果 以」−述へてきたように、本発明はＭ　Ｂ　Ｅ　／Ｐ：
、を用いることによって、非常に浅いエミッタ、ベース
を独立して形成することができ、従来の拡散技術では避
（げろととのてきなかったエミッタ中のドナとアクセプ
タの補償効果を完全に避けることかできる。斗だ、接合
が非常に浅くな−）でも、エミッタの乙り人動率は低下
することがなく、ｈ　Ｆ　Ｅも高くすることかてき、Ｔ
ｒの高速化を図るととがてきる１、 寸だ、ＭＢＥ法で連続してベース層、エミッタ、多結晶
Ｓ１層と形成するので、多結晶Ｓ１層と単結晶Ｓ１層と
の界面に自然酸化膜が生じることもなく、ｈＦＥの制御
性を非常に向上させることかできる。このように、本発
明はＭＢＥ法によりベース層、エミッタを非常に浅く、
しかもエミッタ上に連続して多結晶Ｓｉを形成すること
かできるので、高速・高密度化及びｈＦＥの制御性の向
上を図った半導体装置の製造方法に大きく寄与し、丑／
ζ工業的にも非常に価値の高いものである３゜

【図面の簡単な説明】

第１図は従来のバイポーラＴｒの要部肋面図、第２図は
第１図のＴｒの不純物分布図、第３図（２Ｌ）〜（１）
は本発明の一実施例にかかる半導体装ｊ６の要部製造工
程図である。 １４　　エピタキシャル層　（コレクタ）、１５ベ一ス
層、１６　　エミッタ、１γ　　多結晶Ｓｉ層。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図 ０　　　　０．２　　　０．４　　　０．６ヲｇさ　（
ンズたり 第３図 第　３　図 第３図 ／、３　　　　　　／２’　　２４

Claims (2)

【特許請求の範囲】
1. （１）一方４電型半導体基板上に分子線エビタキンー法
   を用いて他方導電型半導体層、一方導電型半導体層、多
   結晶半導体層あるいはアモルファス状の半導体層を連続
   して形成することを特徴とする半導体装置の製造方法。
2. （２）一方導電型半導体基板をコレクタ、他方導電型半
   導体層をベース、一方導電型半導体層をエミッタとする
   特許請求の範囲第１項に記載の半導体装置の製造方法。