JP3048003B2 - 半導体装置の故障シミュレーション方法及び故障シミュレーションにおけるデータ作成装置 - Google Patents
半導体装置の故障シミュレーション方法及び故障シミュレーションにおけるデータ作成装置Info
- Publication number
- JP3048003B2 JP3048003B2 JP5522591A JP5522591A JP3048003B2 JP 3048003 B2 JP3048003 B2 JP 3048003B2 JP 5522591 A JP5522591 A JP 5522591A JP 5522591 A JP5522591 A JP 5522591A JP 3048003 B2 JP3048003 B2 JP 3048003B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- terminal
- basic
- output terminal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の故障シミュ
レーション方法及び故障シミュレーションにおけるデー
タ作成装置に関するものである。近年のＬＳＩの大規模
化に伴い、半導体装置を構成する各基本ゲートの入出力
端子に仮定故障を定義して行う故障シミュレーションの
処理時間が増加してきており、この処理時間の短縮化が
要求されてきている。
レーション方法及び故障シミュレーションにおけるデー
タ作成装置に関するものである。近年のＬＳＩの大規模
化に伴い、半導体装置を構成する各基本ゲートの入出力
端子に仮定故障を定義して行う故障シミュレーションの
処理時間が増加してきており、この処理時間の短縮化が
要求されてきている。
【０００２】
【従来の技術】従来、半導体装置の故障シミュレーショ
ンは、半導体装置を構成する全ての基本ゲートの入力端
子及び出力端子に仮定故障を定義した回路データと、半
導体装置に入力しその動作を調べるための信号データと
を用意し、この回路データと信号データとに基づいて行
っていた。
ンは、半導体装置を構成する全ての基本ゲートの入力端
子及び出力端子に仮定故障を定義した回路データと、半
導体装置に入力しその動作を調べるための信号データと
を用意し、この回路データと信号データとに基づいて行
っていた。
【０００３】
【発明が解決しようとする課題】ところが、半導体装置
の大規模化、即ち、基本ゲート数が増大化するのに伴っ
て、回路データに定義された仮定故障数も膨大となり、
故障シミュレーションにおける計算機処理時間が長くか
かってしまうという問題点がある。本発明は上記問題点
を解決するためになされたものであって、複数の基本ゲ
ートで構成される機能ブロック単位で故障シミュレーシ
ョンを行うことにより、シミュレーション処理時間を短
縮できる故障シミュレーション方法を提供することを目
的とする。
の大規模化、即ち、基本ゲート数が増大化するのに伴っ
て、回路データに定義された仮定故障数も膨大となり、
故障シミュレーションにおける計算機処理時間が長くか
かってしまうという問題点がある。本発明は上記問題点
を解決するためになされたものであって、複数の基本ゲ
ートで構成される機能ブロック単位で故障シミュレーシ
ョンを行うことにより、シミュレーション処理時間を短
縮できる故障シミュレーション方法を提供することを目
的とする。
【０００４】又、本発明は故障シミュレーションの処理
時間を短縮できるシミュレーションデータを作成する故
障シミュレーションにおけるデータ作成装置を提供する
ことを目的とする。
時間を短縮できるシミュレーションデータを作成する故
障シミュレーションにおけるデータ作成装置を提供する
ことを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、第１発明では、半導体装置を構成する各基本ゲート
の入出力端子に対して仮定故障を定義した回路データ
と、この半導体装置に入力しその動作を調べるための信
号データとを予め用意する。この回路データにおける各
基本ゲートを複数の基本ゲートからなる複数の機能ブロ
ック単位とし、各機能ブロックにおいて各入力端子又は
各出力端子と同一ネットとなる入力端子側ゲート又は出
力端子側ゲートをそれぞれ１つのみ求める。そして、各
機能ブロックの各入力端子又は各出力端子と同一ネット
となる入力端子側ゲート又は出力端子側ゲートをそれぞ
れ１つのみ求めるに際し、各機能ブロックの各入力端子
又は各出力端子に対応して複数の基本ゲートが存在する
とき、当該入力端子とそれら複数の基本ゲートとの間、
又は当該出力端子とそれら複数の基本ゲートとの間に１
つのダミーゲートを挿入してそれを入力端子側ゲート又
は出力端子側ゲートとして決定する。そして、当該機能
ブロックにおける各基本ゲートの入出力端子に定義され
た全ての仮定故障のうち、入力端子側ゲートの入力端子
の仮定故障及び出力端子側ゲートの出力端子の仮定故障
以外の故障を除去して故障除去回路データを作成する。
この故障除去回路データと信号データとに基づいて故障
シミュレーションを実行する。
め、第１発明では、半導体装置を構成する各基本ゲート
の入出力端子に対して仮定故障を定義した回路データ
と、この半導体装置に入力しその動作を調べるための信
号データとを予め用意する。この回路データにおける各
基本ゲートを複数の基本ゲートからなる複数の機能ブロ
ック単位とし、各機能ブロックにおいて各入力端子又は
各出力端子と同一ネットとなる入力端子側ゲート又は出
力端子側ゲートをそれぞれ１つのみ求める。そして、各
機能ブロックの各入力端子又は各出力端子と同一ネット
となる入力端子側ゲート又は出力端子側ゲートをそれぞ
れ１つのみ求めるに際し、各機能ブロックの各入力端子
又は各出力端子に対応して複数の基本ゲートが存在する
とき、当該入力端子とそれら複数の基本ゲートとの間、
又は当該出力端子とそれら複数の基本ゲートとの間に１
つのダミーゲートを挿入してそれを入力端子側ゲート又
は出力端子側ゲートとして決定する。そして、当該機能
ブロックにおける各基本ゲートの入出力端子に定義され
た全ての仮定故障のうち、入力端子側ゲートの入力端子
の仮定故障及び出力端子側ゲートの出力端子の仮定故障
以外の故障を除去して故障除去回路データを作成する。
この故障除去回路データと信号データとに基づいて故障
シミュレーションを実行する。
【０００６】又、第２発明では、各基本ゲートの入出力
端子に仮定故障を定義した半導体装置の回路データを入
力し、複数の基本ゲートからなる各機能ブロックについ
て当該機能ブロックの各入力端子及び各出力端子を検出
する機能ブロック端子検出部と、機能ブロック端子検出
部により検出された各機能ブロックの各入力端子又は各
出力端子のネットデータを検出するネットデータ検出部
と、ネットデータ検出部により検出された各ネットデー
タにそれぞれ対応するゲートの入力端子又は出力端子を
検出する基本ゲート端子検出部と、基本ゲート端子検出
部は、各機能ブロックの各入力端子又は各出力端子の各
ネットデータに対応して複数の基本ゲートの入力端子又
は出力端子が存在するとき、当該入力端子とそれら複数
の基本ゲートの入力端子との間、又は当該出力端子とそ
れら複数の基本ゲートの出力端子との間に１つのダミー
ゲートを挿入するダミーゲート挿入部を備え、基本ゲー
ト端子検出部はダミーゲート挿入部によりダミーゲート
が挿入されたとき、そのダミーゲートの入力端子又は出
力端子をネットデータ検出部により検出されたネットデ
ータに対応するゲートの入力端子又は出力端子として検
出し、当該機能ブロックにおける各基本ゲートの入力端
子又は出力端子に定義された全ての仮定故障のうち、基
本ゲート端子検出部により検出されたゲートの入力端子
又は出力端子の仮定故障以外の故障を除去して故障除去
回路データを作成する仮定故障除去部とを備えてデータ
作成装置を構成する。
端子に仮定故障を定義した半導体装置の回路データを入
力し、複数の基本ゲートからなる各機能ブロックについ
て当該機能ブロックの各入力端子及び各出力端子を検出
する機能ブロック端子検出部と、機能ブロック端子検出
部により検出された各機能ブロックの各入力端子又は各
出力端子のネットデータを検出するネットデータ検出部
と、ネットデータ検出部により検出された各ネットデー
タにそれぞれ対応するゲートの入力端子又は出力端子を
検出する基本ゲート端子検出部と、基本ゲート端子検出
部は、各機能ブロックの各入力端子又は各出力端子の各
ネットデータに対応して複数の基本ゲートの入力端子又
は出力端子が存在するとき、当該入力端子とそれら複数
の基本ゲートの入力端子との間、又は当該出力端子とそ
れら複数の基本ゲートの出力端子との間に１つのダミー
ゲートを挿入するダミーゲート挿入部を備え、基本ゲー
ト端子検出部はダミーゲート挿入部によりダミーゲート
が挿入されたとき、そのダミーゲートの入力端子又は出
力端子をネットデータ検出部により検出されたネットデ
ータに対応するゲートの入力端子又は出力端子として検
出し、当該機能ブロックにおける各基本ゲートの入力端
子又は出力端子に定義された全ての仮定故障のうち、基
本ゲート端子検出部により検出されたゲートの入力端子
又は出力端子の仮定故障以外の故障を除去して故障除去
回路データを作成する仮定故障除去部とを備えてデータ
作成装置を構成する。
【０００７】
【０００８】
【０００９】
【作用】従って、第１発明によれば、回路データから作
成した故障除去回路データと信号データとに基づいて故
障シミュレーションが実行されるので、仮定故障数が減
少され、シミュレーション処理時間が短縮化される。
又、回路データに基づく故障シミュレーションで故障検
出率の高い品種の半導体装置では、故障除去回路データ
に基づく故障シミュレーションを行っても、その故障検
出率と回路データに基づく故障シミュレーションでの故
障検出率との間にほとんど差はなく、故障シミュレーシ
ョンの精度低下が防止される。又、各機能ブロックにお
いて各入力端子又は各出力端子と同一ネットとなる基本
ゲートが複数ある場合には故障シミュレーションを実行
できないのであるが、当該入力端子とそれら複数の基本
ゲートとの間、又は当該出力端子とそれら複数の基本ゲ
ートとの間に１つのダミーゲートを挿入してそれを入力
端子側ゲート又は出力端子側ゲートとして決定するよう
にしたので、故障シミュレーションを実行することが可
能となる。
成した故障除去回路データと信号データとに基づいて故
障シミュレーションが実行されるので、仮定故障数が減
少され、シミュレーション処理時間が短縮化される。
又、回路データに基づく故障シミュレーションで故障検
出率の高い品種の半導体装置では、故障除去回路データ
に基づく故障シミュレーションを行っても、その故障検
出率と回路データに基づく故障シミュレーションでの故
障検出率との間にほとんど差はなく、故障シミュレーシ
ョンの精度低下が防止される。又、各機能ブロックにお
いて各入力端子又は各出力端子と同一ネットとなる基本
ゲートが複数ある場合には故障シミュレーションを実行
できないのであるが、当該入力端子とそれら複数の基本
ゲートとの間、又は当該出力端子とそれら複数の基本ゲ
ートとの間に１つのダミーゲートを挿入してそれを入力
端子側ゲート又は出力端子側ゲートとして決定するよう
にしたので、故障シミュレーションを実行することが可
能となる。
【００１０】
【００１１】又、第２発明によれば、各基本ゲートの入
出力端子に仮定故障を定義した回路データから、各機能
ブロック内の仮定故障を除去した故障除去回路データが
容易に作成される。又、回路データにおける各機能ブロ
ックの各入力端子又は各出力端子の各ネットデータに対
応して複数の基本ゲートの入力端子又は出力端子が存在
しても、ダミーゲートの挿入により各ネットデータに対
応するゲートの入力端子又は出力端子は１つのみとな
り、故障シミュレーションを実行できる故障除去回路デ
ータが作成される。
出力端子に仮定故障を定義した回路データから、各機能
ブロック内の仮定故障を除去した故障除去回路データが
容易に作成される。又、回路データにおける各機能ブロ
ックの各入力端子又は各出力端子の各ネットデータに対
応して複数の基本ゲートの入力端子又は出力端子が存在
しても、ダミーゲートの挿入により各ネットデータに対
応するゲートの入力端子又は出力端子は１つのみとな
り、故障シミュレーションを実行できる故障除去回路デ
ータが作成される。
【００１２】
【実施例】以下、本発明を具体化した一実施例を図面に
従って説明する。図１は故障シミュレーション装置の概
略構成を示し、この故障シミュレーション装置は回路デ
ータファイル１、信号データファイル２、データ作成装
置３、故障除去回路データファイル４及び故障シミュレ
ータ部５等で構成されている。
従って説明する。図１は故障シミュレーション装置の概
略構成を示し、この故障シミュレーション装置は回路デ
ータファイル１、信号データファイル２、データ作成装
置３、故障除去回路データファイル４及び故障シミュレ
ータ部５等で構成されている。
【００１３】回路データファイル１には半導体装置を構
成する多数の機能ブロックのデータが記憶されている。
図３は回路データファイル１に記憶された一例の機能ブ
ロック１１を示し、この機能ブロック１１は入力端子１
２，１３及び出力端子１４，１５、同ブロック１１を構
成する各基本ゲート１６〜１９、端子と基本ゲート間又
は基本ゲート同士間の各ネットｎ１〜ｎ４等、及び各基
本ゲート１６〜１９の入出力端子に定義された仮定故障
（●で示す）等のデータで構成されている。信号データ
ファイル２にはこの半導体装置に入力しその動作を調べ
るための信号データが記憶されている。
成する多数の機能ブロックのデータが記憶されている。
図３は回路データファイル１に記憶された一例の機能ブ
ロック１１を示し、この機能ブロック１１は入力端子１
２，１３及び出力端子１４，１５、同ブロック１１を構
成する各基本ゲート１６〜１９、端子と基本ゲート間又
は基本ゲート同士間の各ネットｎ１〜ｎ４等、及び各基
本ゲート１６〜１９の入出力端子に定義された仮定故障
（●で示す）等のデータで構成されている。信号データ
ファイル２にはこの半導体装置に入力しその動作を調べ
るための信号データが記憶されている。
【００１４】データ作成装置３は、図２に示すように機
能ブロック端子検出部６、ネットデータ検出部７、基本
ゲート端子検出部８、及び仮定故障除去部９等を備えて
構成されている。機能ブロック端子検出部６は前記回路
データファイル１から複数の基本ゲートからなる機能ブ
ロック単位でデータを入力し、各機能ブロックについて
その入力端子及び出力端子を検出する。従って、例えば
図３に示す機能ブロック１１では入力端子１２，１３が
検出されるとともに、出力端子１４，１５が検出され
る。
能ブロック端子検出部６、ネットデータ検出部７、基本
ゲート端子検出部８、及び仮定故障除去部９等を備えて
構成されている。機能ブロック端子検出部６は前記回路
データファイル１から複数の基本ゲートからなる機能ブ
ロック単位でデータを入力し、各機能ブロックについて
その入力端子及び出力端子を検出する。従って、例えば
図３に示す機能ブロック１１では入力端子１２，１３が
検出されるとともに、出力端子１４，１５が検出され
る。
【００１５】ネットデータ検出部７は前記機能ブロック
端子検出部６により検出された各機能ブロックの入力端
子又は出力端子のネットデータを検出し、その検出した
ネットデータを基本ゲート端子検出部８に出力する。図
３に示す機能ブロック１１では、入力端子１２，１３の
ネットデータとしてそれぞれｎ１，ｎ３が検出され、出
力端子１４，１５のネットデータとしてそれぞれｎ２，
ｎ４が検出される。
端子検出部６により検出された各機能ブロックの入力端
子又は出力端子のネットデータを検出し、その検出した
ネットデータを基本ゲート端子検出部８に出力する。図
３に示す機能ブロック１１では、入力端子１２，１３の
ネットデータとしてそれぞれｎ１，ｎ３が検出され、出
力端子１４，１５のネットデータとしてそれぞれｎ２，
ｎ４が検出される。
【００１６】基本ゲート端子検出部８は前記ネットデー
タ検出部７により検出された各ネットデータにそれぞれ
対応するゲートの入力端子又は出力端子を検出し、検出
した入力端子又は出力端子を仮定故障除去部９に出力す
る。即ち、図３に示す機能ブロック１１では、ネットｎ
１に対応して基本ゲート１６の入力端子１６ａが、ネッ
トｎ２に対応して基本ゲート１７の出力端子１７ｂが、
ネットｎ３に対応して基本ゲート１８の入力端子１８ａ
が、ネットｎ４に対応して基本ゲート１９の出力端子１
９ｂがそれぞれ検出される。
タ検出部７により検出された各ネットデータにそれぞれ
対応するゲートの入力端子又は出力端子を検出し、検出
した入力端子又は出力端子を仮定故障除去部９に出力す
る。即ち、図３に示す機能ブロック１１では、ネットｎ
１に対応して基本ゲート１６の入力端子１６ａが、ネッ
トｎ２に対応して基本ゲート１７の出力端子１７ｂが、
ネットｎ３に対応して基本ゲート１８の入力端子１８ａ
が、ネットｎ４に対応して基本ゲート１９の出力端子１
９ｂがそれぞれ検出される。
【００１７】又、基本ゲート端子検出部８にはダミーゲ
ート挿入部８Ａが備えられている。このダミーゲート挿
入部８Ａは前記ネットデータ検出部７により検出された
各ネットデータにそれぞれ対応して複数の基本ゲートの
入力端子又は出力端子が存在すると、当該機能ブロック
の入力端子とそれら複数の基本ゲートの入力端子との
間、又は当該機能ブロックの出力端子とそれら複数の基
本ゲートの出力端子との間に１つのダミーゲートを挿入
するようになっている。そして、基本ゲート端子検出部
８はダミーゲート挿入部８Ａによりダミーゲートが挿入
されると、そのダミーゲートの入力端子又は出力端子を
前記ネットデータ検出部７により検出されたネットデー
タに対応する入力端子又は出力端子として検出するよう
になっている。
ート挿入部８Ａが備えられている。このダミーゲート挿
入部８Ａは前記ネットデータ検出部７により検出された
各ネットデータにそれぞれ対応して複数の基本ゲートの
入力端子又は出力端子が存在すると、当該機能ブロック
の入力端子とそれら複数の基本ゲートの入力端子との
間、又は当該機能ブロックの出力端子とそれら複数の基
本ゲートの出力端子との間に１つのダミーゲートを挿入
するようになっている。そして、基本ゲート端子検出部
８はダミーゲート挿入部８Ａによりダミーゲートが挿入
されると、そのダミーゲートの入力端子又は出力端子を
前記ネットデータ検出部７により検出されたネットデー
タに対応する入力端子又は出力端子として検出するよう
になっている。
【００１８】従って、図５（ａ）に示すように機能ブロ
ック２０の入力端子２１のネットｎ５に対応して基本ゲ
ート２２，２３の入力端子２２ａ，２３ａが存在する場
合には、図６（ａ）に示すように入力端子２１と基本ゲ
ート２２，２３との間にダミーゲート２９が挿入され、
ネットｎ５に対応して入力端子２９ａが検出される。図
５（ｂ）に示すように機能ブロック２４の入力端子２５
のネットｎ６に対応して基本ゲート２６，２７の入力端
子２６ａ，２７ａが存在する場合には、図６（ｂ）に示
すように入力端子２５と基本ゲート２６，２７との間に
ダミーゲート３０が挿入され、ネットｎ６に対応して入
力端子３０ａが検出される。
ック２０の入力端子２１のネットｎ５に対応して基本ゲ
ート２２，２３の入力端子２２ａ，２３ａが存在する場
合には、図６（ａ）に示すように入力端子２１と基本ゲ
ート２２，２３との間にダミーゲート２９が挿入され、
ネットｎ５に対応して入力端子２９ａが検出される。図
５（ｂ）に示すように機能ブロック２４の入力端子２５
のネットｎ６に対応して基本ゲート２６，２７の入力端
子２６ａ，２７ａが存在する場合には、図６（ｂ）に示
すように入力端子２５と基本ゲート２６，２７との間に
ダミーゲート３０が挿入され、ネットｎ６に対応して入
力端子３０ａが検出される。
【００１９】又、図７（ａ）に示すように機能ブロック
３１の出力端子３２のネットｎ７に対応して基本ゲート
３３，３４の出力端子３３ｂ，３４ｂが存在する場合に
は、図８（ａ）に示すように出力端子３２と基本ゲート
３３，３４との間にダミーゲート３９が挿入され、ネッ
トｎ７に対応して出力端子３９ｂが検出される。図７
（ｂ）に示すように機能ブロック３５の出力端子３６の
ネットｎ８に対応して基本ゲート３７，３８の出力端子
３７ｂ，３８ｂが存在する場合には、図８（ｂ）に示す
ように出力端子３６と基本ゲート３７，３８との間にダ
ミーゲート４０が挿入され、ネットｎ８に対応して出力
端子４０ｂが検出される。
３１の出力端子３２のネットｎ７に対応して基本ゲート
３３，３４の出力端子３３ｂ，３４ｂが存在する場合に
は、図８（ａ）に示すように出力端子３２と基本ゲート
３３，３４との間にダミーゲート３９が挿入され、ネッ
トｎ７に対応して出力端子３９ｂが検出される。図７
（ｂ）に示すように機能ブロック３５の出力端子３６の
ネットｎ８に対応して基本ゲート３７，３８の出力端子
３７ｂ，３８ｂが存在する場合には、図８（ｂ）に示す
ように出力端子３６と基本ゲート３７，３８との間にダ
ミーゲート４０が挿入され、ネットｎ８に対応して出力
端子４０ｂが検出される。
【００２０】仮定故障除去部９は各機能ブロックにおけ
る各基本ゲートの入力端子又は出力端子の仮定故障のう
ち、基本ゲート端子検出部８により検出されたゲートの
入力端子又は出力端子の仮定故障以外の故障を除去して
故障除去回路データを作成し、故障除去回路データファ
イル４に格納するようになっている。従って、例えば図
３に示すように基本ゲート１６〜１９の入出力端子に仮
定故障（●で示す）が定義された機能ブロック１１は、
図４に示すように基本ゲート１６の入力端子１６ａ、基
本ゲート１７の出力端子１７ｂ、基本ゲート１８の入力
端子１８ａ、及び基本ゲート１９の出力端子１９ｂの４
つの仮定故障のみが残り、他の仮定故障は除去されたも
のとなる。
る各基本ゲートの入力端子又は出力端子の仮定故障のう
ち、基本ゲート端子検出部８により検出されたゲートの
入力端子又は出力端子の仮定故障以外の故障を除去して
故障除去回路データを作成し、故障除去回路データファ
イル４に格納するようになっている。従って、例えば図
３に示すように基本ゲート１６〜１９の入出力端子に仮
定故障（●で示す）が定義された機能ブロック１１は、
図４に示すように基本ゲート１６の入力端子１６ａ、基
本ゲート１７の出力端子１７ｂ、基本ゲート１８の入力
端子１８ａ、及び基本ゲート１９の出力端子１９ｂの４
つの仮定故障のみが残り、他の仮定故障は除去されたも
のとなる。
【００２１】そして、故障シミュレータ部５は故障除去
回路データファイル４から仮定故障が除去された故障除
去回路データを入力するとともに、信号データファイル
２から信号データを入力し、両データに基づいて故障シ
ミュレーションを実行する。このように、本実施例では
半導体装置の故障シミュレーションを行うに際し、半導
体装置の回路データを機能ブロック単位で扱うととも
に、各機能ブロックを構成する複数の基本ゲートの入出
力端子に定義された全ての仮定故障のうち、各機能ブロ
ックの入力端子又は出力端子と同一ネットとなる基本ゲ
ートの入力端子又は出力端子に定義された仮定故障以外
の仮定故障を除去するようにしたので、仮定故障数を減
少させることができ、シミュレーション処理時間の短縮
化を図ることができる。
回路データファイル４から仮定故障が除去された故障除
去回路データを入力するとともに、信号データファイル
２から信号データを入力し、両データに基づいて故障シ
ミュレーションを実行する。このように、本実施例では
半導体装置の故障シミュレーションを行うに際し、半導
体装置の回路データを機能ブロック単位で扱うととも
に、各機能ブロックを構成する複数の基本ゲートの入出
力端子に定義された全ての仮定故障のうち、各機能ブロ
ックの入力端子又は出力端子と同一ネットとなる基本ゲ
ートの入力端子又は出力端子に定義された仮定故障以外
の仮定故障を除去するようにしたので、仮定故障数を減
少させることができ、シミュレーション処理時間の短縮
化を図ることができる。
【００２２】又、図９は本実施例における故障シミュレ
ーションと従来の故障シミュレーションとをそれぞれ同
一品種の半導体装置に適用して得た故障検出率を対比し
て示す図である。本実施例における故障検出率は▲で表
し、従来法における故障検出率は○で表している。又、
半導体装置の品種は従来法において故障検出率の低い品
種順に並べられている。尚、故障検出率は、故障除去前
の回路データ又は故障除去後の回路データにおける全仮
定故障数をＸとし、故障シミュレーションで検出できた
故障数をＹとしたとき、（Ｙ／Ｘ）×１００で表され
る。
ーションと従来の故障シミュレーションとをそれぞれ同
一品種の半導体装置に適用して得た故障検出率を対比し
て示す図である。本実施例における故障検出率は▲で表
し、従来法における故障検出率は○で表している。又、
半導体装置の品種は従来法において故障検出率の低い品
種順に並べられている。尚、故障検出率は、故障除去前
の回路データ又は故障除去後の回路データにおける全仮
定故障数をＸとし、故障シミュレーションで検出できた
故障数をＹとしたとき、（Ｙ／Ｘ）×１００で表され
る。
【００２３】図９から分かるように、故障検出率の高い
品種、例えば故障検出率９５パーセント以上となる品種
では、本実施例における故障シミュレーションの故障検
出率と従来の故障シミュレーションにおける故障検出率
との間にほとんど差はない。即ち、本実施例のように機
能ブロック内の基本ゲートの入出力端子に定義された仮
定故障を除去しても、故障シミュレーションの精度低下
を招くことはない。
品種、例えば故障検出率９５パーセント以上となる品種
では、本実施例における故障シミュレーションの故障検
出率と従来の故障シミュレーションにおける故障検出率
との間にほとんど差はない。即ち、本実施例のように機
能ブロック内の基本ゲートの入出力端子に定義された仮
定故障を除去しても、故障シミュレーションの精度低下
を招くことはない。
【００２４】又、本実施例ではネットデータ検出部７に
より検出された各ネットデータにそれぞれ対応して複数
の基本ゲートの入力端子又は出力端子が存在するとき、
基本ゲート端子検出部８に設けたダミーゲート挿入部８
Ａにより機能ブロックの入力端子とそれら複数の基本ゲ
ートの入力端子との間、又は機能ブロックの出力端子と
それら複数の基本ゲートの出力端子との間に１つのダミ
ーゲートを挿入するようにした。これは故障シミュレー
ションではネットが分岐して当該ネットについて複数の
入力端子又は出力端子の仮定故障がある場合、故障シミ
ュレーションを実行することができないことに対処した
ものであり、機能ブロックの各入力端子又は各出力端子
のネットに対応する仮定故障はダミーゲートの入力端子
又は出力端子に定義された１つの仮定故障のみとなり、
容易に故障除去回路データを作成して故障シミュレーシ
ョンを実行することができる。
より検出された各ネットデータにそれぞれ対応して複数
の基本ゲートの入力端子又は出力端子が存在するとき、
基本ゲート端子検出部８に設けたダミーゲート挿入部８
Ａにより機能ブロックの入力端子とそれら複数の基本ゲ
ートの入力端子との間、又は機能ブロックの出力端子と
それら複数の基本ゲートの出力端子との間に１つのダミ
ーゲートを挿入するようにした。これは故障シミュレー
ションではネットが分岐して当該ネットについて複数の
入力端子又は出力端子の仮定故障がある場合、故障シミ
ュレーションを実行することができないことに対処した
ものであり、機能ブロックの各入力端子又は各出力端子
のネットに対応する仮定故障はダミーゲートの入力端子
又は出力端子に定義された１つの仮定故障のみとなり、
容易に故障除去回路データを作成して故障シミュレーシ
ョンを実行することができる。
【００２５】
【発明の効果】以上詳述したように、第１発明によれ
ば、回路データから作成した故障除去回路データと信号
データとに基づいて故障シミュレーションを実行するよ
うにしたので、仮定故障数を低減でき、故障シミュレー
ションの精度低下を防止しつつ、シミュレーション処理
時間を短縮化することができる。又、回路データにおけ
る各機能ブロックにおいて各入力端子又は各出力端子と
同一ネットとなる基本ゲートが複数ある場合に、当該入
力端子とそれら複数の基本ゲートとの間、又は当該出力
端子とそれら複数の基本ゲートとの間に１つのダミーゲ
ートを挿入してそれを入力端子側ゲート又は出力端子側
ゲートとして決定するようにしたので、故障シミュレー
ションを実行することができる。
ば、回路データから作成した故障除去回路データと信号
データとに基づいて故障シミュレーションを実行するよ
うにしたので、仮定故障数を低減でき、故障シミュレー
ションの精度低下を防止しつつ、シミュレーション処理
時間を短縮化することができる。又、回路データにおけ
る各機能ブロックにおいて各入力端子又は各出力端子と
同一ネットとなる基本ゲートが複数ある場合に、当該入
力端子とそれら複数の基本ゲートとの間、又は当該出力
端子とそれら複数の基本ゲートとの間に１つのダミーゲ
ートを挿入してそれを入力端子側ゲート又は出力端子側
ゲートとして決定するようにしたので、故障シミュレー
ションを実行することができる。
【００２６】又、第２発明によれば、故障シミュレーシ
ョンの処理時間を短縮できるシミュレーションデータを
容易に作成することができる。又、回路データにおける
各機能ブロックの各入力端子又は各出力端子の各ネット
データに対応して複数の基本ゲートの入力端子又は出力
端子が存在しても、ダミーゲートの挿入により故障シミ
ュレーションを実行できる故障除去回路データを作成す
ることができる。
ョンの処理時間を短縮できるシミュレーションデータを
容易に作成することができる。又、回路データにおける
各機能ブロックの各入力端子又は各出力端子の各ネット
データに対応して複数の基本ゲートの入力端子又は出力
端子が存在しても、ダミーゲートの挿入により故障シミ
ュレーションを実行できる故障除去回路データを作成す
ることができる。
【００２７】
【図１】一実施例の故障シミュレーション装置を示す概
略構成図である
略構成図である
【図２】一実施例のデータ作成装置を示すブロック図で
ある。
ある。
【図３】一例の機能ブロックの仮定故障除去前の状態を
示す図である。
示す図である。
【図４】一例の機能ブロックの仮定故障除去後の状態を
示す図である。
示す図である。
【図５】（ａ），（ｂ）はそれぞれ入力端子に対して複
数の基本ゲートが存在する機能ブロックを示す図であ
る。
数の基本ゲートが存在する機能ブロックを示す図であ
る。
【図６】（ａ），（ｂ）はそれぞれ図５（ａ），（ｂ）
の機能ブロックにダミーゲートを挿入した状態を示す図
である。
の機能ブロックにダミーゲートを挿入した状態を示す図
である。
【図７】（ａ），（ｂ）はそれぞれ機能ブロックの出力
端子に対して複数の基本ゲートが存在する状態を示す図
である。
端子に対して複数の基本ゲートが存在する状態を示す図
である。
【図８】（ａ），（ｂ）はそれぞれ図７（ａ），（ｂ）
の機能ブロックにダミーゲートを挿入した状態を示す図
である。
の機能ブロックにダミーゲートを挿入した状態を示す図
である。
【図９】本実施例の故障シミュレーションにおける故障
検出率を従来の故障シミュレーションにおける故障検出
率と対比して示す図である。
検出率を従来の故障シミュレーションにおける故障検出
率と対比して示す図である。
３ データ作成装置 ６ 機能ブロック端子検出部 ７ ネットデータ検出部 ８ 基本ゲート端子検出部 ８Ａ ダミーゲート挿入部 ９ 仮定故障除去部
フロントページの続き (56)参考文献 特開 平１−217644（ＪＰ，Ａ) 特開 平３−179567（ＪＰ，Ａ) 特開 平４−241040（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 17/50 G01R 31/28 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (2)
- 【請求項１】 半導体装置を構成する各基本ゲートの入
出力端子に対して仮定故障を定義した回路データと、こ
の半導体装置に入力しその動作を調べるための信号デー
タとを予め用意し、 前記回路データにおける各基本ゲートを複数の基本ゲー
トからなる複数の機能ブロック単位とし、各機能ブロッ
クにおいて各入力端子又は各出力端子と同一ネットとな
る入力端子側ゲート又は出力端子側ゲートをそれぞれ１
つのみ求め、当該機能ブロックにおける各基本ゲートの
入出力端子に定義された全ての仮定故障のうち、前記入
力端子側ゲートの入力端子の仮定故障及び出力端子側ゲ
ートの出力端子の仮定故障以外の故障を除去して故障除
去回路データを作成し、前記各機能ブロックの各入力端子又は各出力端子と同一
ネットとなる入力端子側ゲート又は出力端子側ゲートを
それぞれ１つのみ求めるに際し、各機能ブロックの各入
力端子又は各出力端子に対応して複数の基本ゲートが存
在するとき、当該入力端子とそれら複数の基本ゲートと
の間、又は当該出力端子とそれら複数の基本ゲートとの
間に１つのダミーゲートを挿入してそれを入力端子側ゲ
ート又は出力端子側ゲートとして決定し、 この故障除去回路データと前記信号データとに基づいて
故障シミュレーションを実行するようにしたことを特徴
とする半導体装置の故障シミュレーション方法。 - 【請求項２】 各基本ゲートの入出力端子に仮定故障を
定義した半導体装置の回路データを入力し、複数の基本
ゲートからなる各機能ブロックについて当該機能ブロッ
クの各入力端子及び各出力端子を検出する機能ブロック
端子検出部と、 前記機能ブロック端子検出部により検出された各機能ブ
ロックの各入力端子又は各出力端子のネットデータを検
出するネットデータ検出部と、 前記ネットデータ検出部により検出された各ネットデー
タにそれぞれ対応するゲートの入力端子又は出力端子を
検出する基本ゲート端子検出部と、当該基本ゲート端子検出部は、各機能ブロックの各入力
端子又は各出力端子の各ネットデータに対応して複数の
基本ゲートの入力端子又は出力端子が存在する とき、当
該入力端子とそれら複数の基本ゲートの入力端子との
間、又は当該出力端子とそれら複数の基本ゲートの出力
端子との間に１つのダミーゲートを挿入するダミーゲー
ト挿入部を備え、基本ゲート端子検出部はダミーゲート
挿入部によりダミーゲートが挿入されたとき、そのダミ
ーゲートの入力端子又は出力端子を前記ネットデータ検
出部により検出されたネットデータに対応するゲートの
入力端子又は出力端子として検出するものであること
と、 当該機能ブロックにおける各基本ゲートの入力端子又は
出力端子に定義された全ての仮定故障のうち、前記基本
ゲート端子検出部により検出されたゲートの入力端子又
は出力端子の仮定故障以外の故障を除去して故障除去回
路データを作成する仮定故障除去部とを備えたことを特
徴とする半導体装置の故障シミュレーションにおけるデ
ータ作成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5522591A JP3048003B2 (ja) | 1991-03-20 | 1991-03-20 | 半導体装置の故障シミュレーション方法及び故障シミュレーションにおけるデータ作成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5522591A JP3048003B2 (ja) | 1991-03-20 | 1991-03-20 | 半導体装置の故障シミュレーション方法及び故障シミュレーションにおけるデータ作成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04291459A JPH04291459A (ja) | 1992-10-15 |
| JP3048003B2 true JP3048003B2 (ja) | 2000-06-05 |
Family
ID=12992666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5522591A Expired - Fee Related JP3048003B2 (ja) | 1991-03-20 | 1991-03-20 | 半導体装置の故障シミュレーション方法及び故障シミュレーションにおけるデータ作成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3048003B2 (ja) |
-
1991
- 1991-03-20 JP JP5522591A patent/JP3048003B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04291459A (ja) | 1992-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5243538A (en) | Comparison and verification system for logic circuits and method thereof | |
| JP3430079B2 (ja) | テストパタン圧縮方法とテストパタン圧縮装置及びシステム並びに記録媒体 | |
| KR100966010B1 (ko) | 하나 이상의 중복 테스트 제거 및 하나 이상의 비효율적테스트 재배열 방법 | |
| JPH10283394A (ja) | 故障シミュレーション方法 | |
| US6334199B1 (en) | Method of generating test patterns for a logic circuit, a system performing the method, and a computer readable medium instructing the system to perform the method | |
| JP3048003B2 (ja) | 半導体装置の故障シミュレーション方法及び故障シミュレーションにおけるデータ作成装置 | |
| JP3050306B2 (ja) | 回路分割ａｔｇ部分回路処理方式、回路分割ａｔｇ部分回路処理方法及びこれが書き込まれた記憶媒体 | |
| JP3265384B2 (ja) | 論理シミュレーション方法及びこれに用いる論理シミュレーション装置 | |
| US6581194B1 (en) | Method for reducing simulation overhead for external models | |
| JP2996293B2 (ja) | 故障シミュレーション方法 | |
| JP2923543B2 (ja) | 論理シミュレーション装置 | |
| JPH0926986A (ja) | テストパタン生成方法及び遅延検証方法 | |
| JP2972558B2 (ja) | 論理回路の故障シミュレーション方法 | |
| JP2658857B2 (ja) | 等価故障抽出方法及び装置 | |
| US20020162061A1 (en) | Methods for tracing faults in memory components | |
| JPH1183959A (ja) | テストパターン発生装置、テストパターン発生方法およびテストパターン発生プログラムを記録した媒体 | |
| CN120448208A (zh) | 服务器项目测试方法及电子设备 | |
| JP2830579B2 (ja) | 論理シミュレーション装置 | |
| CN117370168A (zh) | 设置逻辑系统设计的仿真还原点的方法及相关设备 | |
| JP3127838B2 (ja) | 信号処理方法および信号処理装置 | |
| JPH0242579A (ja) | 論理装置デイレイチエツク方法 | |
| JPH02219135A (ja) | 故障シミュレーション方式 | |
| JP2000276510A (ja) | 回路設計装置および回路設計プログラム記憶媒体 | |
| JPS63106838A (ja) | デ−タバツフアチエツク回路 | |
| JPH05324757A (ja) | 論理検証装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000307 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080324 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090324 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |