JPH02219135A - 故障シミュレーション方式 - Google Patents
故障シミュレーション方式Info
- Publication number
- JPH02219135A JPH02219135A JP1039894A JP3989489A JPH02219135A JP H02219135 A JPH02219135 A JP H02219135A JP 1039894 A JP1039894 A JP 1039894A JP 3989489 A JP3989489 A JP 3989489A JP H02219135 A JPH02219135 A JP H02219135A
- Authority
- JP
- Japan
- Prior art keywords
- fault
- logic
- stuck
- equivalent
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、論理回路において、等価故障を求め、そのう
ちの代表故障を対象としてシミュレーシ四ンをおこなう
故障シミュレーシ関ン方式に関するものである。
ちの代表故障を対象としてシミュレーシ四ンをおこなう
故障シミュレーシ関ン方式に関するものである。
従来の技術
まず、従来の故障シミュレーシ騨ン方式を図面を用いて
説明する。第２図は、従来の故障シミエレーシ鱈ン方式
における等価故障検出・代表故障挿入方法である。
説明する。第２図は、従来の故障シミエレーシ鱈ン方式
における等価故障検出・代表故障挿入方法である。
一般に、故障シミエレーシｌンをおこなうさいには、シ
ミュレーシーンの高速化を図るために、対象とする縮退
故障数をできるだけ少なくすることを目的として、等価
故障を求めて、その中から１つの代表故障だけを挿入す
るという方法がとられることがある。
ミュレーシーンの高速化を図るために、対象とする縮退
故障数をできるだけ少なくすることを目的として、等価
故障を求めて、その中から１つの代表故障だけを挿入す
るという方法がとられることがある。
従来、等価故障の求め方としては、第２図のように、ま
ず、処理２０１において、論理回路中のすべての信号線
にＯ縮退故障および１縮退故障を挿入し、処理２０２〜
２０５では、その論理素子に含まれるシミュレーション
の最小構成要素である論理素子すべてについて、その素
子の種類（例えば、”ＡＮＤ”ＯＲ”など）を調べ、そ
の種類を参照して第３図のような、論理素子の種類とそ
の素子の入力、出力間の等価故障の対応表（以下、等価
故障テーブルと称する。）を調べることにより、その素
子の出力信号線の縮退故障と等価な入力信号線の縮退故
障を除去するという処理をおこなう。この方法によれば
、ＡＮＤ素子、ＯＲ素子、ＮＡＮＤＡＮＤ素子Ｒ素子な
どの基本的な論理ゲートに関しては、第３図のような等
価故障テーブルの等価故障を定義する欄が容易に作成で
き、基本的な論理ゲートだけで構成される論理回路につ
いては効率のよい方法であるが、これらの基本的なゲー
トを組み合わせて、新たに１つの複合ゲートをそれと等
価な機能を表す論理式で記述された論理素子として定義
する場合には、等価故障を調べたうえで、第３図のよう
な等価故障テーブルに、定義した論理素子に関して等価
故障を定義する欄を追加しなければならないという問題
が発生する。さらに、内部の動作が機能記述言語により
記述された論理素子を定義するさいにも同様の問題が発
生する。
ず、処理２０１において、論理回路中のすべての信号線
にＯ縮退故障および１縮退故障を挿入し、処理２０２〜
２０５では、その論理素子に含まれるシミュレーション
の最小構成要素である論理素子すべてについて、その素
子の種類（例えば、”ＡＮＤ”ＯＲ”など）を調べ、そ
の種類を参照して第３図のような、論理素子の種類とそ
の素子の入力、出力間の等価故障の対応表（以下、等価
故障テーブルと称する。）を調べることにより、その素
子の出力信号線の縮退故障と等価な入力信号線の縮退故
障を除去するという処理をおこなう。この方法によれば
、ＡＮＤ素子、ＯＲ素子、ＮＡＮＤＡＮＤ素子Ｒ素子な
どの基本的な論理ゲートに関しては、第３図のような等
価故障テーブルの等価故障を定義する欄が容易に作成で
き、基本的な論理ゲートだけで構成される論理回路につ
いては効率のよい方法であるが、これらの基本的なゲー
トを組み合わせて、新たに１つの複合ゲートをそれと等
価な機能を表す論理式で記述された論理素子として定義
する場合には、等価故障を調べたうえで、第３図のよう
な等価故障テーブルに、定義した論理素子に関して等価
故障を定義する欄を追加しなければならないという問題
が発生する。さらに、内部の動作が機能記述言語により
記述された論理素子を定義するさいにも同様の問題が発
生する。
発明が解決しようとする課題
以上述べてきたように、従来の故障シミュレーション方
式では、論理素子の種類が増すごとに、等価故障テーブ
ルにその論理素子に関して等価故障を定義する欄を追加
しなければならず、基本的な論理ゲートだけでなく、複
合ゲートと等価な機能を表す論理式で記述された論理素
子や内部の動作が機能記述言語で記述された論理素子の
シミュレーションに適用していくうえでも、この方法の
汎用性に限界があった。
式では、論理素子の種類が増すごとに、等価故障テーブ
ルにその論理素子に関して等価故障を定義する欄を追加
しなければならず、基本的な論理ゲートだけでなく、複
合ゲートと等価な機能を表す論理式で記述された論理素
子や内部の動作が機能記述言語で記述された論理素子の
シミュレーションに適用していくうえでも、この方法の
汎用性に限界があった。
課題を解決するための手段
本発明は、このような従来の故障シミュレーション方式
の問題点に鑑みてなされたものであり、論理回路の正常
動作および故障動作のシミニレ−シーンをする故障シミ
エレーシ１ンシステムにおいて、論理回路から組合せ回
路の部分を部分回路として抽出し、その部分回路中のす
べての信号線における信号値をＸ（不定）に初期化し、
前述の部分回路に存在する論理素子の入力信号線の１つ
に、信号値０または１の縮退故障値に対応する、信号値
がそれぞれ０または１に変化するというイベントを発生
させ、論理シミュレータ１フ機能を利用して、素子の評
価をおこない、その素子の出力信号線のＸ（不定）から
０または１への信号値の変化に対応して、それぞれ、そ
の素子の出力信号線のＯまたは１縮退故障は、前述の入
力信号線の縮退故障と等価故障であるとし、これらを前
述の部分回路内で新たなイベントが発生しなくなるか、
あるいは、同一論理素子の入力に発生したイ体ントが他
の２つ以上のファンアウト先の論理素子に伝搬するまで
繰り返し、最も出力側の等価故障だけを代表故障として
挿入することを特徴としている。
の問題点に鑑みてなされたものであり、論理回路の正常
動作および故障動作のシミニレ−シーンをする故障シミ
エレーシ１ンシステムにおいて、論理回路から組合せ回
路の部分を部分回路として抽出し、その部分回路中のす
べての信号線における信号値をＸ（不定）に初期化し、
前述の部分回路に存在する論理素子の入力信号線の１つ
に、信号値０または１の縮退故障値に対応する、信号値
がそれぞれ０または１に変化するというイベントを発生
させ、論理シミュレータ１フ機能を利用して、素子の評
価をおこない、その素子の出力信号線のＸ（不定）から
０または１への信号値の変化に対応して、それぞれ、そ
の素子の出力信号線のＯまたは１縮退故障は、前述の入
力信号線の縮退故障と等価故障であるとし、これらを前
述の部分回路内で新たなイベントが発生しなくなるか、
あるいは、同一論理素子の入力に発生したイ体ントが他
の２つ以上のファンアウト先の論理素子に伝搬するまで
繰り返し、最も出力側の等価故障だけを代表故障として
挿入することを特徴としている。
作用
このように、故障シミエレーシ■ンシステムのシミュレ
ーション機能を利用して、論理シミュレーション的に等
価故障を求めることによって、複合ゲートに対応する論
理素子または機能記述された論理素子における等価故障
を検出して、全体のシミュレータ１ン対象故障数をさら
に削減し、シミュレーシーン実行時間を短縮するととも
に、等価故障テーブルを使用することなく、この方法を
用いて、ゲート・レベルだけでなく、機能レベル故障シ
ミュレーションや、それらのレベルの素子を混在させた
混合レベル故障シミュレーションを実現することができ
る。
ーション機能を利用して、論理シミュレーション的に等
価故障を求めることによって、複合ゲートに対応する論
理素子または機能記述された論理素子における等価故障
を検出して、全体のシミュレータ１ン対象故障数をさら
に削減し、シミュレーシーン実行時間を短縮するととも
に、等価故障テーブルを使用することなく、この方法を
用いて、ゲート・レベルだけでなく、機能レベル故障シ
ミュレーションや、それらのレベルの素子を混在させた
混合レベル故障シミュレーションを実現することができ
る。
実施例
以下、本発明の実施例を、第１図を用いて説明する。
第１図は、本発明による等価故障検出・代表故障挿入の
処理手順を示したものである。
処理手順を示したものである。
本発明に係る故障シミュレーシｅン方式においては、ま
ず、故障シミｊレージｅンの対象となる論理回路から、
組合せ回路のみで構成される部分を部分回路として抽出
し、その部分回路に対して、第１図で示した処理手順を
用いる。
ず、故障シミｊレージｅンの対象となる論理回路から、
組合せ回路のみで構成される部分を部分回路として抽出
し、その部分回路に対して、第１図で示した処理手順を
用いる。
最初に、処理１０１において、トポロジカル・ソーティ
ングの手法を用いて、部分回路中のすべての信号線に対
して、部分回路の外部入力側の信号線から外部出力側の
信号線のほうへ昇順に番号をつける。そして、処理１０
２〜１１２で、部分回路内のすべての信号線について、
Ｏ縮退故障、１縮退故障それぞれがファンアウト先素子
の出力信号線のどの縮退故障と等価故障であるかを調べ
たのち、部分回路の外部出力に最も近い等価故障だけを
代表故障として挿入する。
ングの手法を用いて、部分回路中のすべての信号線に対
して、部分回路の外部入力側の信号線から外部出力側の
信号線のほうへ昇順に番号をつける。そして、処理１０
２〜１１２で、部分回路内のすべての信号線について、
Ｏ縮退故障、１縮退故障それぞれがファンアウト先素子
の出力信号線のどの縮退故障と等価故障であるかを調べ
たのち、部分回路の外部出力に最も近い等価故障だけを
代表故障として挿入する。
まず、処理１０２で、未処理の信号線の中で、処理１０
１で付した番号が最も小さいものを、今回のシミュレー
シ鱈ンで最初にイベントを発生させる信号線とし、処理
１０３で、その信号線のＯ縮退故障または１縮退故障を
仮定する。 （ここで仮定した縮退故障値をｋとする。
１で付した番号が最も小さいものを、今回のシミュレー
シ鱈ンで最初にイベントを発生させる信号線とし、処理
１０３で、その信号線のＯ縮退故障または１縮退故障を
仮定する。 （ここで仮定した縮退故障値をｋとする。
）処理１０４では、そこで仮定した信号線の縮退故障が
ファンアウト先素子の出力信号線のどの縮退故障と等価
故障であるかをすでに調査済みかどうかを判定し、既に
調査済みであれば、処理１０５〜１０９はおこなわず、
処理１１０に移る。処理１０４で、仮定した信号線の縮
退故障がまだ調べられていないと判定されたならば、故
障シミエレーシ日ンの論理シミュレーシーン部によりお
こなわれる前処理として、処理１０５で、部分回路に含
まれるすべての信号線の信号値をＸ（不定）にして、初
期化をおこない、処理１０２で今回のシミュレーシＩン
の処理対象となった信号線の信号値が、初期時刻で、処
理１０３で仮定した縮退故障値ｋになるトイライベント
を発生させて、シミュレーシーンを開始する。
ファンアウト先素子の出力信号線のどの縮退故障と等価
故障であるかをすでに調査済みかどうかを判定し、既に
調査済みであれば、処理１０５〜１０９はおこなわず、
処理１１０に移る。処理１０４で、仮定した信号線の縮
退故障がまだ調べられていないと判定されたならば、故
障シミエレーシ日ンの論理シミュレーシーン部によりお
こなわれる前処理として、処理１０５で、部分回路に含
まれるすべての信号線の信号値をＸ（不定）にして、初
期化をおこない、処理１０２で今回のシミュレーシＩン
の処理対象となった信号線の信号値が、初期時刻で、処
理１０３で仮定した縮退故障値ｋになるトイライベント
を発生させて、シミュレーシーンを開始する。
処理１０７〜１０８では、故障シミュレータ。
ンシステムの論理シミニレ−シーンａｍを利用１゜て、
論理素子の評価をおこない、初期値Ｘ（不定）からＯま
たは１の信号値の変化に対応した前記論理素子の出力信
号線のＯまたは１縮退故陣は、その論理素子の入力信号
線の０または１の信号値にそれぞれ対応する０または１
縮退故障と等価故障であるとし、これらをこの部分回路
内で新たなイベントが発生しなくなるか、あるいは、同
一論理素子の入力に発生したイベントが他の２つ以上の
ファンアウト先の論理素子に伝搬するまで繰り返して、
等価故障を次々と検出する。
論理素子の評価をおこない、初期値Ｘ（不定）からＯま
たは１の信号値の変化に対応した前記論理素子の出力信
号線のＯまたは１縮退故陣は、その論理素子の入力信号
線の０または１の信号値にそれぞれ対応する０または１
縮退故障と等価故障であるとし、これらをこの部分回路
内で新たなイベントが発生しなくなるか、あるいは、同
一論理素子の入力に発生したイベントが他の２つ以上の
ファンアウト先の論理素子に伝搬するまで繰り返して、
等価故障を次々と検出する。
これらの論理シミュレータ１フ機能を利用した等価故障
検出を終えると、処理１０９において、部分回路の外部
出力に最も近い信号線で発生したイベントに対応するそ
の信号線の縮退故障だけを、処理１０７〜１０８で検出
した一連の等価故障の代表故障として挿入する。
検出を終えると、処理１０９において、部分回路の外部
出力に最も近い信号線で発生したイベントに対応するそ
の信号線の縮退故障だけを、処理１０７〜１０８で検出
した一連の等価故障の代表故障として挿入する。
処理１０２で処理対象とした信号線の０縮退故障および
１縮退故障が、ファンアウト先の出力信号線のどの縮退
故障と等価故障であるかの調査が、ともに終了したと判
定されると、処理１１１で、処理対象の信号線の処理が
終了し、処理１１２で、この部分回路におけるすべての
信号線の処理が終了するまで続けられる。
１縮退故障が、ファンアウト先の出力信号線のどの縮退
故障と等価故障であるかの調査が、ともに終了したと判
定されると、処理１１１で、処理対象の信号線の処理が
終了し、処理１１２で、この部分回路におけるすべての
信号線の処理が終了するまで続けられる。
本発明による等価故障検出・代表故障挿入の処理は、以
上に述べてきたようにおこなわれる。
上に述べてきたようにおこなわれる。
発明の効果
このように、本発明に係る故障シミュレーシーン方式は
、従来のごとく等価故障テーブルを用いることがな（、
故障シミュレーシジンシステムの論理シミニレ−シーン
機能を利用して、多段にわたる等価故障を一度に検出す
ることができるため、等価故障検出方法の汎用性を向上
せしめ、それにより、故障シミニレ−シーンをゲート・
レベルのみならず、機能レベル、さらにそれらのレベル
の素子を混在させた混合レベルまで拡張せしめる効果を
有するものある。
、従来のごとく等価故障テーブルを用いることがな（、
故障シミュレーシジンシステムの論理シミニレ−シーン
機能を利用して、多段にわたる等価故障を一度に検出す
ることができるため、等価故障検出方法の汎用性を向上
せしめ、それにより、故障シミニレ−シーンをゲート・
レベルのみならず、機能レベル、さらにそれらのレベル
の素子を混在させた混合レベルまで拡張せしめる効果を
有するものある。
第１図は、本発明の等価故障検出・代表故障挿入の処理
手順を示すフローチャート図、第２図は従来の等価故障
検出・代表故障挿入の処理手順を示すフローチャート図
、第３図は、等価故障の−例を示す故障テーブル図であ
る。 第 図
手順を示すフローチャート図、第２図は従来の等価故障
検出・代表故障挿入の処理手順を示すフローチャート図
、第３図は、等価故障の−例を示す故障テーブル図であ
る。 第 図
Claims (1)
- 複数個の論理素子で構成される論理回路の正常動作およ
び故障動作のシミュレーションをおこなう故障シミュレ
ーションシステムにおいて、前記論理回路から組合せ回
路の部分を部分回路として抽出し、前記部分回路中のす
べての信号線における信号線をＸ（不定）に初期化し、
前記部分回路に存在する論理素子の入力信号線の１つに
信号値０または１の縮退故障値に対応するイベントを発
生させ、前記故障シミュレーションシステムの論理シミ
ュレーション機能を利用して、素子の評価をおこない、
前記素子の出力信号線において、信号値がＸから０に変
化すれば前記素子の前記出力信号線の０縮退故障が、信
号値がＸから１に変化すれば前記素子の前記出力信号線
の１縮退故障が、それぞれ前記入力信号線の前記縮退故
障と等価故障であるとし、これらを前記部分回路内で新
たなイベントが発生しなくなるか、あるいは、同一論理
素子の入力に発生したイベントが他の２つ以上のファン
アウト先の論理素子に伝搬するまで繰り返し、最も出力
側の等価故障だけを代表故障として挿入することを特徴
とする故障シミュレーション方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1039894A JPH02219135A (ja) | 1989-02-20 | 1989-02-20 | 故障シミュレーション方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1039894A JPH02219135A (ja) | 1989-02-20 | 1989-02-20 | 故障シミュレーション方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02219135A true JPH02219135A (ja) | 1990-08-31 |
Family
ID=12565670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1039894A Pending JPH02219135A (ja) | 1989-02-20 | 1989-02-20 | 故障シミュレーション方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02219135A (ja) |
-
1989
- 1989-02-20 JP JP1039894A patent/JPH02219135A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ball et al. | Effects and detection of intermittent failures in digital systems | |
| US5291495A (en) | Method for designing a scan path for a logic circuit and testing of the same | |
| US6523149B1 (en) | Method and system to improve noise analysis performance of electrical circuits | |
| US5657240A (en) | Testing and removal of redundancies in VLSI circuits with non-boolean primitives | |
| US5323401A (en) | Optimization of test stimulus verification | |
| US6557150B1 (en) | Method of extracting timing characteristics of transistor circuits, storage medium storing timing characteristic library, LSI designing method, and gate extraction method | |
| Chappell et al. | LAMP: Logic‐Circuit Simulators | |
| JP3088331B2 (ja) | 故障シミュレーション方法 | |
| US6298452B1 (en) | Hardware test coverage using inter-chip event filtering in multi-chip simulations | |
| JPH02219135A (ja) | 故障シミュレーション方式 | |
| Schuler et al. | An efficient method of fault simulation for digital circuits modeled from Boolean gates and memories | |
| JPH03290761A (ja) | 論理回路の設計方法 | |
| Gharaybeh et al. | False-path removal using delay fault simulation | |
| JP2658857B2 (ja) | 等価故障抽出方法及び装置 | |
| JP2990813B2 (ja) | 故障シミュレーション方法 | |
| JPH08180095A (ja) | 遅延故障シミュレーション方法、及び遅延故障解析装置 | |
| Chakraborty et al. | Robust testing for stuck-at faults | |
| JP2672893B2 (ja) | 故障シミュレーション処理装置 | |
| JP2830579B2 (ja) | 論理シミュレーション装置 | |
| Lloy | Advanced fault collapsing (logic circuits testing) | |
| JPH03288270A (ja) | 論理シミュレーション装置 | |
| US20070136699A1 (en) | Dependency matrices and methods of using the same for testing or analyzing an integrated circuit | |
| JPH06102321A (ja) | 論理回路の故障シミュレーション方法 | |
| Kajihara et al. | Stuck‐open faults test generation for cmos combinational circuits | |
| JPH0567168A (ja) | 論理回路の故障シミユレーシヨン方法 |