JP3103604B2 - π／４シフトＱＰＳＫ変調波信号の遅延検波復調器における周波数制御方法 - Google Patents
π／４シフトＱＰＳＫ変調波信号の遅延検波復調器における周波数制御方法Info
- Publication number
- JP3103604B2 JP3103604B2 JP03036760A JP3676091A JP3103604B2 JP 3103604 B2 JP3103604 B2 JP 3103604B2 JP 03036760 A JP03036760 A JP 03036760A JP 3676091 A JP3676091 A JP 3676091A JP 3103604 B2 JP3103604 B2 JP 3103604B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- delay detection
- shift qpsk
- wave signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Mobile Radio Communication Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明はデジタル移動体通信にお
いて効率的な周波数の利用の見地から奨用されるπ／４
シフト４相シフトキーイング（ＱＰＳＫ）方式の遅延検
波復調器における周波数制御に関する。
いて効率的な周波数の利用の見地から奨用されるπ／４
シフト４相シフトキーイング（ＱＰＳＫ）方式の遅延検
波復調器における周波数制御に関する。
【０００２】
【従来の技術】デジタル移動体通信、特に自動車電話に
おける変調方式としては、周波数の効率的な利用上、こ
こに用いられる変復調器として回路構成が簡単で、搬送
波の有するる位相の遷移軌跡が原点を通過しないため帯
域外の減衰特性も良く、π／４シフトＱＰＳＫ方式が有
力視されていて、復調器としては、静的伝送時の誤り率
特性が良好であること、レイリーフェーデイング下にお
ける誤り率が劣化しないこと等の条件を満足するものと
して遅延検波方式が有望である。
おける変調方式としては、周波数の効率的な利用上、こ
こに用いられる変復調器として回路構成が簡単で、搬送
波の有するる位相の遷移軌跡が原点を通過しないため帯
域外の減衰特性も良く、π／４シフトＱＰＳＫ方式が有
力視されていて、復調器としては、静的伝送時の誤り率
特性が良好であること、レイリーフェーデイング下にお
ける誤り率が劣化しないこと等の条件を満足するものと
して遅延検波方式が有望である。
【０００３】しかしその反面、搬送波の周波数偏差によ
る誤り率特性が同期検波方式よりも劣り、この周波数変
化が装置全体の構成、性能にまで及ぶために、受信側の
局発周波系と送信機の送出する搬送波とを一致させる制
御手段つまり周波数調整機能を備えしめることが必要に
なる。
る誤り率特性が同期検波方式よりも劣り、この周波数変
化が装置全体の構成、性能にまで及ぶために、受信側の
局発周波系と送信機の送出する搬送波とを一致させる制
御手段つまり周波数調整機能を備えしめることが必要に
なる。
【０００４】図３におけるπ／４シフトＱＰＳＫ遅延検
波方式復調器の周波数補正制御回路では、（１）ＩＦ帯
の遅延検波復調器によって最初に復調したベースバンド
伝送信号を、一旦４逓倍して変調分を除去し、その信号
をループフィルタを介して増幅することにより、搬送周
波数オフセットに比例した位相差出力を得て、この制御
電圧によって遅延素子のサンプル・クロックを変え、上
記搬送周波数オフセットに対応した遅延量に基づいて周
波数補正しようとするものである。
波方式復調器の周波数補正制御回路では、（１）ＩＦ帯
の遅延検波復調器によって最初に復調したベースバンド
伝送信号を、一旦４逓倍して変調分を除去し、その信号
をループフィルタを介して増幅することにより、搬送周
波数オフセットに比例した位相差出力を得て、この制御
電圧によって遅延素子のサンプル・クロックを変え、上
記搬送周波数オフセットに対応した遅延量に基づいて周
波数補正しようとするものである。
【０００５】次に図４に示す従来の周波数調整回路にお
いて、（２）Ｉ、Ｑ各ベースバンド信号を夫々Ａ／Ｄ変
換し、搬送波オフセット検波器を通過後シンボル・クロ
ック信号ＣL とモード制御器ＭＣとから信号入力される
アップ／ダウン・デジタルカウンタ及びチャンネルゲー
ト信号Ｓ1 をもらってする予めプリセット可能なセレク
タＳＥＬを経由した後、Ｄ／Ａ変換して局発周波数を調
整するＶＣＯ（ＶＣＸＯ）の制御信号Ｓ2 を得るように
したものが知られている。
いて、（２）Ｉ、Ｑ各ベースバンド信号を夫々Ａ／Ｄ変
換し、搬送波オフセット検波器を通過後シンボル・クロ
ック信号ＣL とモード制御器ＭＣとから信号入力される
アップ／ダウン・デジタルカウンタ及びチャンネルゲー
ト信号Ｓ1 をもらってする予めプリセット可能なセレク
タＳＥＬを経由した後、Ｄ／Ａ変換して局発周波数を調
整するＶＣＯ（ＶＣＸＯ）の制御信号Ｓ2 を得るように
したものが知られている。
【０００６】しかしながら、前記（１）の方法による
と、π／４シフトＱＰＳＫ信号は、崩落線の振幅が一定
でないために周波数の補正が容易でなく、Ｉ、Ｑ信号を
一旦４逓倍してから周波数補正用に信号再生する必要が
あり、回路構成が大がかりになることが免れないし、前
記（２）の方法ではＩ、Ｑ各ベースバンド信号出力を周
波数オフセットを示す量がＡ／Ｄ変換されてから行うデ
ジタル演算の速度を上げるために、デジタル化回路が無
闇に大きくなる。
と、π／４シフトＱＰＳＫ信号は、崩落線の振幅が一定
でないために周波数の補正が容易でなく、Ｉ、Ｑ信号を
一旦４逓倍してから周波数補正用に信号再生する必要が
あり、回路構成が大がかりになることが免れないし、前
記（２）の方法ではＩ、Ｑ各ベースバンド信号出力を周
波数オフセットを示す量がＡ／Ｄ変換されてから行うデ
ジタル演算の速度を上げるために、デジタル化回路が無
闇に大きくなる。
【０００７】従って従来のπ／４シフトＱＰＳＫ変調波
信号の遅延検波復調器を周波数制御する方法では、図
３、図４に見られるように回路構成が煩雑であり、搬送
波再生回路以降について見ても莫大になるとともに、通
信システムが求めている周波数安定度に対して１０ｐｐ
ｍの周波数のずれの補正が難かしく、復調器等の生産能
率からもこれらの難点は未だ解消するに至っていない。
信号の遅延検波復調器を周波数制御する方法では、図
３、図４に見られるように回路構成が煩雑であり、搬送
波再生回路以降について見ても莫大になるとともに、通
信システムが求めている周波数安定度に対して１０ｐｐ
ｍの周波数のずれの補正が難かしく、復調器等の生産能
率からもこれらの難点は未だ解消するに至っていない。
【０００８】
【発明が解決しようとする課題】本発明は前記従来の障
害を払拭するとともに、π／４ＱＰＳＫ変調搬送中間周
波数のベースバンド信号を読みとれるようにするまでに
要する回路構成を簡易化し、読取り後の演算に要する処
理量を削減し得る周波数制御方法にある。
害を払拭するとともに、π／４ＱＰＳＫ変調搬送中間周
波数のベースバンド信号を読みとれるようにするまでに
要する回路構成を簡易化し、読取り後の演算に要する処
理量を削減し得る周波数制御方法にある。
【０００９】
【課題を解決するための手段】かくしてπ／４シフトＱ
ＰＳＫ変調中間周波をπ／２移相器によってＩ、Ｑ各ベ
ースバンド信号に分離してデジタル信号に夫々変換後
に、過去の受信信号をデータとして記憶させて演算処理
と判断機能を備えたプロセッサを介して調整さるべき局
発周波数を直接制御する温度補償された電圧制御発振器
と局発との逓倍作用により、信号の読取り前後２段階に
分けて周波数制御することを特徴とするものである。
ＰＳＫ変調中間周波をπ／２移相器によってＩ、Ｑ各ベ
ースバンド信号に分離してデジタル信号に夫々変換後
に、過去の受信信号をデータとして記憶させて演算処理
と判断機能を備えたプロセッサを介して調整さるべき局
発周波数を直接制御する温度補償された電圧制御発振器
と局発との逓倍作用により、信号の読取り前後２段階に
分けて周波数制御することを特徴とするものである。
【００１０】以下図１及び図２により本発明の周波数制
御方法について詳説する。先ず図１は本発明の周波数制
御方法を実施するπ／４シフトＱＰＳＫ遅延検波復調器
の周波数制御回路で、π／４シフトＱＰＳＫ中間搬送波
の受信によってミキサＭ1 及びＭ2 とπ／２移相器によ
ってＩ、Ｑ各ベースバンド信号に分離され、ベースバン
ド信号の周波数のみを夫々ループフィルタＬＰＦ1 、Ｌ
ＰＦ2 により取出した後、アナログ／デジタル変換器Ａ
／Ｄにより夫々デジタル変換したベースバンド信号
ＩD 、ＱD を得て、受信信号を逐次貯蔵するＲＡＭを備
えたプロセッサＰＲＣＳに夫々入力し、その出力をデジ
タル／アナログ信号にＤ／Ａ変換器を介して変換し、ノ
イズ又はジッタを除去するループフィルタＬＰＦ3 を経
て温度補償型ＴＣＸＯつまりＶＣＯ（電圧制御発振器）
に戻す帰還ループが形成されている。
御方法について詳説する。先ず図１は本発明の周波数制
御方法を実施するπ／４シフトＱＰＳＫ遅延検波復調器
の周波数制御回路で、π／４シフトＱＰＳＫ中間搬送波
の受信によってミキサＭ1 及びＭ2 とπ／２移相器によ
ってＩ、Ｑ各ベースバンド信号に分離され、ベースバン
ド信号の周波数のみを夫々ループフィルタＬＰＦ1 、Ｌ
ＰＦ2 により取出した後、アナログ／デジタル変換器Ａ
／Ｄにより夫々デジタル変換したベースバンド信号
ＩD 、ＱD を得て、受信信号を逐次貯蔵するＲＡＭを備
えたプロセッサＰＲＣＳに夫々入力し、その出力をデジ
タル／アナログ信号にＤ／Ａ変換器を介して変換し、ノ
イズ又はジッタを除去するループフィルタＬＰＦ3 を経
て温度補償型ＴＣＸＯつまりＶＣＯ（電圧制御発振器）
に戻す帰還ループが形成されている。
【００１１】ＯＳＣは前記ミキサの局発周波数をつくる
局部発振器（局発）であり、上記ＶＣＯと逓倍機能を奏
せしめて、局発周波数の１０ｐｐｍを±０に微調するま
で上記ＶＣＯが走査する。
局部発振器（局発）であり、上記ＶＣＯと逓倍機能を奏
せしめて、局発周波数の１０ｐｐｍを±０に微調するま
で上記ＶＣＯが走査する。
【００１２】送信側は信号フォーマットとして１バース
ト中にプリアンブル信号とＩＤコード信号とを制御チャ
ンネルを使って送出し、受信側は制御チャンネル上でデ
ータ信号つまりＩ，Ｑベースバンド信号が送信されたプ
リアンブル信号とＩＤコード信号として読取れるか否か
の可否をプロセッサにより判断させる。ここでプロセッ
サは第１段階の調整としてデータ信号が読取り可能にな
るようＶＣＯを掃引する。データ信号が読取り可能にな
ると送信側へその旨を返信する。次に通信チャンネルに
より音声データに付加された既知の信号によってＶＣＯ
出力周波数を第２段階の調整として微調整する。
ト中にプリアンブル信号とＩＤコード信号とを制御チャ
ンネルを使って送出し、受信側は制御チャンネル上でデ
ータ信号つまりＩ，Ｑベースバンド信号が送信されたプ
リアンブル信号とＩＤコード信号として読取れるか否か
の可否をプロセッサにより判断させる。ここでプロセッ
サは第１段階の調整としてデータ信号が読取り可能にな
るようＶＣＯを掃引する。データ信号が読取り可能にな
ると送信側へその旨を返信する。次に通信チャンネルに
より音声データに付加された既知の信号によってＶＣＯ
出力周波数を第２段階の調整として微調整する。
【００１３】図２はベースバンド信号Ｉ及びＱの各振幅
の空間図であり、π／４ＱＰＳＫの８値をＩ、Ｑの各値
が１、−１、０の何れかを取る状態”１”を一重丸で、
＋１／√２又は−１／√２の状態”２”を二重丸で夫々
表わしており伝送される信号は状態”１”と”２”を交
互に繰返すＩ、Ｑ信号が遷移することを意味している。
の空間図であり、π／４ＱＰＳＫの８値をＩ、Ｑの各値
が１、−１、０の何れかを取る状態”１”を一重丸で、
＋１／√２又は−１／√２の状態”２”を二重丸で夫々
表わしており伝送される信号は状態”１”と”２”を交
互に繰返すＩ、Ｑ信号が遷移することを意味している。
【００１４】今、状態”１”において周波数が完全に一
致していれば、Ｉ又はＱの信号が±１であり、他方の信
号が０となるが、現実には周波数に誤差があるので上記
±１の値は小さなものとなり、他方も０とはならずに或
る値を持つ。即ち本来Ｉ、Ｑの値が（Ｉ、Ｑ）＝（１、
０）であるべき時に、（Ｉ、Ｑ）＝（０，９，０．４
４）のようになったとすると、Ｑの値が０でなく０．４
４であるということは、周波数オフセットが存在し、こ
の値が正であることは周波数がプラス方向つまり時計方
向に遷移していることを意味し、或る時刻にＩ、Ｑ信号
の周波数の状態が”１”のうちの何の値を取るかが判っ
ていれば、Ｉ、Ｑ信号の内、本来０となるべき方の、
正、負符号だけで周波数がプラス、マイナス何れの方向
にずれているかが判別される。
致していれば、Ｉ又はＱの信号が±１であり、他方の信
号が０となるが、現実には周波数に誤差があるので上記
±１の値は小さなものとなり、他方も０とはならずに或
る値を持つ。即ち本来Ｉ、Ｑの値が（Ｉ、Ｑ）＝（１、
０）であるべき時に、（Ｉ、Ｑ）＝（０，９，０．４
４）のようになったとすると、Ｑの値が０でなく０．４
４であるということは、周波数オフセットが存在し、こ
の値が正であることは周波数がプラス方向つまり時計方
向に遷移していることを意味し、或る時刻にＩ、Ｑ信号
の周波数の状態が”１”のうちの何の値を取るかが判っ
ていれば、Ｉ、Ｑ信号の内、本来０となるべき方の、
正、負符号だけで周波数がプラス、マイナス何れの方向
にずれているかが判別される。
【００１５】本発明においては、データ伝送時に将来の
Ｉ、Ｑ値の予測はしていないが、プリアンブル信号の配
列は決まっているので、プリアンブル送出時に”１”の
状態における本来０であるべき方の正、負符号を判断す
ることができ、これをプロセッサの判断機能に委ねるこ
とができるのである。
Ｉ、Ｑ値の予測はしていないが、プリアンブル信号の配
列は決まっているので、プリアンブル送出時に”１”の
状態における本来０であるべき方の正、負符号を判断す
ることができ、これをプロセッサの判断機能に委ねるこ
とができるのである。
【００１６】例えばＩ信号が１→０→１、Ｑ信号が０→
１→１と変化する時、１、Ｑ値の組がＩ＝１、Ｑ＝０の
時”１”、Ｉ＝０、Ｑ＝１の組が”２”、Ｉ＝１、Ｑ＝
１の組が”３”という情報の遷移を表わすことから、検
波出力（Ｉ、Ｑ）は（１、０）→（−１／√２、−１／
√２）→（０、−１）となって、”３”の状態はＩ＝
１、Ｑ＝１の時であってＩ信号が正であれば周波数をマ
イナス側へ遷移させ、負であればプラス側へ遷移させる
ようにＶＣＯであるＴＣＸＯを制御すれば、局発ＯＳＣ
の周波数が微調されるのである。
１→１と変化する時、１、Ｑ値の組がＩ＝１、Ｑ＝０の
時”１”、Ｉ＝０、Ｑ＝１の組が”２”、Ｉ＝１、Ｑ＝
１の組が”３”という情報の遷移を表わすことから、検
波出力（Ｉ、Ｑ）は（１、０）→（−１／√２、−１／
√２）→（０、−１）となって、”３”の状態はＩ＝
１、Ｑ＝１の時であってＩ信号が正であれば周波数をマ
イナス側へ遷移させ、負であればプラス側へ遷移させる
ようにＶＣＯであるＴＣＸＯを制御すれば、局発ＯＳＣ
の周波数が微調されるのである。
【００１７】
【発明の効果】本発明は、π／４シフトＱＰＳＫ変調中
間周波数からベースバンド信号をつくり出した後、回路
構成上、従来必要とされている搬送波再生回路、データ
タイミング再生回路、識別器、直並列変換器といった付
属回路に代替するプロセッサを局発周波数の２段階調整
を司るＶＣＯを含む制御ループ内に取込んで、ベースバ
ンド信号の遷移パターンからＩ、Ｑ値を予想できるよう
にしたから、遅延検波方式の復調器における局発周波数
のずれに対して敏速に制御ができ、ひいてはこのずれに
基因する信号の誤り率特性の悪化を阻止することができ
る。従ってπ／４シフトＱＰＳＫ搬送波のオフセットに
対応した遅延量を以て局発周波数が、極めて簡易な構成
による遅延検波復調器を周波数制御帰還ループに組込め
るとともに、生産時に煩わしい調整工数もなく量産性に
優れ、経済的な周波数制御方法を実現することができ
る。
間周波数からベースバンド信号をつくり出した後、回路
構成上、従来必要とされている搬送波再生回路、データ
タイミング再生回路、識別器、直並列変換器といった付
属回路に代替するプロセッサを局発周波数の２段階調整
を司るＶＣＯを含む制御ループ内に取込んで、ベースバ
ンド信号の遷移パターンからＩ、Ｑ値を予想できるよう
にしたから、遅延検波方式の復調器における局発周波数
のずれに対して敏速に制御ができ、ひいてはこのずれに
基因する信号の誤り率特性の悪化を阻止することができ
る。従ってπ／４シフトＱＰＳＫ搬送波のオフセットに
対応した遅延量を以て局発周波数が、極めて簡易な構成
による遅延検波復調器を周波数制御帰還ループに組込め
るとともに、生産時に煩わしい調整工数もなく量産性に
優れ、経済的な周波数制御方法を実現することができ
る。
【図１】本発明のπ／４シフトＱＰＳＫ変調波信号の遅
延検波復調器における周波数制御方法を実施する回路構
成図である。
延検波復調器における周波数制御方法を実施する回路構
成図である。
【図２】ベースバンドＩ、Ｑ信号の空間図であり、各ル
ープフィルタ通過後、プロセッサへ入力される信号の状
態”１”、”２”を表わす。
ープフィルタ通過後、プロセッサへ入力される信号の状
態”１”、”２”を表わす。
【図３】従来の遅延検波方式ダイバーシテイ復調器の回
路構成図である。
路構成図である。
【図４】従来の周波数調整回路の構成図である。
ＭＩＸ1 、ＭＩＸ2 ミキサ Ａ／Ｄ アナログ／デジタル変
換器 ＰＲＣＳ プロセッサ Ｄ／Ａ デジタル／アナログ変
換器 ＬＰＦ1 、ＬＰＦ2 、ＬＰＦ3 ループフィルタ ＯＳＣ 局部発振器（局発） ＴＣＸＯ ＶＣＯ（電圧制御発振
器） π／２ＰＳ π／２移相器 Ｉ、Ｑ ベースバンド信号
換器 ＰＲＣＳ プロセッサ Ｄ／Ａ デジタル／アナログ変
換器 ＬＰＦ1 、ＬＰＦ2 、ＬＰＦ3 ループフィルタ ＯＳＣ 局部発振器（局発） ＴＣＸＯ ＶＣＯ（電圧制御発振
器） π／２ＰＳ π／２移相器 Ｉ、Ｑ ベースバンド信号
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/00 - 27/38 H04B 7/26
Claims (1)
- 【請求項１】π／４シフトＱＰＳＫ変調波信号の遅延検
波復調器を周波数制御する方法において、通信用信号フ
ォーマットが１バースト中にプリアンブル及びＩＤコー
ドをデータとして、制御チャンネルを介して送信される
変調搬送波の受信時に、上記変調搬送波をＩ，Ｑ各ベー
スバンド信号に変換し、上記ベースバンド信号を夫々入
力されるプロセッサが第１段階の調整として局発周波数
を制御する電圧制御発振器への指令により周波数掃引し
つつ該ベースバンド信号を監視し、該ベースバンド信号
が上記データとして読取り可能になったときその旨を送
信側に返信し、しかる後に通話チャンネルを介して送信
される信号の内、音声データに付加されたパターンの既
知な信号により、上記電圧制御発振器の出力周波数を第
２段階の調整として微調整するようにしたことを特徴と
するπ／４シフトＱＰＳＫ変調波信号の遅延検波復調器
における周波数制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03036760A JP3103604B2 (ja) | 1991-02-05 | 1991-02-05 | π／４シフトＱＰＳＫ変調波信号の遅延検波復調器における周波数制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03036760A JP3103604B2 (ja) | 1991-02-05 | 1991-02-05 | π／４シフトＱＰＳＫ変調波信号の遅延検波復調器における周波数制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04249451A JPH04249451A (ja) | 1992-09-04 |
| JP3103604B2 true JP3103604B2 (ja) | 2000-10-30 |
Family
ID=12478709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03036760A Expired - Fee Related JP3103604B2 (ja) | 1991-02-05 | 1991-02-05 | π／４シフトＱＰＳＫ変調波信号の遅延検波復調器における周波数制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3103604B2 (ja) |
-
1991
- 1991-02-05 JP JP03036760A patent/JP3103604B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04249451A (ja) | 1992-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5610946A (en) | Radio communication apparatus | |
| EP0804833B1 (en) | Frequency synchronized bidirectional radio system | |
| JPH06502977A (ja) | デジタル伝送装置および直接変換レシーバ | |
| WO1996019875A9 (en) | Frequency synchronized bidirectional radio system | |
| KR900008437B1 (ko) | 전송데이터 복조회로 | |
| US5150383A (en) | Asynchronous quadrature demodulator | |
| US3984777A (en) | Carrier wave reproducer device for use in the reception of a multi-phase phase-modulated wave | |
| JP2959498B2 (ja) | 自動周波数制御回路 | |
| JP3080601B2 (ja) | 搬送波再生回路 | |
| JPH0542863B2 (ja) | ||
| US4606048A (en) | Radio communication system | |
| US5802113A (en) | Clock signal recovery system for communication systems using quadrature amplitude modulation | |
| US5841815A (en) | Data receiver for correcting a phase of a received phase-modulated signal | |
| JPS6211347A (ja) | ４相ｐｓｋ復調装置 | |
| JPH07177054A (ja) | ディジタル無線通信端末 | |
| JP2001345869A (ja) | キャリア再生回路とデジタル信号受信装置 | |
| JPH04249451A (ja) | π／４シフトＱＰＳＫ変調波信号の遅延検波復調器における周波数制御方法 | |
| JP2504581B2 (ja) | ディジタル信号伝送方式 | |
| JPH04345328A (ja) | 回線切替え制御回路 | |
| JP3518739B2 (ja) | 直交周波数分割多重信号受信装置及び直交周波数分割多重信号の受信方法 | |
| JPH09130440A (ja) | 検波回路装置 | |
| US4489411A (en) | Process and a circuit arrangement for signal transmission using an amplitude-modulated radio broadcasting system | |
| JP3274203B2 (ja) | Ｍｓｋ復調器のクロック再生回路 | |
| JPH11308289A (ja) | 復調器及び無線通信装置 | |
| JPH066397A (ja) | 遅延検波器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080825 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080825 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |