JP3106246B2

JP3106246B2 - 画像処理装置

Info

Publication number: JP3106246B2
Application number: JP02006988A
Authority: JP
Inventors: カーチス・プリーム; クリス・マラコフスキイ
Original assignee: サン・マイクロシステムズ・インコーポレーテツド
Priority date: 1989-02-08
Filing date: 1990-01-16
Publication date: 2000-11-06
Anticipated expiration: 2015-11-06
Also published as: GB8921119D0; GB2228164A; JPH02234278A; CA1323436C; GB2228164B; HK53594A; US5274755A

Description

【発明の詳細な説明】〔発明の概要〕本発明は、スクリーン表示装置の任意の位置へユーザ
ーの操作で移動させることが可能なウインドウの中に画
像を表示するという目的のために、図形表示サブシステ
ムにおいてスクリーン座標にラスターオフセツトを加え
る回路をハードウエアで実現する装置に関する。より詳
細には、Ｘ座標に対して１つ、Ｙ座標に対して１つ与え
られる１対のラスターオフセツトは、Ｘラスターオフセ
ツトレジスタと、Ｙラスターオフセツトレジスタとに記
憶される。ＸラスターオフセツトとＹラスターオフセツ
トは、スクリーン表示装置の原座標からの活動ウインド
ウオフセツトに対応する。それらのオフセツトは、活動
ウインドウの内側に表示されるべき各座標に、さらにオ
ーバヘツドを追加する結果をもたらさないような方法で
加えられる。従来は、スクリーン表示装置上で任意に移
動できるウインドウの中に画像を表示するために必要な
変換は、通常、ソフトウエアで実行されていた。本発明
は、そのような変換をソフトウエアで実行する必要をな
くすものである。

たとえば、ウインドウ指定能力を有する図形サブシス
テムで、位置（0,0）の画素をオンさせたい場合、その
画素は、実際には、スクリーン表示装置の位置（0,0）
ではなく、ウインドウの座標（0,0）にあることにな
る。Ｘが０に等しいスクリーン位置からのウインドウの
ＸオフセツトをＸラスターオフセツトレジスタにロード
し且つＹが０に等しいスクリーン位置からのウインドウ
のＹオフセツトをＹラスターオフセツトレジスタにロー
ドすることにより、Ｘラスターオフセツトレジスタ及び
Ｙラスターオフセツトレジスタの内容が表示されるべき
画像のＸ座標とＹ座標に加えられた場合、その画像は、
ソフトウエアがその上さらに計算を実行する必要なく、
正しくウインドウの中に表示される。

〔実施例〕

本発明はエンジニアリングワークステーシヨンの図形
サブシステムに関し、特に、図形サブシステムにより表
示されるべき画像の座標を、表示装置の原点の座標に対
する１組の座標から、スクリーン上の任意の位置へ移動
可能なウインドウの座標に対する１組の座標に変換する
ハードウエア構成に関する。詳細にいえば、Ｘラスター
オフセツトレジスタ及びＹラスターオフセツトレジスタ
に、活動ウインドウからのＸオフセツトと、Ｙオフセツ
トがそれぞれロードされ、レジスタに記憶された値が入
力スクリーン座標に加えられる。その詳細は、ラスター
オフセツトレジスタにウインドウオフセツトがロードさ
れる方式と共に、以下のローデイング制御状態機械33及
び指標論理43の説明から明らかになるであろう。

このように、ソフトウエアは、スクリーン表示装置の
どの位置へも任意に移動させることが可能なウインドウ
の中に画像を表示するために必要な変換を加えることに
関わる必要がない。

本発明においては、クリツピングを伴なう任意の四辺
形の描出と、クリツピングを伴なうブロツク画像転送
（BLIT）とを支援するために、座標ステージングブロツ
ク及び座標比較論理ブロツク（第１図を参照）が設けら
れる。いずれの場合にも、４対のX/Y座標を指定し且つ
クリツピングウインドウ境界を指定することが必要であ
る。

四辺形描出を支援するということは、その四辺形を規
定する４つの頂点を利用できることを示唆する。ここに
開示する本発明の実施例は、それらの頂点にほとんど制
限を課さない。頂点は４対のレジスタ（１対のレジスタ
はＸ座標のための１つのレジスタと、Ｙ座標のための１
つのレジスタとから構成される）に記憶され、頂点番号
０から３によつて表わされる。頂点０は頂点１に結合
し、頂点１は頂点２に結合し、頂点２は頂点３に結合
し、頂点３は頂点０に結合することになつており、頂点
０と頂点２又は頂点１と頂点３との間には結合はないも
のとする。座標ステージング部と比較論理は、指定され
た四辺形の表示用メモリへの記憶を最終的に実行するパ
イプラインの最初の段を形成する。パイプラインにおい
てそれらの段の後に続く段は、それぞれの頂点と、それ
と隣り合う頂点との関係に関する情報（すなわち、頂点
１の場合、X1とX0,Y1とY0,X1とX2及びY1とY2との関係）
を要求する。この情報は、合成されたときに元の四辺形
を正確に表示する一連の不等辺四辺形を機能アドレツシ
ングブロツクに適正に供給するために必要である。任意
の四辺形の分解は座標順序付け論理によつて実行され
る。

さらに、後続するパイプラインの段において四辺形の
クリツピング境界に対するクリツピングを支援するため
には、頂点と、適切なクリツピング境界との関係も必要
とされる。１例を挙げると、これは、全てのＸ頂点を最
小Ｘクリツプ境界と、最大Ｘクリツプ境界の双方と比較
することを意味している。Ｙ座標についても、同様の一
連の比較が必要である。場合によつては、これらの比較
は、対象物が可視（クリツプされない）部分を有するの
か否かを表わすこともできる。可視でない対象物をあら
かじめ識別することにより、表示用メモリへの書込みに
可視画素は識別されなくなるので、後続するパイプライ
ン段の利用を回避することができる。これは、四辺形の
描出がクリツピング情報の解析の直後に起こつたと考え
ることができるという点で、性能上の１つの利点となつ
ている。

ここで説明する図形システムの好ましい実施例は、１
つの線分と関連する画素を確定するときに16ビツト２の
補数演算を利用する。この演算は、線分の２のＸ頂点及
びＹ頂点の差をとることを含む。演算上のオーバフロー
を避けるために、Ｘ頂点値及びＹ頂点値の数値範囲を15
ビツトで表わせるように、すなわち、−2¹⁴と（2¹⁴−
１）との間になるように制限しなければならない。これ
を支援する場合、頂点の数値範囲の検査は座標比較論理
により実行される。

BLITの支援に際しても、ソース（SRC）矩形の対向す
る角を指定する２つの頂点と、宛先（DEST）矩形の対向
する角を指定する２つの頂点の４つの頂点が必要であ
る。BLIT動作の意図は、SRC矩形に含まれている画素をD
EST矩形に複写することである。この実施例では、SRC矩
形の左上角は頂点０として記憶され、SRCの右下角は頂
点１として記憶される。同様にDESTの左上角は頂点２と
して、また、右下角は頂点３としてそれぞれ記憶され
る。SRCをDESTに正しく複写するためには、２つの矩形
が重なり合う場合、注意を払わなければならない。重な
り合いが起こると、正しい結果を得る必要がある場合に
は、画素が複写される順序は制約される。これは、当業
者には良く知られている問題である。画素複写の制約を
適正に定めるために要求される情報には、SRC矩形境界
と、DEST矩形境界との比較がある。これは、関連するＸ
座標とＹ座標の双方について必要である。

さらに、パイプラインの後続する段においてSRC矩形
とDEST矩形の双方のクリツピングを支援するためには、
SRC頂点及びDEST頂点と、適切なクリツピング境界との
関係も必要とされる。この場合にも、SRC矩形又はDEST
矩形のいずれか一方が全くあいまいであり（見えず）、
後続するパイプライン段を利用する必要がなくなること
も考えられる。これは、BLITの実行がクリツピング情報
の解析直後に起こつたと考えることができるという点
で、性能上の１つの利点になつている。

座標ステージング制御論理は、座標値を獲得するため
の複数の方法を支援する。これに相応して、座標比較論
理は、座標値がどのようにして提供されたかにかかわら
ず、必要な比較情報を維持する。座標を獲得する様々な
方法を絶対、指標指示及び相対とまとめることができ
る。採用する特定の方法は、ロードされるべきレジスタ
を識別するためにCPUが使用するレジスタのアドレスに
より決定される。絶対座標値は、CPUによりアドレスさ
れたレジスタに供給される実際の値を記憶することによ
りロードされる。このロード方法は、後述するようなク
リツプ境界レジスタ及びラスターオフセツトレジスタ
と、個々の座標レジスタとをロードするときに使用され
る。第２の方法である指標指示は、同一の値を有する複
数の座標を効率良くロードするために使用される。この
場合、CPUが供給した値は、１つ又は複数の座標レジス
タへの記憶のために利用可能状態にされる前に、まず、
適切なラスターオフセツトレジスタ（ラスターオフセツ
トＸ又はラスターオフセツトＹ）に加えられる。ラスタ
ーオフセツトの追加は、CPUにより提供されたX/Yアドレ
ススペースを表示用メモリの別の領域へオフセツトする
手段となる。

指標指示ローデイングメカニズムは、それ自身をガイ
ドし且つある所定のサイクルの間にいくつの座標レジス
タをロードすべきか、また、どの座標レジスタをロード
すべきかを表わすために、２ビツトの指標を利用する。
CPUが退化四辺形を識別するとき、点ではX/Yの対を１つ
指定するだけでよく、また、線の場合は２対のX/Y、三
角形の場合にはX/Yの対を３つ指定すれば良いようにす
るのは、このメカニズムである。上記の退化四辺形のい
ずれか１つが４つの頂点レジスタにロードされるとき、
１つ又は２つ以上の頂点は繰返されることになる。パイ
プラインの後続する段が規定された対象物を（たとえ、
退化四辺形であつても）常に四辺形として解釈すること
ができ、決して、下位の対象物（すなわち、点，線，三
角形）全てを特殊なケースとして扱わないようにするた
めに、この繰返しは必要である。また、指標指示ローデ
イング方式によれば、矩形に対応する四辺形の４つの角
全てを正しく規定するためには、その矩形の対向する２
つの角を入力するだけで良い。

第３のローデイング方法である相対方法は、CPUに、
最前に入力された座標と、所期の新たな座標値との差の
みを指定させるために使用される。この場合、CPUが供
給するデルタ、すなわち、オフセツトは、１つ又は複数
のレジスタにロードされる前に、先にロードされていた
座標に加えられる。必要な加算について最前に入力され
た座標〔vertex（index−１）mod4〕を指示するために
２ビツトの指標が使用されるが、これは、指標指示ロー
デイングの場合と同様に、どのレジスタをロードしなけ
ればならないかをさらに指示する。

最終的な結果として、CPUは、支援するどの方法で座
標レジスタをロードすべきかを、自由に選択することが
できる。動作−四辺形描出又はBLITのいずれか一方−が
（座標が既にロードされた後で）実際に要求されると、
４つの頂点の現在状態は、それらがいかにして獲得され
たかに関係なく、直接利用される。これは、CPUに最大
限のフレキシビリテイを与える。

第１図は、本発明を利用することができる図形サブシ
ステムの概観図である。バスインタフエース論理11はア
ドレスバスと、データバスと、制御バスとを介して中央
処理装置（図示せず）に接続されている。図形サブシス
テムの機能構成要素は、データ経路／メモリインタフエ
ース13と、座標ステージング部15と、座標順序付け部17
と、機能アドレツシングブロツク19と、マスク発生ブロ
ツク21と、線形アドレス発生器23である。

データ経路／メモリインタフエース13は、CRTなどの
ビデオ表示装置に表示されるべき図形情報を記憶するメ
モリであるフレームバツフア（図示せず）を更新する。
すなわち、フレームバツフアにロードされたデータはビ
デオ回路によりアクセスされ、ビデオ回路は、そのデー
タを、ビデオ表示装置の個々の画素をオン／オフする適
切な電気的信号に変換する。バスインタフエース論理か
ら供給されたデータは、座標ステージング部15と、座標
順序付け部17と、機能アドレツシングブロツク19とによ
り実行される処理に基づいて、マスク発生ブロツク21及
び線形アドレス発生器23により変更される。機能アドレ
ツシングブロツク19は、特定の図形対象物をそれらが表
示されるべきクリツプウインドウに当てはめるために必
要なクリツピングの一部をさらに実行し、その後、信号
をマスク発生ブロツク21へ転送する。マスク発生ブロツ
ク21は、情報を、走査線ごとに可視対象物の始まりから
終わりまで並べ、データ経路／メモリインタフエース13
をアドレスするために使用される16画素部分として配列
する。

マスク発生信号は線形アドレス発生器23にも供給され
るが、この線形アドレス発生器23は、マスク発生ブロツ
ク21により提供されたアドレスを、出力表示装置への転
送のために、フレームバツフアを線形アドレツシングす
る信号に変換する。データ経路／メモリインタフエース
13の一実施例は、1988年10月14日の米国特許出願第2578
53号（米国特許第4958146号）および第257985号（米国
特許第5136524号）に見られる。座標順序付け部17の一
実施例は1988年12月20日付の米国特許出願第287128号
（米国特許第5020002号）に見られ、また、機能アドレ
ッシングブロック19の一実施例は1988年12月20日の米国
特許出願286997号（米国特許第5128872号）および第287
392号（米国特許第5117485号）に記載されている。線形
アドレス発生器23の一実施例は、1988年12月20日付の米
国特許出願第287493号（米国特許第4945497号）に記載
されている。本発明は、座標ステージング部15にあつ
て、以下に第２図から第14図を参照して詳細に説明する
ように、図形サブシステムが任意の四辺形のクリツピン
グを伴なう描出と、クリツピングを伴なうブロツク画像
転送（BLIT）とを実行することを可能にする制御信号の
性質を有する情報を発生するためのいくつかの動作を入
力に基づいて実行する回路に関する。従つて、本発明
は、座標ステージング部15の中の特定の回路を指向して
いる。

ビデオ表示サブシステムを構成する上記の機能ブロツ
クを適正に動作させるために必要な様々なタイミング信
号及び制御信号をどのようにして実現するかは当業者に
は良く知られているので、ここでは、本発明を正しく理
解する上で必要であると思われる箇所を除いて、その説
明を省略する。

次に、第２図に関して説明する。第２図には、座標ス
テージング部15の概観ブロツク線図が示されている。座
標ステージング部15は加算器31と、ローデイング制御状
態機械33と、マルチプレクサ35と、XY座標レジスタ37
と、クリツプ座標レジスタ39と、ラスターオフセツトレ
ジスタ41と、指標論理43と、試験ウインドウ制御論理45
と、比較論理／結果記憶装置47と、比較制御状態機械49
と、状態発生論理51とを含む。

本発明の特性を述べる前に、本発明が実現される態様
の理解を助けるために、対象物がどのようにして表示さ
れるかを以下に簡単に説明する。

ＸとＹの複数対の頂点はビデオ表示用座標を表わす。
通常の表示装置の場合、Ｘは０〜1151の範囲にあり、Ｙ
は０〜899の範囲にある。各Ｘ座標と、各Ｙ座標は別個
の32ビツトレジスタに記憶されるか、又は１対の16ビツ
トレジスタに記憶される。最大スクリーン座標（すなわ
ち、65535まで、言いかえれば、−32768から＋32767ま
で）と記憶するには16ビツトのほうが適しているが、図
形用ソフトウエアに最も広く利用されているデータの型
は32ビツトであり、ビデオ表示装置の範囲をはるかに越
える実生活上の対象物の大半を処理するのに十分大きい
範囲がこの32ビツトにより得られるので、32ビツトの情
報が記憶される。

四辺形の対象物は４対の頂点（X₀,Y₀），（X₁,Y₁），
（X₂,Y₂）及び（X₃,Y₃）の組合せとして表わされる。対
象物が点であれば、４対の頂点は全て同じであり、従つ
て、３点が先の１点繰返しとなる。対象物が線である場
合は、４対の頂点のうち２対（又は４対の頂点のうち３
対）は繰返される。対象物が三角形である場合には、４
対のうち１対の頂点が繰返される。対象物が四辺形であ
れば、４対は全て異なる。対象物（すなわち、点、線、
三角形又は四角形）は、その対象物を完全に規定するた
めに必要な最小の数の反復しない頂点、すなわち、点の
場合は１対，線の場合は２対、三角形の場合は３対、四
辺形の場合は４対、そして、矩形の場合は２対（対向す
る角）の頂点を使用して規定されるのが最も効率的であ
る。

ブロツク画像転送（BLIT）動作を実行すべきとき、４
つのX/Yレジスタは次のような翻訳内容を有し、それに
従つてロードされる。

X0−ソースブロツクの左上角のＸ座標 Y0−ソースブロツクの左上角のＹ座標 X1−ソースブロツクの右下角のＸ座標 Y1−ソースブロツクの右下角のＹ座標 X2−宛先ブロツクの左上角のＸ座標 Y2−宛先ブロツクの左上角のＹ座標 X3−宛先ブロツクの右下角のＸ座標 Y3−宛先ブロツクの右下角のＹ座標 CRTなどの表示装置に表示されるべき画像は、フレー
ムバツフアとして知られているランダムアクセスメモリ
（RAM）の１つ又は２つ以上のプレーンに記憶された個
々の画素として形成されている。尚、カラーシステムの
場合、プレーンの数は、通常、８つである。フレームバ
ツフアに記憶されたデータは、１対の座標Ｘ及びＹによ
りアドレスされる。１対のＸとＹは全てのプレーンにお
いて特定の１つの画素を識別し、その場合、Ｘは行、Ｙ
は列である。１つの画素は各プレーンから取出された単
一のビツトによつて規定される。このように、８つのプ
レーンを利用する場合、表示されるそれぞれの画素はフ
レームバツフアの８つのビツトにより規定される。この
ように、１つの画素の１つのビツトを使用して、その画
素がオンであるか、オフであるかを指定すると共に、残
る７つのビツトで画素の色を指定するか、あるいは、８
つのビツト全てを使用して色を指定し、色の１つが表示
装置の背景色と同じであつて、それにより、画素をオフ
することが可能である。

本発明は、主に指標（インデックス）論理43と、加算
器31と、ラスターオフセツトレジスタ41と、ラスターオ
フセツト及びスクリーン座標の獲得並びに所望の表示用
座標を求めるためのオフセツトとスクリーン座標の加算
を編成するローデイング制御状態機械33を実現すること
にある。この点に関して、第２図に示すその他の機能ブ
ロツクと関連し、それらのブロツクの動作と構成を、本
発明を正しく理解する上で必要な程度に限つて詳細に説
明する。

加算器31とMUX35 加算器31は16ビツト又は32ビツトの２の補数２進加算
器であつて、２つの入力，すなわち、バスインタフエー
ス論理11から得られ、CPUからの入力データを表わすDat
aInと、ラスターオフセツトレジスタ47、X/Y座標レジス
タ37及びクリツプ座標レジスタ39からそれぞれ得られる
１組の入力の中の１つを選択するマルチプレクサである
MUX35からの入力とを有する。MUX35からの入力は、後述
するように、ローデイング制御状態機械33により発生さ
れる信号によつて選択される。

次に、第３図を参照して、加算器31及びマルチプレク
サ35を詳細に説明する。第３図では、加算器31は16ビツ
ト加算器として示されている。この点に関しては、好ま
しい実施例では、本発明が実現される集積回路上のスペ
ースを節約するために、DataInが32ビツトであること
と、本発明で利用するパイプラインのタイミング要件が
２ステツプ加算により満たされることを理由として、32
ビツト加算器を使用することも可能であろうが、以下の
説明の中では、16ビツト加算器を使用するものとする。
32ビツト加算器を利用する場合の相違点は当業者には明
白であるので、ここでは説明しない。

マルチプレクサ35は、実際には、１対のマルチプレク
サ35a及び35bと、DataInの上位と下位の16ビツトを入力
するために使用される第３のマルチプレクサ36である。
マルチプレクサ35a及び35bは、７つの32ビツト入力端子
から、上位と下位の16ビツトをそれぞれ受信する。入力
の内訳は、ラスターオフセツトレジスタ41からの16ビツ
ト入力（符号で32ビツトに拡張）１つと、X/Y座標レジ
スタ37からの32ビツト入力４つと、クリツプ座標レジス
タ39からの16ビツト入力（符号で32ビツトに拡張）２つ
とである。マルチプレクサ35a及び35bの出力は組合され
て、信号DataOut（これらのレジスタ値のCPUに対する読
取りアクセスを実行させる信号）を形成すると共に、X₀
〜X₃又はY₀〜Y₃からの上位ビツトがアクセスされている
ときは、必ず、マルチプレクサ35aの出力を通過させる
第４のマルチプレクサ40にも入力される。マルチプレク
サ40は、その他の場合には、マルチプレクサ35bの出力
を選択する。マルチプレクサ40の出力は論理ゲート42の
一方の入力端子に入力され、論理ゲート42はマルチプレ
クサ40の16ビツト出力か、又は16ビツト分のゼロを通過
させる。詳細にいえば、DataInのビツトがラスターオフ
セツトレジスタ47、X/Y座標レジスタ37又はクリツプ座
標レジスタ39の中のレジスタを直接ロードする（絶対ロ
ード）ためにマルチプレクサ36により供給されるたび
に、論理ゲート42はゼロを送り出す。第３図にさらに示
されている論理回路44及び46は、次のような機能を実行
する。下位16ビツトの加算が進行中であるとき、ANDゲ
ート44はその出力をローにさせて、加算器31に対して
「０」のキヤリインを実行させる。この加算のキヤリア
ウトはフリツプフロツプ46にセーブされる。上位16ビツ
トの加算中、フリツプフロツプ46の出力はANDゲート44
を介して加算器31のキヤリインに供給される。この組合
せにより、単一サイクルの32ビツト加算と同等の２サイ
クル32ビツト加算が実行されることになる。

加算器31、ラスターオフセツトレジスタ41、X/Y座標
レジスタ37、クリツプ座標レジスタ39、試験ウインドウ
制御論理45及び比較論理／結果記憶装置49の動作は、ロ
ーデイング制御状態機械33と、比較論理状態機械49とに
より協調されて、上記の機能ブロツクは、データがパイ
プラインに沿つて流れるように動作する。従つて、ロー
デイング制御状態機械33及び比較論理状態機械49から出
ている制御線の全てが示されているわけではないが、そ
の詳細は、以下のローデイング制御状態機械33及び比較
論理状態機械49の説明から、当業者には容易に明らかに
なるであろう。

X/Y座標レジスタ37 第４図に関して説明すると、X/Y座標レジスタ37は、
描出すべき対象物の（X₀,Y₀）〜（X₃,Y₃）頂点を記憶す
る一連の16ビツトレジスタである。１つの16ビツトレジ
スタは各Ｘ座標の上位16ビツトを記憶するために使用さ
れ、別の16ビツトレジスタは各Ｘ座標の下位16ビツトを
記憶するために使用される。同様に、別の16ビツトレジ
スタは各Ｙ座標の上位16ビツトを保持し、別の16ビツト
レジスタは各Ｙ座標の下位16ビツトを保持する。これら
のレジスタは、第４図には、X₀座標の下位16ビツトを表
わすX0L及びX₀座標の上位16ビツトを表わすX0Uとして示
されている。また、レジスタX1L〜X3L及びX1U〜X3UはX₁
〜X₃座標の下位16ビツトと、上位16ビツトとをそれぞれ
表わす。同様に、レジスタY0L〜Y3L及びY0U〜Y3Uは対象
物のY₀〜Y₃座標の下位16ビツトと、上位16ビツトとをそ
れぞれ記憶する。X0,Y0というときは、対応する対のレ
ジスタ、すなわち、X0U,X0L及びY0U,Y0Lに記憶されてい
る32ビツト値を指す。

各対のレジスタ（X0L,Y0L）〜（X3L,Y3L）は、対応す
るＸレジスタ又はＹレジスタのいずれかを選択するため
に使用される１対のマルチプレクサに結合される。たと
えば、レジスタX0L及びY0Lはマルチプレクサ61a及び61b
に結合されている。ローデイング制御状態機械33は、Ｘ
座標が作用を受けるべきか又はＹ座標が作用を受けるべ
きかに応じてレジスタX0Lからの入力又はレジスタY0Lか
らの入力をマルチプレクサ61aに選択させる信号を発生
する。マルチプレクサ62a及び62b〜64a及び64bは、各対
のレジスタ（X1L,Y1L）〜（X3L,Y3L）からのデータに対
して、それぞれ同じように動作する。マルチプレクサ61
a〜64aの出力はマルチプレクサ35bに送られ、マルチプ
レクサ61b〜64bの出力は比較論理／結果記憶装置47に送
られる。

全て０全て１とラベル付けされているブロツク67,69,
71及び73は、それぞれ、対応する対のX,Y座標の上位18
ビツトを全てゼロ状態又は全て１状態に関して検査する
論理回路である。それらのビツトのうち16ビツトはレジ
スタ（X0U,Y0U）〜（X3U,Y3U）から得られ、17番目と18
番目のビツトは、グループ（X0L,Y0L〜X3L,Y3L）の中の
対応するレジスタから得た上位２ビツトである。第４図
では、図を不必要に複雑にしないために、17番目と18番
目のビツト入力を図示していない。複数対のレジスタ
（X0U,Y0U）〜（X3U,Y3U）の出力は、対をなすマルチプ
レクサ61a,61b〜64a,64bと同様にしてＸ座標又はＹ座標
のいずれかを選択するマルチプレクサ75〜78にそれぞれ
入力される。マルチプレクサ75〜78の出力はマルチプレ
クサ35aへ送られる。論理ブロツク67〜73からそれぞれ
出力される４つのビツトのうち１つは、それに対応する
レジスタの上位18ビツトが全てゼロ又は全て１であれ
ば、それぞれ、「１」であるが、その他の場合には、４
つのビツトは皆ゼロである。ブロツク67〜73からの４つ
の４ビツト出力は状態発生論理51に入力される。

クリツプ座標レジスタ39 第５図に示すように、クリツプ座標レジスタは４つの
レジスタXClipMin,XClipMax,YClipMin,YClipMaxと、マ
ルチプレクサ81a,81b,83a及び83bとから構成される。同
じ名前をもつ上記のレジスタに記載される値XClipMin,X
ClipMax,YClipMin,YClipMaxは、現在活動中のウインド
ウの左右上下をそれぞれ規定する。これらの値はCPUに
より発生されて、加算器31に入力される。加算器31はこ
れらの値に０を加算し、前述のように、レジスタXClipM
inXClipMax,YClipMin及びYClipMaxにロードする。マル
チプレクサ81a及び83aと、マルチプレクサ81b及び83bと
は、組になつて、ローデイング制御状態機械33及び比較
制御状態機械49によりそれぞれ発生される制御信号に従
つて、XClipMinとXClipMax又はYClipMinとYClipMaxを選
択する。マルチプレクサ81a及び83aからの値はマルチプ
レクサ35へ送られ、マルチプレクサ81b及び83bからの値
は比較論理／結果記憶装置47及び試験ウインドウ制御論
理45へ送られる。

ラスターオフセツトレジスタ41 第６図に示すように、ラスターオフセツトレジスタ41
は２つのレジスタXRasoff,YRasoffと、マルチプレクサ5
3とから構成される。同じ名前をもつ上記のレジスタに
記憶される値XRasoff及びYRasoffは、X/Y座標レジスタ3
7において４組のX,Y座標のそれぞれに記憶される前にDa
taInに（必要に応じて）加えられるべきＸオフセツト及
びＹオフセツトをそれぞれ規定する。これらの値はCPU
により発生されて、XRasoff及びYRasoffに記憶される。
マルチプレクサ53は、ローデイング制御状態機械33によ
り発生される制御信号に従つて、XRasoff又はYRasoffを
選択する。マルチプレクサ53により選択された値はマル
チプレクサ35へ送られる。

試験ウインドウ制御論理45 次に、第７図を参照して、試験ウインドウ制御論理45
を説明する。CPUは、現在活動中のクリツピングウイン
ドウから所定の距離だけ、すなわち、所定の画素数だけ
上下（testYValの場合）、左右（testXValの場合）にオ
フセツトした値testXVal及びtestYYalを発生する。すな
わち、表示装置の所定の１つのウインドウに対して、実
際のクリツプウインドウを包囲する試験ウインドウを規
定するΔＸと、ΔＹとが存在する。この試験ウインドウ
は、クリツピングウインドウの外側にある対象物又は対
象物の一部の場所を計算するためにハードウエアを使用
する必要を、それを不要にすることが有利である場合ご
とに、なくすことを目的としている。試験ウインドウの
利用に関する詳細は、米国特許出願第297093号（米国特
許第5157764号）に記載されている。

４ビツトの値testXVal及びtestYValは４ビツトレジス
タtestX及びtestYにそれぞれ記憶される。マルチプレク
サ91は、ローデイング制御状態機械33により発生される
信号MUXEnadleによる決定に従つてＸ座標が作用を受け
ているか又はＹ座標が作用を受けているかに応じて、レ
ジスタtestXの値又はレジスタtestYの値のいずれか一方
を選択する。マルチプレクサ91の出力は減分器93と、増
分器95とに入力される。減分器93は、この場合も、同様
に、ローデイング制御状態機械33により発生される信号
MUXEnableによる決定に従つてＸ座標が作用を受けてい
るか又はＹ座標が作用されているかに応じて、値XClipM
in又はYClipMinを第２の入力として受取り、増分器95は
値XClipMax又はYClipMaxを第２の入力として受取る。減
分器93及び増分器95により発生された出力は、それぞ
れ、XTestMin,YTestMin及びXTestMax,YTestMaxと呼ばれ
る。減分器91は、XClipMinと、YClipMinから、２の（te
stX−１）乗と、２の（testY−１）乗に等しい値をそれ
ぞれ減じることにより、値XTestMin及びYTestを生成す
る。同様に、増分器93は、XClipMaxと、YClipMaxに、２
の（testX−１）乗と、２の（testY−１）乗（すなわ
ち、2^(testX-1)と、2^(testY-1)）に等しい値をそれぞれ
加えることにより、値XTestMax及びYTestMaxを生成す
る。

ローデイング制御状態機械33と指標論理43 ローデイング制御状態機械33は制御信号MUXEnable,In
dex及びRegisterEnableを発生する。MUXEnableは一連の
制御信号であり、その１つは、ラスターオフセツトレジ
スタ41、X/Y座標レジスタ37及びクリツプ座標レジスタ3
9に含まれる様々なマルチプレクサにそれぞれ対応する
Ｘ入力又はＹ入力を選択させ、また、第２の制御信号
は、マルチプレクサ35に、ラスターオフセツトレジスタ
41からの入力、X/Y座標レジスタ37からの入力又はクリ
ツプ座標レジスタ39からの入力のいずれかを選択させ
る。Indexは、指標論理43に含まれる指標レジスタを、
0,1及び２の値に対してはそれぞれ１だけ増分させ、値
が３である場合にはゼロにリセツトさせる（モジユーロ
４）単一の制御信号である。RegisterEnableは、ラスタ
ーオフセツトレジスタ41、X/Y座標レジスタ37及びクリ
ツプ座標レジスタ39に含まれるレジスタのそれぞれにつ
いて１つずつの一連の制御信号であつて、各レジスタ
に、加算器31からの出力線にある16ビツト値をロードさ
せることができる。

次に、本発明の構成の詳細を明白に示しているものと
思われる１例を挙げて、ローデイング制御状態機械33及
び指標論理43の動作を説明する。前述のように、描出す
べき画像は、４対の頂点（X₀,Y₀）〜（X₃,Y₃）を有する
１つ又は複数の対象物から構成されているものとして規
定される。対象物は点、線、三角形、矩形又は四辺形で
ある。点の場合、４つの頂点は皆同じであり、線の場合
には、他と異なる頂点は２つしかない。四辺形は４つの
異なる頂点を有する。矩形は四辺形の特殊なケースであ
つて、２つの他と異なるＸ座標と、２つの他と異なるＹ
座標のみが存在する（対角線上で互いに対向する角を規
定する１対の頂点により矩形を規定することができ
る）。三角形の場合には、他と異なる頂点は３つのみで
ある。

指標値（インデックス値）は、規定すべき対象物の種
類に基づいてどのレジスタをイネーブルすべきかを指定
する。適正な動作を得るために、Ｙ値はＸ値に先行す
る。矩形の場合を除いて、Ｘ値が適切なレジスタにロー
ドされた後、指標レジスタは増分される。矩形の場合に
は、指標レジスタはＸ値とＹ値の双方の後に増分され
る。この点に関連して、以下の表は、対象物の種類ごと
に、指標レジスタのそれぞれの値に対してイネーブルさ
れるＸレジスタを挙げている。表には示されていない
が、イネーブルされるＹレジスタはイネーブルされるＸ
レジスタに対応するものと考えられる。

第１表に見られる重要な点は、指標レジスタにより指
示された座標が常に書込まれることである。書込みの種
類（点、線、三角形など）は、同様に書込まれる後続レ
ジスタの数（モジユーロ４）を示す。たとえば、線Ｘ書
込みを受信したときの指標が２である場合、３つのレジ
スタ、すなわち、X2と、（X2＋１）モジユーロ４及び
（X2＋２）モジユーロ４、つまり、X2,X3及びX0が書込
まれる。Ｙへの四辺形書込みはY2にのみ影響すると考え
られる。

下記の例１〜３は、１つの対象物を規定する際の指標
レジスタの役割を説明するものである。例の各行は所期
の書込み動作と、座標レジスタのローデイングを管理す
るためにローデイング制御状態機械により利用される指
標レジスタ値と、書込み後に座標レジスタに記憶される
値と、書込みサイクル終了後の指標値とを示す。書込み
指令の簡略呼び名は、点書込みを示すPntXはPntY、線書
込みを示すLineX又はLineY、三角形書込みを示すTriX及
びTriY,四辺形書込みを示すQuadX及びQuadY、並びに矩
形書込み動作の場合のRectX及びRectYである。それぞれ
の書込み指令により指定される実際の書込み動作は、後
述するように、現実には、マルチクロツクサイクル動作
である。下記の例を通して、指令の実行時間は無関係で
ある。

下記の例をどのように解釈すべきかを明確にする手段
として、第１の例を説明する。その説明から、第２及び
第３の例の意味も容易に明らかになるはずである。

PntY（６）指令が受信された時点で、全ての座標レジ
スタは値「０」を記憶しており、指標は「１」に等し
い。PntY（６）指令は、値６の点をＹ座標レジスタにロ
ードすべきであることを指示する。指標は１であるの
で、第１表によれば、入力値（６）はY1,Y2,Y3及びY0に
記憶されるべきである。次の指令PntX（３）が受信され
ると、点３をX1,X2,X3及びX0にロードすることが指示さ
れる。全ての指標指示Ｘ座標書込みの終了後の場合と同
様に、書込みサイクルの終了時に指標は増分される（モ
ジユーロ４）。次の書込み指令はLineY（９）である。
このロードに対する指標は２であり、第１表に従つて、
Y2,Y3及びY0に９がロードされる。この例の最後の書込
み指令はLineX（７）である。第１表に従つて、X2,X3及
びX0に７がロードされ、その後、指標レジスタは再度増
分される。座標レジスタの最終状態は２つの他とは異な
る頂点（7,9）にある頂点３つと、（3,6）にある頂点１
つ）を識別する。幾何学的にいえば、これは、所規の通
り、（7,9）及び（3,6）を終端点とする１本の線であ
る。

第１の例においては、第１の座標が受取られるときの
指標レジスタは任意に１となつているが、指標論理43に
ある指標レジスタは、CPUからの命令があつた場合にDat
aInに現われている値に基づいて初期設定されれば良
い。（ただし、本発明は、ローデイングシーケンスが開
始されるときの指標レジスタの初期値とは全く無関係
に、適正に動作する。）また、この例では、XRasoffとY
Rasoffは、この回路の動作をあいまいにしないように、
値０を記憶するものと仮定している。

ローデイング制御状態機械33は、比較制御状態機械49
と関連して、上述の様々なレジスタをロードする他に比
較論理／結果記憶装置47及び状態発生論理51の適正な動
作に必要なレジスタ及びそれに対応するマルチプレクサ
の選択を制御するパイプライン方式を制御する。さら
に、本発明のラスターオフセツト能力を利用しないこと
が望まれる場合には、比較論理／結果記憶装置47により
実行される比較を実行する前に、Ｘ座標レジスタ及びＹ
座標レジスタへのデータ記憶のための入力データへの０
の加算を強制的に実行する必要がある。

この点に関連して、ローデイング制御状態機械33と、
比較制御状態機械49とにより発生されるMUXEnable制御
信号及びRegisterEnable制御信号を、第９図に示すタイ
ミングシーケンステーブルと、入力されるＹ座標ごとに
座標ステージング部15により実行される処理の順序を示
す以下のリストとから確認することもできる。

1. DataInのＹ座標を受信 2. 受信したＹ座標の下位16ビツトを、ａ）YRasoff（下位16ビツト）又はｂ）（index−１）により指示されるY0L〜Y3Lの下
位16ビツト又はｃ）０に追加 3. 受信したＹ座標の上位16ビツトを、ａ）YRasoff（符号拡張上位16ビツト）又はｂ）（index−１）により指示されるY0H〜Y3Hの上
位16ビツト又はｃ）０に追加且つステツプ２の結果をその他のＹ座標と比較 4. ステツプ２の結果をYClipMin,YTestMin,YClipMax及
びYTestMaxと比較且つステツプ２及び３の結果の上位18
ビツトを全て１及び全て０の状態に関して検査上記のステツプ２及びステツプ３において、選択肢
ａ）、ｂ）又はｃ）は次のように選定される。指標で示
されたレジスタへの非相対的書込み（PNT,LINE,TRI,QUA
D,RECT）の場合、選択肢ａ）が選択される。指標で示さ
れたレジスタの相対的書込み（RELPNT,RELLINE,RELTRI,
RELQUAD,RELRECT）の場合は、選択肢ｂ）が選択され
る。他の全ての書込みでは選択肢ｃ）を選択する。Ｘ座
標のローデイングは同じ流れに従う。

以上説明した制約と定義に留意し、また、指標論理43
における指標レジスタ値が「01」であり且つ第４図を参
照して先に説明したようなレジスタ（X0,Y0）〜（X3,Y
3）は全て０であると仮定すると、第１の例と同様に終
端点のX,Y座標が（3,6）（7,9）である１本の線を規定
するようにレジスタをロードするために、以下に示すシ
ーケンスに従つて事象は起こる。

クロツクサイクル０で、PntY（６）書込み指令はData
Inに値６を乗せ、ローデイング制御状態機械３へのレジ
スタアドレス入力が、入力データは１つのＹ点であるこ
とを示す値を含むようにする。クロツクサイクル１（第
３図を参照）で、マルチプレクサ36は、DataInの下位16
ビツトを選択せよとの命令を受取り、マルチプレクサ35
（すなわち、マルチプレクサ35aと35b）及び40と、論理
ゲート42とは、YRasoffの下位16ビツトを通過させよと
の命令を受取る。このように、クロツクサイクル１の間
に、加算器31はマルチプレクサ36の出力と論理ゲート42
の出力とを加算し、その結果を出力端子から発生する。
クロツクサイクル１の終了時に、レジスタY0L〜Y3Lはイ
ネーブルされ、加算器31からの値、すなわち、DataInに
あつた値６の下位ビツトを表わす６がロードされる。ク
ロツクサイクル２では、マルチプレクサ36はDataInの上
位16ビツトを選択せよとの命令を受取り、マルチプレク
サ35及び40と、論理ゲート42とは、YRasoffの符号拡張
上位16ビツトを通過させよとの命令を受取る。このよう
に、クロツクサイクル２の間に、加算器31はマルチプレ
クサ36の出力と論理ゲート42の出力とを加算し、その結
果を出力端子から発生する。クロツクサイクル２の終了
時に、レジスタY0H〜Y3Hはイネーブルされ、加算器31の
出力端子からの値がロードされる。サイクル３では、Pn
tX（３）書込み指令はDataInに値３を乗せ、ローデイン
グ制御状態機械33へのレジスタアドレス入力が、入力デ
ータはＸ点であることを示す値を含むようにする。ま
た、クロツクサイクル３では、マルチプレクサ36はData
Inの下位16ビツトを選択せよとの命令を受取り、マルチ
プレクサ35及び40と、論理ゲート42とはXRasoffの下位1
6ビツトを通過させよとの命令を受取る。クロツクサイ
クル３の間に、加算器31はマルチプレクサ36の出力と論
理ゲート42の出力とを加算し、その結果を出力端子から
発生する。クロツクサイクル３の終了時に、レジスタX0
L〜X3Lはイネーブルされ、加算器31からの値、すなわ
ち、DataInにあつた値３の下位ビツトを表わす３がロー
ドされる。クロツクサイクル４で、マルチプレクサ36は
DataInの上位16ビツトを選択せよとの命令を受取り、マ
ルチプレクサ35及び40と、論理ゲート42とは、XRasoff
の符号拡張上位16ビツトを通過させよとの命令を受取
る。クロツクサイクル４では、加算器31はマルチプレク
サ36の出力と論理ゲート42の出力とを加算し、その結果
を出力端子から発生する。クロツクサイクル４の間に、
レジスタX0H〜X3Hはイネーブルされて加算器31の出力端
子からの値がロードされ、指標レジスタは増分される。
クロツクサイクル５で、LineY（９）書込み指令はDataI
nに値９を乗せ、ローデイング制御状態機械33へのレジ
スタアドレス入力が、入力データはＹ線であることを示
す値を含むようにする。クロツクサイクル５では、マル
チプレクサ36はDataInの下位16ビツトを選択せよとの命
令を受取り、マルチプレクサ35及び40と、論理ゲート42
とは、YRasoffの下位16ビツトを通過させよとの命令を
受取る。クロツクサイクル５の間に、加算器31はマルチ
プレクサ36の出力と論理ゲート42の出力とを加算し、そ
の結果を出力端子から発生する。クロツクサイクル５の
終了時に、レジスタY2L,Y3L及びY0Lはイネーブルされ、
加算器31からの値、すなわち、DataInにあつた値９の下
位ビツトを表わす９がロードされる。クロツクサイクル
６では、マルチプレクサ36はDataInの上位16ビツトを選
択せよとの命令を受取り、マルチプレクサ35及び40と、
論理ゲート42とは、YRasoffの符号拡張上位16ビツトを
通過させよとの命令を受取る。クロツクサイクル６で、
加算器31はマルチプレクサ36の出力と論理ゲート42の出
力とを加算し、その結果を出力端子から発生する。クロ
ツクサイクル６の間に、レジスタY2H,Y3H及びY0Hはイネ
ーブルされ、加算器31の出力端子からの値がロードされ
る。クロツクサイクル７では、LineX（７）書込み指令
がDataInに値７を乗せ、ローデイング制御状態機械33へ
のレジスタアドレス入力が、入力データはＸ線であるこ
とを示す線を含むようにする。同様にして、最終的には
レジスタX2L,X3L及びX0Lがイネーブルされて、値７がロ
ードされ、その後、指標レジスタは、先に示した通り、
２から３に増分される。他の目的物に対するX/Y座標レ
ジスタのローデイングも、上述と同じパイプライン方式
に従う。三角形と、矩形の場合の例は先の第２の例と、
第３の例に挙げられている。四辺形の対象物も同じよう
にしてロードされる。

ラスターオフセツトレジスタ41とクリツプ座標レジス
タ39は、以上説明したようなX/Y座標レジスタ37のロー
ドと同様にしてロードされるが、論理ゲート42は加算サ
イクルごとに０になるように命令される（すなわち、絶
対ローテイング）。

本発明は、指標論理43に含まれる指標レジスタを使用
することにより、対象物の複製を表示するのに効率良い
メカニズムを形成する相対アドレス指定をさらに実行す
る。相対アドレス指定は、次のような例を挙げて説明す
ると最もわかりやすい。三角形の３つの頂点は（X₀,
Y₀），（X₁,Y₁）及び（X₂,Y₂）として規定されることが
できる。この対象物を表示装置の様々に異なる場所に50
回複製するためには、150対のX,Y座標を記憶することが
必要であろう。相対アドレス指定を使用する場合、１つ
の頂点を原点（X₀,Y₀）として規定し、第２の頂点と、
第３の頂点を先の頂点からのオフセツト、すなわち、Δ
X₀₁,ΔY₀₁及びΔX₂₃,ΔY₂₃として規定する。対象物を50
回複製するには、それら２対のオフセツトと、複製ごと
の新たなX₀,Y₀とを（すなわち、50個の対象物原点に２
対のオフセツトを加えたものを）記憶するだけで良い。

本発明によれば、これは、まず、X/Y座標レジスタ37
の中の複数対のレジスタのうち１対に、指標指示ローデ
イング形式（すなわち、PntY,PntX）を利用して、原点
座標対頂点を記憶することにより、実行可能である。続
いて、指標レジスタの現在値により指示される頂点に対
して、２つのオフセツト頂点を記憶する。これは、レジ
スタローデイングに先立つてDataInに追加されるべき
（index−１）により指示される頂点を選択することに
よつて実行される。（index−１）により表わされる頂
点は、書込みの種類（PNT,LINEなど）にかかわらず、先
の指標指示書込み時にロードされたことが保証されてい
るので、その頂点は、相対オフセツトを適用する元にな
る頂点である。

比較論理／結果記憶装置47 次に、第７図及び第８図を参照して、比較論理／結果
記憶装置47を説明する。比較論理／結果記憶装置47はマ
ルチプレクサ101,103,105,107及び109（第７図を参照）
と、比較器121〜124、マルチプレクサ131〜146及びレジ
スタR1〜R44（第８図を参照）とから構成される。

レジスタR1〜R44は、第２表に示す通り、比較器121〜
124の動作の結果を記憶する。第２表 R1 X0:XClipMin R23 Y0:YClipMin R2 X0:XTestMin R24 Y0:YTestMin R3 X0:XClipMax R25 Y0:YClipMax R4 X0:XTestMax R26 Y0:YTestMax R5 X1:XClipMin R27 Y1:YClipMin R6 X1:XTestMin R28 Y1:YTestMin R7 X1:XClipMax R29 Y1:YClipMax R8 X1:XTestMax R30 Y1:YTestMax R9 X2:XClipMin R31 Y2:YClipMin R10 X2:XTestMin R32 Y2:YTestMin R11 X2:XClipMax R33 Y2:YClipMax R12 X2:XTestMax R34 Y2:YTestMax R13 X3:XClipMin R35 Y3:YClipMin R14 X3:XTestMin R36 Y3:YTestMin R15 X3:XClipMax R37 Y3:YClipMax R16 X3:XTestMax R38 Y3:YTestMax R17 X0:X1 R39 Y0:Y1 R18 X0:X2 R40 Y0:Y2 R19 X0:X3 R41 Y0:Y3 R20 X1:X2 R42 Y1:Y2 R21 X1:X3 R43 Y1:Y3 R22 X2:X3 R44 Y2:Y3 第２表において、１ビツトの結果を記憶するXClipMin
/Max,YClipMin/Max,XTestMin/Max及びYTestMin/Maxに関
わる比較値を除いて、指示されたレジスタは２つの指示
値の相互比較の２ビツトの結果を記憶する。コロンの左
側にある値がコロンの右側の値より大きい場合、対応す
るレジスタに記憶される２進値は「10」である。また、
コロンの左側にある値がコロンの右側の値より小さい場
合には、対応するレジスタに記憶される２進値は「01」
である。２つの値が等しい場合、対応するレジスタに記
憶される２進値は「00」である。XClipMin,YClipMin,XT
estMin及びYTestMinの場合、それと比較された座標値の
ほうが小さければ「１」が記憶されるが、そうでない場
合には「０」が記憶される。XClipMax,YClipMax,XTestM
ax及びYTestMaxの場合には、それと比較した値のほうが
大きければ「１」が記憶され、そうでない場合には
「０」が記憶される。

マルチプレクサ101,103,105,107及び109に対する入力
はX/Y座標レジスタ37、すなわち、X0L,Y0L〜X3L,Y3L
と、クリツプ座標レジスタ39、すなわち、XClipMin,YCl
ipMin及びXClipMax,YClipMaxと、試験ウインドウ制御論
理45、すなわち、XTestMin,YTestMin,XTestMax及びYTes
tMaxとから得られる。当然のことながら、ある１つの時
点で、マルチプレクサ101,103,105,107及び109に対する
入力は、比較制御状態機械49により発生されるMUXEnabl
e信号に基づいて、前述のようにＸ値又はＹ値のいずれ
か一方となる。

比較器121はマルチプレクサ101の出力と、マルチプレ
クサ109の出力とを比較する。同様に、比較器122〜124
は、それぞれ、マルチプレクサ103の出力、マルチプレ
クサ105の出力、マルチプレクサ105の出力と、マルチプ
レクサ109の出力とを比較する。比較器121〜124の出力
は、下記のようにロードされるべきレジスタR1〜R44へ
適切なデータを送るマルチプレクサ131〜146に入力され
る。

比較器121の出力は、第８図及び下記の第３表に示す
通り、Ｘ値に関してはレジスタR1,R2,R3,R4,R5,R9,R13,
R17,R18及びR19をロードし、Ｙ値に関してはR23,R24,R2
5,R26,R27,R31,R35,R39,R40及びR41をロードするために
使用されるマルチプレクサ131〜135,139及び143に結合
される。第３表において、A,B,C及びＤは比較器121,12
2,123及び124をそれぞれ指している。

比較器122の出力は、第８図及び第３表に示す通り、
Ｘ値に関してはレジスタR2,R5,R6,R7,R8,R10,R14,R17,R
20及びR21をロードし、Ｙ値に関してはレジスタR24,R2
7,R28,R29,R30,R32,R36,R39,R42及びR43をロードするた
めに使用されるマルチプレクサ132,135,136,137,138,14
0及び144に結合される。

比較器123の出力は、第８図及び第３表に示す通り、
Ｘ値に関してはレジスタR3,R7,R9,R10,R12,R15,R18,R20
及びR22をロードし、Ｙ値に関してはレジスタR25,R29,R
31,R32,R34,R37,R40,R42及びR44をロードするために使
用されるマルチプレクサ133,137,139,140,142及び145に
結合される。

比較器124の出力は、第８図及び第３表に示す通り、
Ｘ値に関してはレジスタR4,R8,R12,R13,R14,R15,R16,R1
9,R21及びR22をロードし、Ｙ値に関してはレジスタR26,
R30,R34,R35,R36,R37,R38,R41,R43及びR44をロードする
ために使用されるマルチプレクサ134,138,142,143,144,
145及び146に結合される。

実行され且つ記憶される比較は、座標順序付け部17及
び機能アドレス指定ブロツク19により、支援動作（四辺
形描出としても知られているDRAW又はBLIT）を適正に実
行すると共に、正しいクリツピングを実行するために要
求される比較である。

比較制御状態機械49 比較制御状態機械49は、比較論理／結果記憶装置47に
ある様々な比較器、マルチプレクサ及びレジスタをイネ
ーブルする論理である。比較制御状態機械49による座標
レジスタ及びクリツプレジスタの絶対ローデイングに関
する真理値表を、クロツク０と、クロツク１とについて
第３表に示す。尚、表中、比較器121〜124を、それぞ
れ、A,B,C及びＤとして示す。第３表は、入力X0L〜X3L,
XClipMin,XClipMax,XTestMin及びXTestMaxのそれぞれに
対する各比較器121〜124の出力を表わしている。これに
関連して、第８図によれば、マルチプレクサ101,103,10
5及び107の出力は比較器121〜124の一方の側に入力さ
れ、マルチプレクサ109の出力は他方の側に入力される
ことがわかる。一貫性を保つため、たとえば、X1LとX0L
との比較といつた逆の順序をとるのではなく、X0LとX1L
との比較、X1LとX2Lとの比較、X2LとX3Lとの比較等々を
記憶することが必要である。このため、逆とラベル付け
された欄が「イエス」であるときは、比較器121〜124の
出力は逆転される。これは、マルチプレクサ131〜146の
右側の入力により処理される。比較器121〜124の出力は
マルチプレクサ131〜146の左側に直接入力される。マル
チプレクサの右側の入力端子は、指示された比較から、
逆のビツト順序で、２ビツトの出力を受信する。すなわ
ち、逆とラベル付けされた欄は、絶対座標ロードの場合
のマルチプレクサ131〜146のMUX選択線に関する真理値
表を成している。

Y0L〜Y3L,YClipMin,YClipMax,YTestMin及びYTestMax
に関しては、第３表の結果を同じように繰返せば良い。
第９図は、DataInの信号と、ラスターオフセツトレジス
タ41、X/Y座標レジスタ37、クリツプ座標レジスタ39及
び比較論理／結果記憶装置47により実行されるレジスタ
ローデイングとの相対タイミングを示す。

比較制御状態機械は、書込みサイクルと関連する指標
レジスタ値と、第４表の双方を利用して、先に述べたよ
うな指標指示ローデイング方式を支援する。指標レジス
タ値により指示されるレジスタは、指標により示される
書込みの種類とは無関係に、常に書込まれるので、マル
チプレクサ101,103,105及び107に関する適切なMUXEnabl
eは、比較制御状態機械により、その座標に対する単一
のレジスタ書込みを想定して選択される。たとえば、指
標３によるＸへの矩形書込みが受信された場合、比較論
理は、X3への明示書込みが受信されたかのように動作
し、必要に応じて、X3Lと、（X0L,X1L,X2L,XClipMin,XC
lipMax,XTestMin,XTestMax）との比較を実行する。レジ
スタの絶対ローデイングと、指標指示（又は相対指標指
示）されたロードとの隔たりは、指標指示の場合、47に
ある２つ以上の座標記憶レジスタが比較の結果を受取る
ためにイネーブルされて良く、マルチプレクサ131〜146
に関するマルチプレクサ選択は、第３表ではなく、第４
表に従つて発生されることにある。

先に示した、指標３による矩形Ｘ書込みの例では、比
較レジスタ（第２表又は第８図を参照）R1〜R3,R13〜R1
6,R17〜R19及びR21〜R22が書込まれる。次に挙げる複数
対のレジスタは同じ比較結果を個々に記憶する：（R17,
R21），（R18,R22），（R1,R13），（R2,R14），（R3,R
15）及び（R4,R16）。

状態発生論理51 状態発生論理51は制御信号HW/SW,U_p/R−t_o−Ｌ及びHI
D/VISを発生する。HW/SWは、動作が本発明のハードウエ
アにより実行されるが、又はソフトウエアにより実行さ
れるかを示す２ビツトの信号である。U_p/R−t_o−Ｌは、
動作が上から下、下から上、右から左、左から右のいず
れの方向で実行されるべきかを示す２ビツトの信号であ
る。HID/VISは、描出すべき対象物が隠れている、すな
わち、活動中のクリツプウインドウの背後にあるか、又
は見えるかを示す２ビツトの信号である。これらの信号
を発生するために、状態発生論理51は、Ｘ座標に関して
はレジスタR1〜R22の出力、Ｙ座標に関してはレジスタR
23〜R24の出力、そして、X/Y座標レジスタ37からの、上
位18ビツトが全て１であること及び全て０であることを
示す４つの４ビツト信号を、入力として受信する。状態
発生論理51により実行される論理に関する真理値表であ
る第10図から第14図を参照して、状態発生論理が上記の
信号をいかにして発生するかを説明する。第10図から第
14図の真理値表を実現するために必要な論理回路は、関
連技術を熟知した人の能力の範囲内に十分に入つてい
る。

第10図は、X0座標（X0L及びX0H）に関する比較を利用
する真理値表である。X1〜X3及びY0〜Y3に関する比較結
果を利用する真理値表は、それらの座標を代入し、Ｙ座
標の場合にはXClipMin,XClipMax,XTestMin及びXTestMax
の代わりにYClipMin,YClipMax,YTestMin及びYTestMaxを
使用することにより得られる。表の左側は入力、右側は
出力である。表中、記号「−」は配慮無用、０及び、!0
は、それぞれ、バスビツト値が全て１であることと、全
て１であるとは限らないことを表わし（X/Y座標レジス
タ37から）、Ｚ及び!Zは、それぞれ、バスビツト値が全
て０であることと、全て０であるとは限らないことを表
わす（X/Y座標レジスタ37から）。「X0 inside2¹⁴」
は、32ビツトのX0座標を15ビツトで表示可能であること
を示し、「X0 inside clip」は、X0がクリツプウインド
ウのＸ境界の上又はその内側にあることを表わし、「X0
inside test」は、X0が試験ウインドウのＸ境界の上又
はその内側にあることを表わす。出力「X0＜XClipMi
n」，「X0＜XTestMin」，「X0＞XClipMax」及び「X0＞X
TestMax」はフイードバツクされて、入力として使用さ
れる。出力を形成するために、水平線上にある入力はAN
D演算され、縦の列にある出力はOR演算される。すなわ
ち、第10図の最初の２行を例にとると、X0〔31〕（すな
わち、その符号ビツト）が０であり且つX0〔30:14〕
（すなわち、上位ビツト14〜30）が全て０であるか、あ
るいは、X0〔31〕が１であり且つX0〔30:14〕が全て１
であれば、X0はinside2¹⁴である。同様に、第10図の最
後の行についていうと、X0＜XTestMinが０であり（すな
わち、偽）且つX0＞XTestMaxは０であるならば、X0は試
験ウインドウの内側にある。

第11図ａ及び第11図ｂは、４つのＸ頂点のそれぞれ
と、４つのＹ頂点のそれぞれとの比較を利用する真理値
表である。第10図の場合と同様に、水平入力線上にある
値は互いにAND演算されて、その結果は論理値１（真）
又は０（偽）となり、指示されている出力（t_op,botto
m,right及びleftを除く）は、その対応する縦の列をOR
演算することにより形成される。0,1,2又は３として示
されている出力t_op,bottom,right及びleftは次のように
解釈される。値0,1,2又は３は、X0〜X3又はY0〜Y3のう
ちどの座標が最大（t_op），最小（bottom），最も右（r
ight）又は最も左（left）であるかを指定する。入力側
にある記号＜，＞,E,L及びＧは、指定の比較結果がより
小さいこと、より大きいこと、等しいこと、以下である
こと及び以上であることをそれぞれ表わす。

出力の意味は表により規定されるが、以下に、指示さ
れた出力がそれぞれ何を表わすかをことばで説明する。

illegal−４対の頂点により規定される対象物を通つ
て１本の水平線を描く場合に、その線が２つ以上の縁部
と交差するであろうということを意味する。ちようネク
タイを形成する対象物は、illegalを真にする対象物の
１例である。

horiz−４つの頂点全てが同じＹ値を有することを意
味する。

vert−４つの頂点全てが同じＸ値を有することを意味
する。

rect−４つの座標により規定される対象物が矩形を形
成することを意味する。

line−４つの座標により規定される対象物が１本の線
を形成することを意味する。

EQ 01−頂点０が頂点１と等しい（同じ点を規定す
る）ことを意味する。

EQ 12−頂点１が頂点２と等しい（同じ点を規定す
る）ことを意味する。

EQ 23−頂点２が頂点３と等しい（同じ点を規定す
る）ことを意味する。

EQ 30−頂点３が頂点０と等しい（同じ点を規定す
る）ことを意味する。

第12図ａから第12図ｄは、４つのＸ点及び４つのＹ頂
点と、クリツピング境界との比較を利用する真理値表を
規定する。入力t_op,bottom,right及びleftは第11図ａ及
び第11図ｂの真理値表からとつたものである。出力t_op
visible,bottom visible,right visible及びleft visib
leが１（すなわち、真）であるとき、４対の座標により
規定される対象物はクリツプウインドウの内側にある。
surround clipが１であるとき、対象物はクリツプウイ
ンドウの外側にあるが、クリツプウインドウを取囲んで
いる。hiddenは四辺形についてのみ適用でき、４つの頂
点全てが、皆、クリツプウインドウの右，左，上又は下
にあることを表わす。hidden 01（BLIT SRC矩形を指
す）と、hidden 23（BLIT DEST矩形を指す）は、BLIT
に関して、同様の意味をもつ。

第13図は、４つのＸ頂点及び４つのＹ頂点と、試験ウ
インドウの境界との比較を利用する真理値表を規定す
る。出力「t_op within test」及び「bottom within tes
t」は、真であるとき、対象物の縁部が試験ウインドウ
の上の境界の内側にあることと、下の境界の内側にある
ことをそれぞれ表わす。

第14図は、ページ境界越え及びクリツピングの対象で
ある画素の処理をできる限り少なくするために、信号bl
it r−t_o−1,blit up,draw r−t_o−１及びdraw upを発
生することにより、対象物を描出すべき方向又はBLITを
実行すべき方向を示す真理値表を規定する。これらの信
号は、第２図に示す信号Drawing Directionを構成す
る。本発明のこの面に関するさらに詳細な記載は、1992
年１月７日付の米国特許出願第297604号（米国特許第50
79545号）に見られる。

第10図から第14図の真理値表に基づいて、状態発生論
理51は第２図に示す信号HW,SW,HID及びVISを次のように
発生する。

四辺形の対象物の場合： HW ＝hidden又はSurround clip又は（hiddenでなく且つ
illegalでなく且つ全ての頂点はinside2¹⁴であり且つ
（全ての頂点inside testか又は（線であり且つ少なく
とも１つの終端点はinside testである）又は（X0〜X3
はinside testであり且つ上又は下の頂点はinside test
である）又はrect）。

SW ＝HWにあらず HID＝hidden VIS＝hiddenにあらず BLITの場合： HW ＝hid 23又は（hid 01及びBLIT SRC CHK＝10）
又は（hid 01でなく且つBLIT SRC CHK＝10であり且つ
hid 23でなく且つソース矩形はinside2¹⁴であり且つ宛
先矩形はinside2¹⁴である）又は（BLIT SRC CHK＝01
且つhid 23でなく且つソース矩形はinside2¹⁴であり且
つ宛先矩形はinside2¹⁴である）ここで、BLIT SRC CHKは、ソース矩形とクリツピング
ウインドウとの関係を考慮することが望まれる場合に
「10」にセツトされるCPUからの２ビツト値である。こ
れは、本発明を利用しうる様々な図形用ソフトウエアが
SRC矩形及びクリツピング境界の処理に関して一貫性を
もたないために、必要なのである。この理由により、好
ましい実施例は、ソフトウエア選択可能オプシヨンとし
て、左側BLIT SRC矩形クリツプ検査を備えている（BLIT
SRC CHK＝01はSRCクリツプ検査をデイスエーブル
し、BLIT SRC CHK＝10はSRCクリツプ検査をイネーブ
ルする）。

SW ＝HWにあらず HID＝hid 23 VIS＝hid 23にあらず本発明の好ましい実施例はクロツクサイクル２つ分の
座標ロード段階と、その後に続くクロツクサイクル２つ
分の比較段階とを利用している。これら２つの段階は前
述のように重なり合うことができるが、総待ち時間は３
クロツクサイクルであり、１つおきのクロツクサイクル
で新たな入力を受信することができる（又は新たな結果
を利用することができる）（すなわち、スループツトは
２クロツクサイクル）。上記の例では、座標ステージン
グ部15は好ましい実施例に与えられたできる限り速い速
度でデータを受信することもわかる。しかしながら、上
述の回路がそれより遅い（頻度の少ない）どのようなデ
ータ到着速度でも処理することは当業者には明白なはず
である。また、論理を追加しても構わないならば、本発
明の単純な拡張として、総待ち時間の短縮とスループツ
トの縮小が可能であることも自明であろう。

【図面の簡単な説明】

第１図は、本発明によるワークステーシヨン用図形サブ
システムの概観ブロツク線図、第２図は、本発明による図形サブシステムの座標ステー
ジング部のブロツク線図、第３図は、加算器31及びマルチプレクサ35の詳細なブロ
ツク線図、第４図は、X/Y座標レジスタ37の詳細なブロツク線図、第５図は、クリツプ座標レジスタ39の詳細なブロツク線
図、第６図は、ラスターオフセツトレジスタ41の詳細なブロ
ツク線図、第７図は、試験ウインドウ制御論理45の詳細なブロツク
線図、第８図は、比較論理／結果記憶装置47の詳細なブロツク
線図、第９図は、ローデイング制御状態機械35と、比較論理／
結果記憶装置47により実行される比較との相対タイミン
グを示す表、第10図は、X0座標に関する比較の結果を利用する真理値
表、第11図ａ及び第11図ｂは、４つのＸ座標のそれぞれと、
４つのＹ座標のそれぞれとの比較を利用する真理値表、第12図ａ〜第12図ｄは、４つのＸ頂点及び４つのＹ頂点
と、クリツピング境界との比較を利用する真理値表、第13図は、４つのＸ頂点及び４つのＹ頂点と、試験ウイ
ンドウ境界との比較を利用する真理値表、第14図は、対象物を描出すべき又はblitを実行すべき方
向を示す真理値表である。 11……バスインタフエース論理、13……データ経路／メ
モリインタフエース、15……座標ステージング部、17…
…座標順序付け部、19……機能アドレツシングブロツ
ク、21……マスク発生ブロツク、23……線形アドレス発
生器、31……加算器、33……ローデイング制御状態機
械、35……マルチプレクサ、37……X/Y座標レジスタ、3
9……クリツプ座標レジスタ、41……ラスターオフセツ
トレジスタ、43……指標論理、45……試験ウインドウ制
御論理、47……比較論理／結果記憶装置、49……比較制
御状態機械、51……状態発生論理。

フロントページの続き (72)発明者クリス・マラコフスキイアメリカ合衆国 95051 カリフオルニア州・サンタクララ・スラツシユウエイ・3775 (56)参考文献特開昭63−34584（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06T 11/80 G06F 3/14 G06T 7/00

Claims

(57)【特許請求の範囲】

【請求項１】図形サブシステムにより表示されるべき対
象物の複数の原Ｘおよび原Ｙ座標を、活動ウィンドウの
内側に表示するためのウィンドウ座標への変換をするた
めの装置であって、前記ウィンドウ座標は、前記原Ｘ座
標から所定のＸオフセットと、前記原Ｙ座標から所定の
Ｙオフセットとを有し、前記変換は、前記原Ｘ座標を前
記所定のＸオフセットに、前記原Ｙ座標を前記所定のＹ
オフセットにそれぞれ加えることであり、前記対象物は
抽出されるべき四辺形か、又は移動されるべきブロック
画像のいずれか一方であり、ａ）前記所定のＸオフセットおよび前記所定のＹオフ
セットそれぞれを記憶する対のラスタオフセットレジス
タを備え、ｂ）前記対象物の前記原Ｘ座標および前記所定のＸオ
フセットの和と、前記対象物の前記原Ｙ座標および前記
所定のＹオフセットの和の対を記憶する複数の対象物座
標レジスタを備え、ｃ）前記対のラスタオフセットレジスタへの前記所定
のＸオフセットと前記所定のＹオフセットの記憶、およ
び、前記複数の対象物座標レジスタへの前記和の記憶を
制御するローディング制御手段であって、指標レジスタ
に結合されたローディング制御手段を備え、前記指標レ
ジスタには、前記対のラスタオフセットレジスタおよび
前記複数の対象物座標レジスタの何れのレジスタにロー
ディングを行うべきかを決定する所定の値が設定され、
レジスタへのローディングの後で前記指標レジスタはイ
ンクリメントされ、前記指標レジスタは前記所定の値へ
とリセット可能であるよう構成され、ｄ）前記ローディング制御手段と前記対象物座標レジ
スタおよび前記ラスタオフセットレジスタに結合され
て、前記装置外部の供給源から、前記原Ｘおよび原Ｙ座
標、前記所定のＸオフセットおよびＹオフセットを受
け、受けた所定のＸオフセットおよびＹオフセットを前
記ラスタオフセットレジスタに記憶し、前記ラスタオフ
セットレジスタ中の所定のＸオフセットおよびＹオフセ
ットを、前記装置外部の供給源から受けた前記原Ｘおよ
び原Ｙ座標にそれぞれ加えて、前記対象物座標レジスタ
に記憶するための和を得る入力手段を備えており、前記図形サブシステムによって前記対象物座標レジスタ
に記憶されている前記和により表される前記対象物が表
示される、ことを特徴とする画像処理装置。