JP3108917B2

JP3108917B2 - 半導体保護装置

Info

Publication number: JP3108917B2
Application number: JP09282588A
Authority: JP
Inventors: 浩雄蟻川; 昌也圓尾
Original assignee: SOC Corp
Current assignee: SOC Corp
Priority date: 1997-09-30
Filing date: 1997-09-30
Publication date: 2000-11-13
Anticipated expiration: 2017-09-30
Also published as: JPH11113159A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パワーＭＯＳに過電流
が流れた時に、ゲート電圧を下げて、パワーＭＯＳを遮
断し、パワーＭＯＳを保護する装置に関する。

【０００２】

【従来の技術】従来の保護装置は、パワーＭＯＳのゲー
トとソースの間に、エンハンスメント形ＭＯＳを接続
し、エンハンスメント形ＭＯＳのゲートをパワーＭＯＳ
のドレインに接続して、過電流が流れた時に、エンハン
スメント形ＭＯＳを導通させて、パワーＭＯＳのゲート
電圧を下げるようにしている。

【０００３】

【発明が解決しようとする課題】従来の保護装置を接続
したパワーＭＯＳにおいて、ゲート駆動回路により、パ
ワーＭＯＳのゲート電圧を立ち上げる時と立ち下げる時
に、ゲートとソースの間に接続したエンハンスメント形
ＭＯＳを通って、一時的に、大きなゲート電流がソース
に流れるために、ゲートとソースの間にエンハンスメン
ト形ＭＯＳを接続していないパワーＭＯＳの通常のゲー
ト駆動回路より、何倍も大きな電流容量のゲート駆動回
路でないと、パワーＭＯＳのゲート電圧を立ち上げ、立
ち下げることができないという問題点があった。

【０００４】本発明は、パワーＭＯＳのゲート電圧を立
ち上げる時と立ち下げる時に、ゲートとソースの間に接
続したエンハンスメント形ＭＯＳを通って、一時的に、
大きなゲート電流がソースに流れることがなく、通常の
ゲート駆動回路によって、パワーＭＯＳのゲート電圧を
立ち上げ、そして、立ち下げることができる保護装置を
得ることを目的としている。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、本発明の保護装置においては、パワーＭＯＳのゲー
トとソースの間に、エンハンスメント形ＭＯＳと直列に
ディプレッション形ＭＯＳを接続し、エンハンスメント
形ＭＯＳのゲートを、抵抗とダイオードによりパワーＭ
ＯＳのドレインに接続し、コンデンサーによりパワーＭ
ＯＳのソースに接続し、そして、ディプレッション形Ｍ
ＯＳのゲートを、抵抗によりパワーＭＯＳのゲートに接
続し、コンデンサーによりパワーＭＯＳのソースに接続
したものである。

【０００６】

【実施例】先ず、従来の保護装置を、図４により説明す
る。Ｎ型パワーＭＯＳ１（以下、ＭＯＳ１とする）のゲ
ートにＮ型エンハンスメント形ＭＯＳ２（以下、ＭＯＳ
２とする）のドレインを接続し、ＭＯＳ２のソースに抵
抗３を接続し、ＭＯＳ２のゲートはＭＯＳ１のドレイン
に接続し、抵抗３のＭＯＳ２に接続していない方の端に
ダイオード４のアノードを接続し、ダイオード４のカソ
ードをＭＯＳ１のソースに接続し、ＭＯＳ１のゲート
に、ゲート駆動回路を接続する。（Ｐ型ＭＯＳでも、構
成することができる。）

【０００７】今、ＭＯＳ１のドレインにプラス、ソース
にマイナスの電圧がかかり、ゲート電圧がソースに対し
てマイナスであり、ＭＯＳ１は不導通状態である。そし
て、ＭＯＳ１の両端には、電源電圧がかかっているの
で、エンハンスメント形ＭＯＳ２のゲート電圧は、ＭＯ
Ｓ２のしきい電圧以上であり、ＭＯＳ２は導通状態であ
る。ＭＯＳ１のゲート電圧は、ソースに対してマイナス
であるが、ダイオード４により、ＭＯＳ１のソースから
ゲートに（ＭＯＳ２のソース・ドレイン間に）、電流は
流れない。

【０００８】次に、ＭＯＳ１のゲート電圧をしきい電圧
以上にして、ＭＯＳ１を導通状態にするために、ＭＯＳ
１のゲートに、ソースに対してプラスの電圧を加えた場
合、最初は、ＭＯＳ２は導通状態であるので、ゲート電
流は、ＭＯＳ２、抵抗３、そして、ダイオード４を通っ
て、ＭＯＳ１のソースに流れる。そのゲート電流によ
り、抵抗３に発生する電圧降下が、ＭＯＳ１のしきい電
圧以上になり、それにより、ゲート電圧がしきい電圧以
上になると、ＭＯＳ１は導通状態になる。

【０００９】導通状態のＭＯＳ１に、正常な電流が流れ
る時、ＭＯＳ１のドレイン・ソース間電圧は、数Ｖ（ボ
ルト）になる。それにより、ＭＯＳ１のゲートに接続し
ているＭＯＳ２のゲート電圧が、ＭＯＳ２のしきい電圧
未満になると、ＭＯＳ２は不導通状態になり、ＭＯＳ１
のゲート電流が、ソースに流れるのを止める。

【００１０】従って、ＭＯＳ１のゲートに、ソースに対
して、プラスの電圧を加えてＭＯＳ１を導通状態にする
時、ＭＯＳ２が導通状態から不導通状態に変わるまでの
間、ＭＯＳ１のゲート電流が、ＭＯＳ２を通ってソース
に流れるために、ＭＯＳ１のゲートを充電するだけの電
流に較べて、何倍も大きなゲート電流が流れる。

【００１１】また、導通状態のＭＯＳ１のゲートに、ソ
ースに対してマイナスの電圧を加えて、ＭＯＳ１を不導
通状態にする時、ＭＯＳ１のゲート電圧が下がると、ゲ
ート電圧は、ソースに対してまだプラスであるが、ドレ
イン・ソース間電圧は大きくなり、ＭＯＳ２のゲート電
圧がしきい電圧以上になり、ＭＯＳ２は不導通状態から
導通状態になる。その時、ＭＯＳ１のゲート電流が、Ｍ
ＯＳ２を通ってソースに流れるために、ＭＯＳ１のゲー
トの放電電流に較べ、何倍も大きなゲート電流が流れ
る。

【００１２】そのために、パワーＭＯＳの通常のゲート
駆動回路に較べ、何倍も大きな電流容量の駆動回路が必
要になる問題があった。

【００１３】次に、本発明の半導体保護装置を、図１に
より説明する。Ｎ型ＭＯＳ１のゲートにＮ型エンハンス
メント形ＭＯＳ２のドレインを接続し、ＭＯＳ２のソー
スに抵抗３を接続し、抵抗３のＭＯＳ２に接続していな
い方の端にダイオード４のアノードを接続し、ダイオー
ド４のカソードをＮ型ディプレッション形ＭＯＳ５（以
下、ＭＯＳ５とする）のドレインに接続し、ＭＯＳ５の
ソースはＭＯＳ１のソースに接続し、ＭＯＳ２のゲート
は、抵抗８に接続し、抵抗８のＭＯＳ２のゲートに接続
していない方の端は、ＭＯＳ１のドレインに接続し、ま
た、ＭＯＳ２のゲートは、ダイオード９のアノードに接
続し、ダイオード９のカソードはＭＯＳ１のドレインに
接続し、同時に、ＭＯＳ２のゲートはコンデンサー10に
接続し、コンデンサー10のＭＯＳ２のゲートに接続して
いない方の端は、ＭＯＳ１のソースに接続し、ＭＯＳ５
のゲートは、抵抗６に接続し、抵抗６のＭＯＳ５のゲー
トに接続していない方の端は、ＭＯＳ１のゲートに接続
し、同時に、ＭＯＳ５のゲートはコンデンサー７に接続
し、コンデンサー７のＭＯＳ５のゲートに接続していな
い方の端は、ＭＯＳ１のソースに接続し、ＭＯＳ１のゲ
ートに、ゲート駆動回路を接続する。

【００１４】今、ＭＯＳ１のドレインにプラス、ソース
にマイナスの電圧がかかり、ゲート電圧がソースに対し
てマイナスであり、ＭＯＳ１は不導通状態である。そし
て、ＭＯＳ１の両端には、電源電圧がかかっているの
で、ＭＯＳ２のゲート電圧は、ＭＯＳ２のしきい電圧以
上であり、ＭＯＳ２は導通状態である。ＭＯＳ１のゲー
ト電圧は、ソースに対してマイナスであるが、ダイオー
ド４により、ＭＯＳ１のソースから、ゲートに電流は流
れない。

【００１５】また、ＭＯＳ１のゲート電圧が、ソースに
対してマイナスであるので、ＭＯＳ５のゲート電圧も、
ＭＯＳ５のソースに対してマイナスであり、コンデンサ
ー７にも、その電圧が充電されている。

【００１６】従って、ＭＯＳ１のゲート電圧を、ＭＯＳ
１のしきい電圧以上にして、ＭＯＳ１を導通状態にする
ために、ＭＯＳ１のゲートに、ソースに対してプラスの
電圧を加えた場合、最初、ＭＯＳ２は導通状態である
が、ＭＯＳ５のゲート電圧は、ＭＯＳ５のソースに対し
てマイナスであるために、ＭＯＳ５は、ＭＯＳ５のドレ
インからソースへの電流に対して、不導通状態である。
そして、抵抗６を通って、コンデンサー７とＭＯＳ５の
ゲートが充電されて、ＭＯＳ５のゲート電圧が、しきい
電圧以上になるまでの間、ＭＯＳ５は不導通状態であ
る。

【００１７】そのＭＯＳ５が不導通状態の間に、ＭＯＳ
１のゲート電圧を充電して、しきい電圧以上にすること
ができ、そして、同時に、ＭＯＳ２のゲートとコンデン
サー10の充電電圧は、ダイオード９を通じて急速に放電
されるため、ＭＯＳ２は、導通状態から不導通状態にな
るので、ほぼ、ＭＯＳ１のゲートを充電するだけのゲー
ト電流で、ゲートを立ち上げ、ＭＯＳ１を導通状態にす
ることができる。このことより、この実施例の抵抗３
は、図４（従来の例）の抵抗３に較べ、小さい抵抗値の
抵抗を使用できる。

【００１８】次に、導通状態のＭＯＳ１のゲートに、ソ
ースに対して、マイナスの電圧を加えてＭＯＳ１を不導
通状態にする時、ＭＯＳ１のゲート電圧が下がると、ゲ
ート電圧が、ソースに対してまだプラスである間に、ド
レイン・ソース間電圧は大きくなるが、ＭＯＳ２のゲー
トに接続しているコンデンサー10が、抵抗８を通る充電
電流により、ＭＯＳ２のしきい電圧以上に充電されるま
で、ＭＯＳ２は不導通状態である。そのＭＯＳ２が不導
通状態の間に、ＭＯＳ１のゲート電圧を放電して、しき
い電圧以下にすることができるので、ほぼ、ＭＯＳ１の
ゲートの放電電流だけのゲート電流で、ゲートを立ち下
げ、ＭＯＳ１を不導通状態にすることができる。

【００１９】また、導通状態のＭＯＳ１に、過電流が流
れた時、ＭＯＳ１のドレイン・ソース間電圧が大きくな
ると、ＭＯＳ２のゲート電圧が、ＭＯＳ２のしきい電圧
以上になるために、ＭＯＳ２は導通状態になり、ＭＯＳ
１のゲート電圧は、ＭＯＳ１のしきい電圧以下に下が
り、ＭＯＳ１は、不導通状態になる。そして、ＭＯＳ１
は、過電流を遮断する。

【００２０】そして、ＭＯＳ１により保護される負荷回
路に許容される範囲の短時間の過電流に対しては、遮断
しない遅延性が、ＭＯＳ１には必要であるが、ＭＯＳ１
に過電流が流れて、ＭＯＳ１のドレイン・ソース電圧が
大きくなっても、ＭＯＳ２のゲートに接続しているコン
デンサー10が、抵抗８を通って流れる電流によって、Ｍ
ＯＳ２のしきい電圧以上に充電されるまで不導通状態で
あり、ＭＯＳ１は遮断しない。従って、抵抗８とコンデ
ンサー10による時定数を変えることにより、ＭＯＳ１の
遮断の遅延性を、保護される負荷回路に合わせて調整を
することができる。

【００２１】次に、本発明の別の実施例を、図２により
説明する。図１の実施例と同じ部品は、同じ番号を付け
る。Ｎ型ＭＯＳ１のゲートにＮ型ディプレッション形Ｍ
ＯＳ11のドレインを接続し、ＭＯＳ11のソースに抵抗３
を接続し、抵抗３のＭＯＳ11に接続していない方の端に
Ｐ型ディプレッション形ＭＯＳ12のドレインを接続し、
ＭＯＳ12のソースにＰ型ディプレッション形ＭＯＳ13の
ソースを接続し、ＭＯＳ13のドレインにＭＯＳ５のドレ
インを接続し、ＭＯＳ５のソースにＮ型ディプレッショ
ン形ＭＯＳ14のソースを接続し、ＭＯＳ14のドレインは
ＭＯＳ１のソースに接続し、ＭＯＳ11のゲートは、抵抗
８に接続し、抵抗８のＭＯＳ11のゲートに接続していな
い方の端は、ＭＯＳ１のドレインに接続し、また、ＭＯ
Ｓ11のゲートは、ダイオード９のアノードに接続し、ダ
イオード９のカソードはＭＯＳ１のドレインに接続し、
同時に、ＭＯＳ11のゲートはコンデンサー10に接続し、
コンデンサー10のＭＯＳ11のゲートに接続していない方
の端は、ＭＯＳ１のソースに接続し、ＭＯＳ５のゲート
は、抵抗６に接続し、抵抗６のＭＯＳ５のゲートに接続
していない方の端は、ＭＯＳ１のゲートに接続し、同時
に、ＭＯＳ５のゲートはコンデンサー７に接続し、コン
デンサー７のＭＯＳ５のゲートに接続していない方の端
は、ＭＯＳ１のソースに接続し、ＭＯＳ13とＭＯＳ14の
ゲートはＭＯＳ１のゲートに接続し、ＭＯＳ１のゲート
に、ゲート駆動回路を接続する。

【００２２】この実施例は、図１の実施例のエンハンス
メント形ＭＯＳ２を、ディプレッション形のＮ型ＭＯＳ
11とＰ型ＭＯＳ13で、ダイオード４を、ディプレッショ
ン形のＰ型ＭＯＳ12とＮ型ＭＯＳ14で置き換えたもので
ある。

【００２３】先ず、Ｎ型ＭＯＳ14とＰ型ＭＯＳ12のはた
らきについて説明する。上記の接続により、Ｎ型ＭＯＳ
14とＰ型ＭＯＳ12は、Ｐ型ＭＯＳ12における電圧降下が
Ｎ型ＭＯＳ14のゲート電圧になり、Ｎ型ＭＯＳ14におけ
る電圧降下がＰ型ＭＯＳ12のゲート電圧になる。ＭＯＳ
１のゲート電圧が、ソースに対してマイナスである時、
ゲート電圧は、Ｎ型ＭＯＳ14のドレイン（プラス）とＰ
型ＭＯＳ12のドレイン（マイナス）の間にかかる。Ｎ型
ＭＯＳ14とＰ型ＭＯＳ12のしきい電圧（絶対値）の合計
より大きいゲート電圧をかけると、Ｐ型ＭＯＳ12におけ
る電圧降下が、Ｎ型ＭＯＳ14のしきい電圧より（絶対値
として）大きくなり、Ｎ型ＭＯＳ14における電圧降下
が、Ｐ型ＭＯＳ12のしきい電圧より大きくなるために、
Ｎ型ＭＯＳ14とＰ型ＭＯＳ12は、不導通状態になる。こ
のことにより、Ｎ型ＭＯＳ14とＰ型ＭＯＳ12は、ＭＯＳ
１のソースからゲートへ流れようとする電流を止めるこ
とができるので、ダイオード４のはたらきをする。

【００２４】次に、Ｎ型ＭＯＳ11とＰ型ＭＯＳ13のはた
らきについて説明する。ＭＯＳ１のゲート電圧が、ソー
スに対してプラスである時、ゲート電圧は、Ｎ型ＭＯＳ
11のドレイン（プラス）とＰ型ＭＯＳ13のドレイン（マ
イナス）の間にかかる。導通状態であるＭＯＳ１におけ
る電位差に、Ｎ型ＭＯＳ11とＰ型ＭＯＳ13のしきい電圧
（絶対値）の合計を足した値より大きいゲート電圧がか
かって、ＭＯＳ１が導通状態になった場合、Ｎ型ＭＯＳ
11における電圧降下がＰ型ＭＯＳ13のゲート電圧にな
り、Ｐ型ＭＯＳ13における電圧降下から、導通状態であ
るＭＯＳ１における電位差分を引いた電圧降下が、Ｎ型
ＭＯＳ11のゲート電圧になるために、Ｎ型ＭＯＳ11とＰ
型ＭＯＳ13のゲート電圧は、それぞれのしきい電圧（絶
対値）より大きくなり、Ｎ型ＭＯＳ11とＰ型ＭＯＳ13
は、不導通状態になる。このことにより、Ｎ型ＭＯＳ11
とＰ型ＭＯＳ13は、ＭＯＳ１のゲートからソースへ流れ
ようとする電流を止めることができるので、エンハンス
メント形ＭＯＳ２のはたらきをする。

【００２５】従って、ＭＯＳ１のドレインにプラス、ソ
ースにマイナスの電圧がかかり、ゲート電圧がソースに
対してマイナスであり、ＭＯＳ１は不導通状態である
時、Ｎ型ＭＯＳ14とＰ型ＭＯＳ12が不導通状態になり、
ＭＯＳ１のソースから、ゲートに電流は流れない。

【００２６】そして、ＭＯＳ１のゲート電圧を、ＭＯＳ
１のしきい電圧以上にして、ＭＯＳ１を導通状態にする
ために、ＭＯＳ１のゲートに、ソースに対してプラスの
電圧を加えた場合、そのＭＯＳ５が不導通状態の間に、
ＭＯＳ１のゲート電圧を充電して、しきい電圧以上にす
ることができ、そして、同時に、Ｎ型ＭＯＳ11のゲート
とコンデンサー10の充電電圧は、ダイオード９を通じて
急速に放電されるため、Ｎ型ＭＯＳ11が、導通状態から
不導通状態になり、Ｐ型ＭＯＳ13も不導通状態なるの
で、図１の実施例と同様に、ほぼ、ＭＯＳ１のゲートを
充電するだけのゲート電流で、ゲートを立ち上げ、ＭＯ
Ｓ１を導通状態にすることができる。

【００２７】また、導通状態のＭＯＳ１のゲートに、ソ
ースに対して、マイナスの電圧を加えてＭＯＳ１を不導
通状態にする時、ＭＯＳ１のゲート電圧が下がると、ゲ
ート電圧が、ソースに対してまだプラスである間に、ド
レイン・ソース間電圧は大きくなるが、Ｎ型ＭＯＳ11の
ゲートに接続しているコンデンサー10が、抵抗８を通る
充電電流により、Ｎ型ＭＯＳ11のしきい電圧以上に充電
されるまで、Ｎ型ＭＯＳ11とＰ型ＭＯＳ13は不導通状態
である。そのＮ型ＭＯＳ11とＰ型ＭＯＳ13が不導通状態
の間に、ＭＯＳ１のゲート電圧を放電して、しきい電圧
以下にすることができるので、図１の実施例と同様に、
ほぼ、ＭＯＳ１のゲートの放電電流だけのゲート電流
で、ゲートを立ち下げ、ＭＯＳ１を不導通状態にするこ
とができる。

【００２８】また、導通状態のＭＯＳ１に、過電流が流
れた時、ＭＯＳ１のドレイン・ソース間電圧が大きくな
ると、ＭＯＳ11のゲート電圧が、ＭＯＳ11のしきい電圧
以上になるために、ＭＯＳ11は導通状態になる。ＭＯＳ
11が導通状態になると、ＭＯＳ13も導通状態になり、Ｍ
ＯＳ１のゲート電圧は、ＭＯＳ１のしきい電圧以下に下
がり、ＭＯＳ１は、不導通状態になる。そして、ＭＯＳ
１は、過電流を遮断する。

【００２９】そして、ＭＯＳ１に過電流が流れて、ＭＯ
Ｓ１のドレイン・ソース電圧が大きくなっても、ＭＯＳ
11のゲートに接続しているコンデンサー10が、抵抗８を
通って流れる電流によって、ＭＯＳ11のしきい電圧以上
に充電されるまで不導通状態であり、ＭＯＳ１は遮断し
ない。従って、抵抗８とコンデンサー10による時定数を
変えることにより、ＭＯＳ１の遮断の遅延性を、保護さ
れる負荷回路に合わせて調整をすることができる。

【００３０】次に、本発明の別の実施例を、図３により
説明する。この実施例は、図２の実施例に、ＭＯＳ１の
ゲートと、ゲート駆動回路の間に、ＭＯＳ１に過電流が
流れ、ＭＯＳ１が遮断した時に、ゲート駆動回路から、
ゲート、そして、ソースに流れるゲート電流を遮断する
ための回路を付けたものである。この実施例の中の、図
２の実施例と同じところについては、説明を省き、付け
加えた回路の接続とはたらきについて説明する。

【００３１】ディプレッション形Ｎ型ＭＯＳ16のドレイ
ンは、ゲート駆動回路に接続し、Ｎ型ＭＯＳ16のソース
にディプレッション形Ｐ型ＭＯＳ15のソースを接続し、
Ｐ型ＭＯＳ15のドレインは、ＭＯＳ１のゲートに接続
し、Ｎ型ＭＯＳ16のゲートに抵抗17を接続し、抵抗17の
ＭＯＳ16のゲートに接続していない方の端をＭＯＳ15の
ドレインに接続し、また、ＭＯＳ16のゲートにコンデン
サー18を接続し、コンデンサー18のＭＯＳ16のゲートに
接続していない方の端をＭＯＳ16のドレインに接続し、
ＭＯＳ15のゲートに抵抗19を接続し、抵抗19のＭＯＳ15
のゲートに接続していない方の端をＭＯＳ16のドレイン
に接続する。

【００３２】今、導通状態のＭＯＳ１に、過電流が流
れ、ＭＯＳ11と、ＭＯＳ13が導通状態になり、ＭＯＳ１
のゲート電圧は、ＭＯＳ１のしきい電圧以下に下がり、
ＭＯＳ１が、過電流を遮断した時、ゲート駆動回路は、
まだ動いているので、ゲート駆動回路から、ＭＯＳ１の
ゲートに、そして、ソースにゲート電流が流れようとす
るが、ゲート駆動回路のゲート電圧が、Ｎ型ＭＯＳ16の
ドレイン（プラス）とＰ型ＭＯＳ15のドレイン（マイナ
ス）の間にかかると、ゲート電圧が、Ｎ型ＭＯＳ16とＰ
型ＭＯＳ15のしきい電圧（絶対値）の合計より大きいた
めに、Ｎ型ＭＯＳ16とＰ型ＭＯＳ15は、不導通状態にな
る。これにより、ＭＯＳ１が過電流を遮断した時のゲー
ト電流を止めることができる。

【００３３】Ｎ型ＭＯＳ16のゲートに接続している抵抗
17とコンデンサー18による時定数によって、Ｎ型ＭＯＳ
16が導通状態から不導通状態になるまでの時間を変える
ことができるので、時定数を調整することにより、正常
電流が流れる時、Ｎ型ＭＯＳ16とＰ型ＭＯＳ15は、導通
状態のままで、過電流が流れ、ＭＯＳ１が遮断した時の
み、不導通状態になるようにすることができる。

【００３４】

【発明の効果】本発明は、以上説明したように構成され
ているので、次のような効果がある。

【００３５】本発明の保護回路を、パワーＭＯＳに接続
しても、通常のゲート駆動回路をそのまま使用すること
ができる。

【００３６】ゲート電流が流れるところは、ディプレッ
ション形Ｎ型ＭＯＳ、Ｐ型ＭＯＳで構成することができ
るので、温度特性の安定した保護装置にすることができ
る。

【００３７】ＭＯＳ１により保護される負荷回路に合わ
せて、ＭＯＳ１の遮断の遅延性を調整することができ
る。

【図面の簡単な説明】

【図１】本発明の半導体保護装置の実施例を示す回路図
である。

【図２】本発明の半導体保護装置の実施例を示す回路図
である。

【図３】本発明の半導体保護装置の実施例を示す回路図
である。

【図４】従来の半導体保護装置を示す回路図である。

【符号の説明】

１パワーＭＯＳ２エンハンスメント形ＭＯＳ３、６、８、17、19 抵抗４、９ダイオード５、11、12、13、14、15、16 ディプレッション形Ｍ
ＯＳ７、10、18 コンデンサー

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 27/04 H01L 27/06 - 27/06 101 H01L 27/08 - 27/08 101 H02H 3/08 - 3/253 H02H 7/20 H02H 9/00 - 9/08 H03K 17/00 - 17/70

Claims

(57)【特許請求の範囲】

【請求項１】Ｎ型エンハンスメント形ＭＯＳ（１）の
ゲートにＮ型エンハンスメント形ＭＯＳ（２）のドレイ
ンを接続し、ＭＯＳ（２）のソースに抵抗（３）を接続
し、抵抗（３）のＭＯＳ（２）に接続していない方の端
にダイオード（４）のアノードを接続し、ダイオード
（４）のカソードをＮ型ディプレッション形ＭＯＳ
（５）のドレインに接続し、ＭＯＳ（５）のソースはＭ
ＯＳ（１）のソースに接続し、ＭＯＳ（２）のゲートは
抵抗（８）に接続し、抵抗（８）のＭＯＳ（２）のゲー
トに接続していない方の端はＭＯＳ（１）のドレインに
接続し、また、ＭＯＳ（２）のゲートはダイオード
（９）のアノードに接続し、ダイオード（９）のカソー
ドはＭＯＳ（１）のドレインに接続し、同時に、ＭＯＳ
（２）のゲートはコンデンサー（10）に接続し、コンデ
ンサー（10）のＭＯＳ（２）のゲートに接続していない
方の端はＭＯＳ（１）のソースに接続し、ＭＯＳ（５）
のゲートは抵抗（６）に接続し、抵抗（６）のＭＯＳ
（５）のゲートに接続していない方の端はＭＯＳ（１）
のゲートに接続し、同時に、ＭＯＳ（５）のゲートはコ
ンデンサー（７）に接続し、コンデンサー（７）のＭＯ
Ｓ（５）のゲートに接続していない方の端はＭＯＳ
（１）のソースに接続し、ＭＯＳ（１）のゲートにゲー
ト駆動回路を接続し、ＭＯＳ（１）のドレインからソースに、正常な電流が流
れる時は不導通状態を保ち、ゲート駆動回路からのゲー
ト駆動電流をＭＯＳ（１）のソースに流すことなく、過
電流が流れる時は導通状態になり、ゲート駆動回路から
のゲート駆動電流をＭＯＳ（１）のソースに流してＭＯ
Ｓ（１）のゲート電圧をしきい電圧以下に下げＭＯＳ
（１）を不導通状態にしてＭＯＳ（１）を保護する半導
体保護装置。
【請求項２】Ｎ型ＭＯＳ（１）のゲートにＮ型ディプ
レッション形ＭＯＳ（11）のドレインを接続し、ＭＯＳ
（11）のソースに抵抗（３）を接続し、抵抗（３）のＭ
ＯＳ（11）に接続していない方の端にＰ型ディプレッシ
ョン形ＭＯＳ（12）のドレインを接続し、ＭＯＳ（12）
のソースにＰ型ディプレッション形ＭＯＳ（13）のソー
スを接続し、ＭＯＳ（13）のドレインにＭＯＳ（５）の
ドレインを接続し、ＭＯＳ（５）のソースにＮ型ディプ
レッション形ＭＯＳ（14）のソースを接続し、ＭＯＳ
（14）のドレインはＭＯＳ（１）のソースに接続し、Ｍ
ＯＳ（11）のゲートは抵抗（８）に接続し、抵抗（８）
のＭＯＳ（11）のゲートに接続していない方の端は、Ｍ
ＯＳ（１）のドレインに接続し、また、ＭＯＳ（11）の
ゲートは、ダイオード（９）のアノードに接続し、ダイ
オード（９）のカソードはＭＯＳ（１）のドレインに接
続し、同時に、ＭＯＳ（11）のゲートはコンデンサー
（10）に接続し、コンデンサー（10）のＭＯＳ（11）の
ゲートに接続していない方の端はＭＯＳ（１）のソース
に接続し、ＭＯＳ（５）のゲートは抵抗（６）に接続
し、抵抗（６）のＭＯＳ（５）のゲートに接続していな
い方の端はＭＯＳ（１）のゲートに接続し、同時に、Ｍ
ＯＳ（５）のゲートはコンデンサー（７）に接続し、コ
ンデンサー（７）のＭＯＳ（５）のゲートに接続してい
ない方の端はＭＯＳ（１）のソースに接続し、ＭＯＳ
（１）のゲートにゲート駆動回路を接続し、ＭＯＳ（１）のドレインからソースに、正常な電流が流
れる時は不導通状態を保ち、ゲート駆動回路からのゲー
ト駆動電流をＭＯＳ（１）のソースに流すことなく、過
電流が流れる時は導通状態になり、ゲート駆動回路から
のゲート駆動電流をＭＯＳ（１）のソースに流してＭＯ
Ｓ（１）のゲート電圧をしきい電圧以下に下げＭＯＳ
（１）を不導通状態にしてＭＯＳ（１）を保護する半導
体保護装置。
【請求項３】ディプレッション形Ｎ型ＭＯＳ（16）の
ドレインはゲート駆動回路に接続し、Ｎ型ＭＯＳ（16）
のソースにディプレッション形Ｐ型ＭＯＳ（15）のソー
スを接続し、Ｐ型ＭＯＳ（15）のドレインはＭＯＳ
（１）のゲートに接続し、Ｎ型ＭＯＳ（16）のゲートに
抵抗（17）を接続し、抵抗（17）のＭＯＳ（16）のゲー
トに接続していない方の端をＭＯＳ（15）のドレインに
接続し、また、ＭＯＳ（16）のゲートにコンデンサー
（18）を接続し、コンデンサー（18）のＭＯＳ（16）の
ゲートに接続していない方の端をＭＯＳ（16）のドレイ
ンに接続し、ＭＯＳ（15）のゲートに抵抗（19）を接続
し、抵抗（19）のＭＯＳ（15）のゲートに接続していな
い方の端をＭＯＳ（16）のドレインに接続して、ＭＯＳ（１）のドレインからソースに、正常な電流が流
れる時は導通状態を保って、ゲート駆動回路からのゲー
ト駆動電流をＭＯＳ（１）のゲートに流し、過電流が流
れてＭＯＳ（１）が遮断した時は不導通状態になって、
ゲート駆動回路からのゲート駆動電流がＭＯＳ（１）の
ゲートに流れるのを止める回路をＭＯＳ（１）のゲート
とゲート駆動回路の間に接続する請求項２記載の半導体
保護装置。